JP2009017717A - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP2009017717A JP2009017717A JP2007178235A JP2007178235A JP2009017717A JP 2009017717 A JP2009017717 A JP 2009017717A JP 2007178235 A JP2007178235 A JP 2007178235A JP 2007178235 A JP2007178235 A JP 2007178235A JP 2009017717 A JP2009017717 A JP 2009017717A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- potential
- boost
- capacitor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Abstract
【解決手段】入力電圧が印加される昇圧コンデンサC1と、昇圧された電圧が印加される平滑コンデンサC2と、昇圧動作期間の放電動作時に、前記昇圧コンデンサC1と、前記平滑コンデンサC2とを接続することによって、前記昇圧コンデンサC1から電荷を放電させる放電用MOSトランジスタP1と、前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサC1へ供給することによって、前記昇圧コンデンサC1へ電荷を充電させる充電用MOSトランジスタP2とを具備し、前記放電用MOSトランジスタP1のバックゲートと、前記充電用MOSトランジスタP2のバックゲートとを結線した昇圧回路20,30,40により解決する。
【選択図】図4
Description
以下に、本発明の第一の実施の形態の昇圧回路20の基本的な構成について図4を参照して説明する。なお、図1A、図1Bに示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。昇圧回路20は、入力端子VDC1から供給される入力電圧VINを2倍に昇圧出力するためのチャージポンプ回路21と、昇圧コンデンサC1および平滑コンデンサC2に充電された電荷を接地電位GNDに放電を行うためのスタンバイ回路23とから構成されている。チャージポンプ回路21は、昇圧コンデンサC1、平滑コンデンサC2、PチャネルMOSトランジスタP1、PチャネルMOSトランジスタP2、PチャネルMOSトランジスタP3、PチャネルMOSトランジスタP4、ショットキー・バリア・ダイオードSBD1を具備している。Q1はMOSトランジスタP1の寄生バイポーラトランジスタである。Q2DはMOSトランジスタP2の寄生バイポーラトランジスタである。レベル変換回路LS23は、入力“L”レベル=GND電位、入力“H”レベル=VCC電位のレベル(VCC振幅)をそれぞれ、入力“L”レベルをGND電位、入力“H”レベルをVDC2電位にレベル変換(VDC2振幅)して出力する。MOSトランジスタP2のバックゲートと、MOSトランジスタP3、P4のソース及びバックゲートは、MOSトランジスタP1のバックゲートBGP1に共通に接続されている。また、MOSトランジスタP1、P2、P3、P4を形成するN型ウェルを全て同一のN型ウェル層中に形成することにより、N型ウェルを別々に形成したウェル層とした場合に必要となるウェル層間の間隔を設ける必要がなくなる。ショットキー・バリア・ダイオードSBD1は、アノードが入力端子VDC1に接続され、カソードがMOSトランジスタP1のバックゲートBGP1に接続されている。MOSトランジスタP1、P4のゲートはレベル変換回路LS21の出力に直結され、MOSトランジスタP2のゲートはレベル変換回路LS23の出力に接続されている。MOSトランジスタP3のゲートは、ノードC1Pに接続されている。クロック信号CLKは、2入力AND回路AND1の一方の入力に接続されるとともに、インバータINV11を介して、レベル変換回路LS11の入力に接続されている。スタート信号STAは、インバータINV12を介して2入力AND回路AND1の他方の入力に接続されている。2入力AND回路AND1の出力は、レベル変換回路LS21の入力に接続されている。MOSトランジスタP1、P4とMOSトランジスタP2は、昇圧動作期間においてクロック信号CLKの入力により相補的にオン/オフ制御される。MOSトランジスタP3は、VDC2電位>[ノードC1P電位+VtP]のときオンとなり、VDC2電位<[ノードC1P電位+VtP]のときオフとなる。
以下に、本発明の第二の実施形態の昇圧回路30の基本的な構成について図6を参照して説明する。なお、図1A、図1B、図4に示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。図6において、昇圧回路30は、チャージポンプ回路31と、スタンバイ回路23とから構成されている。図中、チャージポンプ回路31において、MOSトランジスタP11が、MOSトランジスタP1のバックゲートBGP1のドレイン(ノードC1P)側への接続の切替スイッチであるMOSトランジスタP4と直列に接続される。MOSトランジスタP11のドレインは、MOSトランジスタP4のソースと接続される。MOSトランジスタP11、P3のソース及びバックゲートと、MOSトランジスタP2、P4のバックゲートとは、MOSトランジスタP1のバックゲートBGP1に共通に接続される。この構成では、MOSトランジスタP1、P2、P3、P4、P11を形成するN型ウェルを全て同一のN型ウェル層中に形成することができる。これにより、N型ウェルを別々に形成したウェル層とした場合に必要となるウェル層間の間隔を設ける必要がなくなる。レベル変換回路LS12は、入力“L”レベル=GND電位、入力“H”レベル=VCC電位のレベル(VCC振幅)をそれぞれ、入力“L”レベルをGND電位、入力“H”レベルをVDC1電位にレベル変換(VDC1振幅)して出力する。MOSトランジスタP11のゲートはレベル変換回路LS12の出力に接続されている。レベル変換回路LS12の入力は、スタート信号STAに接続されている。昇圧動作期間においてVCC≦VINとなる回路構成としているが、特に昇圧動作期間においてVCC=VINとなる回路動作のみの場合、図6においてレベル変換回路LS11、LS12は不要となる。
以下に、本発明の第三の実施形態の昇圧回路40の基本的な構成について図8A、図8Bを参照して説明する。尚、図1A、図1B、図4、図6に示すものと基本的な構成が同一のものについては同一符号を付して、その説明を省略する。昇圧回路40は、チャージポンプ回路41と、スタート回路42と、スタンバイ回路23とから構成されている。図8A、図8Bにおいて、スタート回路42は、PチャネルMOSトランジスタP13と、NチャネルMOSトランジスタN3とを具備している。図中、MOSトランジスタP13のドレインとMOSトランジスタN3のドレインとが接続され、MOSトランジスタP13のソースとMOSトランジスタN3のソースとが接続されている。すなわち、MOSトランジスタP13とMOSトランジスタN3は、ドレインとソースとが並列に接続されている。MOSトランジスタP13とN3のドレインは、入力端子VDC1と接続される。MOSトランジスタP13のソース及びバックゲートと、MOSトランジスタN3のソースは、バックゲートBGP1に接続される。また、MOSトランジスタN3のバックゲートは、接地電位GNDに接続される。MOSトランジスタP13のゲートはレベル変換回路LS22の出力に接続されている。スタート信号STAは、インバータINV12を介してレベル変換回路LS22の入力に接続されるとともに、MOSトランジスタN3のゲートに接続されている。MOSトランジスタP13もMOSトランジスタN3も、スタート信号STAの入力を“H”レベルにすることによりオンする。
以上、説明したように本発明によれば以下の効果をもたらされる。昇圧動作の開始前に入力電圧VINを昇圧コンデンサC1および平滑コンデンサC2に充電する初期充電期間、昇圧コンデンサC1の充電および放電を繰り返し動作させる昇圧動作期間、および、昇圧動作を停止し、昇圧された電圧VDC2を昇圧コンデンサC1および平滑コンデンサC2から接地電位GNDに放電を行うスタンバイ期間への移行時において、充電用および放電用の各PチャネルMOSトランジスタの寄生バイポーラトランジスタのエミッタ電位に対してベース電位の低下を防ぐ。従って、ラッチアップ等の発生や無効電流による効率の低下が防止できる。
11,21,31,41 チャージポンプ回路
12,42 スタート回路
13,23 スタンバイ回路
Claims (13)
- 入力電圧が印加される昇圧コンデンサと、
昇圧された電圧が印加される平滑コンデンサと、
昇圧動作期間の放電動作時に、前記昇圧コンデンサと、前記平滑コンデンサとを接続することによって、前記昇圧コンデンサから電荷を放電させる放電用MOSトランジスタと、
前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサへ供給することによって、前記昇圧コンデンサへ電荷を充電させる充電用MOSトランジスタとを具備し、
前記放電用MOSトランジスタのバックゲートと、前記充電用MOSトランジスタのバックゲートとを結線した
昇圧回路。 - 前記放電用MOSトランジスタと、前記充電用MOSトランジスタとを、同一のウェル層に形成した
請求項1記載の昇圧回路。 - 前記昇圧動作期間の充電動作時にオンすることによって、前記充電用MOSトランジスタのバックゲートと、前記平滑コンデンサとを接続する充電用スイッチを具備する
請求項1又は2記載の昇圧回路。 - 前記昇圧動作期間の放電動作時にオンすることによって、前記放電用MOSトランジスタのバックゲートとドレインとを接続し、かつ、前記充電用MOSトランジスタのバックゲートとソースとを接続する放電用スイッチを具備する
請求項1〜3いずれか1項に記載の昇圧回路。 - 入力電圧が印加される昇圧コンデンサと、
昇圧された電圧が印加される平滑コンデンサと、
昇圧動作期間の放電動作時に、前記昇圧コンデンサと、前記平滑コンデンサとを接続することによって、前記昇圧コンデンサから電荷を放電させる放電用MOSトランジスタと、
前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサへ供給することによって、前記昇圧コンデンサへ電荷を充電させる充電用MOSトランジスタと、
初期充電期間において、前記放電用MOSトランジスタをオンに制御する第一の論理回路と、
前記初期充電期間において、前記充電用MOSトランジスタをオンに制御する第二の論理回路とを具備し、
前記充電用MOSトランジスタは、初期充電期間においては、オンに制御されることによって、前記入力電圧を、前記昇圧コンデンサへ供給し、
前記放電用MOSトランジスタは、初期充電期間においては、オンに制御されることによって、前記入力電圧を、前記充電用MOSトランジスタを介して、前記平滑コンデンサへ供給する
昇圧回路。 - 入力電圧が印加される昇圧コンデンサと、
昇圧された電圧が印加される平滑コンデンサと、
昇圧動作期間の放電動作時に、前記昇圧コンデンサと、前記平滑コンデンサとを接続することによって、前記昇圧コンデンサから電荷を放電させる放電用MOSトランジスタと、
前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサへ供給することによって、前記昇圧コンデンサへ電荷を充電させる充電用MOSトランジスタとを具備し、
初期充電期間において、前記放電用MOSトランジスタのバックゲートの電位が、前記入力電圧よりも低いときに、前記放電用MOSトランジスタのバックゲートに対して、前記入力電圧を供給する回路を設けた
昇圧回路。 - 入力電圧が印加される昇圧コンデンサと、
昇圧された電圧が印加される平滑コンデンサと、
昇圧動作期間の放電動作時に、前記昇圧コンデンサと、前記平滑コンデンサとを接続することによって、前記昇圧コンデンサから電荷を放電させる放電用MOSトランジスタと、
前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサへ供給することによって、前記昇圧コンデンサへ電荷を充電させる充電用MOSトランジスタとを具備し、
初期充電期間において、前記充電用MOSトランジスタのバックゲートの電位が、前記入力電圧よりも低いときに、前記充電用MOSトランジスタのバックゲートに対して、前記入力電圧を供給する回路を設けた
昇圧回路。 - 前記入力電圧を供給する回路は、
前記放電用MOSトランジスタの寄生トランジスタが導通する閾値電圧、あるいは、前記充電用MOSトランジスタの寄生トランジスタが導通する閾値電圧よりも低い閾値電圧によって導通する物理的特性を有する回路素子でなる
請求項6又は7記載の昇圧回路。 - 前記入力電圧を供給する回路は、
前記入力電圧を印加されるアノードと、前記バックゲートに接続されたカソードとを有するショットキー・バリア・ダイオードである
請求項6〜8いずれか1項に記載の昇圧回路。 - 前記入力電圧を供給する回路は、
初期充電期間において、スタート信号が入力されると、即時にオンになる第一のスイッチと、
前記初期充電期間において、前記スタート信号が入力されると、一定時間をおいてオンになる第二のスイッチとを具備し、
前記第一のスイッチと、前記第二のスイッチとは、並列に接続され、かつ、その一端に前記入力電圧が印加され、他端は前記バックゲートに接続され、いずれかのスイッチがオンに制御されることによって、前記入力電圧を、前記バックゲートに供給する
請求項6又は7記載の昇圧回路。 - 入力電圧が印加される昇圧コンデンサと、
昇圧された電圧が印加される平滑コンデンサと、
昇圧動作期間の放電動作時に、前記昇圧コンデンサと、前記平滑コンデンサとを接続することによって、前記昇圧コンデンサから電荷を放電させる放電用MOSトランジスタと、
前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサへ供給することによって、前記昇圧コンデンサへ電荷を充電させる充電用MOSトランジスタと、
前記昇圧動作期間の充電動作時にオンとなり、前記放電用MOSトランジスタのバックゲートと、前記平滑コンデンサとを接続する充電用スイッチとを具備し、
前記充電用スイッチは、スタンバイ期間において、前記平滑コンデンサの電位が、一定のレベル以上あるときにはオンになり、かつ、前記平滑コンデンサの出力電位が、前記一定のレベルよりも低下するとオフになるように制御される
昇圧回路。 - 前記充電用スイッチは、PチャネルMOSトランジスタであって、
ドレインが、前記平滑コンデンサに接続され、
ソース及びバックゲートが、前記放電用MOSトランジスタのバックゲートに接続され、
ゲートが、前記昇圧コンデンサに接続された
請求項11記載の昇圧回路。 - 入力電圧が印加される昇圧コンデンサと、
昇圧された電圧が印加される平滑コンデンサと、
昇圧動作期間の放電動作時に、前記昇圧コンデンサと、前記平滑コンデンサとを接続することによって、前記昇圧コンデンサから電荷を放電させる放電用MOSトランジスタと、
前記昇圧動作期間の充電動作時に、前記入力電圧を前記昇圧コンデンサへ供給することによって、前記昇圧コンデンサへ電荷を充電させる充電用MOSトランジスタと、
スタンバイ期間において、スタンバイ信号が入力されたときに、前記平滑コンデンサの電位を接地電位に落とす第一のスイッチと、
スタンバイ期間において、スタンバイ信号が入力されたときに、前記昇圧コンデンサの電位を接地電位に落とす第二のスイッチとを具備し、
さらに、前記第二のスイッチを、スタンバイ信号が入力されても、前記平滑コンデンサの電位が一定のレベル以上の間はオフになるように制御し、かつ、スタンバイ信号が入力されると共に、前記平滑コンデンサの電位が一定のレベル以下になったときにオンになるように制御する論理回路を設けた
昇圧回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007178235A JP5160822B2 (ja) | 2007-07-06 | 2007-07-06 | 昇圧回路 |
US12/216,487 US7633332B2 (en) | 2007-07-06 | 2008-07-07 | Boosting circuit and boosting method |
CN2008101356107A CN101340144B (zh) | 2007-07-06 | 2008-07-07 | 升压电路和升压方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007178235A JP5160822B2 (ja) | 2007-07-06 | 2007-07-06 | 昇圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009017717A true JP2009017717A (ja) | 2009-01-22 |
JP5160822B2 JP5160822B2 (ja) | 2013-03-13 |
Family
ID=40214129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007178235A Expired - Fee Related JP5160822B2 (ja) | 2007-07-06 | 2007-07-06 | 昇圧回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7633332B2 (ja) |
JP (1) | JP5160822B2 (ja) |
CN (1) | CN101340144B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011115019A (ja) * | 2009-11-30 | 2011-06-09 | Elpida Memory Inc | 半導体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI456880B (zh) | 2012-11-19 | 2014-10-11 | Ind Tech Res Inst | 交換式電路 |
CN103872900A (zh) * | 2012-12-11 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 一种提高电荷泵效率的方法 |
US9621162B2 (en) | 2014-05-27 | 2017-04-11 | Nxp Usa, Inc. | High side driver component and method therefor |
EP3232038B1 (en) * | 2014-12-08 | 2021-02-24 | Hitachi Automotive Systems, Ltd. | Fuel control device for internal combustion engine |
US9184623B1 (en) * | 2015-04-23 | 2015-11-10 | Xilinx, Inc. | Circuits for and methods of implementing a charge/discharge switch in an integrated circuit |
KR20230006536A (ko) * | 2020-05-18 | 2023-01-10 | 마이크로칩 테크놀로지 인코포레이티드 | 래치 업 내성이 개선된 전하 펌프 셀, 이 전하 펌프 셀을 포함하는 전하 펌프, 관련 시스템, 방법, 및 디바이스 |
CN113538882B (zh) * | 2021-07-16 | 2022-12-13 | 上海爻火微电子有限公司 | 信号传输电路与电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129815A (ja) * | 2003-10-27 | 2005-05-19 | Nec Kansai Ltd | チャージポンプ回路 |
JP2006050833A (ja) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | チャージポンプ回路 |
JP2006319056A (ja) * | 2005-05-11 | 2006-11-24 | Sharp Corp | 昇圧回路 |
JP2007020248A (ja) * | 2005-07-05 | 2007-01-25 | Nec Electronics Corp | 昇圧回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2905666B2 (ja) * | 1992-05-25 | 1999-06-14 | 三菱電機株式会社 | 半導体装置における内部電圧発生回路および不揮発性半導体記憶装置 |
US5933047A (en) * | 1997-04-30 | 1999-08-03 | Mosaid Technologies Incorporated | High voltage generating circuit for volatile semiconductor memories |
JP2005045934A (ja) | 2003-07-23 | 2005-02-17 | Nec Kansai Ltd | チャージポンプ回路 |
JP4693047B2 (ja) * | 2005-12-02 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | 電源回路 |
JP2008193866A (ja) * | 2007-02-07 | 2008-08-21 | Seiko Instruments Inc | 昇圧型スイッチングレギュレータ |
-
2007
- 2007-07-06 JP JP2007178235A patent/JP5160822B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-07 CN CN2008101356107A patent/CN101340144B/zh not_active Expired - Fee Related
- 2008-07-07 US US12/216,487 patent/US7633332B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005129815A (ja) * | 2003-10-27 | 2005-05-19 | Nec Kansai Ltd | チャージポンプ回路 |
JP2006050833A (ja) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | チャージポンプ回路 |
JP2006319056A (ja) * | 2005-05-11 | 2006-11-24 | Sharp Corp | 昇圧回路 |
JP2007020248A (ja) * | 2005-07-05 | 2007-01-25 | Nec Electronics Corp | 昇圧回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011115019A (ja) * | 2009-11-30 | 2011-06-09 | Elpida Memory Inc | 半導体装置 |
US8987937B2 (en) | 2009-11-30 | 2015-03-24 | Ps4 Luxco S.A.R.L. | Semiconductor device having internal voltage generating circuit |
Also Published As
Publication number | Publication date |
---|---|
CN101340144A (zh) | 2009-01-07 |
US7633332B2 (en) | 2009-12-15 |
JP5160822B2 (ja) | 2013-03-13 |
US20090009237A1 (en) | 2009-01-08 |
CN101340144B (zh) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5160822B2 (ja) | 昇圧回路 | |
KR101629812B1 (ko) | 다수의 게이트 트랜지스터들을 포함하는 차지 펌프 회로 및 그의 작동 방법 | |
US7652522B2 (en) | High efficiency low cost bi-directional charge pump circuit for very low voltage applications | |
JP3422838B2 (ja) | 高電圧チャ−ジ・ポンプ | |
JP4944571B2 (ja) | チャージポンプ回路 | |
US7855591B2 (en) | Method and system for providing a charge pump very low voltage applications | |
US6912159B2 (en) | Boosting circuit and non-volatile semiconductor storage device containing the same | |
US20080169864A1 (en) | Booster circuit | |
US9634562B1 (en) | Voltage doubling circuit and charge pump applications for the voltage doubling circuit | |
US7439792B2 (en) | High voltage generation circuit and semiconductor device having the same | |
CN109994469B (zh) | 半导体装置 | |
US20150214837A1 (en) | Charge pump circuit | |
US8421522B2 (en) | High voltage generator and method of generating high voltage | |
US20090309650A1 (en) | Booster circuit | |
US8072257B2 (en) | Charge pump-type voltage booster circuit and semiconductor integrated circuit device | |
US7683699B2 (en) | Charge pump | |
US6437637B2 (en) | Charge-pump circuit and control method thereof | |
JP2003339156A (ja) | 昇圧回路 | |
JP4965069B2 (ja) | 半導体集積回路 | |
JP3765562B2 (ja) | 電子機器 | |
US20240097564A1 (en) | Charge pump circuit and drive device | |
CN217469766U (zh) | 一种交叉耦合电荷泵电路 | |
JP4877334B2 (ja) | チャージポンプ回路 | |
JP2009225580A (ja) | チャージポンプ回路 | |
CN117811358A (zh) | 一种高效电荷泵升压电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |