JP2007020248A

JP2007020248A - 昇圧回路

Info

Publication number: JP2007020248A
Application number: JP2005196377A
Authority: JP
Inventors: Hirokazu Kawagoe; 弘和河越
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2005-07-05
Filing date: 2005-07-05
Publication date: 2007-01-25
Anticipated expiration: 2025-07-05
Also published as: CN1893244B; JP4773147B2; CN1893244A; US7177167B2; US20070008029A1

Abstract

【課題】昇圧回路の起動時の寄生トランジスタによるサイリスタ動作を防止する。
【解決手段】半導体集積回路２００に内蔵されるチャージポンプ型の昇圧回路２０１は、コンデンサＣ２の初期充電用素子として、Ｐ型半導体基板２１に形成され、入力端子１と出力端子３間に接続された縦型ＮＰＮトランジスタＴ０を有している。縦型ＮＰＮトランジスタＴ０は、Ｐ型半導体基板２１に形成されたＮウェル２２と、Ｎウェル２２に形成されたＰウェル２３と、Ｐウェル２３に形成されたＮ型領域２４とを有している。トランジスタＴ０のＮウェル２２およびＰウェル２３は入力端子１に接続され、Ｎ型領域２４は出力端子３に接続されている。
【選択図】図２

Description

本発明は昇圧回路に関し、特に半導体集積回路に内蔵されるチャージポンプ型の昇圧回路に関する。

半導体集積回路に内蔵される従来の昇圧回路について、図５を参照して説明する。半導体集積回路１００に内蔵される昇圧回路１０１は、チャージポンプ回路１０と、チャージポンプ回路１０の入出力間に接続されたＰチャネル型ＭＯＳトランジスタＭ０とを具備している。ＭＯＳトランジスタＭ０は、チャージポンプ回路１０の出力電圧Ｖoutを用いてゲート制御される。コンデンサＣ１，Ｃ２はチャージポンプ回路１０がチャージポンプ動作を行うための外付け容量である。半導体集積回路１００は、チャージポンプ回路１０に電源電圧ＶＤＤを供給する入力端子１と、チャージポンプ回路１０に接地電位を供給する接地端子２と、チャージポンプ回路１０の出力電圧Ｖoutを出力する出力端子３、およびコンデンサＣ１の接続端子４，５を有している。コンデンサＣ２は端子２，３に接続される。

昇圧回路１０１は、起動時において、ＭＯＳトランジスタＭ０を介して、入力端子１からの電源電圧ＶＤＤによりコンデンサＣ２が初期充電される。ＭＯＳトランジスタＭ０は、入力端子１に電源電圧ＶＤＤを印加した瞬間においては、ゲート電圧が十分とれないためオフ状態である。そのため、コンデンサＣ２はＭＯＳトランジスタＭ０の寄生ダイオードを介して初期充電される。コンデンサＣ２が充電され出力電圧Ｖoutがある程度上昇するとＭＯＳトランジスタＭ０はオンし、出力電圧ＶoutはほぼＶＤＤとなる。同時にチャージポンプ回路１０はクロック信号ＣＬＫによりチャージポンプ動作を開始し、出力電圧Ｖoutがほぼ２ＶＤＤに昇圧される（例えば、特許文献１を参照。）。

上述の昇圧回路１０１は、半導体集積回路１００に内蔵されており、半導体基板に集積化されている。半導体集積回路１００は、半導体基板に上述のＭＯＳトランジスタＭ０のほかに、多数のＮチャネルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジスタが形成されている。一般的に、半導体基板にＭＯＳトランジスタが形成される場合、例えば、Ｐ型半導体基板が用いられた場合の例として、ＮチャネルＭＯＳトランジスタはＰ型半導体基板をバックゲートとしてＰ型半導体基板にＮ型領域によるソース・ドレインが形成されて構成され、ＰチャネルＭＯＳトランジスタはＰ型半導体基板に形成されたＮウェルをバックゲートとしてＮウェルにＰ型領域によるソース・ドレインが形成されて構成される。
特開平９−１９１５７１号公報（図１）

ところで、上述の半導体集積回路１００がＰ型半導体基板に形成された場合、昇圧回路１０１のＭＯＳトランジスタＭ０は、Ｐ型半導体基板に向けてＰＮＰ寄生トランジスタを有している。この寄生トランジスタがオンすると、同一半導体基板上に有しているＮＰＮ寄生トランジスタがオンして両寄生トランジスタによりサイリスタ動作になる虞がある。図６にＰ型半導体基板に形成されたＭＯＳトランジスタＭ０と、ＭＯＳトランジスタＭ０の近くに配置されたＮチャネルＭＯＳトランジスタＭＮの断面構造を示して説明する。図において、１１はＰ型半導体基板で、Ｐ型半導体基板１１にＮウェル１２が形成されている。Ｎウェル１２にはＰ型領域１３，１４によるドレイン・ソースとＮ型領域１５によるバックゲートコンタクトとが形成されてＭＯＳトランジスタＭ０が構成されている。また、Ｐ型半導体基板１１にＮ型領域１６，１７によるドレイン・ソースとＰ型領域１８によるバックゲートコンタクトとが形成されてＮチャネルＭＯＳトランジスタＭＮが構成されている。ＭＯＳトランジスタＭ０のＰ型領域１３は入力端子１に接続され、Ｐ型領域１４およびＮ型領域１５は出力端子３に接続されている。ＭＯＳトランジスタＭＮのＮ型領域１７およびP型領域１８は接地端子２に接続されている。

昇圧回路１０１の起動時において、コンデンサＣ２に初期充電されるとき、ＭＯＳトランジスタＭ０のＰ型領域１３からＮウェル１２に順方向電流が流れ、出力端子３の電位がＶＤＤ方向に持ち上げられる。このとき、Ｐ型領域１３、Ｎウェル１２およびＰ型半導体基板１１からなる寄生ＰＮＰトランジスタＱ１がオンし、Ｐ型半導体基板１１の電位がＶＤＤ方向に持ち上げられる。この持ち上がりによりＮウェル１２、Ｐ型半導体基板１１およびＮ領域１７からなる寄生ＮＰＮトランジスタＱ２がオンする虞がある。寄生トランジスタＱ１とＱ２がオンした場合、寄生トランジスタＱ１とＱ２とでサイリスタ動作になり入力端子１と接地端子２間に大電流が流れ、昇圧回路１０１が起動しない。この昇圧回路１０１を正常に起動させるためには、寄生トランジスタＱ１がオンしないように、入力端子１と出力端子３間にＰ型領域１３およびＮウェル１２によるＰＮ接合の順方向電圧Ｖｆより小さいＶｆを有するショットキーダイオードを接続しなければならない。そのため、ショットキーダイオードを接続すると、外付け部品が多くなり、実装面積が増大するなどの問題がある。

本発明の昇圧回路は、ＭＯＳトランジスタからなるスイッチ素子を有し、外付けの第１のコンデンサとスイッチ素子とを使用したチャージポンプ動作により電源電圧から昇圧された電圧が外付けの第２のコンデンサに充電されるチャージポンプ回路と、チャージポンプ回路の入力と出力間に接続され、第２のコンデンサを電源電圧で初期充電するための初期充電用素子とが単一半導体基板に集積化された昇圧回路において、前記初期充電用素子は、前記出力の電圧が前記入力の電圧より低いときオンするとともに高いときオフするバイポーラトランジスタであることを特徴とする。

上記手段によれば、第２のコンデンサの初期充電用素子として、バイポーラトランジスタを構成したので、ショットキーダイオードを入出力間に接続しなくても、起動時の寄生トランジスタによるサイリスタ動作が生じなくなる。

本発明によれば、寄生トランジスタによるサイリスタ動作を防止するために、入力端子１と出力端子３間にショットキーダイオードを接続しなくてもよいので、外付け部品を少なくすることができる。

以下に、本発明の一実施形態について図１を参照して説明する。半導体集積回路２００に内蔵される昇圧回路２０１は、チャージポンプ回路２０と、チャージポンプ回路２０の入出力間に接続された縦型ＮＰＮトランジスタＴ０とを具備している。コンデンサＣ１，Ｃ２はチャージポンプ回路２０がチャージポンプ動作を行うための外付け容量である。半導体集積回路２００は、チャージポンプ回路２０に電源電圧ＶＤＤを供給する入力端子１と、チャージポンプ回路２０に接地電位を供給する接地端子２と、チャージポンプ回路２０の出力電圧Ｖoutを出力する出力端子３、およびコンデンサＣ１の接続端子４，５を有している。コンデンサＣ２は端子２，３に接続される。

チャージポンプ回路２０は、図２に示すように、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を有している。スイッチＳＷ１は、一端が入力端子１に接続され、他端が接続端子５に接続されている。スイッチＳＷ２は、一端が接続端子４に接続され、他端が接地端子２に接続されている。スイッチＳＷ３は、一端が入力端子１に接続され、他端が接続端子４に接続されている。スイッチＳＷ４は、一端が接続端子５に接続され、他端が出力端子３に接続されている。スイッチＳＷ１，ＳＷ２とスイッチＳＷ３，ＳＷ４とは、クロック信号ＣＬＫ入力により相補的にオン／オフ制御される。

チャージポンプ回路２０の昇圧動作について説明する。先ず、電源電圧ＶＤＤが入力端子１に供給され、スイッチＳＷ１，ＳＷ２がオン制御、およびスイッチＳＷ３，ＳＷ４がオフ制御されたとき、コンデンサＣ１が充電される。次に、スイッチＳＷ１，ＳＷ２がオフ制御、およびスイッチＳＷ３，ＳＷ４がオン制御されたとき、コンデンサＣ１は放電し、コンデンサＣ１に充電された電圧に電源電圧ＶＤＤが重畳された電圧でコンデンサＣ２が充電される。以下、スイッチＳＷ１，ＳＷ２とＳＷ３，ＳＷ４を交互に切替えることにより、コンデンサＣ２に電荷が蓄積され、チャージポンプ回路２０から電源電圧ＶＤＤの２倍の電圧２ＶＤＤが出力される。

チャージポンプ回路２０のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４をＭＯＳトランジスタで構成した例を図３に示す。図３において、Ｍ１，Ｍ３，Ｍ４はそれぞれスイッチＳＷ１，ＳＷ３，ＳＷ４としてのエンハンスメント型ＰチャネルＭＯＳトランジスタ、Ｍ２はスイッチＳＷ２としてのエンハンスメント型ＮチャネルＭＯＳトランジスタである。従って、ＭＯＳトランジスタＭ１，Ｍ２がオン制御、およびＭＯＳトランジスタＭ３，Ｍ４がオフ制御されることにより電源電圧ＶＤＤによりコンデンサＣ１が充電される。また、ＭＯＳトランジスタＭ３，Ｍ４がオン制御、およびＭＯＳトランジスタＭ１，Ｍ２がオフ制御されることによりコンデンサＣ１に充電された電荷が放電し、コンデンサＣ１に充電された電圧に電源電圧ＶＤＤが重畳された電圧でコンデンサＣ２が充電される。尚、図３に示されるＭＯＳトランジスタＭ５〜Ｍ８は、ＭＯＳトランジスタＭ１，Ｍ４の寄生トランジスタがオンしないように、ＭＯＳトランジスタＭ１，Ｍ４のバックゲートのソースまたはドレインへの接続の切換スイッチを構成する。

縦型ＮＰＮトランジスタＴ０は、昇圧回路２０１の起動時において、コンデンサＣ２を電源電圧ＶＤＤで初期充電するための初期充電用素子として、出力電圧Ｖoutが電源電圧ＶＤＤより低いときオンするとともに高いときオフするように、チャージポンプ回路２０の入出力間に接続されている。すなわち、縦型ＮＰＮトランジスタＴ０のコレクタ、エミッタは、出力電圧Ｖoutが電源電圧ＶＤＤより低いとき、チャージポンプ回路２０の入力側がコレクタ、出力側がエミッタとなり、出力電圧Ｖoutが電源電圧ＶＤＤより高いとき、チャージポンプ回路２０の入力側がエミッタ、出力側がコレクタとなって、チャージポンプ回路２０の入出力間に接続されている。縦型ＮＰＮトランジスタＴ０のベースは、出力電圧Ｖoutが電源電圧ＶＤＤより低いときのコレクタ、すなわち、チャージポンプ回路２０の入力側に接続されている。

つぎに、Ｐ型半導体基板に形成された縦型ＮＰＮトランジスタＴ０の断面構造について、図４を参照して説明する。図において、２１はＰ型半導体基板で、トランジスタＴ０は以下のように構成されている。Ｐ型半導体基板２１にコレクタまたはエミッタとなるＮウェル２２が形成されている。Ｎウェル２２にはベースとなるＰウェル２３が形成されている。Ｐウェル２３にはエミッタまたはコレクタとなるＮ型領域２４が形成されている。また、Ｎウェル２２にはコレクタまたはエミッタのコンタクトとなるＮ型領域２５が形成され、Ｐウェル２３にはエミッタまたはコレクタのコンタクトとなるＰ型領域２６が形成されている。トランジスタＴ０のＮ型領域２５およびＰ型領域２６は入力端子１に接続され、Ｎ型領域２４は出力端子３に接続されている。Ｎウェル２２は、出力電圧Ｖoutが電源電圧ＶＤＤより低いときコレクタ、出力電圧Ｖoutが電源電圧ＶＤＤより高いときエミッタとして機能する。Ｎ型領域２４は、出力電圧Ｖoutが電源電圧ＶＤＤより低いときエミッタ、出力電圧Ｖoutが電源電圧ＶＤＤより高いときコレクタとして機能する。尚、出力電圧Ｖoutが２ＶＤＤのとき、トランジスタＴ０はＰウェル２３に形成されたＮ型領域２４がコレクタとして機能するため、ＶＤＤはＰウェル２３とＮ型領域２４によるＰＮ接合の耐圧以下である必要がある。例えば、Ｐウェル２３中に形成されるＰＮ接合の耐圧はおよそ６〜９Ｖである。

図４に示すように、半導体基板２１には、トランジスタＴ０の近くにＮチャネルＭＯＳトランジスタＭＮが配置されている。ＭＯＳトランジスタＭＮは、Ｐ型半導体基板２１にＮ型領域２７，２８によるドレイン・ソースとＰ型領域２９によるバックゲートコンタクトとが形成されて構成されている。ＭＯＳトランジスタＭＮのＮ型領域２８およびP型領域２９は接地端子２に接続されている。

昇圧回路２０１の起動時において、コンデンサＣ２に初期充電されるとき、トランジスタＴ０は、Ｐ型領域２６からＮ型領域２４に順方向電流が流れることによりオン状態となる。従って、このとき、Ｐウェル２３、Ｎウェル２２およびＰ型半導体基板２１からなる寄生ＰＮＰトランジスタＱ１はオンしない。そのため、Ｎウェル２２、Ｐ型半導体基板２１およびＮ領域２８からなる寄生ＮＰＮトランジスタＱ２もオンしない。寄生トランジスタＱ１とＱ２がオンしないため、寄生トランジスタＱ１とＱ２とによるサイリスタ動作は発生しない。

コンデンサＣ２が初期充電され出力電圧Ｖoutがある程度上昇するとチャージポンプ回路２０はクロック信号によりチャージポンプ動作を開始する。チャージポンプ動作により出力Ｖoutが電源電圧ＶＤＤより大きくなると、トランジスタＴ０はコレクタとエミッタが逆転しベースがエミッタ電位に等しくなるためオフ状態となり、昇圧回路２０１はチャージポンプ２０からのほぼ２ＶＤＤに昇圧された電圧を出力する。

以上に説明したように、コンデンサＣ２の初期充電用素子として、ＮＰＮトランジスタＴ０を構成したので、ショットキーダイオードを昇圧回路の入出力間に接続しなくても、起動時の寄生トランジスタによるサイリスタ動作が生じなくなる。

本発明の一実施形態の昇圧回路２０１の回路図。図１に示す昇圧回路２０１に用いられるチャージポンプ回路２０の一例の回路図。図２に示すチャージポンプ回路２０をＭＯＳトランジスタで構成した一例の回路図。図１に示す昇圧回路２０１に用いられているＮＰＮトランジスタＴ０の半導体基板における要部断面図。従来の昇圧回路１０１の回路図図５の昇圧回路１０１に用いられているＭＯＳトランジスタＭ０の半導体基板における要部断面図。

符号の説明

２０チャージポンプ回路
２００半導体集積回路
２０１昇圧回路
Ｔ０縦型ＮＰＮトランジスタ

Claims

ＭＯＳトランジスタからなるスイッチ素子を有し、外付けの第１のコンデンサとスイッチ素子とを使用したチャージポンプ動作により電源電圧から昇圧された電圧が外付けの第２のコンデンサに充電されるチャージポンプ回路と、チャージポンプ回路の入力と出力間に接続され、第２のコンデンサを電源電圧で初期充電するための初期充電用素子とが単一半導体基板に集積化された昇圧回路において、
前記初期充電用素子は、前記出力の電圧が前記入力の電圧より低いときオンするとともに高いときオフするバイポーラトランジスタであることを特徴とする昇圧回路。
前記バイポーラトランジスタが縦型バイポーラトランジスタであることを特徴とする請求項１記載の昇圧回路。
前記半導体基板はＰ型の導電型からなり、前記バイポーラトランジスタは、前記半導体基板に形成されたＮウェルと、Ｎウェルに形成されたＰウェルと、Ｐウェルに形成されたＮ型領域とを有し、前記ＮウェルとＰウェルとが前記入力に接続され、前記Ｎ型領域が前記出力に接続されていることを特徴とする請求項１記載の昇圧回路。