JP2003256052A - スイッチドキャパシタ型安定化電源回路およびそれを用いる電子機器 - Google Patents
スイッチドキャパシタ型安定化電源回路およびそれを用いる電子機器Info
- Publication number
- JP2003256052A JP2003256052A JP2002050081A JP2002050081A JP2003256052A JP 2003256052 A JP2003256052 A JP 2003256052A JP 2002050081 A JP2002050081 A JP 2002050081A JP 2002050081 A JP2002050081 A JP 2002050081A JP 2003256052 A JP2003256052 A JP 2003256052A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- current
- circuit
- stabilized power
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 外付けコンデンサＣ１を用いてチャージポン
プ動作を実現するスイッチＳ１〜Ｓ４およびその制御回
路１３を備えて構成されるスイッチドキャパシタ型の安
定化電源回路１１の安定化電源回路チップ１２におい
て、出力電流Ｉｏを調整可能とする。 【解決手段】 チャージポンプ回路からの出力ラインに
直列にＰＭＯＳトランジスタＱ１を介在し、そのゲート
電圧をＮＭＯＳトランジスタＱ３で制御するようにし、
切換え制御回路１８で切換えられた基準電圧Ｖｒｅｆ
と、前記出力電流Ｉｏに対応したＮＭＯＳトランジスタ
Ｑ３のソース電流を抵抗Ｒ０で電圧変換した値とが一致
するようにコンパレータ１６が前記ＮＭＯＳトランジス
タＱ３のゲート電圧を制御する。したがって、１チップ
の安定化電源回路チップ１２によって、前記出力電流Ｉ
ｏを、基準電圧Ｖｒｅｆを切換えることで調整すること
ができる。
プ動作を実現するスイッチＳ１〜Ｓ４およびその制御回
路１３を備えて構成されるスイッチドキャパシタ型の安
定化電源回路１１の安定化電源回路チップ１２におい
て、出力電流Ｉｏを調整可能とする。 【解決手段】 チャージポンプ回路からの出力ラインに
直列にＰＭＯＳトランジスタＱ１を介在し、そのゲート
電圧をＮＭＯＳトランジスタＱ３で制御するようにし、
切換え制御回路１８で切換えられた基準電圧Ｖｒｅｆ
と、前記出力電流Ｉｏに対応したＮＭＯＳトランジスタ
Ｑ３のソース電流を抵抗Ｒ０で電圧変換した値とが一致
するようにコンパレータ１６が前記ＮＭＯＳトランジス
タＱ３のゲート電圧を制御する。したがって、１チップ
の安定化電源回路チップ１２によって、前記出力電流Ｉ
ｏを、基準電圧Ｖｒｅｆを切換えることで調整すること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチドキャパ
シタ型の安定化電源回路およびそれを用いる電子機器に
関する。
シタ型の安定化電源回路およびそれを用いる電子機器に
関する。
【０００２】
【従来の技術】特に携帯電話や携帯端末等の電池駆動の
電子機器では、前記電池による低電源電圧を昇圧するた
めに、昇圧電源回路が用いられている。そして、前記昇
圧電源回路として、通常のスイッチング電源に比べて、
ノイズの影響を低減すべき用途では、従来から、前記ス
イッチドキャパシタ型の安定化電源回路が用いられてい
る。その一例としては、カラー液晶ディスブレイのバッ
クライトとして利用される白色発光ダイオードを駆動す
る装置の昇圧電源回路等である。前記白色発光ダイオー
ドは、順方向電圧（ＶＦ）が３〜４Ｖであるのに対し
て、電源には、たとえばリチウムイオン電池が１セル使
用され、満充電の４．２Ｖから、前記携帯電話では３〜
３．２Ｖ程度まで使用されるので、前記スイッチドキャ
パシタ型の安定化電源回路が必要となる。
電子機器では、前記電池による低電源電圧を昇圧するた
めに、昇圧電源回路が用いられている。そして、前記昇
圧電源回路として、通常のスイッチング電源に比べて、
ノイズの影響を低減すべき用途では、従来から、前記ス
イッチドキャパシタ型の安定化電源回路が用いられてい
る。その一例としては、カラー液晶ディスブレイのバッ
クライトとして利用される白色発光ダイオードを駆動す
る装置の昇圧電源回路等である。前記白色発光ダイオー
ドは、順方向電圧（ＶＦ）が３〜４Ｖであるのに対し
て、電源には、たとえばリチウムイオン電池が１セル使
用され、満充電の４．２Ｖから、前記携帯電話では３〜
３．２Ｖ程度まで使用されるので、前記スイッチドキャ
パシタ型の安定化電源回路が必要となる。
【０００３】図１０は、典型的な従来技術のスイッチド
キャパシタ型の安定化電源回路１の電気的構成を示すブ
ロック図である。この安定化電源回路１は、スイッチン
グ動作を行う安定化電源回路チップ２に、チャージポン
プ動作のためのコンデンサｃ１と、入力電源電圧Ｖｉｎ
の平滑用のコンデンサｃ２と、出力電圧Ｖｏの平滑用の
コンデンサｃ３と、前記出力電圧Ｖｏのフィードバック
用の分圧抵抗ｒ１，ｒ２とが外付けされて構成されてい
る。
キャパシタ型の安定化電源回路１の電気的構成を示すブ
ロック図である。この安定化電源回路１は、スイッチン
グ動作を行う安定化電源回路チップ２に、チャージポン
プ動作のためのコンデンサｃ１と、入力電源電圧Ｖｉｎ
の平滑用のコンデンサｃ２と、出力電圧Ｖｏの平滑用の
コンデンサｃ３と、前記出力電圧Ｖｏのフィードバック
用の分圧抵抗ｒ１，ｒ２とが外付けされて構成されてい
る。
【０００４】前記安定化電源回路チップ２は、スイッチ
ングを行うスイッチｓ１〜ｓ４と、それらのスイッチン
グを制御する制御回路３と、基準電圧源４と、コンパレ
ータ５とを備えて構成される。前記スイッチｓ１，ｓ２
は、７番端子に接続されるコンデンサｃ１の一方の端子
ｃ＋を、前記出力電圧Ｖｏを導出する１番端子および前
記入力電源電圧Ｖｉｎが与えられる２番端子にそれぞれ
接続する。前記スイッチｓ３，ｓ４は、５番端子に接続
されるコンデンサｃ１の他方の端子ｃ−を、前記入力電
源電圧Ｖｉｎが与えられる２番端子および４番端子に接
続されるＧＮＤにそれぞれ接続する。前記スイッチｓ
１，ｓ３とスイッチｓ２，ｓ４とは、それぞれ対を成
し、前記制御回路３によって相補的にＯＮ／ＯＦＦ動作
を行うように制御される。
ングを行うスイッチｓ１〜ｓ４と、それらのスイッチン
グを制御する制御回路３と、基準電圧源４と、コンパレ
ータ５とを備えて構成される。前記スイッチｓ１，ｓ２
は、７番端子に接続されるコンデンサｃ１の一方の端子
ｃ＋を、前記出力電圧Ｖｏを導出する１番端子および前
記入力電源電圧Ｖｉｎが与えられる２番端子にそれぞれ
接続する。前記スイッチｓ３，ｓ４は、５番端子に接続
されるコンデンサｃ１の他方の端子ｃ−を、前記入力電
源電圧Ｖｉｎが与えられる２番端子および４番端子に接
続されるＧＮＤにそれぞれ接続する。前記スイッチｓ
１，ｓ３とスイッチｓ２，ｓ４とは、それぞれ対を成
し、前記制御回路３によって相補的にＯＮ／ＯＦＦ動作
を行うように制御される。
【０００５】チャージポンプ動作は、制御回路３が、先
ずスイッチｓ２，ｓ４をＯＮし、スイッチｓ１，ｓ３を
ＯＦＦする（図１０のスイッチング状態とは逆の状態）
ことでコンデンサｃ１が入力電源電圧Ｖｉｎに充電さ
れ、次にスイッチｓ１，ｓ３をＯＮし、スイッチｓ２，
ｓ４をＯＦＦする（図１０のスイッチング状態）こと
で、前記入力電源電圧Ｖｉｎにコンデンサｃ１の充電電
圧が加算され、前記出力電圧Ｖｏとして２Ｖｉｎの電圧
が出力されることで実現される。
ずスイッチｓ２，ｓ４をＯＮし、スイッチｓ１，ｓ３を
ＯＦＦする（図１０のスイッチング状態とは逆の状態）
ことでコンデンサｃ１が入力電源電圧Ｖｉｎに充電さ
れ、次にスイッチｓ１，ｓ３をＯＮし、スイッチｓ２，
ｓ４をＯＦＦする（図１０のスイッチング状態）こと
で、前記入力電源電圧Ｖｉｎにコンデンサｃ１の充電電
圧が加算され、前記出力電圧Ｖｏとして２Ｖｉｎの電圧
が出力されることで実現される。
【０００６】前記コンパレータ５は、３番端子から入力
される前記出力電圧Ｖｏの分圧抵抗ｒ１，ｒ２による分
圧値を、前記基準電圧源４から入力される基準電圧Ｖｒ
ｅｆと比較し、その比較結果を制御回路３へ出力する。
制御回路３は、前記コンパレータ５での比較結果に応答
し、前記分圧値が基準電圧Ｖｒｅｆに一致するように、
スイッチｓ１〜ｓ４のスイッチングを制御する。すなわ
ち、前記分圧値が基準電圧Ｖｒｅｆに達するとコンパレ
ータ５から制御回路３へ信号が与えられ、チャージポン
プ動作が停止される。コンパレータ５は、ヒステリシス
機能付きであり、前記チャージポンプ動作が停止し、出
力電圧Ｖｏが低下すると、再びチャージポンプ動作を開
始させる。このような動作を繰返すことで、前記出力電
圧Ｖｏが、所望とする定電圧に安定化される。
される前記出力電圧Ｖｏの分圧抵抗ｒ１，ｒ２による分
圧値を、前記基準電圧源４から入力される基準電圧Ｖｒ
ｅｆと比較し、その比較結果を制御回路３へ出力する。
制御回路３は、前記コンパレータ５での比較結果に応答
し、前記分圧値が基準電圧Ｖｒｅｆに一致するように、
スイッチｓ１〜ｓ４のスイッチングを制御する。すなわ
ち、前記分圧値が基準電圧Ｖｒｅｆに達するとコンパレ
ータ５から制御回路３へ信号が与えられ、チャージポン
プ動作が停止される。コンパレータ５は、ヒステリシス
機能付きであり、前記チャージポンプ動作が停止し、出
力電圧Ｖｏが低下すると、再びチャージポンプ動作を開
始させる。このような動作を繰返すことで、前記出力電
圧Ｖｏが、所望とする定電圧に安定化される。
【０００７】
【発明が解決しようとする課題】上述のように構成され
る安定化電源回路１では、出力電流を調整したり、出力
電流を遮断することができないという問題がある。すな
わち、たとえば前記白色発光ダイオードの場合には、電
池の使用可能時間を延ばすために、該白色発光ダイオー
ドへの電流量を調整したり、消灯させたりすることがで
きない。
る安定化電源回路１では、出力電流を調整したり、出力
電流を遮断することができないという問題がある。すな
わち、たとえば前記白色発光ダイオードの場合には、電
池の使用可能時間を延ばすために、該白色発光ダイオー
ドへの電流量を調整したり、消灯させたりすることがで
きない。
【０００８】本発明の目的は、出力電流を調整すること
ができるスイッチドキャパシタ型安定化電源回路を提供
することである。
ができるスイッチドキャパシタ型安定化電源回路を提供
することである。
【０００９】
【課題を解決するための手段】本発明のスイッチドキャ
パシタ型安定化電源回路は、外付けコンデンサを用いて
チャージポンプ動作を実現するスイッチおよびその制御
回路を備えて構成されるスイッチドキャパシタ型安定化
電源回路において、チャージポンプ回路からの出力ライ
ンに直列に介在される降圧式の出力電流調整回路をチッ
プ内に内蔵することを特徴とする。
パシタ型安定化電源回路は、外付けコンデンサを用いて
チャージポンプ動作を実現するスイッチおよびその制御
回路を備えて構成されるスイッチドキャパシタ型安定化
電源回路において、チャージポンプ回路からの出力ライ
ンに直列に介在される降圧式の出力電流調整回路をチッ
プ内に内蔵することを特徴とする。
【００１０】上記の構成によれば、１チップで、入力電
圧をチャージポンプ回路にて昇圧し、出力電流調整回路
によって、出力電流を段階的または連続の任意に調整す
ることができる。
圧をチャージポンプ回路にて昇圧し、出力電流調整回路
によって、出力電流を段階的または連続の任意に調整す
ることができる。
【００１１】また、本発明のスイッチドキャパシタ型安
定化電源回路では、前記出力電流調整回路は、前記チャ
ージポンプ回路からの出力ラインに直列に介在される電
流調整用トランジスタと、前記電流調整用のトランジス
タの制御電流を制御する制御トランジスタと、前記制御
電流を電流−電圧変換する変換手段と、基準電圧源と、
前記変換手段で設定される前記制御電流に対応した電圧
値と、前記基準電圧とを相互に比較し、両者が一致する
ように前記制御トランジスタを介して前記電流調整用ト
ランジスタの制御電流を調整するコンパレータと、前記
変換手段での変換比率または前記基準電圧を切換えるこ
とで、前記出力電流の調整を行う切換え制御回路とを備
えて構成されることを特徴とする。
定化電源回路では、前記出力電流調整回路は、前記チャ
ージポンプ回路からの出力ラインに直列に介在される電
流調整用トランジスタと、前記電流調整用のトランジス
タの制御電流を制御する制御トランジスタと、前記制御
電流を電流−電圧変換する変換手段と、基準電圧源と、
前記変換手段で設定される前記制御電流に対応した電圧
値と、前記基準電圧とを相互に比較し、両者が一致する
ように前記制御トランジスタを介して前記電流調整用ト
ランジスタの制御電流を調整するコンパレータと、前記
変換手段での変換比率または前記基準電圧を切換えるこ
とで、前記出力電流の調整を行う切換え制御回路とを備
えて構成されることを特徴とする。
【００１２】上記の構成によれば、切換え制御回路が、
前記変換手段での変換比率、たとえば電流−電圧変換抵
抗の抵抗値を切換えることで、または前記基準電圧を切
換えることで、コンパレータによって前記出力電流の調
整を実現することができる。
前記変換手段での変換比率、たとえば電流−電圧変換抵
抗の抵抗値を切換えることで、または前記基準電圧を切
換えることで、コンパレータによって前記出力電流の調
整を実現することができる。
【００１３】さらにまた、本発明のスイッチドキャパシ
タ型安定化電源回路では、前記切換え制御回路は、複数
系統の外部入力を有し、その入力信号の信号レベルの組
合わせに応答して前記出力電流を段階的に調整すること
を特徴とする。
タ型安定化電源回路では、前記切換え制御回路は、複数
系統の外部入力を有し、その入力信号の信号レベルの組
合わせに応答して前記出力電流を段階的に調整すること
を特徴とする。
【００１４】上記の構成によれば、抵抗と、前記複数系
統の入力信号の信号レベルにそれぞれ応答して前記抵抗
の切換えを行うスイッチなどで、前記電流−電圧変換抵
抗の抵抗値や基準電圧の切換えを行うことができる。
統の入力信号の信号レベルにそれぞれ応答して前記抵抗
の切換えを行うスイッチなどで、前記電流−電圧変換抵
抗の抵抗値や基準電圧の切換えを行うことができる。
【００１５】また、本発明のスイッチドキャパシタ型安
定化電源回路では、前記電流調整用トランジスタは、前
記チャージポンプ回路からの出力電流を個別に出力可能
に相互に並列に複数設けられ、前記切換え制御回路は、
複数系統の外部入力を有し、その入力信号の信号レベル
の組合わせに応答して、前記出力電流を段階的に調整す
るともに、前記電流調整用トランジスタの出力ＯＮ／Ｏ
ＦＦ制御を行うことを特徴とする。
定化電源回路では、前記電流調整用トランジスタは、前
記チャージポンプ回路からの出力電流を個別に出力可能
に相互に並列に複数設けられ、前記切換え制御回路は、
複数系統の外部入力を有し、その入力信号の信号レベル
の組合わせに応答して、前記出力電流を段階的に調整す
るともに、前記電流調整用トランジスタの出力ＯＮ／Ｏ
ＦＦ制御を行うことを特徴とする。
【００１６】上記の構成によれば、抵抗と、前記複数系
統の入力信号の信号レベルにそれぞれ応答して前記抵抗
の切換えを行うスイッチなどで、前記電流−電圧変換抵
抗の抵抗値や基準電圧の切換えを行うことができるとと
もに、複数系統の電流出力を、個別にまたは一括してＯ
Ｎ／ＯＦＦ制御を行うことができる。
統の入力信号の信号レベルにそれぞれ応答して前記抵抗
の切換えを行うスイッチなどで、前記電流−電圧変換抵
抗の抵抗値や基準電圧の切換えを行うことができるとと
もに、複数系統の電流出力を、個別にまたは一括してＯ
Ｎ／ＯＦＦ制御を行うことができる。
【００１７】さらにまた、本発明の電子機器は、上記の
スイッチドキャパシタ型安定化電源回路を用いることを
特徴とする。
スイッチドキャパシタ型安定化電源回路を用いることを
特徴とする。
【００１８】
【発明の実施の形態】本発明の実施の第１の形態につい
て、図１および図２に基づいて説明すれば、以下のとお
りである。
て、図１および図２に基づいて説明すれば、以下のとお
りである。
【００１９】図１は、本発明の実施の第１の形態のスイ
ッチドキャパシタ型の安定化電源回路１１の電気的構成
を示すブロック図である。この安定化電源回路１１は、
スイッチング動作を行う安定化電源回路チップ１２に、
チャージポンプ動作のためのコンデンサＣ１と、入力電
源電圧Ｖｉｎの平滑用のコンデンサＣ２と、昇圧電圧Ｖ
ｏ１の平滑用のコンデンサＣ３と、出力電圧Ｖｏのフィ
ードバック用の抵抗Ｒ０とが外付けされて構成されてい
る。
ッチドキャパシタ型の安定化電源回路１１の電気的構成
を示すブロック図である。この安定化電源回路１１は、
スイッチング動作を行う安定化電源回路チップ１２に、
チャージポンプ動作のためのコンデンサＣ１と、入力電
源電圧Ｖｉｎの平滑用のコンデンサＣ２と、昇圧電圧Ｖ
ｏ１の平滑用のコンデンサＣ３と、出力電圧Ｖｏのフィ
ードバック用の抵抗Ｒ０とが外付けされて構成されてい
る。
【００２０】前記安定化電源回路チップ１２は、チャー
ジポンプ回路を構成するスイッチＳ１〜Ｓ４と、制御回
路１３と、基準電圧源１４と、分圧抵抗Ｒ１，Ｒ２と、
コンパレータ１５とを備えるとともに、降圧式の出力電
流調整回路を構成するＰＭＯＳトランジスタＱ１，Ｑ２
と、ＮＭＯＳトランジスタＱ３と、コンパレータ１６
と、基準電圧源１７と、切換え制御回路１８とが、同一
チップ内に内蔵されて構成される。
ジポンプ回路を構成するスイッチＳ１〜Ｓ４と、制御回
路１３と、基準電圧源１４と、分圧抵抗Ｒ１，Ｒ２と、
コンパレータ１５とを備えるとともに、降圧式の出力電
流調整回路を構成するＰＭＯＳトランジスタＱ１，Ｑ２
と、ＮＭＯＳトランジスタＱ３と、コンパレータ１６
と、基準電圧源１７と、切換え制御回路１８とが、同一
チップ内に内蔵されて構成される。
【００２１】前記スイッチＳ１，Ｓ２は、７番端子に接
続されるコンデンサＣ１の一方の端子Ｃ＋を、前記コン
デンサＣ３が接続される６番端子および前記入力電源電
圧Ｖｉｎが与えられる２番端子にそれぞれ接続する。前
記スイッチＳ３，Ｓ４は、５番端子に接続されるコンデ
ンサＣ１の他方の端子Ｃ−を、前記入力電源電圧Ｖｉｎ
が与えられる２番端子および４番端子に接続されるＧＮ
Ｄにそれぞれ接続する。前記スイッチＳ１，Ｓ３とスイ
ッチＳ２，Ｓ４とは、それぞれ対を成し、前記制御回路
１３によって相補的にＯＮ／ＯＦＦ動作を行うように制
御される。
続されるコンデンサＣ１の一方の端子Ｃ＋を、前記コン
デンサＣ３が接続される６番端子および前記入力電源電
圧Ｖｉｎが与えられる２番端子にそれぞれ接続する。前
記スイッチＳ３，Ｓ４は、５番端子に接続されるコンデ
ンサＣ１の他方の端子Ｃ−を、前記入力電源電圧Ｖｉｎ
が与えられる２番端子および４番端子に接続されるＧＮ
Ｄにそれぞれ接続する。前記スイッチＳ１，Ｓ３とスイ
ッチＳ２，Ｓ４とは、それぞれ対を成し、前記制御回路
１３によって相補的にＯＮ／ＯＦＦ動作を行うように制
御される。
【００２２】チャージポンプ動作は、制御回路１３が、
先ずスイッチＳ２，Ｓ４をＯＮし、スイッチＳ１，Ｓ３
をＯＦＦする（図１のスイッチング状態とは逆の状態）
ことでコンデンサＣ１が入力電源電圧Ｖｉｎに充電さ
れ、次にスイッチＳ１，Ｓ３をＯＮし、スイッチＳ２，
Ｓ４をＯＦＦする（図１のスイッチング状態）ことで、
前記入力電源電圧ＶｉｎにコンデンサＣ１の充電電圧が
加算され、前記コンデンサＣ３への昇圧電圧Ｖｏ１とし
て２Ｖｉｎの電圧が出力されることで実現される。
先ずスイッチＳ２，Ｓ４をＯＮし、スイッチＳ１，Ｓ３
をＯＦＦする（図１のスイッチング状態とは逆の状態）
ことでコンデンサＣ１が入力電源電圧Ｖｉｎに充電さ
れ、次にスイッチＳ１，Ｓ３をＯＮし、スイッチＳ２，
Ｓ４をＯＦＦする（図１のスイッチング状態）ことで、
前記入力電源電圧ＶｉｎにコンデンサＣ１の充電電圧が
加算され、前記コンデンサＣ３への昇圧電圧Ｖｏ１とし
て２Ｖｉｎの電圧が出力されることで実現される。
【００２３】前記コンパレータ１５は、前記昇圧電圧Ｖ
ｏ１の分圧抵抗Ｒ１，Ｒ２による分圧値を、前記基準電
圧源１４から入力される基準電圧Ｖｒｅｆ１と比較し、
その比較結果を制御回路１３へ出力する。制御回路１３
は、前記コンパレータ１５での比較結果に応答し、前記
分圧値が基準電圧Ｖｒｅｆ１に一致するように、スイッ
チＳ１〜Ｓ４のスイッチングを制御する。すなわち、前
記分圧値が基準電圧Ｖｒｅｆ１に達するとコンパレータ
１５から制御回路１３へ信号が与えられ、チャージポン
プ動作が停止される。コンパレータ１５は、ヒステリシ
ス機能付きであり、前記チャージポンプ動作が停止し、
昇圧電圧Ｖｏ１が低下すると、再びチャージポンプ動作
を開始させる。このような動作を繰返すことで、前記昇
圧電圧Ｖｏ１が、所望とする定電圧に安定化される。
ｏ１の分圧抵抗Ｒ１，Ｒ２による分圧値を、前記基準電
圧源１４から入力される基準電圧Ｖｒｅｆ１と比較し、
その比較結果を制御回路１３へ出力する。制御回路１３
は、前記コンパレータ１５での比較結果に応答し、前記
分圧値が基準電圧Ｖｒｅｆ１に一致するように、スイッ
チＳ１〜Ｓ４のスイッチングを制御する。すなわち、前
記分圧値が基準電圧Ｖｒｅｆ１に達するとコンパレータ
１５から制御回路１３へ信号が与えられ、チャージポン
プ動作が停止される。コンパレータ１５は、ヒステリシ
ス機能付きであり、前記チャージポンプ動作が停止し、
昇圧電圧Ｖｏ１が低下すると、再びチャージポンプ動作
を開始させる。このような動作を繰返すことで、前記昇
圧電圧Ｖｏ１が、所望とする定電圧に安定化される。
【００２４】注目すべきは、この安定化電源回路チップ
１２では、出力電流調整のために、前記降圧式の出力電
流調整回路を構成する前記ＰＭＯＳトランジスタＱ１
と、ＮＭＯＳトランジスタＱ３と、コンパレータ１６
と、基準電圧源１７と、切換え制御回路１８とが設けら
れていることである。電流調整用トランジスタである前
記ＰＭＯＳトランジスタＱ１は、前記コンデンサＣ３の
６番端子と、出力電圧Ｖｏを導出する１番端子との間に
直列に介在され、そのゲート電圧は、制御トランジスタ
であるＮＭＯＳトランジスタＱ３によって制御される。
１２では、出力電流調整のために、前記降圧式の出力電
流調整回路を構成する前記ＰＭＯＳトランジスタＱ１
と、ＮＭＯＳトランジスタＱ３と、コンパレータ１６
と、基準電圧源１７と、切換え制御回路１８とが設けら
れていることである。電流調整用トランジスタである前
記ＰＭＯＳトランジスタＱ１は、前記コンデンサＣ３の
６番端子と、出力電圧Ｖｏを導出する１番端子との間に
直列に介在され、そのゲート電圧は、制御トランジスタ
であるＮＭＯＳトランジスタＱ３によって制御される。
【００２５】前記ＰＭＯＳトランジスタＱ１のソース−
ゲート間に設けられるダイオード構造のＰＭＯＳトラン
ジスタＱ２は、前記ＮＭＯＳトランジスタＱ３に定電流
を供給する。前記ＮＭＯＳトランジスタＱ３のソース電
流、すなわちＰＭＯＳトランジスタＱ１の出力電流Ｉｏ
に比例したゲート電流およびＰＭＯＳトランジスタＱ２
のドレイン電流は、３番端子に接続される抵抗Ｒ０によ
って電流−電圧変換され、コンパレータ１６に入力され
る。コンパレータ１６は、抵抗Ｒ０による電圧値を、前
記基準電圧源１７から入力される基準電圧Ｖｒｅｆ２と
比較し、その比較結果に応じて前記ＮＭＯＳトランジス
タＱ３のゲート電圧を制御する。したがって、前記出力
電流Ｉｏが、前記抵抗Ｒ０の抵抗値によって設定された
電流値となるように制御される。
ゲート間に設けられるダイオード構造のＰＭＯＳトラン
ジスタＱ２は、前記ＮＭＯＳトランジスタＱ３に定電流
を供給する。前記ＮＭＯＳトランジスタＱ３のソース電
流、すなわちＰＭＯＳトランジスタＱ１の出力電流Ｉｏ
に比例したゲート電流およびＰＭＯＳトランジスタＱ２
のドレイン電流は、３番端子に接続される抵抗Ｒ０によ
って電流−電圧変換され、コンパレータ１６に入力され
る。コンパレータ１６は、抵抗Ｒ０による電圧値を、前
記基準電圧源１７から入力される基準電圧Ｖｒｅｆ２と
比較し、その比較結果に応じて前記ＮＭＯＳトランジス
タＱ３のゲート電圧を制御する。したがって、前記出力
電流Ｉｏが、前記抵抗Ｒ０の抵抗値によって設定された
電流値となるように制御される。
【００２６】図２は、前記切換え制御回路１８の一構成
例を示すブロック図である。この切換え制御回路１８
は、分圧抵抗Ｒａ，Ｒｂ，Ｒｃと、スイッチＳ１０とを
備えて構成されている。前記基準電圧Ｖｒｅｆ２は、分
圧抵抗Ｒａ，Ｒｂ，Ｒｃに与えられて分圧される。前記
スイッチＳ１０の３つの個別接点には、基準電圧Ｖｒｅ
ｆ２、分圧抵抗Ｒａ，Ｒｂの接続点の電圧Ｖｒｅｆ２ａ
および分圧抵抗Ｒｂ，Ｒｃの接続点の電圧Ｖｒｅｆ２ｂ
がそれぞれ与えられており、外部から８番端子に入力さ
れる電流制御信号に応答して、スイッチＳ１０が前記各
個別接点を択一的に選択することによって、共通接点か
ら前記コンパレータ１６に入力される基準電圧Ｖｒｅｆ
２を段階的に変化することができる。
例を示すブロック図である。この切換え制御回路１８
は、分圧抵抗Ｒａ，Ｒｂ，Ｒｃと、スイッチＳ１０とを
備えて構成されている。前記基準電圧Ｖｒｅｆ２は、分
圧抵抗Ｒａ，Ｒｂ，Ｒｃに与えられて分圧される。前記
スイッチＳ１０の３つの個別接点には、基準電圧Ｖｒｅ
ｆ２、分圧抵抗Ｒａ，Ｒｂの接続点の電圧Ｖｒｅｆ２ａ
および分圧抵抗Ｒｂ，Ｒｃの接続点の電圧Ｖｒｅｆ２ｂ
がそれぞれ与えられており、外部から８番端子に入力さ
れる電流制御信号に応答して、スイッチＳ１０が前記各
個別接点を択一的に選択することによって、共通接点か
ら前記コンパレータ１６に入力される基準電圧Ｖｒｅｆ
２を段階的に変化することができる。
【００２７】したがって、前記基準電圧Ｖｒｅｆ２が段
階的に変化することで、ＮＭＯＳトランジスタＱ３のゲ
ート電圧、すなわちＰＭＯＳトランジスタＱ１のゲート
電圧も段階的に変化し、出力電流Ｉｏを段階的に調整す
ることができる。
階的に変化することで、ＮＭＯＳトランジスタＱ３のゲ
ート電圧、すなわちＰＭＯＳトランジスタＱ１のゲート
電圧も段階的に変化し、出力電流Ｉｏを段階的に調整す
ることができる。
【００２８】本発明の実施の第２の形態について、図３
に基づいて説明すれば、以下のとおりである。
に基づいて説明すれば、以下のとおりである。
【００２９】図３は、本発明の実施の第２の形態のスイ
ッチドキャパシタ型の安定化電源回路２１の電気的構成
を示すブロック図である。この安定化電源回路２１は、
前述の安定化電源回路１１に類似し、対応する部分には
同一の参照符号を付して、その説明を省略する。注目す
べきは、この安定化電源回路２１の安定化電源回路チッ
プ２２では、切換え制御回路２８が抵抗Ｒ０に関して設
けられていることである。前記切換え制御回路２８は、
抵抗Ｒ１１，Ｒ１２，Ｒ１３と、前記スイッチＳ１０と
を備えて構成されている。前記抵抗Ｒ０には各抵抗Ｒ１
１，Ｒ１２，Ｒ１３の一端が共通に接続されており、こ
れらの抵抗Ｒ１１，Ｒ１２，Ｒ１３の他端は前記スイッ
チＳ１０の個別接点にそれぞれ接続され、スイッチＳ１
０の共通接点はコンパレータ１６に接続されている。
ッチドキャパシタ型の安定化電源回路２１の電気的構成
を示すブロック図である。この安定化電源回路２１は、
前述の安定化電源回路１１に類似し、対応する部分には
同一の参照符号を付して、その説明を省略する。注目す
べきは、この安定化電源回路２１の安定化電源回路チッ
プ２２では、切換え制御回路２８が抵抗Ｒ０に関して設
けられていることである。前記切換え制御回路２８は、
抵抗Ｒ１１，Ｒ１２，Ｒ１３と、前記スイッチＳ１０と
を備えて構成されている。前記抵抗Ｒ０には各抵抗Ｒ１
１，Ｒ１２，Ｒ１３の一端が共通に接続されており、こ
れらの抵抗Ｒ１１，Ｒ１２，Ｒ１３の他端は前記スイッ
チＳ１０の個別接点にそれぞれ接続され、スイッチＳ１
０の共通接点はコンパレータ１６に接続されている。
【００３０】したがって、外部から前記８番端子に入力
される電流制御信号に応答して前記各個別接点を択一的
に選択することによって、前記コンパレータ１６に一定
の基準電圧Ｖｒｅｆ２が入力されても、前記抵抗Ｒ０お
よび抵抗Ｒ１１，Ｒ１２，Ｒ１３によって設定される出
力電流Ｉｏの電流値を段階的に調整することができる。
される電流制御信号に応答して前記各個別接点を択一的
に選択することによって、前記コンパレータ１６に一定
の基準電圧Ｖｒｅｆ２が入力されても、前記抵抗Ｒ０お
よび抵抗Ｒ１１，Ｒ１２，Ｒ１３によって設定される出
力電流Ｉｏの電流値を段階的に調整することができる。
【００３１】本発明の実施の第３の形態について、図４
に基づいて説明すれば、以下のとおりである。
に基づいて説明すれば、以下のとおりである。
【００３２】図４は、本発明の実施の第３の形態のスイ
ッチドキャパシタ型の安定化電源回路３１の電気的構成
を示すブロック図である。この安定化電源回路３１は、
前述の安定化電源回路１１に類似し、対応する部分には
同一の参照符号を付して、その説明を省略する。注目す
べきは、この安定化電源回路３１の安定化電源回路チッ
プ３２には、外部から２つの電流制御信号が入力される
ことである。前記電流制御信号は、ハイレベルまたはロ
ーレベルの２値信号であり、切換え制御回路３８は、前
記８番端子とともに、１０番端子に入力されるこれらの
電流制御信号に応答して、前記基準電圧Ｖｒｅｆ２を４
段階に調節する。これによって、前記出力電流は、定格
値のＩｏから、Ｉｏ／２、Ｉｏ／４、Ｉｏ／８に、段階
的に小さくなる。前記８番端子および１０番端子への電
流制御信号と、出力電流との関係の一例を、表１に示
す。
ッチドキャパシタ型の安定化電源回路３１の電気的構成
を示すブロック図である。この安定化電源回路３１は、
前述の安定化電源回路１１に類似し、対応する部分には
同一の参照符号を付して、その説明を省略する。注目す
べきは、この安定化電源回路３１の安定化電源回路チッ
プ３２には、外部から２つの電流制御信号が入力される
ことである。前記電流制御信号は、ハイレベルまたはロ
ーレベルの２値信号であり、切換え制御回路３８は、前
記８番端子とともに、１０番端子に入力されるこれらの
電流制御信号に応答して、前記基準電圧Ｖｒｅｆ２を４
段階に調節する。これによって、前記出力電流は、定格
値のＩｏから、Ｉｏ／２、Ｉｏ／４、Ｉｏ／８に、段階
的に小さくなる。前記８番端子および１０番端子への電
流制御信号と、出力電流との関係の一例を、表１に示
す。
【００３３】
【表１】
【００３４】こうして、制御用のマイクロコンピュータ
等からの簡単な２値信号の電流制御信号で、出力電流Ｉ
ｏを段階的に調整することができる。
等からの簡単な２値信号の電流制御信号で、出力電流Ｉ
ｏを段階的に調整することができる。
【００３５】本発明の実施の第４の形態について、図５
に基づいて説明すれば、以下のとおりである。
に基づいて説明すれば、以下のとおりである。
【００３６】図５は、本発明の実施の第４の形態のスイ
ッチドキャパシタ型の安定化電源回路４１の電気的構成
を示すブロック図である。この安定化電源回路４１は、
前述の安定化電源回路３１に類似し、対応する部分には
同一の参照符号を付して、その説明を省略する。注目す
べきは、この安定化電源回路４１の安定化電源回路チッ
プ４２には、外部から２つの２値信号で電流制御信号が
入力され、これに応答して、切換え制御回路４８は、出
力電流Ｉｏを段階的に調整するとともに、前記ＮＭＯＳ
トランジスタＱ３のゲート電圧をローレベルにする等の
ＯＦＦ信号を出力して、出力電流Ｉｏを遮断することで
ある。表２に、前記８番端子および１０番端子への電流
制御信号と、出力電流との関係の一例を示す。
ッチドキャパシタ型の安定化電源回路４１の電気的構成
を示すブロック図である。この安定化電源回路４１は、
前述の安定化電源回路３１に類似し、対応する部分には
同一の参照符号を付して、その説明を省略する。注目す
べきは、この安定化電源回路４１の安定化電源回路チッ
プ４２には、外部から２つの２値信号で電流制御信号が
入力され、これに応答して、切換え制御回路４８は、出
力電流Ｉｏを段階的に調整するとともに、前記ＮＭＯＳ
トランジスタＱ３のゲート電圧をローレベルにする等の
ＯＦＦ信号を出力して、出力電流Ｉｏを遮断することで
ある。表２に、前記８番端子および１０番端子への電流
制御信号と、出力電流との関係の一例を示す。
【００３７】
【表２】
【００３８】こうして、簡単な２値信号の電流制御信号
で、出力電流Ｉｏの段階的な調整とともに、出力遮断も
制御することができる。
で、出力電流Ｉｏの段階的な調整とともに、出力遮断も
制御することができる。
【００３９】本発明の実施の第５の形態について、図６
に基づいて説明すれば、以下のとおりである。
に基づいて説明すれば、以下のとおりである。
【００４０】図６は、本発明の実施の第５の形態のスイ
ッチドキャパシタ型の安定化電源回路５１の電気的構成
を示すブロック図である。この安定化電源回路５１は、
前述の安定化電源回路４１に類似し、対応する部分には
同一の参照符号を付して、その説明を省略する。注目す
べきは、この安定化電源回路５１の安定化電源回路チッ
プ５２は、前記ＰＭＯＳトランジスタＱ１に代えて、出
力用に、相互に並列な４つのＰＭＯＳトランジスタＱ１
１〜Ｑ１４が設けられ、これに対応して、切換え制御回
路５８には、外部から３つの２値信号で電流制御信号が
入力されることである。
ッチドキャパシタ型の安定化電源回路５１の電気的構成
を示すブロック図である。この安定化電源回路５１は、
前述の安定化電源回路４１に類似し、対応する部分には
同一の参照符号を付して、その説明を省略する。注目す
べきは、この安定化電源回路５１の安定化電源回路チッ
プ５２は、前記ＰＭＯＳトランジスタＱ１に代えて、出
力用に、相互に並列な４つのＰＭＯＳトランジスタＱ１
１〜Ｑ１４が設けられ、これに対応して、切換え制御回
路５８には、外部から３つの２値信号で電流制御信号が
入力されることである。
【００４１】前記各ＰＭＯＳトランジスタＱ１１〜Ｑ１
４のゲートは、共通に前記ＮＭＯＳトランジスタＱ３の
ドレインに接続されて前述の電流調整が行われ、また切
換え制御回路５８によって各ＰＭＯＳトランジスタＱ１
１〜Ｑ１４のゲート電圧をハイレベルにする等のＯＦＦ
信号が出力され、該各ＰＭＯＳトランジスタＱ１１〜Ｑ
１４は個別に遮断制御される。各ＰＭＯＳトランジスタ
Ｑ１１〜Ｑ１４のドレイン電流は、１番端子、１１番端
子、１２番端子および９番端子から、それぞれ出力電流
Ｉｏ１〜Ｉｏ４として出力される。前記切換え制御回路
５８には、前記８番端子および１０番端子とともに、１
３番端子からも、前記２値信号の電流制御信号が与えら
れる。表３に、前記８番端子、１０番端子および１３番
端子への電流制御信号と、出力電流との関係の一例を示
す。
４のゲートは、共通に前記ＮＭＯＳトランジスタＱ３の
ドレインに接続されて前述の電流調整が行われ、また切
換え制御回路５８によって各ＰＭＯＳトランジスタＱ１
１〜Ｑ１４のゲート電圧をハイレベルにする等のＯＦＦ
信号が出力され、該各ＰＭＯＳトランジスタＱ１１〜Ｑ
１４は個別に遮断制御される。各ＰＭＯＳトランジスタ
Ｑ１１〜Ｑ１４のドレイン電流は、１番端子、１１番端
子、１２番端子および９番端子から、それぞれ出力電流
Ｉｏ１〜Ｉｏ４として出力される。前記切換え制御回路
５８には、前記８番端子および１０番端子とともに、１
３番端子からも、前記２値信号の電流制御信号が与えら
れる。表３に、前記８番端子、１０番端子および１３番
端子への電流制御信号と、出力電流との関係の一例を示
す。
【００４２】
【表３】
【００４３】こうして、出力電流Ｉｏ１〜Ｉｏ４の段階
的な調整とともに、該出力電流Ｉｏ１〜Ｉｏ４の出力遮
断も個別に制御することができる。
的な調整とともに、該出力電流Ｉｏ１〜Ｉｏ４の出力遮
断も個別に制御することができる。
【００４４】本発明の実施の第６の形態について、図７
〜図９に基づいて説明すれば、以下のとおりである。
〜図９に基づいて説明すれば、以下のとおりである。
【００４５】図７は、本発明の実施の第６の形態のスイ
ッチドキャパシタ型の安定化電源回路６１の電気的構成
を示すブロック図である。この安定化電源回路６１は、
白色発光ダイオードＤ１〜Ｄ４を点灯駆動するものであ
り、前述の安定化電源回路４１，５１に類似している。
前記平滑用のコンデンサＣ２を介して安定化電源回路チ
ップ６２に入力された電源電圧Ｖｉｎは、チャージポン
プ回路６３においてコンデンサＣ１を用いて昇圧され、
平滑用のコンデンサＣ３で昇圧電圧Ｖｏ１に平滑化され
る。
ッチドキャパシタ型の安定化電源回路６１の電気的構成
を示すブロック図である。この安定化電源回路６１は、
白色発光ダイオードＤ１〜Ｄ４を点灯駆動するものであ
り、前述の安定化電源回路４１，５１に類似している。
前記平滑用のコンデンサＣ２を介して安定化電源回路チ
ップ６２に入力された電源電圧Ｖｉｎは、チャージポン
プ回路６３においてコンデンサＣ１を用いて昇圧され、
平滑用のコンデンサＣ３で昇圧電圧Ｖｏ１に平滑化され
る。
【００４６】注目すべきは、この安定化電源回路６１で
は、前記制御回路１６と切換え制御回路４８，５８との
機能を合わせ持つ制御回路６８は、前記スイッチＳ１〜
Ｓ４のスイッチングを制御することで前記昇圧電圧Ｖｏ
１を安定化するとともに、該制御回路６８には、前記表
２で示すような電流制御信号が入力され、前記各白色発
光ダイオードＤ１〜Ｄ４への出力電流Ｉｏ１〜Ｉｏ４が
段階的に調整されるとともに、該出力電流Ｉｏ１〜Ｉｏ
４が一括して出力遮断されることである。
は、前記制御回路１６と切換え制御回路４８，５８との
機能を合わせ持つ制御回路６８は、前記スイッチＳ１〜
Ｓ４のスイッチングを制御することで前記昇圧電圧Ｖｏ
１を安定化するとともに、該制御回路６８には、前記表
２で示すような電流制御信号が入力され、前記各白色発
光ダイオードＤ１〜Ｄ４への出力電流Ｉｏ１〜Ｉｏ４が
段階的に調整されるとともに、該出力電流Ｉｏ１〜Ｉｏ
４が一括して出力遮断されることである。
【００４７】このため、前記コンパレータ１６の出力が
与えられるＮＭＯＳトランジスタＱ３は、前記制御回路
６８からそのベースをローレベルとするＯＦＦ信号が与
えられることで遮断し、また前記コンパレータ１６によ
って調整された該ＮＭＯＳトランジスタＱ３のドレイン
電流は、ＰＭＯＳトランジスタＱ３０によって取出さ
れ、該ＰＭＯＳトランジスタＱ３０とカレントミラー回
路を構成し、前記各白色発光ダイオードＤ１〜Ｄ４に個
別に設けられる前記ＰＭＯＳトランジスタＱ１１〜Ｑ１
４からそれぞれ供給される。
与えられるＮＭＯＳトランジスタＱ３は、前記制御回路
６８からそのベースをローレベルとするＯＦＦ信号が与
えられることで遮断し、また前記コンパレータ１６によ
って調整された該ＮＭＯＳトランジスタＱ３のドレイン
電流は、ＰＭＯＳトランジスタＱ３０によって取出さ
れ、該ＰＭＯＳトランジスタＱ３０とカレントミラー回
路を構成し、前記各白色発光ダイオードＤ１〜Ｄ４に個
別に設けられる前記ＰＭＯＳトランジスタＱ１１〜Ｑ１
４からそれぞれ供給される。
【００４８】図８および図９は、上述の安定化電源回路
６１を１パッケージ化した例を示す図であり、図８は底
面図であり、図９は側面図である。基板７１上に上述の
安定化電源回路チップ６２を実装し、樹脂７２で気密に
封止することで、前記１パッケージ化されている。基板
７１の底面には電極パッド７３が露出しており、該電極
パッド７３からは、前記入力電源電圧Ｖｉｎの入力や、
各白色発光ダイオードＤ１〜Ｄ４への電流Ｉｏ１〜Ｉｏ
４の出力が行われる。これによって、前記白色発光ダイ
オードＤ１〜Ｄ４を、１デバイスで駆動することができ
る。
６１を１パッケージ化した例を示す図であり、図８は底
面図であり、図９は側面図である。基板７１上に上述の
安定化電源回路チップ６２を実装し、樹脂７２で気密に
封止することで、前記１パッケージ化されている。基板
７１の底面には電極パッド７３が露出しており、該電極
パッド７３からは、前記入力電源電圧Ｖｉｎの入力や、
各白色発光ダイオードＤ１〜Ｄ４への電流Ｉｏ１〜Ｉｏ
４の出力が行われる。これによって、前記白色発光ダイ
オードＤ１〜Ｄ４を、１デバイスで駆動することができ
る。
【００４９】なお、特開２００１−１１９９２７号公報
には、チャージポンプ回路に電流制御回路を設けること
が記載されているけれども、この先行技術では、前記電
流制御回路はキック容量に充電を行うトランジスタを流
れる電流を飽和電流とすることで、低電圧でも高い電圧
を取出せるようにしたものであり、負荷への出力電流を
調整したり、遮断したりする本発明とは、異なるもので
ある。
には、チャージポンプ回路に電流制御回路を設けること
が記載されているけれども、この先行技術では、前記電
流制御回路はキック容量に充電を行うトランジスタを流
れる電流を飽和電流とすることで、低電圧でも高い電圧
を取出せるようにしたものであり、負荷への出力電流を
調整したり、遮断したりする本発明とは、異なるもので
ある。
【００５０】
【発明の効果】本発明のスイッチドキャパシタ型安定化
電源回路は、以上のように、チャージポンプ回路からの
出力ラインに直列に、降圧式の出力電流調整回路をチッ
プ内に内蔵する。
電源回路は、以上のように、チャージポンプ回路からの
出力ラインに直列に、降圧式の出力電流調整回路をチッ
プ内に内蔵する。
【００５１】それゆえ、１チップで、入力電圧をチャー
ジポンプ回路にて昇圧し、出力電流調整回路によって、
出力電流を段階的または連続の任意に調整することがで
きる。
ジポンプ回路にて昇圧し、出力電流調整回路によって、
出力電流を段階的または連続の任意に調整することがで
きる。
【００５２】また、本発明のスイッチドキャパシタ型安
定化電源回路は、以上のように、前記出力電流調整回路
を、前記チャージポンプ回路からの出力ラインに直列に
介在される電流調整用トランジスタと、前記電流調整用
のトランジスタの制御電流を制御する制御トランジスタ
と、前記制御電流を電流−電圧変換する変換手段と、基
準電圧源と、前記変換手段で設定される前記制御電流に
対応した電圧値と、前記基準電圧とを相互に比較し、両
者が一致するように前記制御トランジスタを介して前記
電流調整用トランジスタの制御電流を調整するコンパレ
ータと、前記変換手段での変換比率または前記基準電圧
を切換えることで、前記出力電流の調整を行う切換え制
御回路とを備えて構成する。
定化電源回路は、以上のように、前記出力電流調整回路
を、前記チャージポンプ回路からの出力ラインに直列に
介在される電流調整用トランジスタと、前記電流調整用
のトランジスタの制御電流を制御する制御トランジスタ
と、前記制御電流を電流−電圧変換する変換手段と、基
準電圧源と、前記変換手段で設定される前記制御電流に
対応した電圧値と、前記基準電圧とを相互に比較し、両
者が一致するように前記制御トランジスタを介して前記
電流調整用トランジスタの制御電流を調整するコンパレ
ータと、前記変換手段での変換比率または前記基準電圧
を切換えることで、前記出力電流の調整を行う切換え制
御回路とを備えて構成する。
【００５３】それゆえ、切換え制御回路が、前記変換手
段での変換比率、たとえば電流−電圧変換抵抗の抵抗値
を切換えることで、または前記基準電圧を切換えること
で、コンパレータによって前記出力電流の調整を実現す
ることができる。
段での変換比率、たとえば電流−電圧変換抵抗の抵抗値
を切換えることで、または前記基準電圧を切換えること
で、コンパレータによって前記出力電流の調整を実現す
ることができる。
【００５４】さらにまた、本発明のスイッチドキャパシ
タ型安定化電源回路は、以上のように、複数系統の外部
入力信号の信号レベルの組合わせに応答して前記出力電
流を段階的に調整する。
タ型安定化電源回路は、以上のように、複数系統の外部
入力信号の信号レベルの組合わせに応答して前記出力電
流を段階的に調整する。
【００５５】それゆえ、抵抗と、前記複数系統の入力信
号の信号レベルにそれぞれ応答して前記抵抗の切換えを
行うスイッチなどで、前記電流−電圧変換抵抗の抵抗値
や基準電圧の切換えを行うことができる。
号の信号レベルにそれぞれ応答して前記抵抗の切換えを
行うスイッチなどで、前記電流−電圧変換抵抗の抵抗値
や基準電圧の切換えを行うことができる。
【００５６】また、本発明のスイッチドキャパシタ型安
定化電源回路は、以上のように、前記電流調整用トラン
ジスタを、前記チャージポンプ回路からの出力電流を個
別に出力可能に相互に並列に複数設け、前記切換え制御
回路を、複数系統の外部入力を有し、その入力信号の信
号レベルの組合わせに応答して、前記出力電流を段階的
に調整するともに、前記電流調整用トランジスタの出力
ＯＮ／ＯＦＦ制御を行うようにする。
定化電源回路は、以上のように、前記電流調整用トラン
ジスタを、前記チャージポンプ回路からの出力電流を個
別に出力可能に相互に並列に複数設け、前記切換え制御
回路を、複数系統の外部入力を有し、その入力信号の信
号レベルの組合わせに応答して、前記出力電流を段階的
に調整するともに、前記電流調整用トランジスタの出力
ＯＮ／ＯＦＦ制御を行うようにする。
【００５７】それゆえ、抵抗と、前記複数系統の入力信
号の信号レベルにそれぞれ応答して前記抵抗の切換えを
行うスイッチなどで、前記電流−電圧変換抵抗の抵抗値
や基準電圧の切換えを行うことができるとともに、複数
系統の電流出力を、個別にまたは一括してＯＮ／ＯＦＦ
制御を行うことができる。
号の信号レベルにそれぞれ応答して前記抵抗の切換えを
行うスイッチなどで、前記電流−電圧変換抵抗の抵抗値
や基準電圧の切換えを行うことができるとともに、複数
系統の電流出力を、個別にまたは一括してＯＮ／ＯＦＦ
制御を行うことができる。
【図１】本発明の実施の第１の形態のスイッチドキャパ
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
【図２】図１で示す安定化電源回路における切換え制御
回路の一構成例を示すブロック図である。
回路の一構成例を示すブロック図である。
【図３】本発明の実施の第２の形態のスイッチドキャパ
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
【図４】本発明の実施の第３の形態のスイッチドキャパ
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
【図５】本発明の実施の第４の形態のスイッチドキャパ
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
【図６】本発明の実施の第５の形態のスイッチドキャパ
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
【図７】本発明の実施の第６の形態のスイッチドキャパ
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
シタ型の安定化電源回路の電気的構成を示すブロック図
である。
【図８】図７で示す安定化電源回路を１パッケージ化し
た例の底面図である。
た例の底面図である。
【図９】図７で示す安定化電源回路を１パッケージ化し
た例の側面図である。
た例の側面図である。
【図１０】典型的な従来技術のスイッチドキャパシタ型
の安定化電源回路の電気的構成を示すブロック図であ
る。
の安定化電源回路の電気的構成を示すブロック図であ
る。
１１，２１，３１，４１，５１，６１ 安定化電源回
路 １２，２２，３２，４２，５２，６２ 安定化電源回
路チップ １３ 制御回路（チャージポンプ回路） １４ 基準電圧源（チャージポンプ回路） １５ コンパレータ（チャージポンプ回路） １６ コンパレータ（出力電流調整回路） １７ 基準電圧源（出力電流調整回路） １８，２８，３８，４８，５８ 切換え制御回路（出
力電流調整回路） ６３ チャージポンプ回路 ６８ 制御回路（出力電流調整回路） ７１ 基板 ７２ 樹脂 ７３ 電極パッド Ｃ１ コンデンサ（外付けコンデンサ、チャージポン
プ回路） Ｃ２，Ｃ３ コンデンサ Ｄ１〜Ｄ４ 白色発光ダイオード Ｑ１，Ｑ２ ＰＭＯＳトランジスタ（出力電流調整回
路） Ｑ３ ＮＭＯＳトランジスタ（出力電流調整回路） Ｑ１１〜Ｑ１４ ＰＭＯＳトランジスタ（出力電流調
整回路） Ｑ３０ ＰＭＯＳトランジスタ（出力電流調整回路） Ｒ０ 抵抗（変換手段、出力電流調整回路） Ｒ１，Ｒ２ 分圧抵抗 Ｒ１１，Ｒ１２，Ｒ１３ 抵抗 Ｒａ，Ｒｂ，Ｒｃ 分圧抵抗 Ｓ１〜Ｓ４ スイッチ（チャージポンプ回路） Ｓ１０ スイッチ
路 １２，２２，３２，４２，５２，６２ 安定化電源回
路チップ １３ 制御回路（チャージポンプ回路） １４ 基準電圧源（チャージポンプ回路） １５ コンパレータ（チャージポンプ回路） １６ コンパレータ（出力電流調整回路） １７ 基準電圧源（出力電流調整回路） １８，２８，３８，４８，５８ 切換え制御回路（出
力電流調整回路） ６３ チャージポンプ回路 ６８ 制御回路（出力電流調整回路） ７１ 基板 ７２ 樹脂 ７３ 電極パッド Ｃ１ コンデンサ（外付けコンデンサ、チャージポン
プ回路） Ｃ２，Ｃ３ コンデンサ Ｄ１〜Ｄ４ 白色発光ダイオード Ｑ１，Ｑ２ ＰＭＯＳトランジスタ（出力電流調整回
路） Ｑ３ ＮＭＯＳトランジスタ（出力電流調整回路） Ｑ１１〜Ｑ１４ ＰＭＯＳトランジスタ（出力電流調
整回路） Ｑ３０ ＰＭＯＳトランジスタ（出力電流調整回路） Ｒ０ 抵抗（変換手段、出力電流調整回路） Ｒ１，Ｒ２ 分圧抵抗 Ｒ１１，Ｒ１２，Ｒ１３ 抵抗 Ｒａ，Ｒｂ，Ｒｃ 分圧抵抗 Ｓ１〜Ｓ４ スイッチ（チャージポンプ回路） Ｓ１０ スイッチ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０５Ｆ 1/56 Ｇ０５Ｆ 1/56 ３１０Ｘ
Ｈ０２Ｍ 3/07 Ｈ０２Ｍ 3/07
Claims (5)
- 【請求項１】外付けコンデンサを用いてチャージポンプ
動作を実現するスイッチおよびその制御回路を備えて構
成されるスイッチドキャパシタ型安定化電源回路におい
て、 チャージポンプ回路からの出力ラインに直列に介在され
る降圧式の出力電流調整回路をチップ内に内蔵すること
を特徴とするスイッチドキャパシタ型安定化電源回路。 - 【請求項２】前記出力電流調整回路は、 前記チャージポンプ回路からの出力ラインに直列に介在
される電流調整用トランジスタと、 前記電流調整用のトランジスタの制御電流を制御する制
御トランジスタと、 前記制御電流を電流−電圧変換する変換手段と、 基準電圧源と、 前記変換手段で設定される前記制御電流に対応した電圧
値と、前記基準電圧とを相互に比較し、両者が一致する
ように前記制御トランジスタを介して前記電流調整用ト
ランジスタの制御電流を調整するコンパレータと、 前記変換手段での変換比率または前記基準電圧を切換え
ることで、前記出力電流の調整を行う切換え制御回路と
を備えて構成されることを特徴とする請求項１記載のス
イッチドキャパシタ型安定化電源回路。 - 【請求項３】前記切換え制御回路は、複数系統の外部入
力を有し、その入力信号の信号レベルの組合わせに応答
して前記出力電流を段階的に調整することを特徴とする
請求項２記載のスイッチドキャパシタ型安定化電源回
路。 - 【請求項４】前記電流調整用トランジスタは、前記チャ
ージポンプ回路からの出力電流を個別に出力可能に相互
に並列に複数設けられ、 前記切換え制御回路は、複数系統の外部入力を有し、そ
の入力信号の信号レベルの組合わせに応答して、前記出
力電流を段階的に調整するともに、前記電流調整用トラ
ンジスタの出力ＯＮ／ＯＦＦ制御を行うことを特徴とす
る請求項２記載のスイッチドキャパシタ型安定化電源回
路。 - 【請求項５】前記請求項１〜４の何れかに記載のスイッ
チドキャパシタ型安定化電源回路を用いることを特徴と
する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050081A JP2003256052A (ja) | 2002-02-26 | 2002-02-26 | スイッチドキャパシタ型安定化電源回路およびそれを用いる電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050081A JP2003256052A (ja) | 2002-02-26 | 2002-02-26 | スイッチドキャパシタ型安定化電源回路およびそれを用いる電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003256052A true JP2003256052A (ja) | 2003-09-10 |
Family
ID=28662430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050081A Pending JP2003256052A (ja) | 2002-02-26 | 2002-02-26 | スイッチドキャパシタ型安定化電源回路およびそれを用いる電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003256052A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005039033A1 (en) * | 2003-10-21 | 2005-04-28 | Koninklijke Philips Electronics N.V. | Voltage converter |
| JP2006031672A (ja) * | 2004-06-14 | 2006-02-02 | Rohm Co Ltd | 電源装置および電子機器 |
| JP2007020248A (ja) * | 2005-07-05 | 2007-01-25 | Nec Electronics Corp | 昇圧回路 |
| JP2007510392A (ja) * | 2003-10-20 | 2007-04-19 | タイコ・エレクトロニクス・コーポレイション | 電流調節充電ポンプドライバにキャパシタ比例電流を与える集積デバイス |
| CN104022641A (zh) * | 2014-06-05 | 2014-09-03 | 辉芒微电子（深圳）有限公司 | 防过冲且快启动的电荷泵电路及其防过冲的快启动方法 |
| CN104242632A (zh) * | 2014-08-29 | 2014-12-24 | 南京航空航天大学 | 一种用梯形波驱动电荷泵dc-dc转换器的纹波抑制技术 |
| CN111837324A (zh) * | 2020-01-19 | 2020-10-27 | 深圳市汇顶科技股份有限公司 | 电荷泵电路、芯片以及电子设备 |
-
2002
- 2002-02-26 JP JP2002050081A patent/JP2003256052A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007510392A (ja) * | 2003-10-20 | 2007-04-19 | タイコ・エレクトロニクス・コーポレイション | 電流調節充電ポンプドライバにキャパシタ比例電流を与える集積デバイス |
| WO2005039033A1 (en) * | 2003-10-21 | 2005-04-28 | Koninklijke Philips Electronics N.V. | Voltage converter |
| US7466114B2 (en) | 2003-10-21 | 2008-12-16 | Dsp Group Switzerland Ag | Voltage converter |
| JP2006031672A (ja) * | 2004-06-14 | 2006-02-02 | Rohm Co Ltd | 電源装置および電子機器 |
| JP4628176B2 (ja) * | 2004-06-14 | 2011-02-09 | ローム株式会社 | 電源装置および電子機器 |
| JP2007020248A (ja) * | 2005-07-05 | 2007-01-25 | Nec Electronics Corp | 昇圧回路 |
| CN104022641A (zh) * | 2014-06-05 | 2014-09-03 | 辉芒微电子（深圳）有限公司 | 防过冲且快启动的电荷泵电路及其防过冲的快启动方法 |
| CN104242632A (zh) * | 2014-08-29 | 2014-12-24 | 南京航空航天大学 | 一种用梯形波驱动电荷泵dc-dc转换器的纹波抑制技术 |
| CN104242632B (zh) * | 2014-08-29 | 2018-01-23 | 南京航空航天大学 | 一种用梯形波驱动电荷泵dc‑dc转换器的纹波抑制方法 |
| CN111837324A (zh) * | 2020-01-19 | 2020-10-27 | 深圳市汇顶科技股份有限公司 | 电荷泵电路、芯片以及电子设备 |
| CN111837324B (zh) * | 2020-01-19 | 2024-02-13 | 深圳市汇顶科技股份有限公司 | 电荷泵电路、芯片以及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6873203B1 (en) | Integrated device providing current-regulated charge pump driver with capacitor-proportional current | |
| US6657876B2 (en) | Switched-capacitor-type stabilized power supply device | |
| US7129679B2 (en) | Power supply circuit having soft start | |
| US7573152B2 (en) | Power sequencing circuit | |
| US7504805B2 (en) | Boost circuit | |
| JP3759133B2 (ja) | 電源装置 | |
| US20170055322A1 (en) | Driver circuit with extended operation range | |
| JP4704103B2 (ja) | 定電流駆動回路、それを利用した電子機器および発光ダイオードの駆動方法 | |
| JP2009032497A (ja) | バックライト制御装置 | |
| KR20050021918A (ko) | 전원 장치 | |
| EP1753117A2 (en) | Power supply apparatus | |
| JP2007074797A (ja) | スイッチング電源装置およびそれを用いた電子機器 | |
| US8058860B2 (en) | Single pin multi-VID bit interface circuit for dynamic voltage change of a DC/DC converter | |
| WO2006080364A1 (ja) | 電源装置および電子装置ならびにそれらに用いるａ／ｄ変換器 | |
| KR20020028844A (ko) | Ｄｃ／ｄｃ 컨버터 | |
| JP5109946B2 (ja) | Ｌｅｄ駆動装置 | |
| KR101319284B1 (ko) | Ｄｃ－ｄｃ 컨버터 및 전원 장치 | |
| JP2004350390A (ja) | 正負出力電圧用電源装置 | |
| JP2003256052A (ja) | スイッチドキャパシタ型安定化電源回路およびそれを用いる電子機器 | |
| JP2009081984A (ja) | チャージポンプ回路 | |
| JP4807492B2 (ja) | チャージポンプ式ｌｅｄドライバおよびチャージポンプ回路の制御方法 | |
| WO2005036723A1 (en) | Boost converter | |
| JP2006353007A (ja) | チャージポンプ式ｌｅｄドライバおよびチャージポンプ回路の制御方法 | |
| JP7327980B2 (ja) | 電圧監視装置 | |
| JP2002252967A (ja) | 安定化電源回路およびそれを備えたデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Effective date: 20060310 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060322 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20060515 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A02 | Decision of refusal |
Effective date: 20060718 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20060904 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060922 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20061013 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080514 |