JP4079644B2 - チャージポンプ装置 - Google Patents
チャージポンプ装置 Download PDFInfo
- Publication number
- JP4079644B2 JP4079644B2 JP2002017323A JP2002017323A JP4079644B2 JP 4079644 B2 JP4079644 B2 JP 4079644B2 JP 2002017323 A JP2002017323 A JP 2002017323A JP 2002017323 A JP2002017323 A JP 2002017323A JP 4079644 B2 JP4079644 B2 JP 4079644B2
- Authority
- JP
- Japan
- Prior art keywords
- well region
- charge transfer
- conductivity type
- pump device
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、電源回路等に用いられる大電流出力のチャージポンプ半導体装置に関し、特にラッチアップの発生を防止することにより、安定した動作を可能としたチャージポンプ半導体装置に関する。
【0002】
【従来の技術】
近年のビデオカメラ、デジタルスチールカメラ(DSC)、DSCフォーン等の映像機器は、その映像を取り込むためにCCD(Charge Coupled Devices)を使用している。CCDを駆動するためのCCD駆動回路は、プラス、マイナスの高電圧(十数V)で且つ大電流(数mA)の電源回路を必要とする。現在、この高電圧はスイッチングレギュレータを用いて生成している。
【0003】
スイッチングレギュレータは高性能、即ち高い電力効率(出力電力/入力電力)にて、高電圧を生成することができる。しかし、この回路は電流のスイッチング時に高調波ノイズを発生する欠点があり、電源回路をシールドして用いなければならない。更に外部部品としてコイルを必要とする。
【0004】
そこで、上述したような携帯機器用の電源回路として、ディクソン(Dickson)チャージポンプ装置が注目されている。この回路は、例えば技術文献「John F.Dickson 徹n-chip High-Voltage Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載されている。
【0005】
図5に、4段のディクソン・チャージポンプ装置の回路図を示す。ダイオードD1〜D5が直列接続されている。C1〜C4は各ダイオードD1〜D5の接続点に接続された結合コンデンサ(Coupling Capacitor)、CLは出力容量(Output Capacitor)、CLKとCLKBは互いに逆相の入力クロックパルスである。また、51はCLK及びCLKBが入力されたクロックドライバー、52は電流負荷である。クロックドライバー51には電源電圧Vddが供給されている。これによりクロックドライバー51から出力されるクロックパルスΦ1,Φ2の出力振幅は略Vddとなる。そして、クロックパルスΦ1は容量C2,C4に供給され、クロックパルスΦ2は容量C1,C3に供給される。
【0006】
安定状態において、出力に定電流Ioutが流れる場合、チャージポンプ装置への入力電流は、入力電圧Vinからの電流とクロックドライバーから供給される電流となる。これらの電流は、寄生容量への充放電電流を無視すると次のようになる。Φ1=ハイ(High)、Φ2=ロウ(Low)の期間、図中の実線矢印の方向に2Ioutの平均電流が流れる。
【0007】
また、Φ1=ロウ(Low)、Φ2= ハイ(High)の期間、図の破線矢印の方向に2Ioutの平均電流が流れる。クロックサイクルでのこれらの平均電流は全てIoutとなる。安定状態におけるチャージポンプ装置の昇圧電圧Voutは以下のように表わされる。
【0008】
【数1】
【0009】
ここで、Vφ’は各接続ノードにおいて、クロックパルスの変化に伴い結合容量によって生じる電圧振幅である。Vlは出力電流Ioutによって生じる電圧降下、Vinは入力電圧であり、通常プラス昇圧では電源電圧Vdd、マイナス昇圧では0Vとしている。Vdは順方向バイアスダイオード電圧(Forward bias diode voltage)nはポンピング段数である。更に、Vl とVφ’は次式で表される。
【0010】
【数2】
【0011】
【数3】
【0012】
ここで、C1〜C4はクロック結合コンデンサ(clock coupling capacitor)、CSは各接続ノードにおける寄生容量(stray capacitor at each node)、Vφはクロックパルスの振幅(clock pulse amplitude)、fはクロックパルスの周波数、Tはクロック周期(clock period)である。チャージポンプ装置の電力効率は、クロックドライバーから寄生容量に流れる充放電電流を無視し、Vin=Vddとすると以下の式で表される。
【0013】
【数4】
【0014】
このように、チャージポンプ装置においては、ダイオードを電荷転送素子(charge transfer device)として用いて電荷を次段へと次々に転送することにより昇圧を行っている。しかし、半導体集積回路装置への搭載を考えるとプロセスへの適合性からpn接合のダイオードよりMOSトランジスタを使用する方が実現しやすい。
【0015】
そこで、電荷転送用素子としてダイオードの代わりにMOSトランジスタを用いることが提案された。この場合は式(1)において、VdはMOSトランジスタの閾値電圧(threshold voltage)Vthとなる。
【0016】
【発明が解決しようとする課題】
しかしながら、チャージポンプ装置を半導体集積回路装置へ組み込み、大電流でかつ安定した動作を実現するためのデバイス構造については十分な検討がなされていないのが現状である。特に、大出力電流のチャージポンプ装置においては、動作開始と共にラッチアップが生じるという問題があったが、そのメカニズムは解明されていなかった。
【0017】
本発明は上述した従来技術の課題に鑑みて為されたものであり、その目的とするところは大電流で高効率のチャージポンプ装置を実現することである。また、従来大電流のチャージポンプ装置では回避できなかったラッチアップの発生を防止し、安定した動作を実現することである。
【0018】
【課題を解決するための手段】
本発明のチャージポンプ装置は、基板上に互いに分離して形成された複数のウエル領域と、前記各ウエル領域内に個々に形成されると共に、互いに直列接続されてなる複数の電荷転送用トランジスタと、これらの電荷転送用トランジスタの各接続点に結合されたコンデンサと、を備えたチャージポンプ装置であって、前記電荷転送用トランジスタのドレイン層と該電荷転送用トランジスタが形成された前記ウエル領域とを電気的に接続した。
【0019】
本発明の特徴構成によれば、電荷転送トランジスタが形成されたウエル領域は互い分離されており、電荷転送用トランジスタのドレイン層と該電荷転送用トランジスタが形成されたウエル領域とを電気的に接続されている。即ち、ゲート・基板間電圧Vgb=ゲート・ドレイン間電圧Vgd、という関係が成り立つので、バックゲート・バイアス効果(Back Gate Bias Effect)による電荷転送用トランジスタの閾値電圧Vthの上昇が防止される。これにより、電荷転送トランジスタのオン抵抗が下がるので大出力電流のチャージポンプ装置を実現することができる。
【0020】
また、電荷転送用トランジスタのドレイン層と該電荷転送用トランジスタが形成されたウエル領域とを電気的に接続するという上記特徴構成を実現するために、ウエル領域内に当該ウエル領域と同導電型の高濃度の拡散層が形成され、該拡散層と前記ドレイン層とを接続した。これにより、電荷転送用トランジスタのドレイン層と該電荷転送用トランジスタが形成されたウエル領域とは低抵抗で電気的に接続されるので、バックゲート・バイアス効果による電荷転送用トランジスタの閾値電圧Vthの上昇が確実に防止される。
【0021】
こうして本願の特徴構成によれば大出力電流のチャージポンプ装置を実現することができるが、動作開始と共に擬似的なラッチアップが発生しやすいという問題があった。そこで、本願の他の特徴構成は、電荷転送トランジスタが形成された前記ウエル領域の間を、擬似的なラッチアップを誘引する寄生サイリスタ構造が形成されないように電気的に分離した。
【0022】
その具体的な特徴構成は、前記電荷転送用トランジスタのドレイン層と該電荷転送用トランジスタが形成された前記第1導電型のウエル領域とを電気的に接続し、かつ前記電荷転送用トランジスタが形成された第1導電型の各ウエル領域を第2導電型のウエル領域で包含すると共に、隣接する前記第2導電型のウエル領域間を分離したことである。
【0023】
即ち、各電荷転送用トランジスタは2重のウエル領域内(第1導電型ウエル領域及び第2のウエル領域)に形成され、隣接する前記第2導電型のウエル領域間が距離的に離間されることにより、寄生サイリスタ構造が形成されないようにしている。
【0024】
【発明の実施の形態】
図1に本発明の実施形態に係るチャージポンプ装置の等価回路図を示す。このチャージポンプ装置では、半導体プロセスへの適合性を考慮して、電荷転送用素子としてダイオードの代わりにMOSトランジスタM1〜M5を使用している。即ち、電荷転送用MOSトランジスタM1〜M5のゲートとドレインが接続されているのでダイオードとして機能する。他の構成については図5に示したチャージポンプ装置と同様である。
【0025】
また、各電荷転送用MOSトランジスタM1〜M5のドレインと基板とを接続している。即ち、ゲート・基板間電圧Vgb=ゲート・ドレイン間電圧Vgd、という関係が成り立つので、バックゲート・バイアス効果(Back Gate Bias Effect)による電荷転送用トランジスタの閾値電圧Vthの上昇が防止される。上述した構成は、大出力電流のチャージポンプ装置を実現するために必須である。
【0026】
なお、電荷転送用MOSトランジスタM1〜M5のオン抵抗を更に下げるためには、トランジスタオン時のゲート・ソース間電圧Vgsを例えばクロックドライバーの電源電圧Vddよりも高くすることが効果的である。
【0027】
図2に、本発明の実施形態に係るチャージポンプ装置の断面構造図を示す。この断面構造は、図1に示した電荷転送用MOSトランジスタM2,M3の断面構造に対応している。P型半導体基板(例えばP型シリコン基板)10の表面にN型ウエル領域20が形成され、このN型ウエル領域20の中に、分離されたP型ウエル領域31,32が形成されている。そして、P型ウエル領域31内に電荷転送用MOSトランジスタM2が形成されている。P型ウエル領域32内に電荷転送用MOSトランジスタM3が形成されている。
【0028】
P型ウエル領域31内に形成された電荷転送用MOSトランジスタM2について更に詳しく説明すると、P型ウエル領域31の表面にN+型のドレイン層D及びソース層Sが形成されている。P型ウエル領域31内には、P型ウエル領域31より高濃度のP+層41が形成されている。P+層41は平面的に見ると、P型ウエル領域31を囲むように帯状に配置されていることが、Pウエル層31との接触抵抗を下げる上で好ましい。そして、ドレイン層DとP+層41とはAl配線等により電気的に接続されている。
【0029】
電荷転送用トランジスタM2のドレイン層Dと電荷転送用トランジスタM2が形成されたP型ウエル領域31とは低抵抗で電気的に接続されるので、バックゲート・バイアス効果に起因した電荷転送用トランジスタM2の閾値電圧Vthの上昇が確実に防止される。P型ウエル領域32内に形成された電荷転送用MOSトランジスタM3についても同様に構成されている。また、図示していない電荷転送用MOSトランジスタM1,M4,M5についても同様に構成されている。
【0030】
また、N型ウエル領域20は、N+層を介して、チャージポンプ装置の昇圧された出力電圧Voutを供給することにより、定常状態においてN型ウエル領域20とP型ウエル領域31,32が逆方向バイスされるようにしている。
【0031】
しかしながら、上述したように単一のN型ウエル領域20内に複数のP型ウエル領域31,32…を形成すると、ラッチアップのような現象が発生し、出力電圧Voutがほとんど昇圧されないことが判明した。その発生メカニズムは本発明者の推定によれば以下の通りである。
【0032】
まず、隣接するP型ウエル領域31,32間に寄生サイリスタが形成される。即ち、図2中、縦型のNPNトランジスタTr1及び横型のPNPトランジスタTr2が形成される。ここで、縦型のNPNトランジスタTr1のエミッタは電荷転送用MOSトランジスタM2のドレイン層Dであり、ベースはP型ウエル領域31であり、コレクタはN型ウエル領域20である。
【0033】
また、横型のPNPトランジスタTr2のエミッタはP型ウエル領域32内に形成されたP+層42であり、ベースはP型ウエル領域31,32間のN型ウエル領域20であり、コレクタはP型ウエル領域31である。これらの寄生NPNトランジスタTr1と寄生PNPトランジスタTr2は寄生サイリスタを構成する。
【0034】
上述した図1のチャージポンプ装置の安定動作時には以下の関係が成り立つ。出力電圧Vout>V3>V2>V1>入力電圧Vin
ここで、入力電圧Vinは通常はVdd(クロックドライバーの電源電圧と等しい)である。また、V3は電荷転送用MOSトランジスタM3のソース電圧、V2は電荷転送用MOSトランジスタM2のソース電圧、V1は電荷転送用MOSトランジスタM1のソース電圧である。
【0035】
しかし、チャージポンプ装置の立ち上がり時(昇圧動作の開始時)には、
V1>V2>V3>Vout という関係になっている。すなわち、初段から順にコンデンサC1,C2,C3,C4を充電していく。
【0036】
その結果、V1−Vout>Vbi となったとき寄生PNPトランジスタTr2のベース・エミッタ間に電流が流れる。すなわち、寄生PNPトランジスタTr2がオンする。ここで、Vbiはベース・エミッタ間のオン電圧である。
【0037】
この寄生PNPトランジスタTr2のコレクタ電流は、寄生NPNトランジスタTr1のベース電流となるので、これにより寄生NPNトランジスタTr1がオンし、そのエミッタ・コレクタ間が導通する。すると、寄生NPNトランジスタTr1は、寄生PNPトランジスタTr2のベース・エミッタ間電流を流し入れると共に、出力電圧Vout側からも電圧V1側へ電流を流し入れる。
【0038】
その結果、出力電圧Voutは上昇しない。上述したような寄生NPNトランジスタTr1と寄生PNPトランジスタTr2のとの協同的な動作は、ラッチアップに類似しているため、擬似的なラッチアップと呼ぶことにする。しかしながら、寄生NPNトランジスタTr1と寄生PNPトランジスタTr2の動作は電源を一旦落として再投入すれば停止すると考えられるので、一般的なラッチアップとは相違すると考えられる。その意味で、本発明で言うところのラッチアップは上述したような擬似的なラッチアップである。
【0039】
図3に、チャージポンプ装置の動作開始時のV1,V2の回路シミュレーションによる波形図を示す。ここで、V1は電荷転送用MOSトランジスタM2のドレイン電圧、V2は電荷転送用MOSトランジスタM3のドレイン電圧である。図において、Vdsはソースドレイン間電圧を示すが、これがVb(=約0.7V)より大きいとNPNトランジスタTr1がオンし、擬似的なラッチアップが誘引される。
【0040】
そこで、図4に上述したメカニズムで発生するラッチアップを防止できるチャージポンプ装置の構造を示す。なお、図4において図2と同一の構成部分については、同一の符号を付してその説明を省略する。N型ウエル領域21,22内にそれぞれP型ウエル領域31、P型ウエル領域32が形成されている。N型ウエル領域21,22は互いに分離して形成されている。そして、P型ウエル領域31,32内にそれぞれ電荷転送用MOSトランジスタM2,M3が形成されている。ここでP型半導体基板10は接地電圧(0V)または負の電圧にバイアスされているものとする。
【0041】
これにより、電荷転送用MOSトランジスタM2の形成領域には、図4に示すような寄生NPNトランジスタTr3及び寄生PNPトランジスタTr4が形成される。ここで、寄生NPNトランジスタTr3のエミッタは、電荷転送用MOSトランジスタM2のドレイン層D、ベースはP型ウエル領域31、コレクタは分離されたN型ウエル領域21である。
【0042】
また、寄生PNPトランジスタTr4のエミッタはP型ウエル領域32内に形成されたP+層42、ベースは分離されたN型ウエル領域22、コレクタはP型半導体基板10である。
【0043】
しかしながら、寄生NPNトランジスタTr3と寄生PNPトランジスタTr4とは電気的に分断されている。これは、N型ウエル領域21,22を分離して、その間に逆バイアスされたP型半導体基板10が存在しているためである。したがって、図2に示したような寄生サイリスタは形成されず、寄生NPNトランジスタTr3はオンしないと考えられる。
【0044】
実際に本発明者の行った実験によれば、図4の構造ではラッチアップは発生せず、チャージポンプ装置は正常な昇圧動作を行うことが確認された。
【0045】
また、上述したようにN型ウエル領域21にはN+層43が形成されており、このN+層43にチャージポンプ装置の出力電圧Voutが供給されることにより、N型ウエル領域21とP型ウエル領域31も常に逆方向にバイアスされる。 同様にして、N型ウエル領域22にはN+層44が形成されており、このN+層44にチャージポンプ装置の出力電圧Voutが供給されることにより、N型ウエル領域22とP型ウエル領域32は逆方向にバイアスされる。
【0046】
上述した実施形態では、本発明の4段のディクソン・チャージポンプ装置への適用例について説明したがその段数は4段に限定されないことは明らかである。
【0047】
また、電荷転送用MOSトランジスタをNチャネル型で形成したが、Pチャネル型で形成した場合でも、ウエル領域等の極性を反転させることにより同様に適用できる。マイナス昇圧のチャージポンプ装置では、電荷転送用MOSトランジスタにおける、基板とソースの接続関係が逆になり、また、クロックのタイミングが逆になるだけである。
【0048】
さらに、電荷転送用トランジスタM1〜M5はゲートとドレインを共通接続した構成としたが、これに限定されず、電荷転送用MOSトランジスタM1〜M5がオンする時に、ゲート・ソース間に高い電圧が印加される回路構成を採用したチャージポンプ装置にも本発明は効果的に適用することができる。
【0049】
【発明の効果】
本発明によれば、電荷転送用トランジスタのドレイン層と該電荷転送用トランジスタが形成されたウエル領域とは低抵抗で電気的に接続されるので、バックゲート・バイアス効果による電荷転送用トランジスタの閾値電圧Vthの上昇が確実に防止される。これにより、大出力電流のチャージポンプ装置を実現することができる。
【0050】
また、電荷転送トランジスタが形成された前記ウエル領域の間を、ラッチアップを誘引する寄生サイリスタ構造が形成されないように電気的に分離した。これにより、特に動作開始時の突入電流等により、ラッチアップが誘発されることがなくなるので、大出力電流のチャージポンプ装置を安定して動作させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るチャージポンプ装置の回路図である。
【図2】本発明の実施形態に係るチャージポンプ装置の断面構造図である。
【図3】本発明の実施形態に係るチャージポンプ装置の回路シミュレーションによる波形図である。
【図4】本発明の実施形態に係るチャージポンプ装置の断面構造図である。
【図5】4段のディクソン・チャージポンプ装置を示す回路図である。
【符号の説明】
C1〜C4 結合容量
CL 出力容量
CLK,CLKB クロックパルス
D N+型ドレイン層
M1〜M5 電荷転送用MOSトランジスタ
S N+型ソース層
10 P型半導体基板
20〜22 N型ウエル領域
31,32 P型ウエル領域
41,42 P+層
43,44 N+層
51 クロックドライバー
52 電流負荷
Claims (3)
- 第1導電型の基板上に互いに分離して形成された複数の第1導電型のウエル領域と、前記各ウエル領域内に個々に形成されると共に、互いに直列接続されてなる複数の電荷転送用トランジスタと、これらの電荷転送用トランジスタの各接続点に結合されたコンデンサと、前記第1導電型の基板上に互いに分離して形成された複数の第2導電型のウエル領域と、を備え、
前記電荷転送用トランジスタのドレイン層と該電荷転送用トランジスタが形成された前記第1導電型のウエル領域とを電気的に接続し、
前記電荷転送用トランジスタが形成された第1導電型の各ウエル領域を前記第2導電型のウエル領域でそれぞれ包含すると共に、互いに隣接する前記第2導電型のウエル領域間を分離し、
さらに前記第1導電型の基板と前記複数の第2導電型のウエル領域とを逆方向にバイアスしたことを特徴とするチャージポンプ装置。 - 前記第2導電型のウエル領域に前記電荷転送トランジスタから出力される昇圧電圧を印加し、前記基板を接地電圧又は負の電圧にバイアスしたことを特徴とする請求項1に記載のチャージポンプ装置。
- 前記第1導電型のウエル領域内に当該第1導電型のウエル領域と同導電型の高濃度の拡散層が形成され、該拡散層と前記ドレイン層とを接続したことを特徴とする請求項1又は請求項2に記載のチャージポンプ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002017323A JP4079644B2 (ja) | 2001-02-06 | 2002-01-25 | チャージポンプ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-30096 | 2001-02-06 | ||
JP2001030096 | 2001-02-06 | ||
JP2002017323A JP4079644B2 (ja) | 2001-02-06 | 2002-01-25 | チャージポンプ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002315323A JP2002315323A (ja) | 2002-10-25 |
JP4079644B2 true JP4079644B2 (ja) | 2008-04-23 |
Family
ID=26609010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002017323A Expired - Lifetime JP4079644B2 (ja) | 2001-02-06 | 2002-01-25 | チャージポンプ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4079644B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100581032C (zh) * | 2003-12-01 | 2010-01-13 | 音频专用集成电路公司 | 具有电压泵的麦克风 |
JP4785411B2 (ja) * | 2004-07-16 | 2011-10-05 | セイコーインスツル株式会社 | チャージポンプ回路 |
JP4883605B2 (ja) * | 2005-12-08 | 2012-02-22 | 独立行政法人産業技術総合研究所 | 可動容量型コンデンサ、高電圧発生法及び高電圧発生装置 |
KR100688588B1 (ko) | 2006-02-27 | 2007-03-02 | 삼성전자주식회사 | 래치-업의 발생을 방지할 수 있는 cmos 반도체 장치 |
JP2009206119A (ja) * | 2008-02-26 | 2009-09-10 | Seiko Epson Corp | Dc−dcコンバータ |
-
2002
- 2002-01-25 JP JP2002017323A patent/JP4079644B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002315323A (ja) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100491914B1 (ko) | 반도체 장치 | |
US6927442B2 (en) | Charge pump device | |
KR100491916B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100429337B1 (ko) | 차지 펌프 회로 | |
TW569456B (en) | Charge pump device | |
KR100491915B1 (ko) | 차지 펌프 장치 | |
US6734475B2 (en) | Charge pump device | |
JP4079644B2 (ja) | チャージポンプ装置 | |
JP3548161B2 (ja) | チャージポンプ回路 | |
JP3761518B2 (ja) | チャージポンプ装置 | |
JP2001286125A (ja) | チャージポンプ回路 | |
JP4773147B2 (ja) | 昇圧回路 | |
JP2002233134A (ja) | チャージポンプ回路 | |
JP2002084740A (ja) | チャージポンプ回路 | |
CN1275377C (zh) | 电荷泵装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4079644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |