JP2002315323A - チャージポンプ装置 - Google Patents
チャージポンプ装置Info
- Publication number
- JP2002315323A JP2002315323A JP2002017323A JP2002017323A JP2002315323A JP 2002315323 A JP2002315323 A JP 2002315323A JP 2002017323 A JP2002017323 A JP 2002017323A JP 2002017323 A JP2002017323 A JP 2002017323A JP 2002315323 A JP2002315323 A JP 2002315323A
- Authority
- JP
- Japan
- Prior art keywords
- well region
- charge transfer
- pump device
- charge pump
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 大電流出力のチャージポンプ装置に関し、特
にラッチアップの発生を防止する。 【解決手段】 チャージポンプ装置において、Ｐ型半導
体基板１０上に形成されたＮ型ウエル領域２１，２２内
にそれぞれＰ型ウエル領域３１、３２が形成されてい
る。Ｎ型ウエル領域２１，２２は互いに分離して形成さ
れている。そして、Ｐ型ウエル領域３１，３２内にそれ
ぞれ電荷転送用ＭＯＳトランジスタＭ２，Ｍ３が形成さ
れている。これにより、ラッチアップを誘引する寄生サ
イリスタが形成されない。
にラッチアップの発生を防止する。 【解決手段】 チャージポンプ装置において、Ｐ型半導
体基板１０上に形成されたＮ型ウエル領域２１，２２内
にそれぞれＰ型ウエル領域３１、３２が形成されてい
る。Ｎ型ウエル領域２１，２２は互いに分離して形成さ
れている。そして、Ｐ型ウエル領域３１，３２内にそれ
ぞれ電荷転送用ＭＯＳトランジスタＭ２，Ｍ３が形成さ
れている。これにより、ラッチアップを誘引する寄生サ
イリスタが形成されない。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路等に用い
られる大電流出力のチャージポンプ半導体装置に関し、
特にラッチアップの発生を防止することにより、安定し
た動作を可能としたチャージポンプ半導体装置に関す
る。
られる大電流出力のチャージポンプ半導体装置に関し、
特にラッチアップの発生を防止することにより、安定し
た動作を可能としたチャージポンプ半導体装置に関す
る。
【０００２】
【従来の技術】近年のビデオカメラ、デジタルスチール
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。現在、この高電圧はスイッチ
ングレギュレータを用いて生成している。
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。現在、この高電圧はスイッチ
ングレギュレータを用いて生成している。
【０００３】スイッチングレギュレータは高性能、即ち
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
【０００４】そこで、上述したような携帯機器用の電源
回路として、ディクソン（Dickson）チャージポンプ装
置が注目されている。この回路は、例えば技術文献「Jo
hn F.Dickson 徹n-chip High-Voltage Generation in M
NOS Integrated Circuits Using an Improved Voltage
Multiplier Technique IEEE JOURNAL OF SOLID-STATE
CIRCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に
詳しく記載されている。
回路として、ディクソン（Dickson）チャージポンプ装
置が注目されている。この回路は、例えば技術文献「Jo
hn F.Dickson 徹n-chip High-Voltage Generation in M
NOS Integrated Circuits Using an Improved Voltage
Multiplier Technique IEEE JOURNAL OF SOLID-STATE
CIRCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に
詳しく記載されている。
【０００５】図５に、４段のディクソン・チャージポン
プ装置の回路図を示す。ダイオードＤ1〜Ｄ5が直列接続
されている。Ｃ1〜Ｃ4は各ダイオードＤ1〜Ｄ5の接続点
に接続された結合コンデンサ（Coupling Capacitor）、
ＣＬは出力容量(Output Capacitor)、CLKとCLKBは互い
に逆相の入力クロックパルスである。また、５１はCLK
及びCLKBが入力されたクロックドライバー、５２は電流
負荷である。クロックドライバー５１には電源電圧Ｖdd
が供給されている。これによりクロックドライバー５１
から出力されるクロックパルスΦ1，Φ２の出力振幅は
略Ｖddとなる。そして、クロックパルスΦ1は容量Ｃ
２，Ｃ４に供給され、クロックパルスΦ２は容量Ｃ１，
Ｃ３に供給される。
プ装置の回路図を示す。ダイオードＤ1〜Ｄ5が直列接続
されている。Ｃ1〜Ｃ4は各ダイオードＤ1〜Ｄ5の接続点
に接続された結合コンデンサ（Coupling Capacitor）、
ＣＬは出力容量(Output Capacitor)、CLKとCLKBは互い
に逆相の入力クロックパルスである。また、５１はCLK
及びCLKBが入力されたクロックドライバー、５２は電流
負荷である。クロックドライバー５１には電源電圧Ｖdd
が供給されている。これによりクロックドライバー５１
から出力されるクロックパルスΦ1，Φ２の出力振幅は
略Ｖddとなる。そして、クロックパルスΦ1は容量Ｃ
２，Ｃ４に供給され、クロックパルスΦ２は容量Ｃ１，
Ｃ３に供給される。
【０００６】安定状態において、出力に定電流Ioutが流
れる場合、チャージポンプ装置への入力電流は、入力電
圧Ｖinからの電流とクロックドライバーから供給される
電流となる。これらの電流は、寄生容量への充放電電流
を無視すると次のようになる。Φ1=ハイ（High）、Φ２
=ロウ（Low）の期間、図中の実線矢印の方向に２Ioutの
平均電流が流れる。
れる場合、チャージポンプ装置への入力電流は、入力電
圧Ｖinからの電流とクロックドライバーから供給される
電流となる。これらの電流は、寄生容量への充放電電流
を無視すると次のようになる。Φ1=ハイ（High）、Φ２
=ロウ（Low）の期間、図中の実線矢印の方向に２Ioutの
平均電流が流れる。
【０００７】また、Φ1=ロウ（Low）、Φ２= ハイ（Hig
h）の期間、図の破線矢印の方向に２Ioutの平均電流が
流れる。クロックサイクルでのこれらの平均電流は全て
Ioutとなる。安定状態におけるチャージポンプ装置の昇
圧電圧Voutは以下のように表わされる。
h）の期間、図の破線矢印の方向に２Ioutの平均電流が
流れる。クロックサイクルでのこれらの平均電流は全て
Ioutとなる。安定状態におけるチャージポンプ装置の昇
圧電圧Voutは以下のように表わされる。
【０００８】
【数１】
【０００９】ここで、Vφ’は各接続ノードにおいて、
クロックパルスの変化に伴い結合容量によって生じる電
圧振幅である。Vlは出力電流Ioutによって生じる電圧降
下、Ｖinは入力電圧であり、通常プラス昇圧では電源電
圧Ｖdd、マイナス昇圧では0Vとしている。Ｖｄは順方向
バイアスダイオード電圧（Forward bias diode voltag
e）ｎはポンピング段数である。更に、Vl とVφ’は次
式で表される。
クロックパルスの変化に伴い結合容量によって生じる電
圧振幅である。Vlは出力電流Ioutによって生じる電圧降
下、Ｖinは入力電圧であり、通常プラス昇圧では電源電
圧Ｖdd、マイナス昇圧では0Vとしている。Ｖｄは順方向
バイアスダイオード電圧（Forward bias diode voltag
e）ｎはポンピング段数である。更に、Vl とVφ’は次
式で表される。
【００１０】
【数２】
【００１１】
【数３】
【００１２】ここで、Ｃ1〜Ｃ4はクロック結合コンデン
サ(clock coupling capacitor)、Ｃ Sは各接続ノードに
おける寄生容量(stray capacitor at each node)、Vφ
はクロックパルスの振幅（clock pulse amplitude）、
ｆはクロックパルスの周波数、Ｔはクロック周期(clock
period)である。チャージポンプ装置の電力効率は、ク
ロックドライバーから寄生容量に流れる充放電電流を無
視し、Ｖin＝Ｖddとすると以下の式で表される。
サ(clock coupling capacitor)、Ｃ Sは各接続ノードに
おける寄生容量(stray capacitor at each node)、Vφ
はクロックパルスの振幅（clock pulse amplitude）、
ｆはクロックパルスの周波数、Ｔはクロック周期(clock
period)である。チャージポンプ装置の電力効率は、ク
ロックドライバーから寄生容量に流れる充放電電流を無
視し、Ｖin＝Ｖddとすると以下の式で表される。
【００１３】
【数４】
【００１４】このように、チャージポンプ装置において
は、ダイオードを電荷転送素子(charge transfer devic
e)として用いて電荷を次段へと次々に転送することによ
り昇圧を行っている。しかし、半導体集積回路装置への
搭載を考えるとプロセスへの適合性からｐｎ接合のダイ
オードよりＭＯＳトランジスタを使用する方が実現しや
すい。
は、ダイオードを電荷転送素子(charge transfer devic
e)として用いて電荷を次段へと次々に転送することによ
り昇圧を行っている。しかし、半導体集積回路装置への
搭載を考えるとプロセスへの適合性からｐｎ接合のダイ
オードよりＭＯＳトランジスタを使用する方が実現しや
すい。
【００１５】そこで、電荷転送用素子としてダイオード
の代わりにＭＯＳトランジスタを用いることが提案され
た。この場合は式（１）において、ＶｄはＭＯＳトラン
ジスタの閾値電圧(threshold voltage)Ｖthとなる。
の代わりにＭＯＳトランジスタを用いることが提案され
た。この場合は式（１）において、ＶｄはＭＯＳトラン
ジスタの閾値電圧(threshold voltage)Ｖthとなる。
【００１６】
【発明が解決しようとする課題】しかしながら、チャー
ジポンプ装置を半導体集積回路装置へ組み込み、大電流
でかつ安定した動作を実現するためのデバイス構造につ
いては十分な検討がなされていないのが現状である。特
に、大出力電流のチャージポンプ装置においては、動作
開始と共にラッチアップが生じるという問題があった
が、そのメカニズムは解明されていなかった。
ジポンプ装置を半導体集積回路装置へ組み込み、大電流
でかつ安定した動作を実現するためのデバイス構造につ
いては十分な検討がなされていないのが現状である。特
に、大出力電流のチャージポンプ装置においては、動作
開始と共にラッチアップが生じるという問題があった
が、そのメカニズムは解明されていなかった。
【００１７】本発明は上述した従来技術の課題に鑑みて
為されたものであり、その目的とするところは大電流で
高効率のチャージポンプ装置を実現することである。ま
た、従来大電流のチャージポンプ装置では回避できなか
ったラッチアップの発生を防止し、安定した動作を実現
することである。
為されたものであり、その目的とするところは大電流で
高効率のチャージポンプ装置を実現することである。ま
た、従来大電流のチャージポンプ装置では回避できなか
ったラッチアップの発生を防止し、安定した動作を実現
することである。
【００１８】
【課題を解決するための手段】本発明のチャージポンプ
装置は、基板上に互いに分離して形成された複数のウエ
ル領域と、前記各ウエル領域内に個々に形成されると共
に、互いに直列接続されてなる複数の電荷転送用トラン
ジスタと、これらの電荷転送用トランジスタの各接続点
に結合されたコンデンサと、を備えたチャージポンプ装
置であって、前記電荷転送用トランジスタのドレイン層
と該電荷転送用トランジスタが形成された前記ウエル領
域とを電気的に接続した。
装置は、基板上に互いに分離して形成された複数のウエ
ル領域と、前記各ウエル領域内に個々に形成されると共
に、互いに直列接続されてなる複数の電荷転送用トラン
ジスタと、これらの電荷転送用トランジスタの各接続点
に結合されたコンデンサと、を備えたチャージポンプ装
置であって、前記電荷転送用トランジスタのドレイン層
と該電荷転送用トランジスタが形成された前記ウエル領
域とを電気的に接続した。
【００１９】本発明の特徴構成によれば、電荷転送トラ
ンジスタが形成されたウエル領域は互い分離されてお
り、電荷転送用トランジスタのドレイン層と該電荷転送
用トランジスタが形成されたウエル領域とを電気的に接
続されている。即ち、ゲート・基板間電圧Ｖgb＝ゲート
・ドレイン間電圧Ｖgd、という関係が成り立つので、バ
ックゲート・バイアス効果（Back Gate Bias Effect）
による電荷転送用トランジスタの閾値電圧Ｖthの上昇が
防止される。これにより、電荷転送トランジスタのオン
抵抗が下がるので大出力電流のチャージポンプ装置を実
現することができる。
ンジスタが形成されたウエル領域は互い分離されてお
り、電荷転送用トランジスタのドレイン層と該電荷転送
用トランジスタが形成されたウエル領域とを電気的に接
続されている。即ち、ゲート・基板間電圧Ｖgb＝ゲート
・ドレイン間電圧Ｖgd、という関係が成り立つので、バ
ックゲート・バイアス効果（Back Gate Bias Effect）
による電荷転送用トランジスタの閾値電圧Ｖthの上昇が
防止される。これにより、電荷転送トランジスタのオン
抵抗が下がるので大出力電流のチャージポンプ装置を実
現することができる。
【００２０】また、電荷転送用トランジスタのドレイン
層と該電荷転送用トランジスタが形成されたウエル領域
とを電気的に接続するという上記特徴構成を実現するた
めに、ウエル領域内に当該ウエル領域と同導電型の高濃
度の拡散層が形成され、該拡散層と前記ドレイン層とを
接続した。これにより、電荷転送用トランジスタのドレ
イン層と該電荷転送用トランジスタが形成されたウエル
領域とは低抵抗で電気的に接続されるので、バックゲー
ト・バイアス効果による電荷転送用トランジスタの閾値
電圧Ｖthの上昇が確実に防止される。
層と該電荷転送用トランジスタが形成されたウエル領域
とを電気的に接続するという上記特徴構成を実現するた
めに、ウエル領域内に当該ウエル領域と同導電型の高濃
度の拡散層が形成され、該拡散層と前記ドレイン層とを
接続した。これにより、電荷転送用トランジスタのドレ
イン層と該電荷転送用トランジスタが形成されたウエル
領域とは低抵抗で電気的に接続されるので、バックゲー
ト・バイアス効果による電荷転送用トランジスタの閾値
電圧Ｖthの上昇が確実に防止される。
【００２１】こうして本願の特徴構成によれば大出力電
流のチャージポンプ装置を実現することができるが、動
作開始と共に擬似的なラッチアップが発生しやすいとい
う問題があった。そこで、本願の他の特徴構成は、電荷
転送トランジスタが形成された前記ウエル領域の間を、
擬似的なラッチアップを誘引する寄生サイリスタ構造が
形成されないように電気的に分離した。
流のチャージポンプ装置を実現することができるが、動
作開始と共に擬似的なラッチアップが発生しやすいとい
う問題があった。そこで、本願の他の特徴構成は、電荷
転送トランジスタが形成された前記ウエル領域の間を、
擬似的なラッチアップを誘引する寄生サイリスタ構造が
形成されないように電気的に分離した。
【００２２】その具体的な特徴構成は、前記電荷転送用
トランジスタのドレイン層と該電荷転送用トランジスタ
が形成された前記第１導電型のウエル領域とを電気的に
接続し、かつ前記電荷転送用トランジスタが形成された
第１導電型の各ウエル領域を第２導電型のウエル領域で
包含すると共に、隣接する前記第２導電型のウエル領域
間を分離したことである。
トランジスタのドレイン層と該電荷転送用トランジスタ
が形成された前記第１導電型のウエル領域とを電気的に
接続し、かつ前記電荷転送用トランジスタが形成された
第１導電型の各ウエル領域を第２導電型のウエル領域で
包含すると共に、隣接する前記第２導電型のウエル領域
間を分離したことである。
【００２３】即ち、各電荷転送用トランジスタは２重の
ウエル領域内（第１導電型ウエル領域及び第２のウエル
領域）に形成され、隣接する前記第２導電型のウエル領
域間が距離的に離間されることにより、寄生サイリスタ
構造が形成されないようにしている。
ウエル領域内（第１導電型ウエル領域及び第２のウエル
領域）に形成され、隣接する前記第２導電型のウエル領
域間が距離的に離間されることにより、寄生サイリスタ
構造が形成されないようにしている。
【００２４】
【発明の実施の形態】図１に本発明の実施形態に係るチ
ャージポンプ装置の等価回路図を示す。このチャージポ
ンプ装置では、半導体プロセスへの適合性を考慮して、
電荷転送用素子としてダイオードの代わりにＭＯＳトラ
ンジスタＭ１〜Ｍ５を使用している。即ち、電荷転送用
ＭＯＳトランジスタＭ１〜Ｍ５のゲートとドレインが接
続されているのでダイオードとして機能する。他の構成
については図５に示したチャージポンプ装置と同様であ
る。
ャージポンプ装置の等価回路図を示す。このチャージポ
ンプ装置では、半導体プロセスへの適合性を考慮して、
電荷転送用素子としてダイオードの代わりにＭＯＳトラ
ンジスタＭ１〜Ｍ５を使用している。即ち、電荷転送用
ＭＯＳトランジスタＭ１〜Ｍ５のゲートとドレインが接
続されているのでダイオードとして機能する。他の構成
については図５に示したチャージポンプ装置と同様であ
る。
【００２５】また、各電荷転送用ＭＯＳトランジスタＭ
１〜Ｍ５のドレインと基板とを接続している。即ち、ゲ
ート・基板間電圧Ｖgb＝ゲート・ドレイン間電圧Ｖgd、
という関係が成り立つので、バックゲート・バイアス効
果（Back Gate Bias Effect）による電荷転送用トラン
ジスタの閾値電圧Ｖthの上昇が防止される。上述した構
成は、大出力電流のチャージポンプ装置を実現するため
に必須である。
１〜Ｍ５のドレインと基板とを接続している。即ち、ゲ
ート・基板間電圧Ｖgb＝ゲート・ドレイン間電圧Ｖgd、
という関係が成り立つので、バックゲート・バイアス効
果（Back Gate Bias Effect）による電荷転送用トラン
ジスタの閾値電圧Ｖthの上昇が防止される。上述した構
成は、大出力電流のチャージポンプ装置を実現するため
に必須である。
【００２６】なお、電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ５のオン抵抗を更に下げるためには、トランジスタ
オン時のゲート・ソース間電圧Ｖgsを例えばクロックド
ライバーの電源電圧Ｖddよりも高くすることが効果的で
ある。
〜Ｍ５のオン抵抗を更に下げるためには、トランジスタ
オン時のゲート・ソース間電圧Ｖgsを例えばクロックド
ライバーの電源電圧Ｖddよりも高くすることが効果的で
ある。
【００２７】図２に、本発明の実施形態に係るチャージ
ポンプ装置の断面構造図を示す。この断面構造は、図１
に示した電荷転送用ＭＯＳトランジスタＭ２，Ｍ３の断
面構造に対応している。Ｐ型半導体基板（例えばＰ型シ
リコン基板）１０の表面にＮ型ウエル領域２０が形成さ
れ、このＮ型ウエル領域２０の中に、分離されたＰ型ウ
エル領域３１，３２が形成されている。そして、Ｐ型ウ
エル領域３１内に電荷転送用ＭＯＳトランジスタＭ２が
形成されている。Ｐ型ウエル領域３２内に電荷転送用Ｍ
ＯＳトランジスタＭ３が形成されている。
ポンプ装置の断面構造図を示す。この断面構造は、図１
に示した電荷転送用ＭＯＳトランジスタＭ２，Ｍ３の断
面構造に対応している。Ｐ型半導体基板（例えばＰ型シ
リコン基板）１０の表面にＮ型ウエル領域２０が形成さ
れ、このＮ型ウエル領域２０の中に、分離されたＰ型ウ
エル領域３１，３２が形成されている。そして、Ｐ型ウ
エル領域３１内に電荷転送用ＭＯＳトランジスタＭ２が
形成されている。Ｐ型ウエル領域３２内に電荷転送用Ｍ
ＯＳトランジスタＭ３が形成されている。
【００２８】Ｐ型ウエル領域３１内に形成された電荷転
送用ＭＯＳトランジスタＭ２について更に詳しく説明す
ると、Ｐ型ウエル領域３１の表面にＮ＋型のドレイン層
Ｄ及びソース層Ｓが形成されている。Ｐ型ウエル領域３
１内には、Ｐ型ウエル領域３１より高濃度のＰ＋層４１
が形成されている。Ｐ＋層４１は平面的に見ると、Ｐ型
ウエル領域３１を囲むように帯状に配置されていること
が、Ｐウエル層３１との接触抵抗を下げる上で好まし
い。そして、ドレイン層ＤとＰ＋層４１とはＡｌ配線等
により電気的に接続されている。
送用ＭＯＳトランジスタＭ２について更に詳しく説明す
ると、Ｐ型ウエル領域３１の表面にＮ＋型のドレイン層
Ｄ及びソース層Ｓが形成されている。Ｐ型ウエル領域３
１内には、Ｐ型ウエル領域３１より高濃度のＰ＋層４１
が形成されている。Ｐ＋層４１は平面的に見ると、Ｐ型
ウエル領域３１を囲むように帯状に配置されていること
が、Ｐウエル層３１との接触抵抗を下げる上で好まし
い。そして、ドレイン層ＤとＰ＋層４１とはＡｌ配線等
により電気的に接続されている。
【００２９】電荷転送用トランジスタＭ２のドレイン層
Ｄと電荷転送用トランジスタＭ２が形成されたＰ型ウエ
ル領域３１とは低抵抗で電気的に接続されるので、バッ
クゲート・バイアス効果に起因した電荷転送用トランジ
スタＭ２の閾値電圧Ｖthの上昇が確実に防止される。Ｐ
型ウエル領域３２内に形成された電荷転送用ＭＯＳトラ
ンジスタＭ３についても同様に構成されている。また、
図示していない電荷転送用ＭＯＳトランジスタＭ１，Ｍ
４，Ｍ５についても同様に構成されている。
Ｄと電荷転送用トランジスタＭ２が形成されたＰ型ウエ
ル領域３１とは低抵抗で電気的に接続されるので、バッ
クゲート・バイアス効果に起因した電荷転送用トランジ
スタＭ２の閾値電圧Ｖthの上昇が確実に防止される。Ｐ
型ウエル領域３２内に形成された電荷転送用ＭＯＳトラ
ンジスタＭ３についても同様に構成されている。また、
図示していない電荷転送用ＭＯＳトランジスタＭ１，Ｍ
４，Ｍ５についても同様に構成されている。
【００３０】また、Ｎ型ウエル領域２０は、Ｎ＋層を介
して、チャージポンプ装置の昇圧された出力電圧Ｖout
を供給することにより、定常状態においてＮ型ウエル領
域２０とＰ型ウエル領域３１，３２が逆方向バイスされ
るようにしている。
して、チャージポンプ装置の昇圧された出力電圧Ｖout
を供給することにより、定常状態においてＮ型ウエル領
域２０とＰ型ウエル領域３１，３２が逆方向バイスされ
るようにしている。
【００３１】しかしながら、上述したように単一のＮ型
ウエル領域２０内に複数のＰ型ウエル領域３１，３２…
を形成すると、ラッチアップのような現象が発生し、出
力電圧Ｖoutがほとんど昇圧されないことが判明した。
その発生メカニズムは本発明者の推定によれば以下の通
りである。
ウエル領域２０内に複数のＰ型ウエル領域３１，３２…
を形成すると、ラッチアップのような現象が発生し、出
力電圧Ｖoutがほとんど昇圧されないことが判明した。
その発生メカニズムは本発明者の推定によれば以下の通
りである。
【００３２】まず、隣接するＰ型ウエル領域３１，３２
間に寄生サイリスタが形成される。即ち、図２中、縦型
のＮＰＮトランジスタＴｒ１及び横型のＰＮＰトランジ
スタＴｒ２が形成される。ここで、縦型のＮＰＮトラン
ジスタＴｒ１のエミッタは電荷転送用ＭＯＳトランジス
タＭ２のドレイン層Ｄであり、ベースはＰ型ウエル領域
３１であり、コレクタはＮ型ウエル領域２０である。
間に寄生サイリスタが形成される。即ち、図２中、縦型
のＮＰＮトランジスタＴｒ１及び横型のＰＮＰトランジ
スタＴｒ２が形成される。ここで、縦型のＮＰＮトラン
ジスタＴｒ１のエミッタは電荷転送用ＭＯＳトランジス
タＭ２のドレイン層Ｄであり、ベースはＰ型ウエル領域
３１であり、コレクタはＮ型ウエル領域２０である。
【００３３】また、横型のＰＮＰトランジスタＴｒ２の
エミッタはＰ型ウエル領域３２内に形成されたＰ＋層４
２であり、ベースはＰ型ウエル領域３１，３２間のＮ型
ウエル領域２０であり、コレクタはＰ型ウエル領域３１
である。これらの寄生ＮＰＮトランジスタＴｒ１と寄生
ＰＮＰトランジスタＴｒ２は寄生サイリスタを構成す
る。
エミッタはＰ型ウエル領域３２内に形成されたＰ＋層４
２であり、ベースはＰ型ウエル領域３１，３２間のＮ型
ウエル領域２０であり、コレクタはＰ型ウエル領域３１
である。これらの寄生ＮＰＮトランジスタＴｒ１と寄生
ＰＮＰトランジスタＴｒ２は寄生サイリスタを構成す
る。
【００３４】上述した図１のチャージポンプ装置の安定
動作時には以下の関係が成り立つ。 出力電圧Ｖout＞Ｖ３＞Ｖ２＞Ｖ１＞入力電圧Ｖｉｎ ここで、入力電圧Ｖｉｎは通常はＶdd（クロックドライ
バーの電源電圧と等しい）である。また、Ｖ３は電荷転
送用ＭＯＳトランジスタＭ３のソース電圧、Ｖ２は電荷
転送用ＭＯＳトランジスタＭ２のソース電圧、Ｖ１は電
荷転送用ＭＯＳトランジスタＭ１のソース電圧である。
動作時には以下の関係が成り立つ。 出力電圧Ｖout＞Ｖ３＞Ｖ２＞Ｖ１＞入力電圧Ｖｉｎ ここで、入力電圧Ｖｉｎは通常はＶdd（クロックドライ
バーの電源電圧と等しい）である。また、Ｖ３は電荷転
送用ＭＯＳトランジスタＭ３のソース電圧、Ｖ２は電荷
転送用ＭＯＳトランジスタＭ２のソース電圧、Ｖ１は電
荷転送用ＭＯＳトランジスタＭ１のソース電圧である。
【００３５】しかし、チャージポンプ装置の立ち上がり
時（昇圧動作の開始時）には、Ｖ１＞Ｖ２＞Ｖ３＞Ｖou
t という関係になっている。すなわち、初段から順に
コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４を充電していく。
時（昇圧動作の開始時）には、Ｖ１＞Ｖ２＞Ｖ３＞Ｖou
t という関係になっている。すなわち、初段から順に
コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４を充電していく。
【００３６】その結果、Ｖ１−Ｖout＞Ｖbi となった
とき寄生ＰＮＰトランジスタＴｒ２のベース・エミッタ
間に電流が流れる。すなわち、寄生ＰＮＰトランジスタ
Ｔｒ２がオンする。ここで、Ｖbiはベース・エミッタ間
のオン電圧である。
とき寄生ＰＮＰトランジスタＴｒ２のベース・エミッタ
間に電流が流れる。すなわち、寄生ＰＮＰトランジスタ
Ｔｒ２がオンする。ここで、Ｖbiはベース・エミッタ間
のオン電圧である。
【００３７】この寄生ＰＮＰトランジスタＴｒ２のコレ
クタ電流は、寄生ＮＰＮトランジスタＴｒ１のベース電
流となるので、これにより寄生ＮＰＮトランジスタＴｒ
１がオンし、そのエミッタ・コレクタ間が導通する。す
ると、寄生ＮＰＮトランジスタＴｒ１は、寄生ＰＮＰト
ランジスタＴｒ２のベース・エミッタ間電流を流し入れ
ると共に、出力電圧Ｖout側からも電圧Ｖ１側へ電流を
流し入れる。
クタ電流は、寄生ＮＰＮトランジスタＴｒ１のベース電
流となるので、これにより寄生ＮＰＮトランジスタＴｒ
１がオンし、そのエミッタ・コレクタ間が導通する。す
ると、寄生ＮＰＮトランジスタＴｒ１は、寄生ＰＮＰト
ランジスタＴｒ２のベース・エミッタ間電流を流し入れ
ると共に、出力電圧Ｖout側からも電圧Ｖ１側へ電流を
流し入れる。
【００３８】その結果、出力電圧Ｖoutは上昇しない。
上述したような寄生ＮＰＮトランジスタＴｒ１と寄生Ｐ
ＮＰトランジスタＴｒ２のとの協同的な動作は、ラッチ
アップに類似しているため、擬似的なラッチアップと呼
ぶことにする。しかしながら、寄生ＮＰＮトランジスタ
Ｔｒ１と寄生ＰＮＰトランジスタＴｒ２の動作は電源を
一旦落として再投入すれば停止すると考えられるので、
一般的なラッチアップとは相違すると考えられる。その
意味で、本発明で言うところのラッチアップは上述した
ような擬似的なラッチアップである。
上述したような寄生ＮＰＮトランジスタＴｒ１と寄生Ｐ
ＮＰトランジスタＴｒ２のとの協同的な動作は、ラッチ
アップに類似しているため、擬似的なラッチアップと呼
ぶことにする。しかしながら、寄生ＮＰＮトランジスタ
Ｔｒ１と寄生ＰＮＰトランジスタＴｒ２の動作は電源を
一旦落として再投入すれば停止すると考えられるので、
一般的なラッチアップとは相違すると考えられる。その
意味で、本発明で言うところのラッチアップは上述した
ような擬似的なラッチアップである。
【００３９】図３に、チャージポンプ装置の動作開始時
のＶ１，Ｖ２の回路シミュレーションによる波形図を示
す。ここで、Ｖ１は電荷転送用ＭＯＳトランジスタＭ２
のドレイン電圧、Ｖ２は電荷転送用ＭＯＳトランジスタ
Ｍ３のドレイン電圧である。図において、Ｖdsはソース
ドレイン間電圧を示すが、これがＶb（＝約０．７Ｖ）
より大きいとＮＰＮトランジスタＴｒ１がオンし、擬似
的なラッチアップが誘引される。
のＶ１，Ｖ２の回路シミュレーションによる波形図を示
す。ここで、Ｖ１は電荷転送用ＭＯＳトランジスタＭ２
のドレイン電圧、Ｖ２は電荷転送用ＭＯＳトランジスタ
Ｍ３のドレイン電圧である。図において、Ｖdsはソース
ドレイン間電圧を示すが、これがＶb（＝約０．７Ｖ）
より大きいとＮＰＮトランジスタＴｒ１がオンし、擬似
的なラッチアップが誘引される。
【００４０】そこで、図４に上述したメカニズムで発生
するラッチアップを防止できるチャージポンプ装置の構
造を示す。なお、図４において図２と同一の構成部分に
ついては、同一の符号を付してその説明を省略する。Ｎ
型ウエル領域２１，２２内にそれぞれＰ型ウエル領域３
１、Ｐ型ウエル領域３２が形成されている。Ｎ型ウエル
領域２１，２２は互いに分離して形成されている。そし
て、Ｐ型ウエル領域３１，３２内にそれぞれ電荷転送用
ＭＯＳトランジスタＭ２，Ｍ３が形成されている。ここ
でＰ型半導体基板１０は接地電圧（０Ｖ）または負の電
圧にバイアスされているものとする。
するラッチアップを防止できるチャージポンプ装置の構
造を示す。なお、図４において図２と同一の構成部分に
ついては、同一の符号を付してその説明を省略する。Ｎ
型ウエル領域２１，２２内にそれぞれＰ型ウエル領域３
１、Ｐ型ウエル領域３２が形成されている。Ｎ型ウエル
領域２１，２２は互いに分離して形成されている。そし
て、Ｐ型ウエル領域３１，３２内にそれぞれ電荷転送用
ＭＯＳトランジスタＭ２，Ｍ３が形成されている。ここ
でＰ型半導体基板１０は接地電圧（０Ｖ）または負の電
圧にバイアスされているものとする。
【００４１】これにより、電荷転送用ＭＯＳトランジス
タＭ２の形成領域には、図４に示すような寄生ＮＰＮト
ランジスタＴｒ３及び寄生ＰＮＰトランジスタＴｒ４が
形成される。ここで、寄生ＮＰＮトランジスタＴｒ３の
エミッタは、電荷転送用ＭＯＳトランジスタＭ２のドレ
イン層Ｄ、ベースはＰ型ウエル領域３１、コレクタは分
離されたＮ型ウエル領域２１である。
タＭ２の形成領域には、図４に示すような寄生ＮＰＮト
ランジスタＴｒ３及び寄生ＰＮＰトランジスタＴｒ４が
形成される。ここで、寄生ＮＰＮトランジスタＴｒ３の
エミッタは、電荷転送用ＭＯＳトランジスタＭ２のドレ
イン層Ｄ、ベースはＰ型ウエル領域３１、コレクタは分
離されたＮ型ウエル領域２１である。
【００４２】また、寄生ＰＮＰトランジスタＴｒ４のエ
ミッタはＰ型ウエル領域３２内に形成されたＰ＋層４
２、ベースは分離されたＮ型ウエル領域２２、コレクタ
はＰ型半導体基板１０である。
ミッタはＰ型ウエル領域３２内に形成されたＰ＋層４
２、ベースは分離されたＮ型ウエル領域２２、コレクタ
はＰ型半導体基板１０である。
【００４３】しかしながら、寄生ＮＰＮトランジスタＴ
ｒ３と寄生ＰＮＰトランジスタＴｒ４とは電気的に分断
されている。これは、Ｎ型ウエル領域２１，２２を分離
して、その間に逆バイアスされたＰ型半導体基板１０が
存在しているためである。したがって、図２に示したよ
うな寄生サイリスタは形成されず、寄生ＮＰＮトランジ
スタＴｒ３はオンしないと考えられる。
ｒ３と寄生ＰＮＰトランジスタＴｒ４とは電気的に分断
されている。これは、Ｎ型ウエル領域２１，２２を分離
して、その間に逆バイアスされたＰ型半導体基板１０が
存在しているためである。したがって、図２に示したよ
うな寄生サイリスタは形成されず、寄生ＮＰＮトランジ
スタＴｒ３はオンしないと考えられる。
【００４４】実際に本発明者の行った実験によれば、図
４の構造ではラッチアップは発生せず、チャージポンプ
装置は正常な昇圧動作を行うことが確認された。
４の構造ではラッチアップは発生せず、チャージポンプ
装置は正常な昇圧動作を行うことが確認された。
【００４５】また、上述したようにＮ型ウエル領域２１
にはＮ＋層４３が形成されており、このＮ＋層４３にチ
ャージポンプ装置の出力電圧Ｖoutが供給されることに
より、Ｎ型ウエル領域２１とＰ型ウエル領域３１も常に
逆方向にバイアスされる。同様にして、Ｎ型ウエル領域
２２にはＮ＋層４４が形成されており、このＮ＋層４４
にチャージポンプ装置の出力電圧Ｖoutが供給されるこ
とにより、Ｎ型ウエル領域２２とＰ型ウエル領域３２は
逆方向にバイアスされる。
にはＮ＋層４３が形成されており、このＮ＋層４３にチ
ャージポンプ装置の出力電圧Ｖoutが供給されることに
より、Ｎ型ウエル領域２１とＰ型ウエル領域３１も常に
逆方向にバイアスされる。同様にして、Ｎ型ウエル領域
２２にはＮ＋層４４が形成されており、このＮ＋層４４
にチャージポンプ装置の出力電圧Ｖoutが供給されるこ
とにより、Ｎ型ウエル領域２２とＰ型ウエル領域３２は
逆方向にバイアスされる。
【００４６】上述した実施形態では、本発明の４段のデ
ィクソン・チャージポンプ装置への適用例について説明
したがその段数は４段に限定されないことは明らかであ
る。
ィクソン・チャージポンプ装置への適用例について説明
したがその段数は４段に限定されないことは明らかであ
る。
【００４７】また、電荷転送用ＭＯＳトランジスタをＮ
チャネル型で形成したが、Ｐチャネル型で形成した場合
でも、ウエル領域等の極性を反転させることにより同様
に適用できる。マイナス昇圧のチャージポンプ装置で
は、電荷転送用ＭＯＳトランジスタにおける、基板とソ
ースの接続関係が逆になり、また、クロックのタイミン
グが逆になるだけである。
チャネル型で形成したが、Ｐチャネル型で形成した場合
でも、ウエル領域等の極性を反転させることにより同様
に適用できる。マイナス昇圧のチャージポンプ装置で
は、電荷転送用ＭＯＳトランジスタにおける、基板とソ
ースの接続関係が逆になり、また、クロックのタイミン
グが逆になるだけである。
【００４８】さらに、電荷転送用トランジスタＭ１〜Ｍ
５はゲートとドレインを共通接続した構成としたが、こ
れに限定されず、電荷転送用ＭＯＳトランジスタＭ１〜
Ｍ５がオンする時に、ゲート・ソース間に高い電圧が印
加される回路構成を採用したチャージポンプ装置にも本
発明は効果的に適用することができる。
５はゲートとドレインを共通接続した構成としたが、こ
れに限定されず、電荷転送用ＭＯＳトランジスタＭ１〜
Ｍ５がオンする時に、ゲート・ソース間に高い電圧が印
加される回路構成を採用したチャージポンプ装置にも本
発明は効果的に適用することができる。
【００４９】
【発明の効果】本発明によれば、電荷転送用トランジス
タのドレイン層と該電荷転送用トランジスタが形成され
たウエル領域とは低抵抗で電気的に接続されるので、バ
ックゲート・バイアス効果による電荷転送用トランジス
タの閾値電圧Ｖthの上昇が確実に防止される。これによ
り、大出力電流のチャージポンプ装置を実現することが
できる。
タのドレイン層と該電荷転送用トランジスタが形成され
たウエル領域とは低抵抗で電気的に接続されるので、バ
ックゲート・バイアス効果による電荷転送用トランジス
タの閾値電圧Ｖthの上昇が確実に防止される。これによ
り、大出力電流のチャージポンプ装置を実現することが
できる。
【００５０】また、電荷転送トランジスタが形成された
前記ウエル領域の間を、ラッチアップを誘引する寄生サ
イリスタ構造が形成されないように電気的に分離した。
これにより、特に動作開始時の突入電流等により、ラッ
チアップが誘発されることがなくなるので、大出力電流
のチャージポンプ装置を安定して動作させることができ
る。
前記ウエル領域の間を、ラッチアップを誘引する寄生サ
イリスタ構造が形成されないように電気的に分離した。
これにより、特に動作開始時の突入電流等により、ラッ
チアップが誘発されることがなくなるので、大出力電流
のチャージポンプ装置を安定して動作させることができ
る。
【図１】本発明の実施形態に係るチャージポンプ装置の
回路図である。
回路図である。
【図２】本発明の実施形態に係るチャージポンプ装置の
断面構造図である。
断面構造図である。
【図３】本発明の実施形態に係るチャージポンプ装置の
回路シミュレーションによる波形図である。
回路シミュレーションによる波形図である。
【図４】本発明の実施形態に係るチャージポンプ装置の
断面構造図である。
断面構造図である。
【図５】４段のディクソン・チャージポンプ装置を示す
回路図である。
回路図である。
Ｃ１〜Ｃ４ 結合容量 ＣＬ 出力容量 ＣＬＫ，ＣＬＫＢ クロックパルス Ｄ Ｎ＋型ドレイン層 Ｍ１〜Ｍ５ 電荷転送用ＭＯＳトランジスタ Ｓ Ｎ＋型ソース層 １０ Ｐ型半導体基板 ２０〜２２ Ｎ型ウエル領域 ３１，３２ Ｐ型ウエル領域 ４１，４２ Ｐ＋層 ４３，４４ Ｎ＋層 ５１ クロックドライバー ５２ 電流負荷
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA20 AS01 BB23 BB43 DD04 DD41 DD42 EE02 EE13 FG05 XX12
Claims (7)
- 【請求項１】 基板上に互いに分離して形成された複数
のウエル領域と、前記各ウエル領域内に個々に形成され
ると共に、互いに直列接続されてなる複数の電荷転送用
トランジスタと、これらの電荷転送用トランジスタの各
接続点に結合されたコンデンサと、を備えたチャージポ
ンプ装置であって、前記電荷転送用トランジスタのドレ
イン層と該電荷転送用トランジスタが形成された前記ウ
エル領域とを電気的に接続したことを特徴とするチャー
ジポンプ装置。 - 【請求項２】 前記ウエル領域内に当該ウエル領域と同
導電型の高濃度の拡散層が形成され、該拡散層と前記ド
レイン層とを接続したことを特徴とする請求項１に記載
のチャージポンプ装置。 - 【請求項３】 前記電荷転送トランジスタが形成された
前記ウエル領域の間を、ラッチアップを誘引するサイリ
スタが形成されないように電気的に分離したことを特徴
とする請求項１又は請求項２に記載したチャージポンプ
装置。 - 【請求項４】 第１導電型の基板上に互いに分離して形
成された複数の第１導電型のウエル領域と、前記各ウエ
ル領域内に個々に形成されると共に互いに直列接続され
てなる複数の電荷転送用トランジスタと、これらの電荷
転送用トランジスタの各接続点に結合されたコンデンサ
と、前記第１導電型の基板上に互いに分離して形成され
た複数の第２導電型のウエル領域と、を備えたチャージ
ポンプ装置であって、 前記電荷転送用トランジスタのドレイン層と該電荷転送
用トランジスタが形成された前記第１導電型のウエル領
域とを電気的に接続し、前記電荷転送用トランジスタが
形成された第１導電型の各ウエル領域を前記第２導電型
のウエル領域でそれぞれ包含することを特徴とするチャ
ージポンプ装置。 - 【請求項５】 前記第１導電型のウエル領域内に当該第
１導電型のウエル領域と同導電型の高濃度の拡散層が形
成され、該拡散層と前記ドレイン層とを接続したことを
特徴とする請求項４に記載のチャージポンプ装置。 - 【請求項６】 前記第１導電型の基板と前記第２導電型
のウエル領域とを逆方向にバイアスしたことを特徴とす
る請求項４に記載のチャージポンプ装置。 - 【請求項７】 前記第２導電型のウエル領域に前記電荷
転送トランジスタから出力される昇圧電圧を印加したこ
とを特徴とする請求項６に記載のチャージポンプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017323A JP4079644B2 (ja) | 2001-02-06 | 2002-01-25 | チャージポンプ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-30096 | 2001-02-06 | ||
| JP2001030096 | 2001-02-06 | ||
| JP2002017323A JP4079644B2 (ja) | 2001-02-06 | 2002-01-25 | チャージポンプ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002315323A true JP2002315323A (ja) | 2002-10-25 |
| JP4079644B2 JP4079644B2 (ja) | 2008-04-23 |
Family
ID=26609010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002017323A Expired - Lifetime JP4079644B2 (ja) | 2001-02-06 | 2002-01-25 | チャージポンプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4079644B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191781A (ja) * | 2004-07-16 | 2006-07-20 | Seiko Instruments Inc | チャージポンプ回路 |
| KR100688588B1 (ko) | 2006-02-27 | 2007-03-02 | 삼성전자주식회사 | 래치-업의 발생을 방지할 수 있는 ｃｍｏｓ 반도체 장치 |
| JP2007512793A (ja) * | 2003-12-01 | 2007-05-17 | オーディオアシクス エー／エス | 電圧ポンプを有するマイクロホン |
| JP2007159358A (ja) * | 2005-12-08 | 2007-06-21 | National Institute Of Advanced Industrial & Technology | 可動容量型コンデンサ、高電圧発生法及び高電圧発生装置 |
| JP2009206119A (ja) * | 2008-02-26 | 2009-09-10 | Seiko Epson Corp | Ｄｃ−ｄｃコンバータ |
-
2002
- 2002-01-25 JP JP2002017323A patent/JP4079644B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007512793A (ja) * | 2003-12-01 | 2007-05-17 | オーディオアシクス エー／エス | 電圧ポンプを有するマイクロホン |
| JP2006191781A (ja) * | 2004-07-16 | 2006-07-20 | Seiko Instruments Inc | チャージポンプ回路 |
| JP2007159358A (ja) * | 2005-12-08 | 2007-06-21 | National Institute Of Advanced Industrial & Technology | 可動容量型コンデンサ、高電圧発生法及び高電圧発生装置 |
| KR100688588B1 (ko) | 2006-02-27 | 2007-03-02 | 삼성전자주식회사 | 래치-업의 발생을 방지할 수 있는 ｃｍｏｓ 반도체 장치 |
| JP2009206119A (ja) * | 2008-02-26 | 2009-09-10 | Seiko Epson Corp | Ｄｃ−ｄｃコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4079644B2 (ja) | 2008-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100491914B1 (ko) | 반도체 장치 | |
| KR100504650B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100491916B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6515535B2 (en) | Charge pump circuit | |
| KR100500336B1 (ko) | 차지 펌프 장치 | |
| KR100491915B1 (ko) | 차지 펌프 장치 | |
| US6734475B2 (en) | Charge pump device | |
| US7301388B2 (en) | Charge pump with ensured pumping capability | |
| JP4079644B2 (ja) | チャージポンプ装置 | |
| JP2003033006A (ja) | チャージポンプ回路 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| JP2001286125A (ja) | チャージポンプ回路 | |
| JP3761518B2 (ja) | チャージポンプ装置 | |
| JP4773147B2 (ja) | 昇圧回路 | |
| JP2002233134A (ja) | チャージポンプ回路 | |
| CN1275377C (zh) | 电荷泵装置 | |
| JP2002084740A (ja) | チャージポンプ回路 | |
| JP2002095242A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4079644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |