JP2001286125A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2001286125A JP2001286125A JP2001009366A JP2001009366A JP2001286125A JP 2001286125 A JP2001286125 A JP 2001286125A JP 2001009366 A JP2001009366 A JP 2001009366A JP 2001009366 A JP2001009366 A JP 2001009366A JP 2001286125 A JP2001286125 A JP 2001286125A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- transfer mos
- voltage
- charge pump
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】高効率で大出力電流のチャージポンプ回路を提
供する。 【解決手段】前段２つの電荷転送用ＭＯＳトランジスタ
Ｍ１、Ｍ２をＮチャネル型で構成し、後段２つの電荷転
送用ＭＯＳトランジスタＭ３、Ｍ４をＰチャネル型で構
成する。また、中間電位の出力を可能にした反転レベル
シフト回路Ｓ１とＳ２、非反転レベルシフト回路Ｓ３と
Ｓ４を設けた。これらの構成により、高効率で大出力電
流のチャージポンプ回路を実現できると共に電荷転送用
トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ
（トランジスタがオン状態の時）を２Ｖｄｄに揃えるこ
とができる。
供する。 【解決手段】前段２つの電荷転送用ＭＯＳトランジスタ
Ｍ１、Ｍ２をＮチャネル型で構成し、後段２つの電荷転
送用ＭＯＳトランジスタＭ３、Ｍ４をＰチャネル型で構
成する。また、中間電位の出力を可能にした反転レベル
シフト回路Ｓ１とＳ２、非反転レベルシフト回路Ｓ３と
Ｓ４を設けた。これらの構成により、高効率で大出力電
流のチャージポンプ回路を実現できると共に電荷転送用
トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ
（トランジスタがオン状態の時）を２Ｖｄｄに揃えるこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路等に用い
られるチャージポンプ回路に関し、特に高効率、大電流
出力を可能としたチャージポンプ回路に関する。
られるチャージポンプ回路に関し、特に高効率、大電流
出力を可能としたチャージポンプ回路に関する。
【０００２】
【従来の技術】近年のビデオカメラ、デジタルスチール
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。現在、この高電圧はスイッチ
ングレギュレータを用いて生成している。
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。現在、この高電圧はスイッチ
ングレギュレータを用いて生成している。
【０００３】スイッチングレギュレータは高性能、即ち
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
【０００４】一方チャージポンプ回路は、小ノイズで高
電圧を生成できるが、従来より電力効率が悪いという欠
点があり、電力効率を最優先の仕様とする携帯機器の電
源回路として、これを使用することはできない。そこ
で、高性能のチャージポンプ回路が実現できれば、携帯
機器の小型化に貢献できる。
電圧を生成できるが、従来より電力効率が悪いという欠
点があり、電力効率を最優先の仕様とする携帯機器の電
源回路として、これを使用することはできない。そこ
で、高性能のチャージポンプ回路が実現できれば、携帯
機器の小型化に貢献できる。
【０００５】従来の最も基本的なチャージポンプ回路と
してディクソン（Dickson）チャージポンプ回路が知ら
れいる。この回路は、例えば技術文献「John F.Dickson
“On-chip High-Voltage Generation in MNOS Integra
ted Circuits Using an Improved Voltage Multiplier
Technique” IEEE JOURNAL OF SOLID-STATE CIRCUITS,V
OL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載
されている。
してディクソン（Dickson）チャージポンプ回路が知ら
れいる。この回路は、例えば技術文献「John F.Dickson
“On-chip High-Voltage Generation in MNOS Integra
ted Circuits Using an Improved Voltage Multiplier
Technique” IEEE JOURNAL OF SOLID-STATE CIRCUITS,V
OL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載
されている。
【０００６】図１１は４段のディクソン・チャージポン
プ回路を示す概略回路図である。図１１において５つの
ダイオードが直列接続されている。Ｃは結合容量、ＣＬ
は出力容量、CLKとCLKBは互いに逆相の入力クロックパ
ルスである。また、５１はクロックドライバー、５２は
電流負荷である。
プ回路を示す概略回路図である。図１１において５つの
ダイオードが直列接続されている。Ｃは結合容量、ＣＬ
は出力容量、CLKとCLKBは互いに逆相の入力クロックパ
ルスである。また、５１はクロックドライバー、５２は
電流負荷である。
【０００７】安定状態において、出力に定電流Ioutが流
れる場合、チャージポンプ回路への入力電流は、入力電
圧Ｖｉｎからの電流とクロックドライバーから供給され
る電流となる。これらの電流は、寄生容量への充放電電
流を無視すると次のようになる。Φ1= ハイ（High）、
Φ２=ロウ（Low）の期間、図中の実線矢印の方向に２Io
utの平均電流が流れる。また、Φ1=ロウ（Low）、Φ２=
ハイ（High）の期間、図の破線矢印の方向に２Ioutの
平均電流が流れる。クロックサイクルでのこれらの平均
電流は全てIoutとなる。安定状態におけるチャージポン
プ回路の昇圧電圧Voutは以下のように表わされる。
れる場合、チャージポンプ回路への入力電流は、入力電
圧Ｖｉｎからの電流とクロックドライバーから供給され
る電流となる。これらの電流は、寄生容量への充放電電
流を無視すると次のようになる。Φ1= ハイ（High）、
Φ２=ロウ（Low）の期間、図中の実線矢印の方向に２Io
utの平均電流が流れる。また、Φ1=ロウ（Low）、Φ２=
ハイ（High）の期間、図の破線矢印の方向に２Ioutの
平均電流が流れる。クロックサイクルでのこれらの平均
電流は全てIoutとなる。安定状態におけるチャージポン
プ回路の昇圧電圧Voutは以下のように表わされる。
【０００８】
【数１】
【０００９】ここで、Vφ’は各接続ノードにおいて、
クロックパルスの変化に伴い結合容量によって生じる電
圧振幅である。Vlは出力電流Ioutによって生じる電圧降
下、Ｖｉｎは入力電圧であり、通常プラス昇圧では電源
電圧Ｖｄｄ、マイナス昇圧では0Vとしている。Ｖｄは順
方向バイアスダイオード電圧（Fo rward bias diodevol
tage）ｎはポンピング段数である。更に、Vl とVφ’は
次式で表される。
クロックパルスの変化に伴い結合容量によって生じる電
圧振幅である。Vlは出力電流Ioutによって生じる電圧降
下、Ｖｉｎは入力電圧であり、通常プラス昇圧では電源
電圧Ｖｄｄ、マイナス昇圧では0Vとしている。Ｖｄは順
方向バイアスダイオード電圧（Fo rward bias diodevol
tage）ｎはポンピング段数である。更に、Vl とVφ’は
次式で表される。
【００１０】
【数２】
【００１１】
【数３】
【００１２】ここで、Ｃはクロック結合容量(clock cou
pling capacitance)、ＣSは各接続ノードにおける寄生
容量(stray capacitance at each node)、Vφはクロッ
クパルスの振幅（clock pulse amplitude）、ｆはクロ
ックパルスの周波数、Ｔはクロック周期(clock period)
である。チャージポンプ回路の電力効率は、クロックド
ライバーから寄生容量に流れる充放電電流を無視し、Ｖ
ｉｎ＝Ｖｄｄとすると以下の式で表される。
pling capacitance)、ＣSは各接続ノードにおける寄生
容量(stray capacitance at each node)、Vφはクロッ
クパルスの振幅（clock pulse amplitude）、ｆはクロ
ックパルスの周波数、Ｔはクロック周期(clock period)
である。チャージポンプ回路の電力効率は、クロックド
ライバーから寄生容量に流れる充放電電流を無視し、Ｖ
ｉｎ＝Ｖｄｄとすると以下の式で表される。
【００１３】
【数４】
【００１４】このように、チャージポンプ回路において
は、ダイオードを電荷転送素子(charge transfer devic
e) として用いて電荷を次段へと次々に転送することに
より昇圧を行っている。しかし、ＭＯＳ集積回路への搭
載を考えるとプロセスへの適合性からｐｎ接合のダイオ
ードよりＭＯＳトランジスタを使用する方が実現しやす
い。そこで、電荷転送用素子としてダイオードの代わり
にＭＯＳトランジスタを用いることが提案された。この
場合は式（１）において、ＶｄはＭＯＳトランジスタの
閾値電圧(threshold voltage)Ｖｔとなる。
は、ダイオードを電荷転送素子(charge transfer devic
e) として用いて電荷を次段へと次々に転送することに
より昇圧を行っている。しかし、ＭＯＳ集積回路への搭
載を考えるとプロセスへの適合性からｐｎ接合のダイオ
ードよりＭＯＳトランジスタを使用する方が実現しやす
い。そこで、電荷転送用素子としてダイオードの代わり
にＭＯＳトランジスタを用いることが提案された。この
場合は式（１）において、ＶｄはＭＯＳトランジスタの
閾値電圧(threshold voltage)Ｖｔとなる。
【００１５】さて、閾値電圧Ｖｔ分の電圧ロス(voltage
loss)を無くし、高性能チャージポンプ回路を実現する
には、Ioutの値に対応して電荷転送用ＭＯＳトランジス
タのインピーダンスを下げねばならない。そのために
は、電荷転送用ＭＯＳトランジスタのチャネル幅を最適
化すると同時に、そのゲート・ソース間電圧Ｖｇｓを電
源電圧Ｖｄｄ以上に上げることが効果的である。これを
実現したチャージポンプ回路は例えば、技術文献「Jieh
-Tsorng Wu “MOS Charge Pumps for Low-Voltage Oper
ation” IEEE JOURNAL OF SOLID-STATE CIRCUITS.VOL.3
3,NO.4 APRIL 1998」に詳細に記載されている。
loss)を無くし、高性能チャージポンプ回路を実現する
には、Ioutの値に対応して電荷転送用ＭＯＳトランジス
タのインピーダンスを下げねばならない。そのために
は、電荷転送用ＭＯＳトランジスタのチャネル幅を最適
化すると同時に、そのゲート・ソース間電圧Ｖｇｓを電
源電圧Ｖｄｄ以上に上げることが効果的である。これを
実現したチャージポンプ回路は例えば、技術文献「Jieh
-Tsorng Wu “MOS Charge Pumps for Low-Voltage Oper
ation” IEEE JOURNAL OF SOLID-STATE CIRCUITS.VOL.3
3,NO.4 APRIL 1998」に詳細に記載されている。
【００１６】
【発明が解決しようとする課題】本発明者は上記技術文
献のチャージポンプ回路を検討したところ、以下の問題
点を見出した。同文献に掲載された１つのチャージポン
プ回路の回路図を図１２に示す。図中、ＭＤ１〜ＭＤ４
は各ポンプノードの初期設定用のダイオードでありポン
ピング動作には寄与しない。この回路の特徴は電荷転送
用ＭＯＳトランジスタＭＳ１〜ＭＳ３のゲート・ソース
間電圧Ｖｇｓとして昇圧した後段のポンピングノードの
電圧を戻して、２Ｖｄｄを与えている点である。しか
し、最終段の電荷転送用ＭＯＳトランジスタＭＳ４につ
いてはＶｇｓとして２Ｖｄｄを与えるのが困難であり、
電圧ロスが生じるのを避けられない。
献のチャージポンプ回路を検討したところ、以下の問題
点を見出した。同文献に掲載された１つのチャージポン
プ回路の回路図を図１２に示す。図中、ＭＤ１〜ＭＤ４
は各ポンプノードの初期設定用のダイオードでありポン
ピング動作には寄与しない。この回路の特徴は電荷転送
用ＭＯＳトランジスタＭＳ１〜ＭＳ３のゲート・ソース
間電圧Ｖｇｓとして昇圧した後段のポンピングノードの
電圧を戻して、２Ｖｄｄを与えている点である。しか
し、最終段の電荷転送用ＭＯＳトランジスタＭＳ４につ
いてはＶｇｓとして２Ｖｄｄを与えるのが困難であり、
電圧ロスが生じるのを避けられない。
【００１７】上記文献に掲載された他のチャージポンプ
回路は図１３に示すダイナミック方式のチャージポンプ
回路である。この回路は、ＭＯＳトランジスタＭＤ４の
ＶｇｓがＶｄｄ＋(Ｖｄｄ-Ｖｔｈ)、更にＭＯＳトラン
ジスタＭＤ０のＶｇｓが（Ｖｄｄ−Ｖｔｈ）と低下する
のを回避するためにブートストラップ(boot-strap)方式
の高電圧クロック発生器（High-voltage clock generat
or）を用いている。また、全ての電荷転送用ＭＯＳトラ
ンジスタＭＳ１〜ＭＳ４はNチャネル型で構成されてい
る。
回路は図１３に示すダイナミック方式のチャージポンプ
回路である。この回路は、ＭＯＳトランジスタＭＤ４の
ＶｇｓがＶｄｄ＋(Ｖｄｄ-Ｖｔｈ)、更にＭＯＳトラン
ジスタＭＤ０のＶｇｓが（Ｖｄｄ−Ｖｔｈ）と低下する
のを回避するためにブートストラップ(boot-strap)方式
の高電圧クロック発生器（High-voltage clock generat
or）を用いている。また、全ての電荷転送用ＭＯＳトラ
ンジスタＭＳ１〜ＭＳ４はNチャネル型で構成されてい
る。
【００１８】この方式は電流負荷が小さいときには、電
荷転送用ＭＯＳトランジスタサイズが小さく、即ちゲー
ト寄生容量が小さいので効果的である。しかし大電流出
力のチャージポンプ回路を実現するためには、電荷転送
用ＭＯＳトランジスタのチャネル幅を数ｍｍとしなけれ
ばならず、この結果ＭＯＳトランジスタのゲート寄生容
量が大（数ｐＦ）となり、ブートストラップ方式により
２Ｖｄｄのクロックを作ることが至難となる。また、後
段の電荷転送用ＭＯＳトランジスタのゲート・ソース間
電圧Ｖｇｓとして、電源電圧Ｖｄｄ以上の電圧を印加す
る手法を別途考案しなければならないという欠点があっ
た。
荷転送用ＭＯＳトランジスタサイズが小さく、即ちゲー
ト寄生容量が小さいので効果的である。しかし大電流出
力のチャージポンプ回路を実現するためには、電荷転送
用ＭＯＳトランジスタのチャネル幅を数ｍｍとしなけれ
ばならず、この結果ＭＯＳトランジスタのゲート寄生容
量が大（数ｐＦ）となり、ブートストラップ方式により
２Ｖｄｄのクロックを作ることが至難となる。また、後
段の電荷転送用ＭＯＳトランジスタのゲート・ソース間
電圧Ｖｇｓとして、電源電圧Ｖｄｄ以上の電圧を印加す
る手法を別途考案しなければならないという欠点があっ
た。
【００１９】本発明は上記従来技術の問題点を解決する
課題に鑑みて為されたものであり、電荷転送用ＭＯＳト
ランジスタの閾値電圧Ｖｔに起因する電圧ロスを無くし
て高効率かつ大出力電流のチャージポンプ回路を提供す
ることを目的とする。また、本発明は全ての電荷転送用
ＭＯＳトランジスタのゲートソース間電圧Ｖｇｓの絶対
値を２Ｖｄｄとすることによりゲート酸化膜耐圧を確保
すると共に電荷転送用ＭＯＳトランジスタの最適設計を
可能にすることを目的とする。
課題に鑑みて為されたものであり、電荷転送用ＭＯＳト
ランジスタの閾値電圧Ｖｔに起因する電圧ロスを無くし
て高効率かつ大出力電流のチャージポンプ回路を提供す
ることを目的とする。また、本発明は全ての電荷転送用
ＭＯＳトランジスタのゲートソース間電圧Ｖｇｓの絶対
値を２Ｖｄｄとすることによりゲート酸化膜耐圧を確保
すると共に電荷転送用ＭＯＳトランジスタの最適設計を
可能にすることを目的とする。
【００２０】
【課題を解決するための手段】本願の発明中、代表的な
ものの概要を説明すれば、以下のとおりである。
ものの概要を説明すれば、以下のとおりである。
【００２１】第１のチャージポンプ回路は、初段の電荷
転送ＭＯＳトランジスタに所定の入力電圧が印加される
と共に直列接続された（ｎ＋２）個の電荷転送用ＭＯＳ
トランジスタと、電荷転送用ＭＯＳトランジスタの各接
続点に一端が接続された結合コンデンサと、結合コンデ
ンサの他端に交互に逆相のクロックパルスを供給するク
ロックドライバーとを備え、後段の電荷転送用ＭＯＳト
ランジスタから正の昇圧電圧を出力するチャージポンプ
回路において、後段２個の電荷転送用ＭＯＳトランジス
タをＰチャネルで構成し残余のｎ個の電荷転送用ＭＯＳ
トランジスタをＮチャネル型で構成すると共に、電荷転
送用ＭＯＳトランジスタがオンする時にゲート・ソース
間電圧が一定値となるようなゲート電圧を印加する回路
手段を設けたものである。
転送ＭＯＳトランジスタに所定の入力電圧が印加される
と共に直列接続された（ｎ＋２）個の電荷転送用ＭＯＳ
トランジスタと、電荷転送用ＭＯＳトランジスタの各接
続点に一端が接続された結合コンデンサと、結合コンデ
ンサの他端に交互に逆相のクロックパルスを供給するク
ロックドライバーとを備え、後段の電荷転送用ＭＯＳト
ランジスタから正の昇圧電圧を出力するチャージポンプ
回路において、後段２個の電荷転送用ＭＯＳトランジス
タをＰチャネルで構成し残余のｎ個の電荷転送用ＭＯＳ
トランジスタをＮチャネル型で構成すると共に、電荷転
送用ＭＯＳトランジスタがオンする時にゲート・ソース
間電圧が一定値となるようなゲート電圧を印加する回路
手段を設けたものである。
【００２２】かかる手段によれば、電荷転送用ＭＯＳト
ランジスタの閾値電圧Ｖｔに起因する電圧ロスを無くし
て高効率かつ大出力電流のチャージポンプ回路を提供す
ることができる。しかも、全ての電荷転送用ＭＯＳトラ
ンジスタのゲートソース間電圧Ｖｇｓの絶対値を一定値
（例えば、２Ｖｄｄ）とすることによりゲート酸化膜耐
圧を安定して確保することができると共に電荷転送用Ｍ
ＯＳトランジスタの最適設計が可能になる。
ランジスタの閾値電圧Ｖｔに起因する電圧ロスを無くし
て高効率かつ大出力電流のチャージポンプ回路を提供す
ることができる。しかも、全ての電荷転送用ＭＯＳトラ
ンジスタのゲートソース間電圧Ｖｇｓの絶対値を一定値
（例えば、２Ｖｄｄ）とすることによりゲート酸化膜耐
圧を安定して確保することができると共に電荷転送用Ｍ
ＯＳトランジスタの最適設計が可能になる。
【００２３】第２のチャージポンプ回路は、第１のチャ
ージポンプ回路において、回路手段は、クロックパルス
に応じてＮチャネル型の電荷転送用ＭＯＳトランジスタ
のオンオフを制御する反転レベルシフト回路と、クロッ
クパルスに応じてＰチャネル型の電荷転送用ＭＯＳトラ
ンジスタのオンオフを制御する非反転レベルシフト回路
と、を備え、反転レベルシフト回路の高電位側の電源と
して昇圧された後段の接続点の電圧を用いると共に、非
反転レベルシフト回路の低電位側の電源として前段の接
続点の電圧を用いるものである。
ージポンプ回路において、回路手段は、クロックパルス
に応じてＮチャネル型の電荷転送用ＭＯＳトランジスタ
のオンオフを制御する反転レベルシフト回路と、クロッ
クパルスに応じてＰチャネル型の電荷転送用ＭＯＳトラ
ンジスタのオンオフを制御する非反転レベルシフト回路
と、を備え、反転レベルシフト回路の高電位側の電源と
して昇圧された後段の接続点の電圧を用いると共に、非
反転レベルシフト回路の低電位側の電源として前段の接
続点の電圧を用いるものである。
【００２４】かかる手段によれば、反転レベルシフト回
路と非反転レベルシフト回路とにより、電荷転送用ＭＯ
Ｓトランジスタのオンオフを制御して昇圧を可能にする
と共に、全ての電荷転送用ＭＯＳトランジスタのゲート
ソース間電圧Ｖｇｓを一定値にすることができる。
路と非反転レベルシフト回路とにより、電荷転送用ＭＯ
Ｓトランジスタのオンオフを制御して昇圧を可能にする
と共に、全ての電荷転送用ＭＯＳトランジスタのゲート
ソース間電圧Ｖｇｓを一定値にすることができる。
【００２５】第３のチャージポンプ回路は、第２のチャ
ージポンプ回路において、反転レベルシフト回路の高電
位側の電源として１段後の接続点の電圧を用いると共
に、非反転レベルシフト回路の低電位側の電源として１
段前の接続点の電圧を用いるものである。
ージポンプ回路において、反転レベルシフト回路の高電
位側の電源として１段後の接続点の電圧を用いると共
に、非反転レベルシフト回路の低電位側の電源として１
段前の接続点の電圧を用いるものである。
【００２６】かかる手段によれば、全ての電荷転送用Ｍ
ＯＳトランジスタのゲートソース間電圧Ｖｇｓを２Ｖｄ
ｄとすることができる。
ＯＳトランジスタのゲートソース間電圧Ｖｇｓを２Ｖｄ
ｄとすることができる。
【００２７】第４のチャージポンプ回路は、第３のチャ
ージポンプ回路において、中間段の電荷転送用ＭＯＳト
ランジスタの昇圧電圧を出力して他の回路の電源として
用いるものである。
ージポンプ回路において、中間段の電荷転送用ＭＯＳト
ランジスタの昇圧電圧を出力して他の回路の電源として
用いるものである。
【００２８】かかる手段によれば、高電圧を必要とする
他の回路の電源回路を省略することができ、集積回路の
設計上効率化が図れる。
他の回路の電源回路を省略することができ、集積回路の
設計上効率化が図れる。
【００２９】第５のチャージポンプ回路は第３のチャー
ジポンプ回路において、結合コンデンサに供給されるク
ロックパルスと反転レベルシフト回路と非反転レベルシ
フト回路に供給されるクロックパルスのデューティを異
ならしめることにより、電荷転送用ＭＯＳトランジスタ
の逆方向電流を防止したものである。
ジポンプ回路において、結合コンデンサに供給されるク
ロックパルスと反転レベルシフト回路と非反転レベルシ
フト回路に供給されるクロックパルスのデューティを異
ならしめることにより、電荷転送用ＭＯＳトランジスタ
の逆方向電流を防止したものである。
【００３０】かかる手段によれば、消費電力のロスを防
止できる。
止できる。
【００３１】
【発明の実施の形態】以下、本発明の実施形態につい
て、図１〜図９を参照しながら説明する。図１は、本発
明の第１の実施形態に係る３段チャージポンプ回路を示
す概略回路図である。
て、図１〜図９を参照しながら説明する。図１は、本発
明の第１の実施形態に係る３段チャージポンプ回路を示
す概略回路図である。
【００３２】図１において、４つの電荷転送用ＭＯＳト
ランジスタＭ１〜Ｍ４は直列接続されている。前段のＭ
１、Ｍ２はＮチャネル型、後段のＭ３、Ｍ４はＰチャネ
ル型である点が１つの特徴である。Ｍ１〜Ｍ４のゲート
・基板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同
一値となるように、ソースと基板が同電位となるように
接続されている。 また、Ｍ１のソースには入力電圧Ｖ
ｉｎとして電源電圧Ｖｄｄが供給されている。また、Ｍ
４のドレインからの昇圧電圧Ｖｏｕｔが出力され、電流
負荷Ｌに供給される。
ランジスタＭ１〜Ｍ４は直列接続されている。前段のＭ
１、Ｍ２はＮチャネル型、後段のＭ３、Ｍ４はＰチャネ
ル型である点が１つの特徴である。Ｍ１〜Ｍ４のゲート
・基板間電圧Ｖｇｂはゲート・ソース間電圧Ｖｇｓと同
一値となるように、ソースと基板が同電位となるように
接続されている。 また、Ｍ１のソースには入力電圧Ｖ
ｉｎとして電源電圧Ｖｄｄが供給されている。また、Ｍ
４のドレインからの昇圧電圧Ｖｏｕｔが出力され、電流
負荷Ｌに供給される。
【００３３】Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢは不図示のクロックドライ
バーから出力される。このクロックドライバーには電源
電圧Ｖｄｄが供給されているものとする。
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢは不図示のクロックドライ
バーから出力される。このクロックドライバーには電源
電圧Ｖｄｄが供給されているものとする。
【００３４】電荷転送用ＭＯＳトランジスタＭ１とＭ２
の各ゲートには反転レベルシフト回路Ｓ１とＳ２の出力
が供給されている。また、電荷転送用ＭＯＳトランジス
タＭ３とＭ４の各ゲートには非反転レベルシフト回路Ｓ
３とＳ４の出力が供給されている。
の各ゲートには反転レベルシフト回路Ｓ１とＳ２の出力
が供給されている。また、電荷転送用ＭＯＳトランジス
タＭ３とＭ４の各ゲートには非反転レベルシフト回路Ｓ
３とＳ４の出力が供給されている。
【００３５】反転レベルシフト回路Ｓ１、Ｓ２の回路構
成及び動作波形図を図２に示す。図２（ａ）に示すよう
に、この反転レベルシフト回路は入力インバータＩＮ
Ｖ、差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロ
ス接続されたＭＯＳトランジスタＭ１３とＭ１４とを備
える。ここまでの構成は従来のレベルシフト回路と同様
である。
成及び動作波形図を図２に示す。図２（ａ）に示すよう
に、この反転レベルシフト回路は入力インバータＩＮ
Ｖ、差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロ
ス接続されたＭＯＳトランジスタＭ１３とＭ１４とを備
える。ここまでの構成は従来のレベルシフト回路と同様
である。
【００３６】この反転レベルシフト回路は、これらに加
えてプルアップ接続されたＭＯＳトランジスタＭ１５、
Ｍ１６を備えている。そして、ＭＯＳトランジスタＭ１
５のゲートには電圧Ｖ１２が印加されると共にソースに
は電位Ａが印加されている。
えてプルアップ接続されたＭＯＳトランジスタＭ１５、
Ｍ１６を備えている。そして、ＭＯＳトランジスタＭ１
５のゲートには電圧Ｖ１２が印加されると共にソースに
は電位Ａが印加されている。
【００３７】また、ＭＯＳトランジスタＭ１６のゲート
にはＶ１２と逆相の電圧Ｖ１１が印加されると共にソー
スには電位Ｂが印加されている。ここで、電位Ａ＞電位
Ｂである。Ｍ１１、Ｍ１２はＮチャネル型、Ｍ１３〜Ｍ
１６はＰチャネル型である。
にはＶ１２と逆相の電圧Ｖ１１が印加されると共にソー
スには電位Ｂが印加されている。ここで、電位Ａ＞電位
Ｂである。Ｍ１１、Ｍ１２はＮチャネル型、Ｍ１３〜Ｍ
１６はＰチャネル型である。
【００３８】また、図２（ｂ）に示すように、上述の構
成のレベルシフト回路において、ＭＯＳトランジスタＭ
１５、Ｍ１６をインバータ構成とするように変更しても
よい。
成のレベルシフト回路において、ＭＯＳトランジスタＭ
１５、Ｍ１６をインバータ構成とするように変更しても
よい。
【００３９】上述した構成の反転レベルシフト回路の動
作波形を図２（ｃ）に示す。従来のレベルシフト回路が
ハイ(High)電圧と０Ｖを出力するのに対して、このレベ
ルシフト回路は電位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を
交互に出力する点が特徴である。この回路を用いること
により、後述するように、電荷転送用ＭＯＳトランジス
タＭ１、Ｍ２のゲート・ドレイン間電圧の絶対値を一定
電圧（２Ｖｄｄ）に揃えることが可能になる。
作波形を図２（ｃ）に示す。従来のレベルシフト回路が
ハイ(High)電圧と０Ｖを出力するのに対して、このレベ
ルシフト回路は電位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を
交互に出力する点が特徴である。この回路を用いること
により、後述するように、電荷転送用ＭＯＳトランジス
タＭ１、Ｍ２のゲート・ドレイン間電圧の絶対値を一定
電圧（２Ｖｄｄ）に揃えることが可能になる。
【００４０】次に、非反転レベルシフト回路Ｓ３、Ｓ４
の回路構成及び動作波形図を図３に示す。反転レベルシ
フト回路Ｓ１、Ｓ２と異なる点は、電位Ａにプルアップ
されたＭＯＳトランジスタＭ１５のゲートに電圧Ｖ１１
が印加され、電位ＢにプルアップされたＭＯＳトランジ
スタＭ１６のゲートに電圧Ｖ１２が印加されている点で
ある（ 図３（ａ））。なお、図３（ｂ）に示すよう
に、ＭＯＳトランジスタＭ１５、Ｍ１６をインバータ構
成にしてもよい。
の回路構成及び動作波形図を図３に示す。反転レベルシ
フト回路Ｓ１、Ｓ２と異なる点は、電位Ａにプルアップ
されたＭＯＳトランジスタＭ１５のゲートに電圧Ｖ１１
が印加され、電位ＢにプルアップされたＭＯＳトランジ
スタＭ１６のゲートに電圧Ｖ１２が印加されている点で
ある（ 図３（ａ））。なお、図３（ｂ）に示すよう
に、ＭＯＳトランジスタＭ１５、Ｍ１６をインバータ構
成にしてもよい。
【００４１】図３（ｃ）の動作波形図に示すように、こ
の非反転レベルシフト回路Ｓ３、Ｓ４は入力電圧ＩＮに
対して非反転のレベルシフト動作を行う。このレベルシ
フト回路を用いることにより、後述するように、電荷転
送用ＭＯＳトランジスタＭ３、Ｍ４のゲート・ドレイン
間電圧の絶対値を一定電圧（２Ｖｄｄ）に揃えることが
可能になる。
の非反転レベルシフト回路Ｓ３、Ｓ４は入力電圧ＩＮに
対して非反転のレベルシフト動作を行う。このレベルシ
フト回路を用いることにより、後述するように、電荷転
送用ＭＯＳトランジスタＭ３、Ｍ４のゲート・ドレイン
間電圧の絶対値を一定電圧（２Ｖｄｄ）に揃えることが
可能になる。
【００４２】反転レベルシフト回路Ｓ１、Ｓ２、非反転
レベルシフト回路Ｓ３、Ｓ４とチャージポンプ回路との
接続関係は以下の通りである。反転レベルシフト回路Ｓ
１にはクロックパルスＣＬＫ’、反転レベルシフト回路
Ｓ２にはクロックパルスＣＬＫＢ’が入力される。クロ
ックパルスＣＬＫ’とＣＬＫＢ’は夫々クロックパルス
ＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳ
トランジスタＭ１〜Ｍ４に電流が逆流するのを防止する
ために、ロウ（Low）の期間が短くなっている。 すな
わち、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４が完全
にオフしてからクロックパルスＣＬＫとＣＬＫＢの変化
により各ポンピングノードの昇圧を行うようにしてい
る。上記クロックパルスの位相関係は図４に示されてい
る。
レベルシフト回路Ｓ３、Ｓ４とチャージポンプ回路との
接続関係は以下の通りである。反転レベルシフト回路Ｓ
１にはクロックパルスＣＬＫ’、反転レベルシフト回路
Ｓ２にはクロックパルスＣＬＫＢ’が入力される。クロ
ックパルスＣＬＫ’とＣＬＫＢ’は夫々クロックパルス
ＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳ
トランジスタＭ１〜Ｍ４に電流が逆流するのを防止する
ために、ロウ（Low）の期間が短くなっている。 すな
わち、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４が完全
にオフしてからクロックパルスＣＬＫとＣＬＫＢの変化
により各ポンピングノードの昇圧を行うようにしてい
る。上記クロックパルスの位相関係は図４に示されてい
る。
【００４３】また、図１に示されているように、反転レ
ベルシフト回路Ｓ１の高電位側の電源（電位Ａ）として
は、昇圧された１段後のポンピングノードの電圧Ｖ２を
帰還して用いる。同様に反転レベルシフト回路Ｓ２の高
電位側の電源（電位Ａ）として昇圧された１段後のポン
ピングノードの電圧Ｖ３を帰還して用いる。また、反転
レベルシフト回路Ｓ１、Ｓ２の低電位側の電源（電位
Ｂ）としては、各段の電圧であるＶｄｄ、Ｖ１が夫々印
加されている。
ベルシフト回路Ｓ１の高電位側の電源（電位Ａ）として
は、昇圧された１段後のポンピングノードの電圧Ｖ２を
帰還して用いる。同様に反転レベルシフト回路Ｓ２の高
電位側の電源（電位Ａ）として昇圧された１段後のポン
ピングノードの電圧Ｖ３を帰還して用いる。また、反転
レベルシフト回路Ｓ１、Ｓ２の低電位側の電源（電位
Ｂ）としては、各段の電圧であるＶｄｄ、Ｖ１が夫々印
加されている。
【００４４】一方、非反転レベルシフト回路Ｓ３の低電
位側の電源（電位Ｂ）としては、１段前のポンピングノ
ードの電圧Ｖ１が用いられ、同様に非反転レベルシフト
回路Ｓ４の低電位側の電源（電位Ｂ）としては、１段前
のポンピングノードの電圧Ｖ２が用いられる。また、反
転レベルシフト回路Ｓ１、Ｓ２の高電位側の電源（電位
Ａ）としては、各段の電圧であるＶ３、Ｖｏｕｔが夫々
印加されている。
位側の電源（電位Ｂ）としては、１段前のポンピングノ
ードの電圧Ｖ１が用いられ、同様に非反転レベルシフト
回路Ｓ４の低電位側の電源（電位Ｂ）としては、１段前
のポンピングノードの電圧Ｖ２が用いられる。また、反
転レベルシフト回路Ｓ１、Ｓ２の高電位側の電源（電位
Ａ）としては、各段の電圧であるＶ３、Ｖｏｕｔが夫々
印加されている。
【００４５】上述した本実施形態によるチャージポンプ
回路の特徴を要約すれば以下の通りである。第１に、前
段２つの電荷転送用ＭＯＳトランジスタＭ１、Ｍ２はＮ
チャネル型で構成され、後段２つの電荷転送用ＭＯＳト
ランジスタＭ３、Ｍ４はＰチャネル型で構成されている
点である。第２に中間電位の出力を可能にした反転レベ
ルシフト回路Ｓ１とＳ２、非反転レベルシフト回路Ｓ３
とＳ４を設けた点である。
回路の特徴を要約すれば以下の通りである。第１に、前
段２つの電荷転送用ＭＯＳトランジスタＭ１、Ｍ２はＮ
チャネル型で構成され、後段２つの電荷転送用ＭＯＳト
ランジスタＭ３、Ｍ４はＰチャネル型で構成されている
点である。第２に中間電位の出力を可能にした反転レベ
ルシフト回路Ｓ１とＳ２、非反転レベルシフト回路Ｓ３
とＳ４を設けた点である。
【００４６】これらの構成により、電荷転送用トランジ
スタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トラン
ジスタがオン状態の時）は以下のとおり２Ｖｄｄに揃え
ることが導かれる。まず、次式の関係が成り立つ。 Ｖｇｓ（Ｍ１）＝Ｖ２(High)−Ｖｄｄ Ｖｇｓ（Ｍ２）＝Ｖ３(High)−Ｖ１(High) Ｖｇｓ（Ｍ３）＝Ｖ１(Low)−Ｖ３(Low) Ｖｇｓ（Ｍ４）＝Ｖ２(Low)−Ｖｏｕｔ 次に、定常状態のチャージポンプの昇圧動作から、さら
に以下の関係が成り立つ。 Ｖ１(High)＝２Ｖｄｄ、Ｖ１(Low)＝Ｖｄｄ Ｖ２(High)＝３Ｖｄｄ、Ｖ２(Low)＝２Ｖｄｄ Ｖ３(High)＝４Ｖｄｄ、Ｖ３(Low)＝３Ｖｄｄ、Ｖｏｕ
ｔ＝４Ｖｄｄ これらの関係式から、全ての電荷転送用ＭＯＳトランジ
スタのオン時のＶｇｓの絶対値は表１に示すように同一
値２Ｖｄｄとなることが導かれる。したがって、高いＶ
ｇｓにより電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の
オン抵抗が下がり、高効率で大出力電流のチャージポン
プ回路が実現できる。また、電荷転送用ＭＯＳトランジ
スタＭ１〜Ｍ４のゲート酸化膜厚(thickness of gate o
xide)は一律に２Ｖｄｄに耐える厚みに設計すれば良い
ので、電荷転送用ＭＯＳトランジスタのＶｇｓが不均一
である場合に比べて、オン抵抗（ON-state resistanc
e）を低く設計でき効率が良い。
スタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トラン
ジスタがオン状態の時）は以下のとおり２Ｖｄｄに揃え
ることが導かれる。まず、次式の関係が成り立つ。 Ｖｇｓ（Ｍ１）＝Ｖ２(High)−Ｖｄｄ Ｖｇｓ（Ｍ２）＝Ｖ３(High)−Ｖ１(High) Ｖｇｓ（Ｍ３）＝Ｖ１(Low)−Ｖ３(Low) Ｖｇｓ（Ｍ４）＝Ｖ２(Low)−Ｖｏｕｔ 次に、定常状態のチャージポンプの昇圧動作から、さら
に以下の関係が成り立つ。 Ｖ１(High)＝２Ｖｄｄ、Ｖ１(Low)＝Ｖｄｄ Ｖ２(High)＝３Ｖｄｄ、Ｖ２(Low)＝２Ｖｄｄ Ｖ３(High)＝４Ｖｄｄ、Ｖ３(Low)＝３Ｖｄｄ、Ｖｏｕ
ｔ＝４Ｖｄｄ これらの関係式から、全ての電荷転送用ＭＯＳトランジ
スタのオン時のＶｇｓの絶対値は表１に示すように同一
値２Ｖｄｄとなることが導かれる。したがって、高いＶ
ｇｓにより電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の
オン抵抗が下がり、高効率で大出力電流のチャージポン
プ回路が実現できる。また、電荷転送用ＭＯＳトランジ
スタＭ１〜Ｍ４のゲート酸化膜厚(thickness of gate o
xide)は一律に２Ｖｄｄに耐える厚みに設計すれば良い
ので、電荷転送用ＭＯＳトランジスタのＶｇｓが不均一
である場合に比べて、オン抵抗（ON-state resistanc
e）を低く設計でき効率が良い。
【００４７】
【表１】
【００４８】図４はチャージポンプ回路の動作を説明す
るためのタイミング図である。電荷転送用ＭＯＳトラン
ジスタＭ１〜Ｍ４はクロックパルスに応じて交互にオン
・オフを繰り返す。ここで、反転レベルシフト回路Ｓ１
とＳ２、非反転レベルシフト回路Ｓ３とＳ４に印加され
るクロックパルスＣＬＫ’、ＣＬＫＢ’はデューティが
異なる。すなわち、図に示すようにロウ(Low)の期間が
短く設定されている。このため、電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４のオンの期間は短くなる。この理由
は以下の通りである。
るためのタイミング図である。電荷転送用ＭＯＳトラン
ジスタＭ１〜Ｍ４はクロックパルスに応じて交互にオン
・オフを繰り返す。ここで、反転レベルシフト回路Ｓ１
とＳ２、非反転レベルシフト回路Ｓ３とＳ４に印加され
るクロックパルスＣＬＫ’、ＣＬＫＢ’はデューティが
異なる。すなわち、図に示すようにロウ(Low)の期間が
短く設定されている。このため、電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４のオンの期間は短くなる。この理由
は以下の通りである。
【００４９】電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４
はダイオード接続されていないので逆方向電流が流れる
危険があり、これは電力効率を悪化させる。そこで、こ
の逆方向電流を防ぐため、電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオンの期間は短くして、オフの期間に、
結合コンデンサＣ１〜Ｃ３に印加されるクロックパルス
ＣＬＫ、ＣＬＫＢを変化させてポンピングを行ってい
る。
はダイオード接続されていないので逆方向電流が流れる
危険があり、これは電力効率を悪化させる。そこで、こ
の逆方向電流を防ぐため、電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオンの期間は短くして、オフの期間に、
結合コンデンサＣ１〜Ｃ３に印加されるクロックパルス
ＣＬＫ、ＣＬＫＢを変化させてポンピングを行ってい
る。
【００５０】また、図５は各ポンピングノードの電圧波
形Ｖ１、Ｖ２、Ｖ３を示す図である。図中、ＶΦはクロ
ックパルスＣＬＫ’、ＣＬＫＢ’の振幅、ΔＶｄｓはＭ
ＯＳトランジスタのソースドレイン間電圧である。
形Ｖ１、Ｖ２、Ｖ３を示す図である。図中、ＶΦはクロ
ックパルスＣＬＫ’、ＣＬＫＢ’の振幅、ΔＶｄｓはＭ
ＯＳトランジスタのソースドレイン間電圧である。
【００５１】なお、図１において、２段目の電荷転送Ｍ
ＯＳトランジスタＭ２から２Ｖｄｄを取り出す出力回路
が設けられている。この回路は反転レベルシフト回路Ｓ
２によって制御されたＭＯＳトランジスタＭｍとコンデ
ンサＣｍから構成されている。この回路によれば、２Ｖ
ｄｄの安定した直流電圧が得られるので、他の回路、例
えばクロックドライバーの電源として好適である。
ＯＳトランジスタＭ２から２Ｖｄｄを取り出す出力回路
が設けられている。この回路は反転レベルシフト回路Ｓ
２によって制御されたＭＯＳトランジスタＭｍとコンデ
ンサＣｍから構成されている。この回路によれば、２Ｖ
ｄｄの安定した直流電圧が得られるので、他の回路、例
えばクロックドライバーの電源として好適である。
【００５２】以上、本発明の実施形態による３段チャー
ジポンプ回路について説明したが、その段数は３段に限
定されることはない。すなわち、電荷転送用ＭＯＳトラ
ンジスタとして後段２段をＰチャネル型、残りの前段を
Ｎチャネル型で構成することにより任意の段数のチャー
ジポンプ回路を実現することができる。
ジポンプ回路について説明したが、その段数は３段に限
定されることはない。すなわち、電荷転送用ＭＯＳトラ
ンジスタとして後段２段をＰチャネル型、残りの前段を
Ｎチャネル型で構成することにより任意の段数のチャー
ジポンプ回路を実現することができる。
【００５３】なお、上述の３段チャージポンプ回路にお
いては電荷転送用ＭＯＳトランジスタのＶｇｓの絶対値
を２Ｖｄｄに揃えることができることを示したが、多段
チャージポンプ回路においては電荷転送用ＭＯＳトラン
ジスタのＶｇｓの絶対値として、３Ｖｄｄ以上に設定す
ることも可能である。
いては電荷転送用ＭＯＳトランジスタのＶｇｓの絶対値
を２Ｖｄｄに揃えることができることを示したが、多段
チャージポンプ回路においては電荷転送用ＭＯＳトラン
ジスタのＶｇｓの絶対値として、３Ｖｄｄ以上に設定す
ることも可能である。
【００５４】そのためには、反転レベルシフト回路Ｓ
１、Ｓ２の高電位側の電源としてより後段の接続ノード
の電圧を利用し、非反転レベルシフト回路Ｓ３、Ｓ４の
高電位側の電源としてより後段の接続ノードの電圧を利
用すれば良い。ただし、ゲート酸化膜耐圧(breakdown v
oltage of gate oxide)を考慮すれば絶対値２Ｖｄｄが
最も適している。
１、Ｓ２の高電位側の電源としてより後段の接続ノード
の電圧を利用し、非反転レベルシフト回路Ｓ３、Ｓ４の
高電位側の電源としてより後段の接続ノードの電圧を利
用すれば良い。ただし、ゲート酸化膜耐圧(breakdown v
oltage of gate oxide)を考慮すれば絶対値２Ｖｄｄが
最も適している。
【００５５】次に本発明の第２の実施形態に係るチャー
ジポンプ回路を説明する。上述したチャージポンプ回路
はプラス昇圧を行うものであるが、図６はマイナス昇圧
（０Ｖ以下の昇圧）を行う２段チャージポンプ回路を示
す概略回路図である。この２段チャージポンプ回路は、
−２Ｖｄｄの昇圧電圧を出力するものであり、例えば−
６．５Ｖの昇圧を行うのに適している。
ジポンプ回路を説明する。上述したチャージポンプ回路
はプラス昇圧を行うものであるが、図６はマイナス昇圧
（０Ｖ以下の昇圧）を行う２段チャージポンプ回路を示
す概略回路図である。この２段チャージポンプ回路は、
−２Ｖｄｄの昇圧電圧を出力するものであり、例えば−
６．５Ｖの昇圧を行うのに適している。
【００５６】図６において、クロックパルスＣＬＫ’、
ＣＬＫＢ’とレベルシフト回路の組み合わせを変更して
いる。すなわち、電荷転送用ＭＯＳトランジスタＭ
１’、Ｍ２’、Ｍ３’が直列接続され、その接続ノード
に結合コンデンサＣ１’、Ｃ２’が接続されている。Ｍ
１’はＰチャネル型でソースに接地電位（０Ｖ）が印加
されている。Ｍ２’、Ｍ３’はＮチャネル型である。
ＣＬＫＢ’とレベルシフト回路の組み合わせを変更して
いる。すなわち、電荷転送用ＭＯＳトランジスタＭ
１’、Ｍ２’、Ｍ３’が直列接続され、その接続ノード
に結合コンデンサＣ１’、Ｃ２’が接続されている。Ｍ
１’はＰチャネル型でソースに接地電位（０Ｖ）が印加
されている。Ｍ２’、Ｍ３’はＮチャネル型である。
【００５７】また、Ｍ１’のゲートには反転レベルシフ
ト回路Ｓ１’の出力が印加され、Ｍ２’、Ｍ３’のゲー
トには非反転レベルシフト回路Ｓ２’、Ｓ３’の出力が
印加されている。そして、電荷転送用ＭＯＳトランジス
タＭ３’のドレインからマイナス昇圧電圧−Ｖｏｕｔが
出力され、電流負荷Ｌに供給される。
ト回路Ｓ１’の出力が印加され、Ｍ２’、Ｍ３’のゲー
トには非反転レベルシフト回路Ｓ２’、Ｓ３’の出力が
印加されている。そして、電荷転送用ＭＯＳトランジス
タＭ３’のドレインからマイナス昇圧電圧−Ｖｏｕｔが
出力され、電流負荷Ｌに供給される。
【００５８】ここで、電荷転送用ＭＯＳトランジスタＭ
２’のゲート・ソース間電圧Ｖｇｓ（オン時）を２Ｖｄ
ｄとするために、非反転レベルシフト回路Ｓ２’の高電
位側の電源をＶｄｄとした。これにより、全ての電荷転
送用ＭＯＳトランジスタＭ１’、Ｍ２’、Ｍ３’のゲー
ト・ソース間電圧Ｖｇｓ（オン時）の絶対値を２Ｖｄｄ
とすることができる。
２’のゲート・ソース間電圧Ｖｇｓ（オン時）を２Ｖｄ
ｄとするために、非反転レベルシフト回路Ｓ２’の高電
位側の電源をＶｄｄとした。これにより、全ての電荷転
送用ＭＯＳトランジスタＭ１’、Ｍ２’、Ｍ３’のゲー
ト・ソース間電圧Ｖｇｓ（オン時）の絶対値を２Ｖｄｄ
とすることができる。
【００５９】なお、図６において、２段目の電荷転送Ｍ
ＯＳトランジスタＭ２’から−Ｖｄｄを取り出す出力回
路が設けられている。この回路は非反転レベルシフト回
路Ｓ２’によって制御されたＭＯＳトランジスタＭｍ’
とコンデンサＣｍ’から構成されている。この回路によ
れば、−Ｖｄｄの安定した直流電圧が得られるので他の
回路に用いることができる。
ＯＳトランジスタＭ２’から−Ｖｄｄを取り出す出力回
路が設けられている。この回路は非反転レベルシフト回
路Ｓ２’によって制御されたＭＯＳトランジスタＭｍ’
とコンデンサＣｍ’から構成されている。この回路によ
れば、−Ｖｄｄの安定した直流電圧が得られるので他の
回路に用いることができる。
【００６０】図７は上記構成のチャージポンプ回路の動
作を説明するためのタイミング図である。電荷転送用Ｍ
ＯＳトランジスタＭ１’、Ｍ２’、Ｍ３’のゲートに印
加される電圧Ｖｇｓ（Ｍ１）〜Ｖｇｓ（Ｍ３）により、
Ｍ１’、Ｍ２’、Ｍ３’は交互にオンオフを繰り返す。
ここで、クロックパルスＣＬＫ’、ＣＬＫＢ’はロウ
（Low）の期間を短くすることにより、電流の逆流を防
止している。なお、図８に各ポンピングノードの電圧波
形Ｖ１、Ｖ２を示した。
作を説明するためのタイミング図である。電荷転送用Ｍ
ＯＳトランジスタＭ１’、Ｍ２’、Ｍ３’のゲートに印
加される電圧Ｖｇｓ（Ｍ１）〜Ｖｇｓ（Ｍ３）により、
Ｍ１’、Ｍ２’、Ｍ３’は交互にオンオフを繰り返す。
ここで、クロックパルスＣＬＫ’、ＣＬＫＢ’はロウ
（Low）の期間を短くすることにより、電流の逆流を防
止している。なお、図８に各ポンピングノードの電圧波
形Ｖ１、Ｖ２を示した。
【００６１】次に本発明の第３の実施形態に係るチャー
ジポンプ回路を説明する。図９はマイナス昇圧を行う３
段チャージポンプ回路を示す概略回路図である。この回
路の構成は基本的には図１に示したチャージポンプ回路
の構成要素の極性を逆転させたものである。すなわち、
前段２段の電荷転送用ＭＯＳトランジスタＭ１’、Ｍ
２’はＰチャネル型、後段２段の電荷転送用ＭＯＳトラ
ンジスタＭ３’、Ｍ４’はＮチャネル型で構成してい
る。
ジポンプ回路を説明する。図９はマイナス昇圧を行う３
段チャージポンプ回路を示す概略回路図である。この回
路の構成は基本的には図１に示したチャージポンプ回路
の構成要素の極性を逆転させたものである。すなわち、
前段２段の電荷転送用ＭＯＳトランジスタＭ１’、Ｍ
２’はＰチャネル型、後段２段の電荷転送用ＭＯＳトラ
ンジスタＭ３’、Ｍ４’はＮチャネル型で構成してい
る。
【００６２】反転レベルシフト回路Ｓ１’の低電位側の
電源（電位Ｂ）としては、昇圧された１段後のポンピン
グノードの電圧Ｖ２’を戻して用いる。同様に反転レベ
ルシフト回路Ｓ２’の低電位側の電源（電位Ｂ）は昇圧
された１段後のポンピングノードの電圧Ｖ３’を戻して
用いる。また、反転レベルシフト回路Ｓ１’、Ｓ２’の
高電位側の電源（電位Ａ）としては、各段の電圧である
Ｖｓｓ、Ｖ１’が夫々印加されている。
電源（電位Ｂ）としては、昇圧された１段後のポンピン
グノードの電圧Ｖ２’を戻して用いる。同様に反転レベ
ルシフト回路Ｓ２’の低電位側の電源（電位Ｂ）は昇圧
された１段後のポンピングノードの電圧Ｖ３’を戻して
用いる。また、反転レベルシフト回路Ｓ１’、Ｓ２’の
高電位側の電源（電位Ａ）としては、各段の電圧である
Ｖｓｓ、Ｖ１’が夫々印加されている。
【００６３】一方、非反転レベルシフト回路Ｓ３’の高
電位側の電源（電位Ａ）としては、１段前のポンピング
ノードの電圧Ｖ１’が用いられ、同様に非反転レベルシ
フト回路Ｓ４’の高電位側の電源（電位Ａ）としては、
１段前のポンピングノードの電圧Ｖ２’が用いられてい
る。また、反転レベルシフト回路Ｓ３’、Ｓ４’の低電
位側の電源（電位Ｂ）としては、各段の電圧であるＶ
３’、−Ｖｏｕｔが夫々印加されている。
電位側の電源（電位Ａ）としては、１段前のポンピング
ノードの電圧Ｖ１’が用いられ、同様に非反転レベルシ
フト回路Ｓ４’の高電位側の電源（電位Ａ）としては、
１段前のポンピングノードの電圧Ｖ２’が用いられてい
る。また、反転レベルシフト回路Ｓ３’、Ｓ４’の低電
位側の電源（電位Ｂ）としては、各段の電圧であるＶ
３’、−Ｖｏｕｔが夫々印加されている。
【００６４】なお、反転レベルシフト回路Ｓ１’とＳ
２’の構成は図２に示すものと同一であり、非反転レベ
ルシフト回路Ｓ３’とＳ４’の構成は図３に示すものと
同一である。また、このチャージポンプ回路の動作は既
に説明したプラス昇圧のチャージポンプ回路の動作と同
様に理解できるので詳細な説明は省略する。
２’の構成は図２に示すものと同一であり、非反転レベ
ルシフト回路Ｓ３’とＳ４’の構成は図３に示すものと
同一である。また、このチャージポンプ回路の動作は既
に説明したプラス昇圧のチャージポンプ回路の動作と同
様に理解できるので詳細な説明は省略する。
【００６５】上述の構成によれば、全ての電荷転送用Ｍ
ＯＳトランジスタＭ１’〜Ｍ４’のＶｇｓの絶対値は同
一値２Ｖｄｄとなる。したがって、高いＶｇｓにより電
荷転送用ＭＯＳトランジスタＭ１’〜Ｍ４’のオン抵抗
が下がり、高効率で大出力電流のマイナス昇圧のチャー
ジポンプ回路が実現できる。また、電荷転送用ＭＯＳト
ランジスタＭ１’〜Ｍ４’のゲート酸化膜厚は一律に２
Ｖｄｄに耐える厚みに設計すれば良いので、電荷転送用
ＭＯＳトランジスタのＶｇｓが不均一である場合に比べ
て、オン抵抗を低く設計でき効率が良い。
ＯＳトランジスタＭ１’〜Ｍ４’のＶｇｓの絶対値は同
一値２Ｖｄｄとなる。したがって、高いＶｇｓにより電
荷転送用ＭＯＳトランジスタＭ１’〜Ｍ４’のオン抵抗
が下がり、高効率で大出力電流のマイナス昇圧のチャー
ジポンプ回路が実現できる。また、電荷転送用ＭＯＳト
ランジスタＭ１’〜Ｍ４’のゲート酸化膜厚は一律に２
Ｖｄｄに耐える厚みに設計すれば良いので、電荷転送用
ＭＯＳトランジスタのＶｇｓが不均一である場合に比べ
て、オン抵抗を低く設計でき効率が良い。
【００６６】以上、マイナス昇圧を行う３段チャージポ
ンプ回路について説明したが、その段数は３段に限定さ
れることはない。すなわち、電荷転送用ＭＯＳトランジ
スタとして前段２段をＰチャネル型、残りの後段をＮチ
ャネル型で構成することにより任意の段数のマイナス昇
圧を行うチャージポンプ回路を実現することができる。
ンプ回路について説明したが、その段数は３段に限定さ
れることはない。すなわち、電荷転送用ＭＯＳトランジ
スタとして前段２段をＰチャネル型、残りの後段をＮチ
ャネル型で構成することにより任意の段数のマイナス昇
圧を行うチャージポンプ回路を実現することができる。
【００６７】次に本発明の４の実施形態に係るチャージ
ポンプ回路を説明する。図１０はマイナス昇圧を行う２
段チャージポンプ回路を示す概略回路図である。図６に
示した第２の実施形態に係る第２段チャージポンプ回路
と異なる点は次の２点である。 １）電荷転送用ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３が
すべてＮチャネル型である。 ２）電荷転送用ＭＯＳトランジスタのオン電圧（オン時
のゲート電圧）としてＶｄｄまたはＧＮＤを用いる。す
なわち、非反転レベルシフト回路Ｓ１，Ｓ２，Ｓ３の高
電位側の電源として、それぞれＶｄｄ、Ｖｄｄ、ＧＮＤ
が用いられている。
ポンプ回路を説明する。図１０はマイナス昇圧を行う２
段チャージポンプ回路を示す概略回路図である。図６に
示した第２の実施形態に係る第２段チャージポンプ回路
と異なる点は次の２点である。 １）電荷転送用ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３が
すべてＮチャネル型である。 ２）電荷転送用ＭＯＳトランジスタのオン電圧（オン時
のゲート電圧）としてＶｄｄまたはＧＮＤを用いる。す
なわち、非反転レベルシフト回路Ｓ１，Ｓ２，Ｓ３の高
電位側の電源として、それぞれＶｄｄ、Ｖｄｄ、ＧＮＤ
が用いられている。
【００６８】そのため、このチャージポンプ回路におい
て、電荷転送ＭＯＳトランジスタのオン時のＶｇｓとし
ては、Ｍ１についてはＶｄｄ、Ｍ２及びＭ３については
２Ｖｄｄとなる。このように、本実施形態のチャージポ
ンプ回路では、第２の実施形態に係る第２段チャージポ
ンプ回路と異なり、全ての電荷転送ＭＯＳトランジスタ
のオン時のＶｇｓを同一値にすることはできない。
て、電荷転送ＭＯＳトランジスタのオン時のＶｇｓとし
ては、Ｍ１についてはＶｄｄ、Ｍ２及びＭ３については
２Ｖｄｄとなる。このように、本実施形態のチャージポ
ンプ回路では、第２の実施形態に係る第２段チャージポ
ンプ回路と異なり、全ての電荷転送ＭＯＳトランジスタ
のオン時のＶｇｓを同一値にすることはできない。
【００６９】しかしながら、電荷転送ＭＯＳトランジス
タを全て同一チャネル型で形成しているので、第２の実
施形態に比して製造プロセス(manufacturing process)
を簡略化できる利点が大きい。具体的には、第２の実施
形態ではトリプルウエル構造(triple well structure）
が必須であるのに対して、本実施形態によれば、ツイン
ウエル構造(twin well structure)で足りるので、その
分製造工数を少なくすることができる。
タを全て同一チャネル型で形成しているので、第２の実
施形態に比して製造プロセス(manufacturing process)
を簡略化できる利点が大きい。具体的には、第２の実施
形態ではトリプルウエル構造(triple well structure）
が必須であるのに対して、本実施形態によれば、ツイン
ウエル構造(twin well structure)で足りるので、その
分製造工数を少なくすることができる。
【００７０】
【発明の効果】本発明によれば、電荷転送用ＭＯＳトラ
ンジスタのゲート・ソース間電圧Ｖｇｓとして閾値電圧
以上の高い電圧を印加できるので、電圧ロスの無い高効
率のチャージポンプ回路を提供することができる。
ンジスタのゲート・ソース間電圧Ｖｇｓとして閾値電圧
以上の高い電圧を印加できるので、電圧ロスの無い高効
率のチャージポンプ回路を提供することができる。
【００７１】また、絶対値２Ｖｄｄ以上の高いゲート・
ソース間電圧Ｖｇｓにより電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオン抵抗が下がり、高効率で大出力電流
のチャージポンプ回路が実現できる。
ソース間電圧Ｖｇｓにより電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオン抵抗が下がり、高効率で大出力電流
のチャージポンプ回路が実現できる。
【００７２】さらに、電荷転送用ＭＯＳトランジスタの
ゲート・ソース間電圧、ゲート・基板間電圧を一定電圧
（例えば、絶対値で２Ｖｄｄ）に揃えることができるの
で、ゲート酸化膜厚は一律に絶対値で２Ｖｄｄに耐える
厚みに設計すれば良い。これにより、電荷転送用ＭＯＳ
トランジスタのゲート・ソース間電圧Ｖｇｓが不均一で
ある場合に比べて、オン抵抗を低く設計することができ
る。
ゲート・ソース間電圧、ゲート・基板間電圧を一定電圧
（例えば、絶対値で２Ｖｄｄ）に揃えることができるの
で、ゲート酸化膜厚は一律に絶対値で２Ｖｄｄに耐える
厚みに設計すれば良い。これにより、電荷転送用ＭＯＳ
トランジスタのゲート・ソース間電圧Ｖｇｓが不均一で
ある場合に比べて、オン抵抗を低く設計することができ
る。
【００７３】さらにまた、本発明によれば、プラス昇圧
とマイナス昇圧のチャージポンプ回路を提供することが
でき、しかもそのチャージポンプ段数を任意に設定可能
なので、所望の昇圧電圧を得ることが可能となる。
とマイナス昇圧のチャージポンプ回路を提供することが
でき、しかもそのチャージポンプ段数を任意に設定可能
なので、所望の昇圧電圧を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るチャージポンプ
回路を示す概略回路図である。
回路を示す概略回路図である。
【図２】反転レベルシフト回路の構成及び動作波形を示
す図である。
す図である。
【図３】非反転レベルシフト回路の構成及び動作波形を
示す図である。
示す図である。
【図４】本発明の第１の実施形態に係るチャージポンプ
回路の動作を説明するためのタイミング図である。
回路の動作を説明するためのタイミング図である。
【図５】本発明の第１の実施形態に係るチャージポンプ
回路の各ポンピングノードの電圧波形を示す図である。
回路の各ポンピングノードの電圧波形を示す図である。
【図６】本発明の第２の実施形態に係るチャージポンプ
回路を示す概略回路図である。
回路を示す概略回路図である。
【図７】本発明の第２の実施形態に係るチャージポンプ
回路の動作を説明するためのタイミング図である。
回路の動作を説明するためのタイミング図である。
【図８】本発明の第２の実施形態に係るチャージポンプ
回路の各ポンピングノードの電圧波形を示す図である。
回路の各ポンピングノードの電圧波形を示す図である。
【図９】本発明の第３の実施形態に係るチャージポンプ
回路を示す概略回路図である。
回路を示す概略回路図である。
【図１０】本発明の第４の実施形態に係るチャージポン
プ回路を示す概略回路図である。
プ回路を示す概略回路図である。
【図１１】従来例に係るチャージポンプ回路を示す回路
図である。
図である。
【図１２】従来例に係るチャージポンプ回路を示す回路
図である。
図である。
【図１３】従来例に係るチャージポンプ回路を示す回路
図である。
図である。
Ｍ１〜Ｍ４ 電荷転送用ＭＯＳトランジスタ Ｃ１〜Ｃ３ 結合コンデンサ Ｃｏｕｔ 出力コンデンサ Ｌ 電流負荷 Ｓ１、Ｓ２ 反転レベルシフト回路 Ｓ３、Ｓ４ 非反転レベルシフト回路 ＣＬＫ、ＣＬＫＢ クロックパルス
Claims (9)
- 【請求項１】 初段の電荷転送ＭＯＳトランジスタに所
定の入力電圧が印加されると共に直列接続された（ｎ＋
２）個の電荷転送用ＭＯＳトランジスタと、前記電荷転
送用ＭＯＳトランジスタの各接続点に一端が接続された
結合コンデンサと、前記結合コンデンサの他端に交互に
逆相のクロックパルスを供給するクロックドライバーと
を備え、後段の電荷転送用ＭＯＳトランジスタから正の
昇圧電圧を出力するチャージポンプ回路において、 後段２個の電荷転送用ＭＯＳトランジスタをＰチャネル
で構成し残余のｎ個の電荷転送用ＭＯＳトランジスタを
Ｎチャネル型で構成すると共に、前記電荷転送用ＭＯＳ
トランジスタがオンする時にゲート・ソース間電圧が一
定値となるようなゲート電圧を印加する回路手段を設け
たことを特徴とするチャージポンプ回路。 - 【請求項２】 請求項１に記載のチャージポンプ回路に
おいて、 前記回路手段は、前記クロックパルスに応じて前記Ｎチ
ャネル型の電荷転送用ＭＯＳトランジスタのオンオフを
制御する反転レベルシフト回路と、前記クロックパルス
に応じて前記Ｐチャネル型の電荷転送用ＭＯＳトランジ
スタのオンオフを制御する非反転レベルシフト回路と、
を備え、 前記反転レベルシフト回路の高電位側の電源として昇圧
された後段の接続点の電圧を用いると共に、前記非反転
レベルシフト回路の低電位側の電源として前段の接続点
の電圧を用いることを特徴とするチャージポンプ回路。 - 【請求項３】 請求項２に記載のチャージポンプ回路に
おいて、 前記反転レベルシフト回路の高電位側の電源として１段
後の接続点の電圧を用いると共に、前記非反転レベルシ
フト回路の低電位側の電源として１段前の接続点の電圧
を用いることを特徴とするチャージポンプ回路。 - 【請求項４】 請求項３に記載のチャージポンプ回路に
おいて、中間段の電荷転送用ＭＯＳトランジスタの昇圧
電圧を出力して他の回路の電源として用いることを特徴
とするチャージポンプ回路。 - 【請求項５】 請求項３に記載のチャージポンプ回路に
おいて、前記結合コンデンサに供給されるクロックパル
スと前記反転レベルシフト回路と非反転レベルシフト回
路に供給されるクロックパルスのデューティを異ならし
めることにより、前記電荷転送用ＭＯＳトランジスタの
電流の逆流を防止したことを特徴とするチャージポンプ
回路。 - 【請求項６】 初段の電荷転送ＭＯＳトランジスタに所
定の入力電圧が印加されると共に直列接続された（ｎ＋
２）個の電荷転送用ＭＯＳトランジスタと、前記電荷転
送用ＭＯＳトランジスタの各接続点に一端が接続された
結合コンデンサと、前記結合コンデンサの他端に交互に
逆相のクロックパルスを供給するクロックドライバーと
を備え、後段の電荷転送用ＭＯＳトランジスタから負の
昇圧電圧を出力するチャージポンプ回路において、 後段２個の電荷転送用ＭＯＳトランジスタをＮチャネル
で構成し残余のｎ個の電荷転送用ＭＯＳトランジスタを
Ｐチャネル型で構成すると共に、前記電荷転送用ＭＯＳ
トランジスタがオンする時にゲート・ソース間電圧が一
定値となるようなゲート電圧を印加する回路手段を設け
たことを特徴とするチャージポンプ回路。 - 【請求項７】 請求項６に記載のチャージポンプ回路に
おいて、 前記回路手段は、前記クロックパルスに応じて前記Ｐチ
ャネル型の電荷転送用ＭＯＳトランジスタのオンオフを
制御する反転レベルシフト回路と、前記クロックパルス
に応じて前記Ｎチャネル型の電荷転送用ＭＯＳトランジ
スタのオンオフを制御する非反転レベルシフト回路と、
を備え、前記反転レベルシフト回路の低電位側の電源と
しての昇圧された後段の接続点の電圧を用いると共に、
前記非反転レベルシフト回路の高電位側の電源として前
段の接続点の電圧を用いることを特徴とするチャージポ
ンプ回路。 - 【請求項８】 請求項７に記載のチャージポンプ回路に
おいて、 前記反転レベルシフト回路の低電位側の電源として１段
後の接続点の電圧を用いると共に、前記非反転レベルシ
フト回路の高電位側の電源としての１段前の接続点の電
圧を用いることを特徴とするチャージポンプ回路。 - 【請求項９】 初段の電荷転送ＭＯＳトランジスタに入
力電圧が印加されると共に直列接続された複数の同一チ
ャネル型の電荷転送用ＭＯＳトランジスタと、前記電荷
転送用ＭＯＳトランジスタの各接続点に一端が接続され
た結合コンデンサと、前記結合コンデンサの他端に交互
に逆相のクロックパルスを供給するクロックドライバー
と、前記クロックパルスに応じて、電荷転送用ＭＯＳト
ランジスタのゲートに、当該電荷転送用ＭＯＳトランジ
スタをオンオフさせるための電圧を供給するレベルシフ
ト回路を備えることを特徴とするチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001009366A JP3475178B2 (ja) | 2000-01-26 | 2001-01-17 | チャージポンプ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016442 | 2000-01-26 | ||
| JP2000-16442 | 2000-01-26 | ||
| JP2001009366A JP3475178B2 (ja) | 2000-01-26 | 2001-01-17 | チャージポンプ回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001218241A Division JP2002084740A (ja) | 2000-01-26 | 2001-07-18 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001286125A true JP2001286125A (ja) | 2001-10-12 |
| JP3475178B2 JP3475178B2 (ja) | 2003-12-08 |
Family
ID=26584149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001009366A Expired - Fee Related JP3475178B2 (ja) | 2000-01-26 | 2001-01-17 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475178B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724227B2 (en) | 2002-04-19 | 2004-04-20 | Denso Corporation | Load-driving semiconductor device |
| US7088356B2 (en) | 2002-11-25 | 2006-08-08 | Seiko Epson Corporation | Power source circuit |
| US7116156B2 (en) | 2003-04-14 | 2006-10-03 | Sanyo Electric Co., Ltd. | Charge pump circuit |
| JP2009171692A (ja) * | 2008-01-15 | 2009-07-30 | Fujitsu Microelectronics Ltd | チャージポンプ回路 |
| US7583131B2 (en) | 2007-02-28 | 2009-09-01 | Sanyo Electric Co., Ltd. | Charge pump circuit |
| JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
| US8593840B2 (en) | 2010-03-02 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Boosting circuit and RFID tag including boosting circuit |
| US10734817B2 (en) * | 2015-10-27 | 2020-08-04 | Integrated Device Technology, Inc. | Method for wireless power transfer using a power converter with a bypass mode |
-
2001
- 2001-01-17 JP JP2001009366A patent/JP3475178B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724227B2 (en) | 2002-04-19 | 2004-04-20 | Denso Corporation | Load-driving semiconductor device |
| US7088356B2 (en) | 2002-11-25 | 2006-08-08 | Seiko Epson Corporation | Power source circuit |
| US7116156B2 (en) | 2003-04-14 | 2006-10-03 | Sanyo Electric Co., Ltd. | Charge pump circuit |
| US7583131B2 (en) | 2007-02-28 | 2009-09-01 | Sanyo Electric Co., Ltd. | Charge pump circuit |
| JP2009171692A (ja) * | 2008-01-15 | 2009-07-30 | Fujitsu Microelectronics Ltd | チャージポンプ回路 |
| JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
| US8593840B2 (en) | 2010-03-02 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Boosting circuit and RFID tag including boosting circuit |
| US8982589B2 (en) | 2010-03-02 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Boosting circuit and RFID tag including boosting circuit |
| US9154035B2 (en) | 2010-03-02 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Boosting circuit and RFID tag including boosting circuit |
| US10734817B2 (en) * | 2015-10-27 | 2020-08-04 | Integrated Device Technology, Inc. | Method for wireless power transfer using a power converter with a bypass mode |
| US10749350B2 (en) | 2015-10-27 | 2020-08-18 | Integrated Device Technology, Inc. | System and method for wireless power transfer using a power converter with a bypass mode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3475178B2 (ja) | 2003-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100429337B1 (ko) | 차지 펌프 회로 | |
| KR100407100B1 (ko) | 차지 펌프 회로 | |
| KR100674553B1 (ko) | 차지 펌프 회로 | |
| JP4849907B2 (ja) | チャージポンプ回路 | |
| US20080042731A1 (en) | High efficiency bi-directional charge pump circuit | |
| JP3475162B2 (ja) | チャージポンプ回路 | |
| US20060273843A1 (en) | High efficiency bi-directional charge pump circuit | |
| US6674317B1 (en) | Output stage of a charge pump circuit providing relatively stable output voltage without voltage degradation | |
| JP2004140892A (ja) | 昇圧回路 | |
| US7342437B2 (en) | Charge pump circuit | |
| JP3475178B2 (ja) | チャージポンプ回路 | |
| JP2003033006A (ja) | チャージポンプ回路 | |
| US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| US7683699B2 (en) | Charge pump | |
| JP2002233134A (ja) | チャージポンプ回路 | |
| JP2001231249A (ja) | チャージポンプ回路 | |
| JP2004336985A (ja) | チャージポンプ回路 | |
| JP2002084740A (ja) | チャージポンプ回路 | |
| JP3524845B2 (ja) | チャージポンプ回路 | |
| JP5446637B2 (ja) | 昇圧回路 | |
| JP3475164B2 (ja) | チャージポンプ回路 | |
| US6631081B2 (en) | Capacitive high voltage generator | |
| JP2005117830A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |