JP2004336985A

JP2004336985A - チャージポンプ回路

Info

Publication number: JP2004336985A
Application number: JP2004092640A
Authority: JP
Inventors: Takao Nano; 隆夫名野; Yoshitaka Meya; 佳隆女屋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-04-14
Filing date: 2004-03-26
Publication date: 2004-11-25

Abstract

【課題】チャージポンプ回路の動作開始時に発生する突入電流を低減し、他の回路への悪影響を防止する。
【解決手段】電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４が直列に接続され、それらの各接続点に、結合コンデンサＣ１，Ｃ２，Ｃ３の一端が接続される。結合コンデンサＣ１，Ｃ２，Ｃ３の他端には、それぞれクロックドライバー７０，８０，９０の出力が印加される。例えば、クロックドライバー７０は、第１のクロックドライバー７０Ａと、この第１のクロックドライバー７０Ａより高い駆動能力を有する第２のクロックドライバー７０Ｂとを有しており、まず第１のクロックドライバー７０Ａを動作させ、所定時間経過後に、第１のクロックドライバー７０Ａを停止すると共に、第２のクロックドライバー７０Ｂを動作させるように切り換えるようにした。
【選択図】図１

Description

本発明は、チャージポンプ回路に関し、特に、電源回路等に用いられる大電流出力のチャージポンプ回路に関する。

近年のビデオカメラ、デジタルスチールカメラ（DSC）、DSCフォーン等の映像機器は、その映像を取り込むためにCCD（Charge Coupled Devices）を使用している。CCDを駆動するためのCCD駆動回路は、プラス、マイナスの高電圧（十数V）で且つ大電流（数mA）の電源回路を必要とする。この高電圧はスイッチングレギュレータを用いて生成されていた。

スイッチングレギュレータは高性能、即ち高い電力効率（出力電力／入力電力）にて、高電圧を生成することができる。しかし、この回路は電流のスイッチング時に高調波ノイズを発生する欠点があり、電源回路をシールドして用いなければならない。更に外部部品としてコイルを必要とする。

そこで、近年携帯機器用の電源回路として、ディクソン・チャージポンプ回路が注目されている。この回路は、例えば技術文献「John F.Dickson On-chip High-Voltage Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳しく記載されている。

図１１に、４段のディクソン・チャージポンプ装置の回路図を示す。ダイオードＤ1〜Ｄ5が直列接続されている。Ｃ1〜Ｃ4は各ダイオードＤ1〜Ｄ5の接続点に接続された結合コンデンサ（Coupling Capacitor）、ＣＬは出力容量(Output Capacitor)、CLKとCLKBは互いに逆相の入力クロックパルスである。また、５１はCLK及びCLKBが入力されたクロックドライバー、５２は電流負荷である。クロックドライバー５１には電源電圧Ｖddが供給されている。これによりクロックドライバー５１から出力されるクロックパルスΦ1，Φ２の出力振幅は約Ｖddとなる。そして、クロックパルスΦ1はコンデンサＣ２，Ｃ４に供給され、クロックパルスΦ２はコンデンサＣ１，Ｃ３に供給される。

安定状態において、出力に定電流Ioutが流れる場合、チャージポンプ回路への入力電流は、入力電圧Ｖinからの電流とクロックドライバーから供給される電流となる。これらの電流は、寄生容量への充放電電流を無視すると次のようになる。Φ1= ハイ（High）、Φ２=ロウ（Low）の期間、図中の実線矢印の方向に各々２Ioutの平均電流が流れる。

また、Φ1=ロウ（Low）、Φ２= ハイ（High）の期間、図の破線矢印の方向に２Ioutの平均電流が流れる。クロックサイクルでのこれらの各平均電流は全てIoutとなる。安定状態におけるチャージポンプ装置の昇圧電圧Voutは以下のように表わされる。

Vout = Vin - Vd + n(V_φ’ - V1 - Vd)
ここで、Vφ’は各接続ノードにおいて、クロックパルスの変化に伴い結合容量によって生じる電圧振幅である。Vlは出力電流Ioutによって生じる電圧降下、Ｖinは入力電圧であり、通常プラス昇圧では電源電圧Ｖdd、マイナス昇圧では0Vとしている。Ｖｄは順方向バイアスダイオード電圧（Forward bias diode voltage）ｎはポンピング段数である。更に、Vl とVφ’は次式で表される。
V1 = Iout / f(C + Cs) = (2 Iout T/2) / (C + Cs)
V_φ’= V_φC / (C + Cs)
ここで、Ｃは結合コンデンサＣ１〜Ｃ４が有する容量値、ＣSは各接続ノードにおける寄生容量の容量値(stray capacitance at each node)、Vφはクロックパルスの振幅（clock pulse amplitude）、ｆはクロックパルスの周波数、Ｔはクロック周期(clock period)である。チャージポンプ装置の電力効率は、クロックドライバーから寄生容量に流れる充放電電流を無視し、Ｖin＝Ｖddとすると以下の式で表される。
η = Vout Iout / ((n + 1) Vdd Iout) = Vout / ((n + 1) Vdd)
このように、ディクソン・チャージポンプ回路は、ダイオードを電荷転送素子(charge transfer device)として用いて電荷を次段へと次々に転送することにより昇圧を行っている。ディクソン・チャージポンプ回路は、コイルが不要で、ノイズが少ないという長所を持つが、効率が低く大きな出力電流が得られないという欠点を有していた。

そこで、本発明者はディクソン・チャージポンプ回路を改良し、高効率で大電流出力（数ｍＡ）を有するチャージポンプ回路を開発した。この改良されたチャージポンプ回路は、ダイオードの代わりに、電荷転送用ＭＯＳトランジスタを採用し、この電荷転送用ＭＯＳトランジスタのゲートに、高電圧にレベルシフトされたクロックを供給するレベルシフト回路を設け、電荷転送用ＭＯＳトランジスタのオン抵抗を低減したものである。
特開２００１−２８６１２５号公報

しかしながら、そのチャージポンプ回路の実用化に際し、突入電流（Inrush Current）が問題となった。すなわち、チャージポンプ回路の動作開始時には各結合コンデンサに、電荷は必要な量だけ充電されていない。チャージポンプ回路の電荷転送素子への入力電源を与え、かつクロックドライバーを動作させ、所定時間後に、各結合コンデンサに必要量の電荷が充電される。このため、チャージポンプ回路を動作開始させてから、チャージポンプ回路の定常動作状態に達するまでの間の期間に、入力電源及びクロックドライバーの電源から１００ｍＡ〜１Ａという大きな突入電流が流れていた。一方、チャージポンプ回路の電源、すなわち入力電源及びクロックドライバーの電源としては、一般に安定化電源が用いられ、この安定化電源はシステムの他の回路にも電源を供給している。

このため、チャージポンプ回路にこのように過大な突入電流が流れると、安定化電源が不安定になり、他の回路が正常に動作しなくなったり、その安定化電源の保護回路が働いてしまい、電流供給がストップされるため、他の回路が動作しなくなってしまうという問題があった。

そこで、本発明者は上記の突入電流の原因を鋭意検討した結果、結合コンデンサの充放電電流が支配的であることが判明した。すなわち、チャージポンプ回路の電源は、（１）チャージポンプ回路の入力部である、初段の電荷転送用ＭＯＳトランジスタ、（２）コンデンサにクロックを供給するクロックドライバー、（３）レベルシフト回路、という３つの回路部分に供給されるが、この中で、クロックドライバーの電源に流れる電流が支配的であることが判明したのである。

そこで、本発明のチャージポンプ回路は、第１のクロックドライバーと、この第１のクロックドライバーより高い駆動能力を有する第２のクロックドライバーとを設け、まず第１のクロックドライバーを動作させ、所定時間経過後に、第２のクロックドライバーを動作させるように制御するクロックドライバー制御回路を設けたものである。これにより、動作開始時にクロックドライバーの電源に流れる突入電流が抑制されるため、チャージポンプ回路全体の突入電流を低減し、他の回路への悪影響を防止することができる。

本発明によれば、チャージポンプ回路の動作開始時に発生する突入電流を低減し、他の回路への悪影響を防止することができる。

次に、本発明の実施形態について図面を参照しながら詳細に説明する。図１は、本発明の実施形態に係るチャージポンプ回路の回路図である。

４つの電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４は直列接続されている。前段のＭ１、Ｍ２はＮチャネル型、後段のＭ３、Ｍ４はＰチャネル型である。また、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のゲート・基板間電圧Ｖgbはゲート・ドレイン間電圧Ｖgdと同一値となるように、ドレインと基板が同電位となるように接続し、バックゲートバイアス効果を抑制している。

また、チャージポンプ回路の初段を構成する電荷転送用ＭＯＳトランジスタＭ１のドレインには入力電圧Ｖinとして電源電圧Ｖddが供給されている。最終段の電荷転送用ＭＯＳトランジスタＭ４のドレインから昇圧電圧Ｖoutが出力される。図中のＣｏｕｔは電荷転送用ＭＯＳトランジスタＭ４のドレインに付加された寄生容量である。

そして、昇圧電圧Ｖoutはレギュレータ１０によって所望の電圧に調節された後、負荷デバイス２０に供給される。レギュレータ１０は、オペアンプを用いて構成され、その出力が抵抗によって抵抗分圧された電圧が一方の入力端子（−）に印加される。他方の入力端子（＋）には、スイッチＳＷ１，ＳＷ２によって第１の基準電圧Ｖｒｅｆ１又は接地電圧（０Ｖ）が切り換えられ、これに印加される。

Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一端が接続された結合コンデンサである。結合コンデンサＣ１の他端には、クロックパルスＣＬＫが、制御回路３０及びクロックドライバー７０を通して印加される。結合コンデンサＣ２の他端には、クロックパルスＣＬＫと逆相のクロックパルスＣＬＫＢが制御回路４０及びクロックドライバー８０を通して印加される。また、結合コンデンサＣ３の他端には、クロックパルスＣＬＫが制御回路５０及びクロックドライバー９０を通して印加される。

クロックドライバー７０は、後述するように、低い駆動能力を有した第１のクロックドライバー７０Ａと、高い駆動能力を有した第２のクロックドライバー７０Ｂとを備えており、チャージポンプ回路の動作開始時には、第１のクロックドライバー７０Ａが動作し、チャージポンプ回路が安定動作状態に入ると、第１のクロックドライバー７０Ａが停止すると共に、第２のクロックドライバー７０Ｂが動作するように制御されている。クロックドライバー８０，９０についても全く同様である。

上記チャージポンプ回路の動作開始から安定動作状態に入るまでの所定時間を設定して、第１のクロックドライバー７０Ａと第２のクロックドライバー７０Ｂの切り換え動作を行わせる方法は、チャージポンプ回路の昇圧電圧Ｖoutが所定電圧に到達したことを検出し、そのタイミングでそのような切り換え制御を行っている。

具体的には、基準電圧Ｖｒｅｆ２と昇圧電圧Ｖoutを抵抗Ｒ１〜Ｒ５で抵抗分圧した電圧Ｖａとを比較するコンパレータ６０を設け、その出力であるモード切り換え信号ＭＳにより、第１のクロックドライバー７０Ａと第２のクロックドライバー７０Ｂの切り換えを行うようにした。

すなわち、チャージポンプ回路が動作開始すると昇圧電圧Ｖoutは徐々に増加し、昇圧電圧Ｖoutが抵抗分圧された電圧Ｖａも徐々に増加する。この過程で、Ｖａ＜Ｖｒｅｆ２のときは、コンパレータ６０の出力であるモード切り換え信号ＭＳはハイレベルであり、これに応じて、制御回路３０は第１のクロックドライバー７０Ａを動作させる。そして、所定時間が経過して、Ｖａ＞Ｖｒｅｆ２になると、コンパレータ６０の出力であるモード切り換え信号ＭＳはロウレベルに変化し、これに応じて、制御回路３０は第１のクロックドライバー７０Ａの動作を停止させ、第２のクロックドライバー７０Ａを動作させるように制御を行う。

ここで、コンパレータ６０に入力される第２の基準電圧Ｖｒｅｆ２が一定電圧の場合には、コンパレータ６０の出力は電源電圧Ｖｄｄに依存して変化してしまう。そこで、そのような電源電圧依存性を抑制するために、第２の基準電圧Ｖｒｅｆ２として、電源電圧Ｖｄｄを用いることが好ましい。また、チャージポンプ回路の出力である昇圧電圧Ｖoutのリプルによる誤動作を防止するために、コンパレータ６０としてヒステリシスを有した、ヒステリシスコンパレータを用いることが好ましい。

また、電荷転送用ＭＯＳトランジスタＭ１とＭ２の各ゲートにはそれぞれ反転レベルシフト回路Ｓ１，Ｓ２の出力が供給されている。また、電荷転送用ＭＯＳトランジスタＭ３，Ｍ４の各ゲートにはそれぞれ非反転レベルシフト回路Ｓ３，Ｓ４の出力が供給されている。反転レベルシフト回路Ｓ１，Ｓ２、非反転レベルシフト回路Ｓ３，Ｓ４の具体的な回路構成については後述する。

図２は、制御回路３０及びクロックドライバー７０の具体例を示す回路図である。他の制御回路４０及びクロックドライバー８０、制御回路５０及びクロックドライバー９０についても同様の構成である。このクロックドライバー７０は、低い駆動能力を有した第１のクロックドライバー７０Ａ、高い駆動能力を有した第２のクロックドライバー７０Ｂから成る。

第１のクロックドライバー７０Ａは、ＰチャネルＭＯＳトランジスタＭＰ１とＮチャネルＭＯＳトランジスタＭＮ１とを電源電圧Ｖｄｄと接地電圧（０Ｖ）の間に直列に接続して構成され、ＰチャネルＭＯＳトランジスタＭＰ１及びＮチャネルＭＯＳトランジスタＭＮ１のゲートには、制御回路３０の出力ａ，ｂが印加されている。第１のクロックドライバー７０Ａの駆動能力は、ＰチャネルＭＯＳトランジスタＭＰ１及びＮチャネルＭＯＳトランジスタＭＮ１のオン抵抗によって決定される。回路設計上は、ＰチャネルＭＯＳトランジスタＭＰ１及びＮチャネルＭＯＳトランジスタＭＮ１のＧＷ／ＧＬを小さくすれば、その駆動能力を下げることができる。ＧＷはトランジスタのゲート幅、ＧＬはトランジスタのゲート長である。

第２のクロックドライバー７０Ｂは、ＰチャネルＭＯＳトランジスタＭＰ２とＮチャネルＭＯＳトランジスタＭＮ２とを電源電圧Ｖｄｄと接地電圧（０Ｖ）の間に直列に接続して構成され、ＰチャネルＭＯＳトランジスタＭＰ２及びＮチャネルＭＯＳトランジスタＭＮ２のゲートには、制御回路３０の出力ｃ，ｄが印加されている。

そして、第１のクロックドライバー７０Ａと第２のクロックドライバー７０Ｂの出力は出力端子３５に共通接続され、この出力端子３５が結合コンデンサＣ１の他端に接続される。

次に、この制御回路３０及びクロックドライバー７０の動作を説明する。いま、制御回路３０に、その第１の入力端子３３を介してクロックパルスＣＬＫが入力されており、第２の入力端子３４に、コンパレータ６０からのモード切り換え信号ＭＳが入力されるものとする。

モード切り換え信号ＭＳがハイレベル（Ｖａ＜Ｖｒｅｆ２）のとき、クロックパルスＣＬＫは制御回路３０を通して、出力端子ａ，ｂからそのまま出力され、第１のクロックドライバー７０Ａを構成しているＰチャネルＭＯＳトランジスタＭＰ１とＮチャネルＭＯＳトランジスタＭＮ１のゲートに印加される。これにより、第１のクロックドライバー７０Ａがインバータとして動作する。一方、制御回路３０の出力端子ｃにはハイレベル、出力端子ｄにはロウレベルが出力されるため、第２のクロックドライバー７０Ｂを構成しているＰチャネルＭＯＳトランジスタＭＰ２とＮチャネルＭＯＳトランジスタＭＮ２はいずれもオフ状態となり、第２のクロックドライバー７０Ｂの動作は停止する。

従って、クロックパルスＣＬＫは低い駆動能力を有した第１のクロックドライバー７０Ａを通して、結合キャパタＣ１に供給される。

次に、モード切り換え信号ＭＳがロウレベル（Ｖａ＞Ｖｒｅｆ２）のとき、クロックパルスＣＬＫは制御回路３０を通して、出力端子ｃ，ｄからそのまま出力され、第２のクロックドライバー７０Ｂを構成しているＰチャネルＭＯＳトランジスタＭＰ２とＮチャネルＭＯＳトランジスタＭＮ２のゲートに印加される。これにより、第２のクロックドライバー７０Ｂが動作する。一方、制御回路３０の出力端子ａにはハイレベル、出力端子ｂにはロウレベルが出力されるため、第１のクロックドライバー７０Ａを構成しているＰチャネルＭＯＳトランジスタＭＰ１とＮチャネルＭＯＳトランジスタＭＮ１はいずれもオフ状態となり、第１のクロックドライバー７０Ａの動作は停止する。

従って、クロックパルスＣＬＫは高い駆動能力を有した第２のクロックドライバー７０Ｂを通して、結合コンデンサＣ１に供給される。

上記実施形態では、制御回路３０はコンパレータ６０の出力であるモード切り換え信号ＭＳが、動作開始から所定時間経過後にハイレベルからロウレベルに変化し、これに応じて、第１のクロックドライバー７０Ａの動作を停止させ、第２のクロックドライバー７０Ｂを動作させるように制御しているが、これには限られない。

すなわち、前記モード切り換え信号ＭＳが、動作開始から所定時間経過後にハイレベルからロウレベルに変化すると、これに応じて、第１のクロックドライバー７０Ａの動作を停止させることなく、第２のクロックドライバー７０Ｂを動作させるように制御してもよい。この場合は、所定時間経過後に、第１のクロックドライバー７０Ａ及び第２のクロックドライバー７０Ｂが動作することになる。そのような制御を行うためには、制御回路３０の論理回路を変更すればよい。

上記実施形態では、チャージポンプ回路が安定動作状態に入ったこと、即ち、チャージポンプ回路の昇圧電圧Ｖoutが所定電圧に到達したことをコンパレータ６０の出力を用いて検出して、第１及び第２のクロックドライバー７０Ａ，７０Ｂの切り換えを行っているので時間的な無駄がない。

しかしながら、駆動能力が低い第１のクロックドライバー７０Ａを用いてチャージポンプ回路の動作を開始したとき、何らかの原因でチャージポンプ回路の昇圧電圧Ｖoutが所定電圧に到達しなかった場合にはこのクロックドラバーの切り換えは行われない。第１のクロックドライバー７０Ａだけでは駆動能力が低いので、負荷電流が流れ始めるとチャージポンプ回路の昇圧電圧Ｖoutが低下してしまう。このため、チャージポンプ回路は電源回路としての機能を果たせなくなるおそれがある。

そこで、カウンターの出力を用いて第１及び第２のクロックドライバー７０Ａ，７０Ｂの切り換えを行うようにしたチャージポンプ回路を以下で説明する。図３は、このチャージポンプ回路の回路図である。このチャージポンプ回路は、カウンターの出力を用いているので、カウンターで設定された一定時間が経過すれば、必ず第１及び第２のクロックドライバー７０Ａ，７０Ｂの切り換えが行われる。したがって、チャージポンプ回路が電源回路としての機能を果たせなくなるおそれがない。

図３に示すように、カウンター１００は、入力されるクロックパルスＣＬＫＡの立ち上がり回数をカウントするカウンターである。また、カウンター１００はリセット信号Ｒによってリセットされるように構成されている。カウンター１００のある特定のビット出力（検出用ビット出力）はラッチ回路１０１に保持される。即ち、カウンター１００のある特定のビット出力がデータ「０」からデータ「１」に反転すると、ラッチ回路１０１はこのデータ「１」を保持する。

このラッチ回路１０１の出力は、モード切り換え信号ＭＳ’として、制御回路３０の入力端子３４に入力される。また、ラッチ回路１０１の出力は、制御回路４０，５０にも同様に入力される。すなわち、ラッチ回路１０１の出力であるモード切り換え信号ＭＳ’は、カウンター１００のカウント値が、予め設定された所定値に達するまでは、ハイレベルであり、それを超えると、ロウレベルに変化する。

これにより、カウンター１００のカウント値が所定値に達するまでは、低い駆動能力を有する第１のクロックドライバー７０Ａが動作し、所定値以上になると、第１のクロックドライバー７０Ａの動作が停止し、第２のクロックドライバー７０Ｂが動作するように制御が行われる。

あるいは、制御回路３０の論理回路を変更することで、カウンター１００のカウント数が所定値に達するまでは、低駆動能力を有する第１のクロックドライバー７０Ａが動作し、所定値以上になると、第１のクロックドライバー７０Ａに加えて、第２のクロックドライバー７０Ｂが動作するように制御される。制御回路４０、５０についても同様に論理回路を変更する。

なお、上記所定回数は、低駆動能力を有する第１のクロックドライバー７０Ａで結合コンデンサＣ１を完全に充電できるだけの回数に設定される。結合コンデンサＣ２，Ｃ３も同様に完全に充電される。

次に、反転レベルシフト回路Ｓ１，Ｓ２の回路構成及び動作波形図を図４に示す。図４（ａ）に示すように、この反転レベルシフト回路Ｓ１，Ｓ２は入力インバータＩＮＶ、差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロス接続されたＭＯＳトランジスタＭ１３とＭ１４とを備える。また、これらに加えてプルアップ接続されたＭＯＳトランジスタＭ１５、Ｍ１６を備えている。そして、ＭＯＳトランジスタＭ１５のゲートには電圧Ｖ１２が印加されると共にソースには電位Ａが印加されている。

また、ＭＯＳトランジスタＭ１６のゲートにはＶ１２と逆相の電圧Ｖ１１が印加されると共にソースには電位Ｂが印加されている。ここで、電位Ａ＞電位Ｂである。Ｍ１１、Ｍ１２はＮチャネル型、Ｍ１３〜Ｍ１６はＰチャネル型であり、いずれも高耐圧ＭＯＳトランジスタである。

また、図４（ｂ）に示すように、上述の構成のレベルシフト回路において、ＭＯＳトランジスタＭ１５、Ｍ１６をインバータ構成とするように変更してもよい。

上述した構成の反転レベルシフト回路の動作波形を図４（ｃ）に示す。このレベルシフト回路は電位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を交互に出力する。

次に、非反転レベルシフト回路Ｓ３，Ｓ４の回路構成及び動作波形図を図５に示す。反転レベルシフト回路Ｓ１，Ｓ２と異なる点は、電位ＡにプルアップされたＭＯＳトランジスタＭ１５のゲートに電圧Ｖ１１が印加され、電位ＢにプルアップされたＭＯＳトランジスタＭ１６のゲートに電圧Ｖ１２が印加されている点である（図５（ａ））。なお、図５（ｂ）に示すように、ＭＯＳトランジスタＭ１５、Ｍ１６をインバータ構成にしてもよい。

図５（ｃ）の動作波形図に示すように、この非反転レベルシフト回路Ｓ３，Ｓ４は入力電圧ＩＮに対して非反転のレベルシフト動作を行う。

反転レベルシフト回路Ｓ１，Ｓ２、非反転レベルシフト回路Ｓ３，Ｓ４とチャージポンプ回路との接続関係は以下の通りである。反転レベルシフト回路Ｓ１には、クロックドライバー１１０を通してクロックパルスＣＬＫ’が入力され、反転レベルシフト回路Ｓ２にはクロックドライバー１１１を通して、クロックパルスＣＬＫＢ’が入力される。クロックパルスＣＬＫ’とＣＬＫＢ’は夫々クロックパルスＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４に電流が逆流するのを防止するために、ロウ（Low）の期間が短くなっている。

すなわち、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４が完全にオフしてからクロックパルスＣＬＫとＣＬＫＢの変化により各ポンピングノードの昇圧を行うようにしている。上記クロックパルスの位相関係は図６に示されている。

また、図１に示されているように、反転レベルシフト回路Ｓ１の高電位側の電源（電位Ａ）としては、昇圧された１段後のポンピングノードの電圧Ｖ２を帰還して用いる。

同様に反転レベルシフト回路Ｓ２の高電位側の電源（電位Ａ）として昇圧された１段後のポンピングノードの電圧Ｖ３を帰還して用いる。また、反転レベルシフト回路Ｓ１、Ｓ２の低電位側の電源（電位Ｂ）としては、各段の電圧であるＶdd、Ｖ１が夫々印加されている。

一方、非反転レベルシフト回路Ｓ３の低電位側の電源（電位Ｂ）としては、１段前のポンピングノードの電圧Ｖ１が用いられ、同様に非反転レベルシフト回路Ｓ４の低電位側の電源（電位Ｂ）としては、１段前のポンピングノードの電圧Ｖ２が用いられる。また、非反転レベルシフト回路Ｓ３、Ｓ４の高電位側の電源（電位Ａ）としては、各段の電圧であるＶ３、Ｖoutが夫々印加されている。

これらの構成により、チャージポンプ回路の定常状態において、電荷転送用トランジスタＭ１〜Ｍ４のゲート・ドレイン間電圧Ｖgd（トランジスタがオン状態の時）は以下のとおり２Ｖddに揃えることが導かれる。

まず、次式の関係が成り立つ。
Ｖgd（Ｍ１）＝Ｖ２(High)−Ｖdd
Ｖgd（Ｍ２）＝Ｖ３(High)−Ｖ１(High)
Ｖgd（Ｍ３）＝Ｖ１(Low)−Ｖ３(Low)
Ｖgd（Ｍ４）＝Ｖ２(Low)−Ｖout
次に、定常状態のチャージポンプの昇圧動作から、さらに以下の関係が成り立つ。
Ｖ１(High)＝２Ｖｄｄ、Ｖ１(Low)＝Ｖdd
Ｖ２(High)＝３Ｖｄｄ、Ｖ２(Low)＝２Ｖdd
Ｖ３(High)＝４Ｖｄｄ、Ｖ３(Low)＝３Ｖdd、Ｖｏｕｔ＝４Ｖdd
これらの関係式から、全ての電荷転送用ＭＯＳトランジスタのオン時のＶgdの絶対値は表１に示すように同一値２Ｖddとなることが導かれる。したがって、高いＶgdにより電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオン抵抗が下がり、高効率で大出力電流のチャージポンプ回路が実現できる。また、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のゲート酸化膜厚(thickness of gate oxide)は一律に２Ｖddに耐える厚みに設計すれば良いので、電荷転送用ＭＯＳトランジスタのＶgdが不均一である場合に比べて、オン抵抗（ON-state resistance）を低く設計でき効率が良い。

図６はチャージポンプ回路の動作を説明するためのタイミング図である。電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４はクロックパルスに応じて交互にオン・オフを繰り返す。ここで、反転レベルシフト回路Ｓ１とＳ２、非反転レベルシフト回路Ｓ３とＳ４に印加されるクロックパルスＣＬＫ’、ＣＬＫＢ’はデューティが５０％ではない。すなわち、図に示すようにロウ(Low)の期間が短く設定されている。このため、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオンの期間は短くなる。この理由は以下の通りである。

電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４はダイオード接続されていないので逆方向電流が流れる危険があり、これは電力効率を悪化させる。そこで、この逆方向電流を防ぐため、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオンの期間は短くして、オフの期間に、結合コンデンサＣ１〜Ｃ３に印加されるクロックパルスＣＬＫ、ＣＬＫＢを変化させてポンピングを行っている。また、図７は各ポンピングノードの電圧波形Ｖ１、Ｖ２、Ｖ３を示す図である。図中、ＶφはクロックパルスＣＬＫ’、ＣＬＫＢ’の振幅、ΔＶｄｓはＭＯＳトランジスタＭ１〜Ｍ４のドレイン・ソース間電圧である。

次に、本実施形態に係るチャージポンプ回路の突入電流の改善効果を確認するためのシミュレーションについて説明する。図８は、そのＳＰＩＣＥシミュレーションの結果を示す図であり、横軸は時間、縦軸は突入電流（チャージポンプ回路の電源電流）を表している。

図において、Ｔｉｍｅ１は、低駆動能力を有した第１のクロックドライバー７０Ａが動作している期間を示しており、この例では１．５ｍｓｅｃ程度である。また、Ｔｉｍｅ２は、高駆動能力を有した第２のクロックドライバー７０Ｂが動作している期間を示している。この結果、最大突入電流は、７０ｍＡ程度に低減されていることがわかる。

ここで、ｐｅａｋ１を抑えたい場合には、第１のクロックドライバー７０Ａの駆動能力をより低くすることで対応可能である。また、ｐｅａｋ２を抑えたい場合には、Ｔｉｍｅ１の期間を長くとることで対応可能である。

上述のチャージポンプ回路は、１つのチャージポンプ回路の突入電流を低減するものであるが、次に、他の実施形態のチャージポンプ回路について説明する。図９はこのチャージポンプ回路の回路図であり、図１０はこのチャージポンプ回路の動作タイミング図である。この実施形態では、２つのチャージポンプ回路を有するシステムの突入電流を低減したものである。

図９に示すように、このチャージポンプ回路は、第１の昇圧電圧Ｖout1を出力する第１のチャージポンプ回路２００と、第２の昇圧電圧Ｖout2を出力する第２のチャージポンプ回路３００を有している。第１のチャージポンプ回路２００は、上述のチャージポンプ回路のように正の昇圧電圧を出力し、第２のチャージポンプ回路３００は、負の昇圧電圧を出力するように構成されている。第１及び第２のチャージポンプ回路２００は、図１，図３の回路と同様に、クロックドライバー７０，８０，９０、制御回路３０，４０，５０を有している。また、カウンター１００についても図３の回路と同様に構成されており、その出力は第１のラッチ回路１０１ａ、第２のラッチ回路１０１ｂにそれぞれ入力されている。

そして、第１のラッチ回路１０１ａの出力である第１のモード切り換え信号ＭＳ１が第１のチャージポンプ回路２００に入力され、これにより第１のチャージポンプ回路のクロックドライバーの駆動能力を切り換えられる。一方、第２のラッチ回路１０１ｂの出力である第２のモード切り換え信号ＭＳ２が第２のチャージポンプ回路３００に入力され、これにより第２のチャージポンプ回路のクロックドライバーの駆動能力を切り換えられる。

ここで、第１のラッチ回路１０１ａは、カウンター１００の出力ビットＢ0〜Ｂ3の中、例えばＢ0，Ｂ2がいずれもデータ「１」になった時に、第１のモード切り換え信号ＭＳ１をロウレベルに切り換え、これを保持するように構成されている。また、同様に、第２のラッチ回路１０１ｂは、カウンター１００の出力ビットＢ0〜Ｂ3の中、例えばＢ0，Ｂ3がいずれもデータ「１」になった時に、第２のモード切り換え信号ＭＳ２をロウレベルに切り換え、これを保持するように構成されている。これにより、第１及び第２のチャージポンプ回路のクロックドライバーの動作の切り換え時期を独立に制御できる。

次に、このチャージポンプ回路の動作制御例について図１０を参照して説明する。まず、時刻ｔ１で第１のチャージポンプが動作を開始し、低駆動能力を有した第１のクロックドライバー７０Ａが動作する。そして、時刻Ｔ２でカウンター１００のカウント値が第１の所定値に達すると第１のラッチ回路１０１ａの出力である第１のモード切り換え信号ＭＳ１がロウレベルに変化し、これを受けて高駆動能力を有した第２のクロックドライバー７０Ｂが動作を開始する。次に、時刻ｔ３で第２のチャージポンプが動作を開始し、低駆動能力を有した第３のクロックドライバー（第１のクロックドライバー７０Ａに相当する）が動作する。そして、時刻ｔ４でカウンター１００のカウント値が第２の所定値に達すると第２のラッチ回路１０１ｂ出力である第２のモード切り換え信号ＭＳ２がロウレベルに変化し、これを受けて高駆動能力を有した第４のクロックドライバー（第２のクロックドライバー７０Ｂに相当する）が動作を開始する。

したがって、本実施形態によれば、１つのカウンター１００を用いて、２つのチャージポンプ回路のクロックドライバーの駆動能力を独立に制御することができる。これにより、１つ１つのチャージポンプ回路の突入電流を低減できるとともに、２つのチャージポンプ回路の突入電流の発生時期をずらし、システム全体の突入電流のピーク値を下げることができる。

なお、本実施形態では、２つのチャージポンプ回路を有するシステムを例に説明したが、３つ以上のチャージポンプ回路を有するシステムも全く同様に構成することができる。また、１つ１つのチャージポンプ回路は、正の昇圧電圧を出力するタイプのものでもよいし、負の昇圧電圧を出力するタイプのものでもよい。

また、上述の全ての実施形態において、低駆動能力を有した第１のクロックドライバー７０Ａと高駆動能力を有した第２のクロックドライバー７０Ｂに加えて、それらの中間の駆動能力を有する１つ以上のクロックドライバーを設けて、駆動能力の低いクロックドライバーから駆動能力の高いクロックドライバーへ順次切り換えていくことで、順次クロックドライバーの駆動能力を上げるようにしてもよい。

本発明の実施形態に係るチャージポンプ回路の回路図である。図１の制御回路及びクロックドライバー７０の具体例を示す回路図である。本発明の実施形態に係る他のチャージポンプ回路の回路図である。図１の反転レベルシフト回路Ｓ１，Ｓ２の回路構成及び動作波形を示す図である。図１の非反転レベルシフト回路Ｓ３，Ｓ４の回路構成及び動作波形図を示す図である。図１のクロックパルスＣＬＫ，ＣＬＫＢとクロックパルスＣＬＫ’，ＣＬＫＢ’の位相関係を示す図である。図１のポンピングノードの電圧波形Ｖ１、Ｖ２、Ｖ３を示す図である。チャージポンプ回路の突入電流の改善効果を確認するためのシミュレーション結果を示す図である。本発明に係る他の実施形態に係るチャージポンプ回路の回路図である。本発明に係る他の実施形態に係るチャージポンプ回路の動作タイミング図である。従来例に係る４段のディクソン・チャージポンプ回路の回路図である。

符号の説明

１０レギュレータ２０負荷デバイス
３０，４０，５０制御回路６０コンパレータ
７０，８０，９０クロックドライバー１００カウンター

Claims

直列接続された複数の電荷転送用トランジスタと、
前記複数の電荷転送用トランジスタの各接続点に一端が接続された複数のコンデンサと、
前記コンデンサの他端にクロックパルスを供給する第１のクロックドライバーと、
前記コンデンサの他端にクロックパルスを供給し、前記第１のクロックドライバーより高い駆動能力を有する第２のクロックドライバーと、
最初に前記第１のクロックドライバーを動作させ、所定時間経過後に、前記第２のクロックドライバーを動作させるように制御するクロックドライバー制御回路と、を有することを特徴とするチャージポンプ回路。
前記クロックドライバー制御回路は、前記所定時間経過後に前記第１のクロックドライバーの動作を停止させることを特徴とする請求項１記載のチャージポンプ回路。
前記クロックドライバー制御回路は、前記出力電圧に応じた電圧と所定の基準電圧とを比較するコンパレータと、前記コンパレータの出力信号に応じて、前記第１のクロックドライバーと第２のクロックドライバーの動作を制御する制御回路と、を有することを特徴とする請求項１又は請求項２記載のチャージポンプ回路。
前記所定の基準電圧は、前記入力電源の電源電圧と等しいことを特徴とする請求項３記載のチャージポンプ回路。
前記コンパレータは、ヒステリシスコンパレータであることを特徴とする請求項３記載のチャージポンプ回路。
前記出力電圧に応じた電圧は、前記出力電圧を抵抗で分圧して得られる電圧であることを特徴とする請求項３記載のチャージポンプ回路。
前記クロックドライバー制御回路は、クロックパルスをカウントするカウンターと、このカウンターの出力信号に応じて、前記第１のクロックドライバーと第２のクロックドライバーの動作を制御する制御回路と、を有することを特徴とする請求項１又は請求項２記載のチャージポンプ回路。
第１のクロックドライバーとこの第１のクロックドライバーより高い駆動能力を有する第２のクロックドライバーとを有する第１のチャージポンプ回路と、第３のクロックドライバーとこの第３のクロックドライバーより高い駆動能力を有する第４のクロックドライバーとを有する第２のチャージポンプ回路と、
最初に前記第１のチャージポンプ回路の前記第１のクロックドライバーを動作させ、第１の所定時間経過後に、前記第２のクロックドライバーを動作させ、次に、前記第２のチャージポンプ回路の前記第３のクロックドライバーを動作させ、第２の所定時間経過後に、前記第４のクロックドライバーを動作させるように制御するクロックドライバー制御回路と、を備えることを特徴とするチャージポンプ回路。
前記クロックドライバー制御回路は、クロックパルスをカウントするカウンターと、このカウンターの出力信号に応じて、前記第１乃至第４のクロックドライバーの動作を制御する制御回路と、を有することを特徴とする請求項８記載のチャージポンプ回路。