JP2008211957A - チャージポンプ回路 - Google Patents

Abstract

【課題】電位を発生する負電位発生チャージポンプ回路と正電位を発生する正電位発生チャージポンプ回路とを備えたチャージポンプ回路において、寄生バイポーラトランジスタがオンするのを防止し、チャージポンプ回路の昇圧動作を正常に行う。
【解決手段】まず、負電位発生チャージポンプ回路１１２を動作させ、出力電位ＬＶとして−ＶＤＤを発生する。出力電位ＬＶはＰ型半導体基板１０に印加されるので、Ｐ型半導体基板１０の電位は−ＶＤＤになる。その後、負電位発生チャージポンプ回路１１２の動作を継続させながら、正電位発生チャージポンプ回路１１１の動作を開始する。Ｐ型半導体基板１０の電位は−ＶＤＤになっているので、正電位発生チャージポンプ回路１１１は正常に動作する。正電位発生チャージポンプ回路１１１の出力電位ＨＶが２ＶＤＤになった後に、負電位発生チャージポンプ回路１１２を前記第２の動作モード（ＨＶの反転動作）で動作させる。
【選択図】図１３

Description

本発明は、チャージポンプ回路に関し、特に、負電位を発生する負電位発生チャージポンプ回路と正電位を発生する正電位発生チャージポンプ回路とを備えたチャージポンプ回路に関する。

一般に、チャージポンプ回路は、電荷転送ＭＯＳトランジスタを直列接続して複数段のポンピングパケットを構成して入力電位を昇圧する回路であり、例えば、表示装置の駆動回路の電源回路に広く用いられている。

駆動回路等のＬＳＩにおいては、接地電位ＶＳＳを基準として正電位と負電位を必要とする場合がある。その場合、負電位を発生する負電位発生チャージポンプ回路と正電位を発生する正電位発生チャージポンプ回路が１つのＰ型半導体基板上に形成される。

負電位発生チャージポンプ回路によって発生された負電位がＰ型半導体基板に印加される。また、Ｐ型半導体基板の表面にＮ型ウエルが形成され、そのＮ型ウエルに正電位発生チャージポンプ回路が形成され、その正電位がＮ型ウエルに印加される。

上記チャージポンプ回路において、正電位発生チャージポンプ回路と負電位発生チャージポンプ回路とを同時に動作開始するか、正電位発生チャージポンプ回路を先に動作させて正電位を発生させ、その正電位を用いて負電位発生チャージポンプ回路を動作させていた。

チャージポンプ回路については特許文献１、２に記載されている。
特開２００１−２３１２４９号公報 特開２００１−２８６１２５号公報

しかしながら、上記チャージポンプ回路においては、昇圧を正常に行うことができないという問題があった。その原因について図１４を用いて説明する。Ｐ型半導体基板１０の表面にＮ型ウエル１１が形成され、そのＮ型ウエル１１の中に正電位発生チャージポンプ回路の電荷転送ＭＯＳトランジスタＭＰが形成される。電荷転送ＭＯＳトランジスタは複数あるが、図１４においては、正電位発生チャージポンプ回路の出力電位ＨＶを出力する最終段の電荷転送ＭＯＳトランジスタＭＰを示している。正電位発生チャージポンプ回路の正の出力電位ＨＶは、Ｎ型ウエル１１の表面に形成されたＮ＋拡散層１２を介してＮ型ウエル１１に印加される。

また、Ｎ型ウエル１１と隣接したＰ型半導体基板１０の表面には、Ｎチャネル型ＭＯＳトランジスタＭＮが形成されている。このＮチャネル型ＭＯＳトランジスタＭＮは例えば負電位発生チャージポンプ回路にクロックを供給するクロックドライバーのＮチャネル型ＭＯＳトランジスタであり、そのソースであるＮ＋型拡散層１３に接地電位ＶＳＳが印加されている。

また、Ｎチャネル型ＭＯＳトランジスタＭＮに隣接して、Ｐ型半導体基板１０の表面にＰ＋型拡散層１４が形成され、このＰ＋型拡散層１４に負電位発生チャージポンプ回路の負の出力電位ＬＶ（接地電位ＶＳＳを基準として負の電位）が印加されることにより、Ｐ型半導体基板１０に負の出力電位ＬＶが印加されるように構成されている。負電位発生チャージポンプ回路が動作していない状態では、Ｐ型半導体基板１０はＮ＋型拡散層１３によって接地電位ＶＳＳの近くにバイアスされている。

しかしながら、正電位発生チャージポンプ回路を動作させると、寄生バイポーラトランジスタ１５がオンすることにより、Ｐ型半導体基板１０に基板電流が流れ、Ｐ型半導体基板１０の電位が接地電位ＶＳＳより正側に上昇する。これにより、Ｐ型半導体基板１０からＮ＋型拡散層１３で形成される寄生ダイオード（ＰＮ接合）の順方向電流が流れる。すると、この順方向電流が寄生バイポーラトランジスタ１６のベース電流Ｉ_Ｂとなって、寄生バイポーラトランジスタ１６がオンする。この状態は、寄生バイポーラトランジスタ１５，１６によって形成されたサイリスタがオンした状態である。

ここで、寄生バイポーラトランジスタ１５のエミッタは電荷転送ＭＯＳトランジスタＭＰのドレイン拡散層、ベースはＮ型ウエル１１、コレクタはＰ型半導体基板である。寄生バイポーラトランジスタ１６のエミッタはＮ＋型拡散層１３、ベースはＰ型半導体基板１０、コレクタはＮ型ウエル１１である。

上記サイリスタがオンすると、正電位発生チャージポンプ回路の出力端（出力電位ＨＶ）から、Ｎ型ウエル１１、Ｐ型半導体基板１０を通して接地電位ＶＳＳに定常的に電流が流れるため、正電位発生チャージポンプ回路が発生する正電位が低下してしまい、昇圧動作が正常に行えなくなる。またＰ型半導体基板１０の電位が上昇してしまうため、負電位発生チャージポンプ回路の出力電位は接地電位ＶＳＳより低い電位に下げることができない状態で安定し、負電位発生チャージポンプ回路についても昇圧動作が正常に行えなくなる。

本発明のチャージポンプ回路は、正電位を発生する正電位発生チャージポンプ回路と、負電位を発生する負電位発生チャージポンプ回路と、この負電位発生チャージポンプ回路が発生する負電位が印加される第１導電型の半導体基板と、前記負電位発生チャージポンプ回路及び前記正電位発生チャージポンプ回路の動作を制御する制御回路と、前記半導体基板の表面に形成され、前記正電位発生チャージポンプ回路が発生する正電位が印加される第２導電型のウエルと、前記半導体基板の表面に形成された第２導電型の拡散層と、前記正電位発生チャージポンプ回路の動作時に前記半導体基板から前記拡散層に順方向電流が流れないように、前記半導体基板の電位をクランプするクランプ用ダイオードと、を備えることを特徴とする。

かかる構成によれば、前記正電位発生チャージポンプ回路の動作時に前記クランプ用ダイオードにより、前記半導体基板の電位がクランプされるので寄生バイポーラトランジスタがオンするのを防止できる。

また、本発明のチャージポンプ回路は、正電位を発生する正電位発生チャージポンプ回路と、負電位を発生する負電位発生チャージポンプ回路と、前記負電位発生チャージポンプ回路の発生する負電位が印加される第１導電型の半導体基板と、前記負電位発生チャージポンプ回路及び前記正電位発生チャージポンプ回路の動作を制御する制御回路と、前記半導体基板の表面に形成され、前記正電位発生チャージポンプ回路の発生する正電位が印加される第２導電型のウエルと、前記半導体基板の表面に形成された第２導電型の拡散層と、を備え、前記制御回路は最初に前記負電位発生チャージポンプ回路の動作を開始して負電位を発生させ、次に、前記正電位発生チャージポンプ回路の動作を開始して正電位を発生させることを特徴とする。

かかる構成によれば、最初に前記負電位発生チャージポンプ回路の動作を開始して負電位を発生させているので、前記正電位発生回路が動作を開始した時には前記半導体基板は負電位にバイアスされており、寄生バイポーラトランジスタがオンするのを防止できる。

本発明によれば、負電位を発生する負電位発生チャージポンプ回路と正電位を発生する正電位発生チャージポンプ回路とを備えたチャージポンプ回路において、寄生バイポーラトランジスタがオンするのを防止し、チャージポンプ回路の昇圧動作を正常に行うことが可能になる。

［第１の実施形態］
本発明の第１の実施形態に係るチャージポンプ回路について説明する。図１はチャージポンプ回路のブロック図である。このチャージポンプ回路は正の出力電位ＨＶを発生する正電位発生チャージポンプ回路１と、負の出力電位ＬＶを発生する負電位発生チャージポンプ回路２と、これらの負電位発生チャージポンプ回路２及び正電位発生チャージポンプ回路１の動作を制御する制御回路３をＰ型半導体基板上に備えている。そして、負電位発生チャージポンプ回路によって発生された負の出力電位ＬＶがＰ型半導体基板に印加される。

図２は正電位発生チャージポンプ回路１の回路図である。電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２が直列に接続され、電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１のソースに入力電位として正の電源電位ＶＤＤが印加されている。電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２の接続ノードにはコンデンサＣ１の第１の端子が接続されている。また、クロックドライバーとして、クロックＣＬＫ１が入力されたＣＭＯＳインバータＩＮＶ１が設けられ、このＣＭＯＳインバータＩＮＶ１によってクロックＣＬＫ１を反転したクロック＊ＣＬＫ１がコンデンサＣ１の第２の端子に印加される。電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２は、Ｐ型半導体基板の表面に形成され、分離されたＮ型ウエル内にそれぞれ形成される。

クロックＣＬＫ１のロウレベルはＶＳＳ、ハイレベルはＶＤＤであり、ＣＭＯＳインバータＩＮＶ１の電源電位はＶＤＤであるため、クロック＊ＣＬＫ１のロウレベルはＶＳＳ、ハイレベルはＶＤＤである。制御回路３はクロックＣＬＫ１の供給と、電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１，ＭＰ２のスイッチングを制御する。正電位発生チャージポンプ回路１の定常動作状態において、ＭＰ２のドレインから出力電位ＨＶ（＝２ＶＤＤ）が得られる。

図３は負電位発生チャージポンプ回路２の回路図である。電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ３，電荷転送Ｎチャネル型ＭＯＳトランジスタＭＮ１が直列に接続され、電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ３のソースに入力電位として接地電位ＶＳＳが印加されている。

電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ３は、Ｐ型半導体基板の表面に形成されたＮ型ウエル内に形成される。ＭＰ３をＰチャネル型としたのは、Ｐ型半導体基板に負電位発生チャージポンプ回路によって発生された負の出力電位ＬＶが印加されるからである。電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ３，電荷転送Ｎチャネル型ＭＯＳトランジスタＭＮ１の接続ノードにはコンデンサＣ２の第１の端子が接続されている。

また、クロックドライバーとして、クロックＣＬＫ２が入力されたＣＭＯＳインバータＩＮＶ２が設けられ、このＣＭＯＳインバータＩＮＶ２によってクロックＣＬＫ２を反転したクロック＊ＣＬＫ２がコンデンサＣ２の第２の端子に印加される。クロックＣＬＫ２は正電位発生チャージポンプ回路１が発生した出力電位ＨＶを用いて作成され、そのロウレベルはＶＳＳ、ハイレベルはＨＶであり、ＣＭＯＳインバータＩＮＶ２の電源電位はＨＶであるため、クロック＊ＣＬＫ２のロウレベルはＶＳＳ、ハイレベルはＨＶである。制御回路３はクロックＣＬＫ２の供給と、電荷転送Ｎチャネル型ＭＯＳトランジスタＭＰ３，ＭＮ１のスイッチングを制御する。負電位発生チャージポンプ回路２の定常動作状態において、ＭＮ１のドレインから出力電位ＬＶ（＝−２ＶＤＤ）が得られる。

図４は、チャージポンプ回路を半導体基板上に形成したときの部分的な断面図であり、図１１と同じ構成部分については同一符号を付している。正電位発生チャージポンプ回路１、負電位発生チャージポンプ回路２、制御回路３はいずれもＰ型半導体基板１０上に形成される。図４のＰチャネル型ＭＯＳトランジスタＭＰは、前記電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ２に対応し、Ｎチャネル型ＭＯＳトランジスタＭＮは、例えば、ＣＭＯＳインバータＩＮＶ１、ＩＮＶ２のＮチャネル型ＭＯＳトランジスタに対応している。

本実施形態によれば、Ｐ型半導体基板１０の表面に形成されたＰ＋型拡散層１４と接地電位ＶＳＳの間にクランプ用のダイオード２０を接続している。ダイオード２０のアノードはＰ型拡散層１４に接続され、カソードに接地電位が印加される。ダイオード２０のしきい値ＶＦ１はＰ型半導体基板１０とＮ＋型拡散層１３で形成されるダイオードのしきい値ＶＦ２より低いことが、Ｐ型半導体基板１０をできるだけ低い電位にクランプする上で好ましい。ダイオード２０のしきい値とは、ダイオード２０のカソードを接地し、アノードに正電位を印加した際に、ダイオード２０に順方向電流（例えば、１μＡ）が流れる時のアノード・カソード間電圧である。

そのようなダイオード２０としては、ショットキーバリアダイオード（ＶＦ１＝約０．３〜０．４Ｖ）が適している。これに対して、Ｐ型半導体基板１０とＮ＋型拡散層１３で形成されるダイオードの順方向のしきい値ＶＦ２は約０．７Ｖである。

これにより、正電位発生チャージポンプ回路１が動作して、Ｐ型半導体基板１０に基板電流が流れても、Ｐ型半導体基板１０の電位の上昇が抑えられる。これにより、Ｐ型半導体基板１０とＮ＋型拡散層１３で形成される寄生ダイオードに順方向電流が流れないので、寄生バイポーラトランジスタ１６がオンするのを防止することができる。

したがって、図５に示すように、正電位発生チャージポンプ回路１を負電位発生チャージポンプ回路２よりも先に動作を開始させた場合でも、チャージポンプ回路の昇圧動作を正常に行うことができる。

次に、正電位発生チャージポンプ回路１、負電位発生チャージポンプ回路２の具体的な動作について説明する。まず、正電位発生チャージポンプ回路１の動作について図５、図６を参照して説明する。図５に示すように、制御回路３により時刻ｔ１においてクロックＣＬＫ１の供給と、ＭＰ１，ＭＰ２のスイッチングが開始されると、正電位発生チャージポンプ回路１の動作が開始する。正電位発生チャージポンプ回路１の定常動作状態について図６を参照して説明する。

クロック＊ＣＬＫ１がロウレベルの時、ＭＰ１はオン、ＭＰ２はオフであり、ＭＰ１とＭＰ２の接続ノードの電位は、コンデンサＣ１が充電されることにより、ＶＤＤになる。クロック＊ＣＬＫ１がハイレベルの時、ＭＰ１はオフ、ＭＰ２はオンであり、ＭＰ１とＭＰ２の接続ノードの電位は、コンデンサＣ１の容量結合により、ＶＤＤから２ＶＤＤに変化する。その２ＶＤＤの電位はＭＰ２を通して出力される。この動作が繰り返されることにより、出力電位ＨＶとして２ＶＤＤが得られる。

その後、制御回路３により時刻ｔ２においてクロックＣＬＫ２の供給と、ＭＰ３，ＭＮ１のスイッチングが開始されると、負電位発生チャージポンプ回路２の動作が開始する。前述のように、クロックＣＬＫ２は正電位発生チャージポンプ回路１が発生した出力電位ＨＶ（＝２ＶＤＤ）を用いて作成され、そのロウレベルはＶＳＳ、ハイレベルはＨＶであり、ＣＭＯＳインバータＩＮＶ２の電源電位はＨＶであるため、クロック＊ＣＬＫ２のロウレベルはＶＳＳ、ハイレベルはＨＶである。

負電位発生チャージポンプ回路２の定常動作状態について図７を参照して説明する。

クロック＊ＣＬＫ２がハイレベルの時、ＭＰ３はオン、ＭＮ１はオフであり、ＭＰ３とＭＮ１の接続ノードの電位は、コンデンサＣ２が充電されることにより、ＶＳＳになる。クロック＊ＣＬＫ２がロウレベルの時、ＭＰ３はオフ、ＭＮ１はオンであり、ＭＰ３とＭＮ１の接続ノードの電位は、コンデンサＣ２の容量結合により、ＶＳＳから−ＨＶ（＝−２ＶＤＤ）に変化する。その−ＨＶの電位はＭＮ１を通して出力される。この動作が繰り返されることにより、出力電位ＬＶとして−ＨＶ（＝−２ＶＤＤ）が得られる。

［第２の実施形態］
本発明の第２の実施形態に係るチャージポンプ回路について説明する。第１の実施形態においては、クランプ用のダイオード２０を設けることにより、Ｐ型半導体基板１０の電位を接地電位ＶＳＳの近くにクランプすることにより、寄生バイポーラトランジスタ１６のオンを防止したが、本実施形態においては、負電位発生チャージポンプ回路２を正電位発生チャージポンプ回路１よりも先に動作させることにより、寄生バイポーラトランジスタ１６のオンを防止したものである。これにより、ダイオード２０を不要にしてコストダウンを図ることができる。

以下、本実施形態のチャージポンプ回路について図面を参照して詳しく説明する。正電位発生チャージポンプ回路１の構成については第１の実施形態の回路(図２)と同じである。負電位発生チャージポンプ回路２は図８に示すように、クロックドライバー部の構成が第１の実施形態と異なっている。即ち、ＣＭＯＳインバータＩＮＶ２に加えて、クロックＣＬＫ３が入力されたＣＭＯＳインバータＩＮＶ３が設けられている。ＣＭＯＳインバータＩＮＶ３に供給される電源電位はＶＤＤである。ＣＭＯＳインバータＩＮＶ３の出力はクロックＣＬＫ３を反転したクロック＊ＣＬＫ３となる。

クロックＣＬＫ２、＊ＣＬＫ２のロウレベルはＶＳＳ、ハイレベルはＨＶ（正電位発生チャージポンプ回路１の出力電位）であるが、クロックＣＬＫ３、＊ＣＬＫ３のロウレベルはＶＳＳ、ハイレベルはＶＤＤである。また、ＣＭＯＳインバータＩＮＶ２、ＩＮＶ３の出力を選択的にコンデンサＣ２の第２の端子に印加するためのスイッチＳＷ１、ＳＷ２が、それぞれの出力端に設けられている。スイッチＳＷ１、ＳＷ２のオンオフは図１の制御回路３によって制御される。

次に、このチャージポンプ回路の動作について説明する。図９に示すように、制御回路３により時刻ｔ３においてクロックＣＬＫ３の供給と、ＭＰ３，ＭＮ１のスイッチングが開始されると、負電位発生チャージポンプ回路２の動作が開始する。このとき、スイッチＳＷ１はオン、スイッチＳＷ２はオフに設定され、クロックＣＬＫ３はインバータＩＮＶ３を通して、コンデンサＣ２の第２の端子に印加される。このときの負電位発生チャージポンプ回路２の定常動作状態について図１０を参照して説明する。

クロック＊ＣＬＫ３がハイレベル(ＶＤＤ)の時、ＭＰ３はオン、ＭＮ１はオフであり、ＭＰ３とＭＮ１の接続ノードの電位は、コンデンサＣ２が充電されることにより、ＶＳＳになる。クロック＊ＣＬＫ３がロウレベル(ＶＳＳ)の時、ＭＰ３はオフ、ＭＮ１はオンであり、ＭＰ３とＭＮ１の接続ノードの電位は、コンデンサＣ２の容量結合により、ＶＳＳから−ＶＤＤに変化する。その−ＶＤＤの電位はＭＮ１を通して出力される。この動作が繰り返されることにより、出力電位ＬＶとして−ＶＤＤが出力される。これにより、出力電位ＬＶはＰ型拡散層１４を通してＰ型半導体基板１０に印加される（図４参照）ので、Ｐ型半導体基板１０は−ＶＤＤにバイアスされる。

その後、制御回路３により時刻ｔ４においてクロックＣＬＫ１の供給と、ＭＰ１，ＭＰ２のスイッチングが開始されると、正電位発生チャージポンプ回路１の動作が開始する。正電位発生チャージポンプ回路１の動作により基板電流が流れるが、Ｐ型半導体基板１０は負電位発生チャージポンプ回路２により−ＶＤＤというＶＳＳよりも低い電位にバイアスされているので、寄生バイポーラトランジスタ１６がオンすることが防止される。これにより、正電位発生チャージポンプ回路１は正常に動作し、その出力電位ＨＶとして２ＶＤＤが出力される。（図６参照）

正電位発生チャージポンプ回路１の出力電位ＨＶが２ＶＤＤに到達した後の時刻ｔ５において、スイッチＳＷ１はオフ、スイッチＳＷ２はオンに設定される。これにより、クロックＣＬＫ２はインバータＩＮＶ２を通してコンデンサＣ２の第２の端子に印加される。クロックＣＬＫ２は正電位発生チャージポンプ回路２が発生した出力電位ＨＶを用いて作成され、そのロウレベルはＶＳＳ、ハイレベルはＨＶであり、ＣＭＯＳインバータＩＮＶ２の電源電位はＨＶであるため、クロック＊ＣＬＫ２のロウレベルはＶＳＳ、ハイレベルはＨＶである。

これにより、負電位発生チャージポンプ回路２は振幅の大きいクロックＣＬＫ２に基づいて動作するので、その出力電位ＬＶはさらに高い負の高電位に昇圧され、−ＨＶ（＝−２ＶＤＤ）という負の出力電位ＬＶが得られる。こうして、最終的にＰ型半導体基板１０の電位は−ＨＶに到達する。

［第３の実施形態］
本実施形態は、第２の実施形態と同様に、負電位発生チャージポンプ回路２を正電位発生チャージポンプ回路１よりも先に動作させることにより、寄生バイポーラトランジスタのオンを防止するものである。第２の実施形態と異なるのは、負電位発生チャージポンプ回路２は、正電位発生チャージポンプ回路１によって発生させた正の出力電位ＨＶ（＝２ＶＤＤ）を反転して、−ＨＶ（＝−２ＶＤＤ）という負の出力電位ＬＶをさせる点である。

以下、本実施形態のチャージポンプ回路について詳しく説明する。図１１はこのチャージポンプ回路の回路図である。正電位発生チャージポンプ回路１１１は基本的には第２の実施形態の正電位発生チャージポンプ回路１と同様である。電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１１，ＭＰ１２が直列に接続され、ＭＰ１１のソースに入力電位として正の電源電位ＶＤＤが印加されている。定常動作状態において、ＭＰ１２のドレインから出力電位ＨＶ（＝２ＶＤＤ）が得られる。

ＭＰ１１，ＭＰ１２の接続ノードにはコンデンサＣ１１の第１の端子Ｃ１Ａが接続されている。また、クロックドライバーとしてＣＭＯＳインバータＩＮＶ１１が設けられており、その出力がコンデンサＣ１１の第２の端子Ｃ１Ｂが接続されている。

ＣＭＯＳインバータＩＮＶ１１は、Ｐチャネル型ＭＯＳトランジスタＭＰ１３とＮチャネル型ＭＯＳトランジスタＭＮ１１を電源電位ＶＤＤと接地電位ＶＳＳの間に直列に接続して構成され、ＭＰ１３のゲートにクロックＣＬＫ１１が印加され、ＭＮ１１のゲートにクロックＣＬＫ１２が印加される。クロックＣＬＫ１１、１２は同じクロックで、そのハイレベルはＶＤＤ、ロウレベルはＶＳＳである。

ＭＰ１１のゲートにはレベルシフタＬＳ１からのクロックＣＬＫ１３が印加され、ＭＰ１２のゲートにはレベルシフタＬＳ２からのクロックＣＬＫ１４が印加される。クロックＣＬＫ１３とクロックＣＬＫ１４は逆相のクロックであり、ＭＰ１１とＭＰ１２は相補的にスイッチングする。クロックＣＬＫ１３とクロックＣＬＫ１４のハイレベルはＨＶ（＝２ＶＤＤ）、ロウレベルはＶＳＳである。

この正電位チャージポンプ回路１１１の動作は、第１の状態（クロックＣＬＫ１１，ＣＬＫ１２＝ハイレベル）において、ＭＰ１３：オフ、ＭＮ１１：オン、ＭＰ１１：オン、ＭＰ１２：オフであり、コンデンサＣ１１の第２の端子Ｃ１Ｂの電位はＶＳＳ、コンデンサＣ１１の第１の端子Ｃ１Ａの電位はＶＤＤである。

第２の状態（クロックＣＬＫ１１，ＣＬＫ１２＝ロウレベル）において、ＭＰ１３：オン、ＭＮ１１：オフ、ＭＰ１１：オフ、ＭＰ１２：オンであり、コンデンサＣ１１の第２の端子Ｃ１Ｂの電位はＶＤＤ、コンデンサＣ１１の第１の端子Ｃ１Ａの電位は２ＶＤＤである。第１の端子Ｃ１Ａの電荷はＭＰ１２を通して、出力コンデンサＣｏｕｔ１に充電される。第１の状態と第２の状態を繰り返すことにより、出力電位ＨＶは２ＶＤＤとなる。

次に、負電位発生チャージポンプ回路１１２の構成について説明する。電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１４，ＭＰ１５が直列に接続され、ＭＰ１４のソースに正電位チャージポンプ回路１１のＭＰ１２のドレインが接続されることで、ＭＰ１４のソースに、正電位チャージポンプ回路１１の出力電位ＨＶが印加されるようになっている。ＭＰ１５のドレインは接地されている。

また、接地電位ＶＳＳと出力端の間に、電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１６，電荷転送Ｎチャネル型ＭＯＳトランジスタＭＮ１２が直列に接続されている。ＭＰ１４とＭＰ１５の接続点とＭＰ１６とＭＮ１２の接続点の間にコンデンサＣ１２が接続されている。すなわち、コンデンサＣ１２の第１の端子Ｃ２ＡはＭＰ１６，ＭＮ１２の接続点に接続され、コンデンサＣ１２の第２の端子Ｃ２ＢはＭＰ１４，ＭＮ１５の接続点に接続されている。

ＭＰ１４のゲートにはレベルシフタＬＳ３からのクロックＣＬＫ１９が印加され、ＭＰ１５のゲートにはレベルシフタＬＳ４からのクロックＣＬＫ２０が印加される。クロックＣＬＫ１９とクロックＣＬＫ２０は逆相のクロックであり、ＭＰ１４とＭＰ１５は相補的にスイッチングする。クロックＣＬＫ１９とクロックＣＬＫ２０のハイレベルはＨＶ（＝２ＶＤＤ）、ロウレベルはＶＳＳである。

また、ＭＰ１６のゲートにはレベルシフタＬＳ５からのクロックＣＬＫ１７が印加され、ＭＮ１２のゲートにはレベルシフタＬＳ６からのクロックＣＬＫ１８が印加される。クロックＣＬＫ１７，ＣＬＫ１８は同じクロックであり、ＭＰ１６とＭＮ１２は相補的にスイッチングする。

さらに、ＣＭＯＳインバータＩＮＶ１２が設けられ、その出力は制御信号ＳＴによって制御されたトランスファゲートＴＧを通してコンデンサＣ１２の第２の端子Ｃ２Ｂに接続されている。ＣＭＯＳインバータＩＮＶ１２はＰチャネル型ＭＯＳトランジスタＭＰ１７とＮチャネル型ＭＯＳトランジスタＭＮ１３をＶＤＤとＶＳＳの間に接続して構成される。ＭＰ１７のゲートにクロックＣＬＫ１５が印加され、ＭＮ１３のゲートにクロックＣＬＫ１６が印加される。クロックＣＬＫ１５、１６は同じクロックで、そのハイレベルはＶＤＤ、ロウレベルはＶＳＳである。

この負電位発生チャージポンプ回路１１２は、２つの動作モードを有している。第１の動作モードでは、ＭＰ１４，ＭＰ１５はスイッチング動作を停止しており、制御信号ＳＴがハイレベルに設定されることでトランスファゲートＴＧはオンしている。そして、ＭＰ１６，ＭＰ１７，ＭＮ１２，ＭＮ１３のスイッチングにより、出力電位ＬＶとして−ＶＤＤを発生する。この動作は、第１，第２の実施形態の負電位発生チャージポンプ回路２の動作と同じである。

即ち、第１の状態（クロックＣＬＫ１５，ＣＬＫ１６＝ロウレベル）において、ＭＰ１７：オン、ＭＮ１３：オフ、ＭＰ１６：オン、ＭＮ１２：オフであり、コンデンサＣ１２の第２の端子Ｃ２Ｂの電位はＶＤＤ、コンデンサＣ１２の第１の端子Ｃ２Ａの電位（ＭＰ１６，ＭＮ１２の接続点の電位）はＶＳＳである。

第２の状態（クロックＣＬＫ１５，ＣＬＫ１６＝ハイレベル）において、ＭＰ１７：オフ、ＭＮ１３：オン、ＭＰ１６：オフ、ＭＮ１２：オンであり、コンデンサＣ１２の第２の端子Ｃ２Ｂの電位はＶＳＳ、コンデンサＣ１２の第１の端子Ｃ２Ａの電位は−ＶＤＤである。第１の端子Ｃ２Ａの電荷はＭＮ１２を通して、出力コンデンサＣｏｕｔ２に充電される。第１の状態、第２の状態を繰り返すことにより、出力電位ＬＶは−ＶＤＤとなる。

一方、第２の動作モードでは、正電位発生チャージポンプ回路１１１が発生した正の出力電位ＨＶ（＝２ＶＤＤ）を反転して、−ＨＶを発生する。ＭＰ１７，ＭＮ１３は、スイッチング動作を停止しており、制御信号ＳＴがロウレベルに設定されることでトランスファゲートＴＧはオフしている。第１の状態において、ＭＰ１６：オン、ＭＮ１２：オフ、ＭＰ１４：オン、ＭＰ１５：オフとなることで、コンデンサＣ１２の第２の端子Ｃ２Ｂの電位はＨＶ、第１の端子Ｃ２Ａの電位はＶＳＳである。第２の状態において、ＭＰ１６：オフ、ＭＮ１２：オン、ＭＰ１４：オフ、ＭＰ１５：オンとなることで、第２の端子Ｃ２Ｂの電位はＶＳＳ、第１の端子Ｃ２Ａの電位は−ＨＶとなる。第１の状態、第２の状態を繰り返すことにより、出力電位ＬＶは−ＨＶとなる。

正電位発生チャージポンプ回路１１１、負電位発生チャージポンプ回路１１２において、Ｎチャネル型ＭＯＳトランジスタＭＮ１１，ＭＮ１２，ＭＮ１３は、Ｐ型半導体基板上に形成される。また、Ｐチャネル型ＭＯＳトランジスタＭＰ１１，ＭＰ１２，ＭＰ１３，ＭＰ１４，ＭＰ１５，ＭＰ１６，ＭＰ１７はＰ型半導体基板の表面に形成され、互いに分離されたＮ型ウエル上にそれぞれ形成されている。ここで、ＭＰ１１、ＭＰ１５をＰチャネル型としたのは、Ｐ型半導体基板に負電位発生チャージポンプ回路によって発生された負の出力電位ＬＶが印加されるからである。これらをＮチャネル型で形成するには、Ｐ型半導体基板の負電位から切り離されたソース電位が必要になるため、Ｐチャネル型ＭＯＳトランジスタが形成されているＮ型ウエルとは別のＮ型ウエルを形成し、そのＮ型ウエルの中にＰ型ウエルを形成し、そのＰ型ウエルの中にＮチャネル型ＭＯＳトランジスタを形成する必要がある。

図１２は、チャージポンプ回路の部分断面図である。図においては、図１１の電荷転送Ｐチャネル型ＭＯＳトランジスタＭＰ１２、ＭＰ１６を示している。正電位発生チャージポンプ回路１１１が動作すると、ＰＮＰ寄生バイポーラトランジスタ２１がオンして、Ｎ型ウエル２２からＰ型半導体基板１０に基板電流が流れる。この基板電流により、Ｐ型半導体基板１０の電位が上昇し、ＮＰＮ寄生バイポーラトランジスタ２３がオンし、ＰＮＰ寄生バイポーラトランジスタ２１とＮＰＮ寄生バイポーラトランジスタ２３とで形成されるサイリスタがオンし、正電位チャージポンプ回路１１の正の出力電位ＨＶが低下してしまう。そこで、本実施形態においては、負電位チャージポンプ回路１２を正電位発生チャージポンプ回路１１１より先に動作させることにより、Ｐ型半導体基板１０の電位をＶＳＳ以下（−ＶＤＤ）に下げて、ＮＰＮ寄生バイポーラトランジスタ２３がオンすることを防止した。

以下、チャージポンプ回路の動作について、図１３の動作波形図を参照して説明する。まず、負電位発生チャージポンプ回路１１２を前記第１の動作モードで動作させ、出力電位ＬＶとして−ＶＤＤを発生する。この出力電位ＬＶはＰ型半導体基板１０に印加されるので、Ｐ型半導体基板１０の電位は−ＶＤＤになる。

その後、負電位発生チャージポンプ回路１１２の動作を継続させながら、正電位発生チャージポンプ回路１１１の動作を開始する。Ｐ型半導体基板１０の電位は−ＶＤＤになっているので、正電位発生チャージポンプ回路１１１は正常に動作する。そして、正電位発生チャージポンプ回路１１１の出力電位ＨＶが２ＶＤＤになった後に、負電位発生チャージポンプ回路１１２を前記第２の動作モード（ＨＶの反転動作）で動作させる。これにより、負電位発生チャージポンプ回路１１２の出力電位ＬＶは−ＨＶ（＝−２ＶＤＤ）となり、Ｐ型半導体基板１０の電位は−ＨＶになる。

なお、第１、２の実施形態において、正電位発生チャージポンプ回路１及び負電位発生チャージポンプ回路２の電荷転送ＭＯＳトランジスタの数は２個であり、正電位発生チャージポンプ回路１は２倍昇圧、負電位発生チャージポンプ回路２は−１倍昇圧を行うが、これに限らず、さらに電荷転送ＭＯＳトランジスタの数を増加して昇圧能力を高めてもよい。

また、第３の実施形態において、正電位発生チャージポンプ回路１１１の電荷転送ＭＯＳトランジスタの数は２個であるが、これに限らず、さらに電荷転送ＭＯＳトランジスタの数を増加して昇圧能力を高めてもよい。

本発明の第１の実施の形態によるチャージポンプ回路のブロック図である。 正電位発生チャージポンプ回路の回路図である。 負電位発生チャージポンプ回路の回路図である。 本発明の第１の実施の形態によるチャージポンプ回路の部分断面図である。 本発明の第１の実施の形態によるチャージポンプ回路の動作タイミング図である。 正電位発生チャージポンプ回路の定常状態における動作を示す波形図である。 負電位発生チャージポンプ回路の定常状態における動作を示す波形図である。 本発明の第２の実施の形態による負電位発生チャージポンプ回路の回路図である。 本発明の第２の実施の形態によるチャージポンプ回路の動作タイミング図である。 本発明の第２の実施の形態による負電位発生チャージポンプ回路の定常状態における動作を示す波形図である。 本発明の第３の実施の形態によるチャージポンプ回路の回路図である。 本発明の第３の実施の形態によるチャージポンプ回路の部分断面図である。 本発明の第３の実施の形態によるチャージポンプ回路の動作を示す波形図である。 従来例のチャージポンプ回路の部分断面図である。

符号の説明

１ 正電位発生チャージポンプ回路 ２ 負電位発生チャージポンプ回路
３ 制御回路 １０ Ｐ型半導体基板 １１ Ｎ型ウエル
１２ Ｎ＋型拡散層 １３ Ｎ＋型拡散層 １４ Ｐ＋型拡散層
１５ 寄生バイポーラトランジスタ ２０ ダイオード
２１ ＰＮＰ寄生バイポーラトランジスタ ２２ Ｎ型ウエル
２３ ＮＰＮ寄生バイポーラトランジスタ
１１１ 正電位発生チャージポンプ回路
１１２ 負電位発生チャージポンプ回路
ＩＮＶ１，ＩＮＶ２，ＩＮＶ３，ＩＮＶ１１，ＩＮＶ１２ ＣＭＯＳインバータ
Ｃ１，Ｃ２，Ｃ１１，Ｃ１２ コンデンサ

Claims (7)

1. 正電位を発生する正電位発生チャージポンプ回路と、負電位を発生する負電位発生チャージポンプ回路と、この負電位発生チャージポンプ回路が発生する負電位が印加される第１導電型の半導体基板と、前記負電位発生チャージポンプ回路及び前記正電位発生チャージポンプ回路の動作を制御する制御回路と、前記半導体基板の表面に形成され、前記正電位発生チャージポンプ回路が発生する正電位が印加される第２導電型のウエルと、前記半導体基板の表面に形成された第２導電型の拡散層と、前記正電位発生チャージポンプ回路の動作時に前記半導体基板から前記拡散層に順方向電流が流れないように、前記半導体基板の電位をクランプするクランプ用ダイオードと、を備えることを特徴とするチャージポンプ回路。
2. 前記クランプ用ダイオードのしきい値は、前記拡散層と前記半導体基板によって形成されるダイオードのしきい値より低いことを特徴とする請求項１に記載のチャージポンプ回路。
3. 前記クランプ用ダイオードはショットキーバリアダイオードであることを特徴とする請求項２に記載のチャージポンプ回路。
4. 前記制御回路は、最初に前記正電位発生チャージポンプ回路の動作を開始して前記正電位を発生させ、その後、前記正電位を用いて、前記負電位発生チャージポンプ回路の動作を開始させることを特徴とする請求項１、２、３のいずれかに記載のチャージポンプ回路。
5. 正電位を発生する正電位発生チャージポンプ回路と、負電位を発生する負電位発生チャージポンプ回路と、前記負電位発生チャージポンプ回路の発生する負電位が印加される第１導電型の半導体基板と、前記負電位発生チャージポンプ回路及び前記正電位発生チャージポンプ回路の動作を制御する制御回路と、前記半導体基板の表面に形成され、前記正電位発生チャージポンプ回路の発生する正電位が印加される第２導電型のウエルと、前記半導体基板の表面に形成された第２導電型の拡散層と、を備え、
   前記制御回路は最初に前記負電位発生チャージポンプ回路の動作を開始して負電位を発生させ、次に、前記正電位発生チャージポンプ回路の動作を開始して正電位を発生させることを特徴とするチャージポンプ回路。
6. 前記制御回路は、前記正電位発生チャージポンプ回路の動作を開始して正電位を発生させた後に、この正電位を用いて前記負電位発生チャージポンプ回路を動作させることを特徴とする請求項５に記載のチャージポンプ回路。
7. 前記負電位発生チャージポンプ回路は前記正電位を反転させて負電位を発生することを特徴とする請求項６に記載のチャージポンプ回路。

Images