CN1233086C - 一种电荷泵电路 - Google Patents

Abstract

一种电荷泵电路属于模拟集成电路设计技术领域，尤其涉及非易失性存储器中高压电荷泵电路系统的设计。其特征是，它在时钟产生模块和耦合电容之间连接一个耦合电容控制器，其控制信号来自比较器输出端；它含有两个传输门，比较器输出端分别通过两个倒相器连接两个传输门PMOS管栅极，比较器输出端直接连接两个传输门NMOS管栅极；两个传输门输入端分别连接两相时钟信号，两个输出端分别交替连接电荷泵的耦合电容。还采用了耦合电容分离法，使电荷泵不会处于停止状态，在输出高压超过预值后仍具有一定驱动能力，使高压输出端电压值下降不会太快，以保持输出端电压稳定。本发明能够大大降低电荷泵的功耗，并能得到高精度的输出高压。

Description

一种电荷泵电路

技术领域：

一种电荷泵电路属于模拟集成电路设计技术领域，尤其涉及到非易失性存储器中高压电荷泵电路的设计技术领域。

背景技术：

电荷泵是一种可以产生高于电源电压V_DD的正高压的电路。它广泛用于各种非易失型存储器中，以实现存储单元的编程和擦除操作。

图1是传统Dickson型正高压电荷泵示意图。它由NMOS管MN1-MN5和耦合电容C1-C4组成。其中NMOS管MN1-MN5的源端和漏端逐个串连起来，并最终连接在电源电压V_DD和高压输出端VP之间，而且MN1-MN5的栅极都连接到各自的漏端形成二极管，而它们的衬底都连接到地Gnd。耦合电容C1-C4的一端都连接到两相非重叠时钟信号CLK1或者CLK2上，其中耦合电容C1和C3的一端连接到时钟信号CLK1上，而耦合电容C2和C4的一端连接到时钟信号CLK2上。耦合电容C1-C4的另一端分别连接到NMOS管MN1-MN4的源端。

图2是两相非重叠时钟信号CLK1和CLK2的时序图。CLK1和CLK2都是方波信号，它们的相位相反，并在电源电压V_DD和地Gnd之间跳变。当时钟信号CLK1为低，而CLK2为高时，NMOS管MN1由于栅压高于源端(P1)电压而处于导通状态，这样耦合电容C1将被充电到电源电压V_DD减去NMOS管MN1的阈值电压V_T。当CLK1变为高而CLK2为低时，MN2的漏端电压(P1)将被耦合电容C1耦合到2V_DD-V_T，而此时NMOS管MN1关断而MN2将导通，这样耦合电容C2将被充电到2V_DD-2V_T。当时钟信号CLK1再次变为低而CLK2变为高时，NMOS管MN3的漏端(P2)电压将被耦合电容C2耦合到3V_DD-2V_T，而此时NMOS管MN2关断而MN3将导通，这样耦合电容C3将被充电到3V_DD-3V_T。这样的充电过程一直继续下去，输出端VP的电压将达到最大，其具体数值可以表示为(N+1)×(V_DD-V_T)，其中N表示正高压电荷泵的级数。

由于电荷泵产生的输出高压会受到衬偏效应和工艺偏差等因素的影响，尤其是在负载电流较大的情况下，其波动性一般比较大，在实际应用中都需要对其进行稳压调节，以得到高精度的输出。如图3所示的是一种传统对输出高压进行稳压调节的方法，在时钟生成模块产生的如图2所示的两相非重叠时钟CLK1和CLK2的驱动下，电荷泵工作并产生高压VP，通过两个采样电容C1和C2的采样，得到一个采样电压V1，V1和参考电压Vref1分别输入到比较器U1的正相和负相输入端，如果输出高压VP大于预定值，那么V1将大于参考电压Vref1，比较器U1的输出电压V2为高，打开NMOS管MN2，把输出端VP的电荷泄放掉，以此来降低输出端VP的电压值；如果VP的电压低于预定值，那么V1将小于参考电压Vref1，比较器U1的输出电压V2为低，关断NMOS管MN2，从而阻断输出端VP上电荷的泄放，以此来提高输出端VP的电压，最终保持输出端VP上电压的稳定性。但是由于这种方法让电荷泵一直处于最大工作状态，而且通过泄放掉多余的电荷来稳定高压，所以它的功耗非常大。

如图4所示的是另一种传统的稳压方法。在时钟生成模块产生的如图2所示的两相非重叠时钟CLK1和CLK2的驱动下，电荷泵工作并产生高压VP，通过两个采样电容C3和C4的采样，得到一个采样电压V3，V3和参考电压Vref2分别输入到比较器U2的正相和负相输入端，如果输出高压VP大于预定值，那么V3将大于参考电压Vref2，比较器U2的输出电压V4为高，这样，通过V4为高电平去控制时钟生成模块，使得CLK1和CLK2的频率降低，或者停止时钟CLK1和CLK2的输出，达到降低电荷泵的驱动能力或者停止电荷泵工作的目的，以此来降低输出端VP的电压值；如果VP的电压低于预定值，那么V3将小于参考电压Vre2，比较器U2的输出电压V4为低，它对时钟生成模块不产生任何影响，电荷泵在原有的驱动能力下继续工作，以此来提高输出端VP的电压，最终保持输出端VP上电压的稳定性。但是这种方法由于降低了时钟频率甚至停止了时钟输入，使得输出端电荷补充速度随频率降低而变慢，而且由于时钟通路的延时以及电容充放电的延时，当系统检测到输出高压VP高于或者低于预定值，然后再停止或者恢复系统时钟时，输出电压已经有了较大的波动，尤其是在大负载电流的情况下这种波动更大。

发明内容：

本发明的目的在于提出一种电荷泵电路，它通过一个连接在时钟产生模块和电荷泵耦合电容之间的耦合电容控制器来控制耦合电容的充放电速度，以此来动态的自洽改变电荷泵的驱动能力，达到节省功耗和提高输出高压精度的目的，特别适合用在负载电流较大的情况下；还采用了耦合电容分离法，使电荷泵不会处于停止状态，即在输出高压超过预定值后仍具有一定的驱动能力工作，使得高压输出端电压值的下降不至于太快，以保持输出端电压的稳定性。

本发明含有：

电荷泵；

时钟生成模块：产生两相非重叠时钟信号；

采样电路：由串连在电荷泵高压输出端和地之间的两个电容构成，并从两个电容的中间节点得到采样电压；

电压比较器；

其特征在于，

所述电压比较器的正相输入端连接参考电压，负相输入端连接所述采样电压，使其输出电压随电荷泵输出电压的增大而减小；

还含有耦合电容控制器：其输入端是上述两相非重叠时钟信号，输出端连接所述电荷泵的耦合电容，控制端连接所述比较器的输出端；该耦合电容控制器含有两个传输门；所述比较器的输出端分别通过两个倒相器连接两个传输门的PMOS管的栅极，所述比较器的输出端直接连接两个传输门的NMOS管的栅极；所述两个传输门的输入端分别连接上述两相时钟信号，两个输出端分别交替连接电荷泵的耦合电容。

所述时钟信号还通过另一组耦合电容直接与所述电荷泵相连，以保证所述电荷泵始终具有由该组耦合电容决定的驱动能力。

试验证明，本发明能够大大降低电荷泵的功耗，并且能够得到高精度的输出高压，达到了预期的目的。

附图说明：

图1，传统Dickson型正高压电荷泵原理图；

图2，两相非重叠时钟信号的时序图；

图3，传统的通过泄放通路对输出高压进行稳压调节的系统框图；

图4，传统的通过控制时钟对输出高压进行稳压调节的系统框图；

图5A，本发明实施例一的系统框图；

图5B，本发明实施例一的电荷泵原理图；

图5C，本发明实施例一的耦合电容控制器电路原理图；

图6A，本发明实施例二的系统框图；

图6B，本发明实施例二的电荷泵原理图；

图6C，本发明实施例二的耦合电容控制器电路原理图。

具体实施方式：

结合附图说明本发明的具体实施方式。

图5A所示的是本发明的第一个实施例的系统框图。其中采样电容C5和C6串连在高压输出端VP和地Gnd之间，从两个采样电容中间引出的采样电压V5连接到比较器U3的负相输入端，而比较器U3的正相输入端和参考电压Vref3相连，其比较结果V6连接到耦合电容控制器上。耦合电容控制器的输入还来源于时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2，它的输出信号K1和K2与电荷泵相连。而电荷泵从输出端口VP产生所需的高压并连接到采样电容C5的一端。耦合电容控制器等效于一个阻值随比较器输出电压变化而变化的可变电阻，当电荷泵的输出电压经过采样得到一个采样电压，这个采样电压与参考电压相比减小/增大时，比较器U3的输出电压增大/减小，耦合电容控制器等效的可变电阻的阻值减小/增大，使输出时钟信号对耦合电容的冲放电速度加快/减慢，这样就能够稳定电荷泵的输出电压。

图5B是第一个实施例中电荷泵的原理图，它和图1所示的电荷泵完全一样。

图5C是第一个实施例中耦合电容控制器的原理图，它由完全相同的两部分(5Ca和5Cb)组成，每部分都含有一个倒相器和一个传输门。其中倒相器的输入端为V6，输出端连接到传输门中PMOS管的栅极，而传输门中NMOS管的栅极直接连接到V6上，5Ca中传输门T1的输入端和输出端分别为CLK1和K1上，5Cb中传输门T2的输入端和输出端分别为CLK2和K2。当V6为低时，倒相器I1和I2输出为高，传输门关闭，CLK1和K1之间，以及CLK2和K2之间完全关断。当V6为高时，倒相器I1和I2输出为低，两个传输门打开，CLK1和K1之间，以及CLK2和K2之间完全导通。同样，如果V6处于高电平V_DD和低电平Gnd之间的某个值时，传输门会处于半导通状态，即CLK1和K1之间，以及CLK2和K2之间处于半导通状态，这可以等效为在CLK1和K1之间，以及CLK2和K2之间各有一个电阻，且等效电阻值的大小随着V6电压值的增大而减小，因此时钟信号对耦合电容的充放电速度就会受到这个电阻值大小的控制，进而电荷泵的驱动能力就会受到这个电阻的控制。因此可以通过V6电压值的大小来控制电荷泵的驱动能力，且V6电压值越大，电荷泵的驱动能力越大。

本发明第一个实施例中系统的工作原理如下：在时钟生成模块产生的两相非重叠时钟的驱动下，电荷泵开始工作并使VP的电压值逐步上升，在VP低于预定值时，采样电容C5和C6得到的采样电压V5小于参考电压Vref3，所以比较器U3的输出电压V6为高，耦合电容控制器把时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2分别通过完全导通的传输门T1和T2直接连接到电荷泵，使得电荷泵以最大的驱动能力工作，保证输出端VP的电压值能快速上升；当VP高于预定值时，采样电容C5和C6得到的采样电压V5大于参考电压Vref3，所以比较器U3的输出电压V6将由高变为低，耦合电容控制器通过完全关断的传输门T1和T2把时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2同电荷泵之间断开，使电荷泵停止工作，这样输出端VP的电压值就会逐步下降。最后当系统工作一段时间并稳定后，输出高压VP的电压值和预定值之间相差很小，经过采样电容C5和C6得到的采样电压V5和参考电压Vref3之间也只有很小的电压差，此时比较器U3的输出电压V6会根据电荷泵电路负载的大小自洽在电源电压V_DD和地Gnd之间的某个值附近，而且负载越小，V6的值会自洽在越接近于地Gnd的电压值附近，这样传输门的导通能力也越小，其等效电阻越大，对图5B所示的电荷泵中耦合电容的充放电速度会减慢，电荷泵电路的驱动能力也越小，进而整个系统的功耗也越小。最终电荷泵的驱动能力会和负载的大小相匹配，不会有多余的功耗，即整个电荷泵电路会根据负载的大小来动态地自洽在功耗最小的工作状态下，从而节省了功耗。同时，和图4所示的方法相比，本发明提出的电荷泵电路不是控制时钟生成模块，因此没有时钟生成模块所产生的延时，时钟频率也始终没有变化，对输出端电荷补充速度比较稳定，而且每次电荷的补充量都是根据负载大小动态连续的自洽调整，因而其输出端的电压波动很小，实现了高精度的目的。

图6A所示的是本发明的第二个实施例的系统框图。该实施例采用了耦合电容分离法，将电荷泵的一组耦合电容分离为两组耦合电容，一组耦合电容通过耦合电容控制器与时钟信号相连，对输出电压进行稳定调节；而另一组耦合电容则直接与时钟相连，保证电荷泵一直具有最低的驱动能力，而不会停止工作，使输出电压更加稳定。如图6所示，采样电容C7和C8串连在高压输出端VP和地Gnd之间，从两个采样电容中间引出的采样电压V7连接到比较器U4的负相输入端，而比较器U4的正相输入端和参考电压Vref4相连，其比较结果V8连接到耦合电容控制器上。耦合电容控制器的输入还来源于时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2，它的输出信号K3和K4与电荷泵相连。同时电荷泵还直接接收从时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2，而从输出端口VP产生所需的高压并连接到采样电容C7的一端。

图6B是第二个实施例中电荷泵的原理图，它在图5B所示的电荷泵的基础上(由NMOS管MN6-MN10和耦合电容C21-C24构成，时钟信号为K3和K4)增加了一路由耦合电容C11-C14构成的耦合电容通道，耦合电容C21-C24的一端和耦合电容C11-C14的一端共同连接于节点P6-P9，耦合电容C11-C14的另一端则直接连接时钟信号CLK1和CLK2。

图6C是第二个实施例中耦合电容控制器的原理图，它和图5C的结构完全一样，它也由完全相同的两部分(6Ca和6Cb)组成，每部分都含有一个倒相器和一个传输门。其中倒相器的输入端为V8，输出端连接到传输门中PMOS管的栅极，而传输门中NMOS管的栅极直接连接到V8上，6Ca中传输门T3的输入端和输出端分别为CLK1和K3上，6Cb中传输门T4的输入端和输出端分别为CLK2和K4。当V8为低时，倒相器I3和I4输出为高，传输门关闭，CLK1和K3之间，以及CLK2和K4之间完全关断。当V8为高时，倒相器输出为低，传输门打开，CLK1和K3之间，以及CLK2和K4之间完全导通。同样，如果V8处于高电平V_DD和低电平Gnd之间的某个值时，传输门会处于半导通状态，即CLK1和K3之间，以及CLK2和K4之间处于半导通状态，这可以等效为在CLK1和K3之间，以及CLK2和K4之间各有一个电阻，且等效电阻值的大小随着V8电压值的增大而减小，因此时钟信号对耦合电容的充放电速度就会受到这个电阻值大小的控制，进而电荷泵的驱动能力就会受到这个电阻的控制。因此可以通过V8电压值的大小来控制电荷泵的驱动能力，且V8电压值越大，电荷泵的驱动能力越大。

本发明第二个实施例的系统不仅采用了图5所述的控制耦合电容充放电速度的方法，还采用耦合电容分离法来保证电荷泵具有最低驱动能力，而不会停止工作。其工作原理如下：在时钟生成模块产生的两相非重叠时钟的驱动下，电荷泵开始工作并使VP的电压值逐步上升，在VP低于预定值时，采样电容C7和C8得到的采样电压V7小于参考电压Vref4，所以比较器U4的输出电压V8为高，时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2直接连接到图6B所示电荷泵的耦合电容C11-C14上，同时耦合电容控制器把时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2通过一个完全导通的传输门由K3和K4直接连接到图6B所示电荷泵的耦合电容C21-C24上，此时CLK1和K3的波形，以及CLK2和K4的波形一样，电荷泵的等效耦合电容由C11-C14和C21-C24并联构成，使得电荷泵以最大的驱动能力工作，保证输出端VP的电压值能快速上升；当VP高于预定值时，采样电容C7和C8得到的采样电压V7大于参考电压Vref4，所以比较器U4的输出电压V8将由高变为低，时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2直接连接到图6B所示电荷泵的耦合电容C11-C14上，同时耦合电容控制器通过完全关断的传输门把时钟生成模块产生的两相非重叠时钟信号CLK1和CLK2同K3和K4之间断开，这样K3和K4不会对耦合电容C21-C24进行充放电，此时电荷泵的等效耦合电容只有C11-C14，使得电荷泵以最小的驱动能力工作，这样输出端VP的电压值就会逐步平稳下降。最后当系统工作一段时间并稳定后，输出高压VP的电压值和预定值之间相差很小，经过采样电容C7和C8得到的采样电压V7和参考电压Vref4之间也只有很小的电压差，此时比较器U4的输出电压V8会根据电荷泵电路负载的大小自洽在电源电压V_DD和地Gnd之间的某个值附近，而且负载越小，V8的值会自洽在越接近于地Gnd的电压值附近，这样传输门的导通能力也越小，其等效电阻越大，对图6B所示的电荷泵中耦合电容C21-C24的充放电速度会减慢，电荷泵电路的驱动能力也越小，进而整个系统的功耗也越小。最终电荷泵的驱动能力会和负载的大小相匹配，不会有多余的功耗，即整个电荷泵电路会根据负载的大小来动态地自洽在功耗最小的工作状态下，从而节省了功耗。同时，和图4所示的方法相比，本发明描述的电荷泵电路的时钟频率始终没有变化，对输出端电荷补充速度比较稳定，而且每次电荷的补充量都是根据负载大小动态连续的自洽调整，因而其输出端的电压波动很小，实现了高精度的目的。在这个实施例中，采用电容分离法的目的在于让电荷泵不会处于停止状态，即在输出高压超过预定值后仍让它以由耦合电容C11-C14决定的驱动能力工作，使得高压输出端电压值的下降不至于太快，以保持输出端电压的稳定性，这种方法尤其在输出负载电流要求达到毫安数量级的情况下仍能保持输出高压的稳定。在加入耦合电容C11-C14时，C21-C24的电容值可以有所减小，使电荷泵的每一个节点P6-P9并联的两个电容(如C11和C21)的电容值之和能够满足整个电荷泵的总体设计要求。

如上所述，本发明提出的电荷泵电路具有高精度和低功耗的特征，它特别适合用在负载电流较大的情况下。

尽管上述对几种实施例的描述具有一定程度的特殊性，但这仅仅是本发明原理的说明，很显然，本发明不局限于本文所披露和说明的这几个实施例。因此，不超出本发明构思和范围内可能做出的适当变化都将包含在本发明的进一步实施例中。

Claims (2)

1、一种电荷泵电路，含有：

电荷泵；

时钟生成模块：产生两相非重叠时钟信号；

采样电路：由串连在电荷泵高压输出端和地之间的两个电容构成，并从两个电容的中间节点得到采样电压；

电压比较器；

其特征在于，

所述电压比较器的正相输入端连接参考电压，负相输入端连接所述采样电压，使其输出电压随电荷泵输出电压的增大而减小；

还含有耦合电容控制器：其输入端是上述两相非重叠时钟信号，输出端连接所述电荷泵的耦合电容，控制端连接所述比较器的输出端；该耦合电容控制器含有两个传输门；

所述比较器的输出端分别通过两个倒相器连接两个传输门的PMOS管的栅极，所述比较器的输出端直接连接两个传输门的NMOS管的栅极；所述两个传输门的输入端分别连接上述两相时钟信号，两个输出端分别交替连接电荷泵的耦合电容。

2、如权利要求1所述的一种电荷泵电路，其特征在于，所述时钟信号还通过另一组耦合电容直接与所述电荷泵相连，以保证所述电荷泵始终具有由该组耦合电容决定的驱动能力。

Images