CN103107695B - 电荷泵电路及存储器 - Google Patents

Abstract

一种电荷泵电路及存储器，所述电荷泵电路包括时钟驱动单元、升压单元、上升摆幅控制单元、第一NMOS管、第一电流镜单元、第二NMOS管以及第二电流镜单元，其中，时钟驱动单元基于第二镜像电流形成时钟驱动信号并输出至升压单元，升压单元基于所述时钟驱动信号输出升压电压至上升摆幅控制单元和第一电流镜单元，上升摆幅控制单元基于所述升压电压输出上升摆幅控制信号至第一NMOS管的栅极，第一电流镜单元输出第一镜像电流，第二电流镜单元对所述第一镜像电流进行镜像，输出所述第二镜像电流。本发明技术方案提供的电荷泵电路使时钟驱动信号的频率自动跟随漏电流负载的大小进行变化，减小了电荷泵电路的面积、降低了功率损耗。

Description

电荷泵电路及存储器

技术领域

本发明涉及电路设计技术领域，特别涉及一种电荷泵电路及存储器。

背景技术

随着半导体技术的发展，基于低功耗、低成本的设计要求，存储器的电源电压通常比较低，例如2.5V、1.8V等。然而，为了实现存储信息的读写，通常需要远高于电源电压的编程电压和擦除电压，例如8V、11V等。因此，电荷泵电路被广泛应用于存储器中，用于通过较低的电源电压获得较高的编程电压和擦除电压。

图1所示为两级Dickson电荷泵示意图。参考图1，Dickson电荷泵每一个升压级由一个二极管接法的NMOS管（栅极与漏极连接）、连接于NMOS管源极的电容构成，电容的另一端连接于时钟振荡电路。其中，每一升压级的电容为等值的耦合电容，时钟振荡电路产生的两相不重叠时钟，时钟的幅度一般与电源电压VDD相等。电荷泵工作时，当为低电平，电源VDD通过NMOS管对C1充电，当为高电平时，C1上极板电压跳变为2*VDD，给C2充电，这样，电荷就从左边传到了右边。而当又为低电平时，由于二极管接法NMOS管的单向导通性，电荷无法从右边传输回左边，这样，随着电荷泵级数的增加，电荷就源源不断地从电源传递到输出端，从而得到所需的高压Vout。

图2所示是现有的一种电荷泵电路应用于存储器中的结构示意图。参考图2，以对存储阵列进行擦除操作为例进行说明。在需要对存储阵列16中的存储单元进行擦除操作时，现有的电荷泵电路输出的高压VEP通过擦除控制单元14输出给译码电路15，为译码电路15提供偏置电压，译码电路15为存储阵列16提供擦除电压。现有的电荷泵电路包括：时钟驱动单元11、升压单元12、上升摆幅控制单元13和调整晶体管MN1。所述时钟驱动单元11适于输出频率固定的时钟驱动信号CLK，在所述时钟驱动信号CLK的驱动下，所述升压单元12输出升压电压HVE。升压单元12的电路结构可以为图1所示的两级Dickson电荷泵，所述时钟驱动信号CLK即为图1中的两相不重叠时钟，所述升压电压HVE即为图1中的高压Vout。所述上升摆幅控制单元13根据所述升压电压HVE输出上升摆幅控制信号GRAMP，适于对所述调整晶体管MN1的栅极进行控制，使所述调整晶体管MN1源极输出的高压VEP的上升速率受到限制，防止所述高压VEP上升过快而导致存储单元出现栅氧化层的可靠性问题。为了减小电压损耗，所述调整晶体管MN1通常选用零阈值NMOS管。零阈值NMOS管的阈值电压非常低，接近于零，又被称为nativeNMOS。

图3是图2所示电荷泵电路中各单元输出信号的波形示意图。电荷泵电路开启后，所述时钟驱动单元11开始输出频率固定的时钟驱动信号CLK，在所述时钟驱动信号CLK的驱动下，升压单元12输出的升压电压HVE经过一段时间后达到稳定，在上升摆幅控制单元13输出的上升摆幅控制信号GRAMP的控制下，电荷泵电路输出的高压VEP的上升速度明显放缓。

在低功耗系统中，每微秒的单位时间内流过系统的电流称之为峰值电流，基于低功耗的设计需求，系统要求峰值电流不能超过1mA。现有技术中，为了满足峰值电流的要求，图1所示电荷泵电路中的时钟驱动单元11输出的时钟驱动信号CLK的频率较低。在对存储阵列16中的存储单元进行编程或擦除操作时，译码电路15与存储阵列16中存在漏电流，漏电流的总和即是提供编程电压或擦除电压的电荷泵电路的漏电流负载。当时钟驱动单元11输出的时钟驱动信号CLK的频率放慢以后，为了满足漏电流负载的要求，使电荷泵电路各级间电荷转移量不变，每级电荷泵电路需具有较大的电容，以储存大量电荷，然而，电容增大会造成电荷泵电路面积的增大，不符合电路集成性高的要求。因此，提供一种电路面积小、功耗低的电荷泵电路就成了一个亟待解决的问题。

更多关于低功耗的电荷泵电路的技术方案可以参考申请号为03156438.0、发明名称为高精度低功耗电荷泵电路的中国专利申请文件。

发明内容

本发明解决的问题是提供一种电路面积小、功率损耗低的电荷泵电路。

为解决上述问题，本发明提供了一种电荷泵电路，所述电荷泵电路包括时钟驱动单元、升压单元、上升摆幅控制单元、第一NMOS管、第一电流镜单元、第二NMOS管以及第二电流镜单元，其中：时钟驱动单元，基于第二电流镜单元输出的第二镜像电流形成时钟驱动信号并输出至升压单元；升压单元，基于所述时钟驱动信号提升电压，输出升压电压至上升摆幅控制单元和第一电流镜单元；上升摆幅控制单元，基于所述升压电压输出上升摆幅控制信号至第一NMOS管的栅极；第一电流镜单元，包括栅极相连的第一PMOS管和第二PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接并输入所述升压电压、漏极和栅极均与所述第一NMOS管的漏极连接，所述第二PMOS管的漏极输出第一镜像电流；所述第一NMOS管的源极为所述电荷泵电路的输出端，所述第二NMOS管的栅极输入第一电压、漏极与所述第二PMOS管的漏极连接；第二电流镜单元，包括栅极相连的第三NMOS管和第四NMOS管，所述第三NMOS管的源极输入第二电压、漏极和栅极均与所述第二NMOS管的源极连接，所述第四NMOS管的源极输入所述第二电压、漏极输出所述第二镜像电流，所述第二电压小于所述第一电压。

可选的，所述第一PMOS管的沟道宽长比大于所述第二PMOS管的沟道宽长比。

可选的，所述第四NMOS管的沟道宽长比大于所述第三NMOS管的沟道宽长比。

可选的，所述第一电压为电源电压，所述第二电压为地线电压。

可选的，所述第一NMOS管为零阈值NMOS管。

基于上述电荷泵电路，本发明还提供了一种存储器，所述存储器包括擦除控制单元、译码电路和存储阵列，还包括上述电荷泵电路。

与现有技术相比，本发明技术方案提供的电荷泵电路，通过检测电荷泵电路的漏电流负载控制时钟驱动单元输出的时钟驱动信号，使时钟驱动信号的频率自动跟随电荷泵电路的漏电流负载变化。在电荷泵电路刚开始工作的一段时间内，由于检测到的电荷泵电路的漏电流负载较小，时钟驱动单元输出的时钟驱动信号频率较低；随着检测到的电荷泵电路的漏电流负载增大，时钟驱动单元输出的时钟驱动信号频率变高。

对于电荷泵电路，在刚开始工作的一段时间内，电荷泵电路输出电压上升快，但是由于时钟驱动信号频率较低，峰值电流减小，降低了电荷泵电路的功率损耗；当电荷泵电路的漏电流负载增大时，时钟驱动信号频率升高，不用增大电荷泵电路面积即能满足漏电流负载要求，同时，由于漏电流负载增大限制了电荷泵电路的驱动能力，峰值电流小，即使时钟驱动信号频率升高也不会增大功率损耗。

附图说明

图1是现有技术Dickson电荷泵示意图；

图2是现有的一种电荷泵电路应用于存储器中的结构示意图；

图3是图2所示电荷泵电路中各单元输出信号的波形示意图；

图4是本发明实施方式电荷泵电路的结构示意图；

图5是本发明实施例时钟驱动单元的电路结构示意图；

图6本发明实施例电荷泵电路中各单元输出信号的波形示意图。

具体实施方式

正如背景技术中所描述的，现有的电荷泵电路为了满足峰值电流要求，减小功率损耗，降低了时钟驱动单元输出的时钟驱动信号的频率。当电荷泵电路应用在存储器中、为存储器提供编程电压或擦除电压时，存储阵列和译码电路中的漏电流构成了电荷泵电路的漏电流负载。为了满足漏电流负载的要求，使电荷泵电路各级间电荷转移量不变，每级电荷泵电路需具有较大的电容，以储存大量电荷，然而，电容增大会造成电荷泵电路面积的增大，不符合电路集成性高的要求。因此，本技术方案的发明人经过研究，提供了一种电路面积小、功率损耗低的电荷泵电路。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

由于电荷泵电路广泛应用于存储器中，为存储器提供进行擦除或编程操作的所需高压，下面结合对存储器进行擦除操作的具体实施例，对本发明电荷泵电路进行详细说明。

图4是本发明实施方式电荷泵电路的结构示意图。参考图4，所述电荷泵电路包括时钟驱动单元41、升压单元42、上升摆幅控制单元43、第一NMOS管MN1、第一电流镜单元44、第二NMOS管MN2以及第二电流镜单元45。

时钟驱动单元41，基于所述第二电流镜单元45输出的第二镜像电流Ib2形成时钟驱动信号并输出至升压单元42。所述时钟驱动单元41可以为时钟发生器，具体电路结构可以是图5所示的电路。参考图5，所述时钟驱动信号的频率与所述时钟驱动单元41的偏置电流Ib成正相关变化，即所述时钟驱动单元41的偏置电流Ib增大时，所述时钟驱动信号的频率升高；所述时钟驱动单元41的偏置电流Ib减小时，所述时钟驱动信号的频率降低。需要说明的是，图5所示的电路结构只是本发明技术方案的一个具体实施例，所述时钟驱动单元41还可以为其他电路结构。

升压单元42，基于所述时钟驱动信号提升电压，输出升压电压至上升摆幅控制单元43和第一电流镜单元44。所述升压单元42是利用电容两端电压差不能瞬时变化的特性来实现升压的，具体结构可以是图1所示的Dickson电荷泵。

上升摆幅控制单元43，基于所述升压电压输出上升摆幅控制信号至第一NMOS管MN1的栅极。在需要对存储阵列中的存储单元进行擦除操作时，电荷泵电路输出的高压通过存储器中的擦除控制单元输出给译码电路，为译码电路提供偏置电压，所述译码电路为存储阵列提供擦除电压。为了防止所述偏置电压上升过快而导致存储单元出现栅氧化层的可靠性问题，需要对电荷泵电路输出高压的上升速率进行控制，通过所述上升摆幅控制信号对所述第一NMOS管MN1的控制，可以限制电荷泵电路输出高压的上升速度。

第一电流镜单元44，包括栅极相连的第一PMOS管MP1和第二PMOS管MP2，所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极连接并输入所述升压电压、漏极和栅极均与所述第一NMOS管MN1的漏极连接，所述第二PMOS管MP2的漏极输出第一镜像电流Ib1。所述第一PMOS管MP1即为所述第一电流镜单元44的输入晶体管，所述第二PMOS管MP2为所述第一电流镜单元44的输出晶体管，因此，流过所述第一NMOS管MN1的电流Ileak为所述第一电流镜单元44的输入电流，流过所述第二PMOS管MP2的电流Ib1为所述第一电流镜单元44的输出电流。所述第一电流镜单元44的输入电流Ileak即为电荷泵电路的漏电流负载，由所述译码电路和存储阵列在存储器进行擦除操作时产生。

在本实施例中，所述第一PMOS管MP1的沟道宽长比要大于所述第二PMOS管MP2的沟道宽长比，因此，所述第一镜像电流Ib1小于所述漏电流负载Ileak，有效地减小了所述第一电流镜单元44的功率损耗。

所述第一NMOS管MN1的源极为所述电荷泵电路的输出端Out，为了减小电压损耗，所述第一NMOS管MN1通常选用零阈值NMOS管。零阈值NMOS管的阈值电压非常低，接近于零，又被称为nativeNMOS。所述第二NMOS管MN2的栅极输入第一电压Vdd、漏极与所述第二PMOS管MP2的漏极连接。在本实施例中，所述第一电压Vdd为电源电压，可以为3.3V、1.8V、1.5V或1.2V。

第二电流镜单元45，包括栅极相连的第三NMOS管MN3和第四NMOS管MN4，所述第三NMOS管MN3的源极输入第二电压、漏极和栅极均与所述第二NMOS管MN2的源极连接，所述第四NMOS管MN4的源极输入所述第二电压、漏极输出所述第二镜像电流Ib2，所述第二电压小于所述第一电压Vdd。在本实施例中，所述第二电压为地线电压。所述第三NMOS管MN3即为所述第二电流镜单元45的输入晶体管，所述第四NMOS管MN4为所述第二电流镜单元45的输出晶体管，因此，流过所述第四NMOS管MN4的电流Ib2为所述第二电流镜单元45的输出电流，所述第二镜像电流Ib2的电流方向如图4所示。在本实施例中，所述第三NMOS管MN3的沟道宽长比要小于所述第四NMOS管MN4的沟道宽长比，因此，所述第二镜像电流Ib2大于所述第一镜像电流Ib1。所述第二镜像电流Ib2作为所述时钟驱动单元41的偏置电流Ib的一部分，通过改变所述时钟驱动单元41的偏置电流Ib，改变所述时钟驱动信号的频率。

需要说明的是，所述第二NMOS管MN2起钳位作用，防止所述第二PMOS管MP2的漏极电压被所述第三NMOS管MN3拉低，使所述第一电流镜单元44失去作用。

本发明技术方案的电荷泵电路，通过使用两个电流镜单元（第一电流镜单元44和第二电流镜单元45）对电荷泵电路的漏电流负载Ileak进行镜像，将最终得到的所述第二镜像电流Ib2作为所述时钟驱动单元41的偏置电流Ib的一部分，通过改变所述时钟驱动单元41的偏置电流Ib来改变所述时钟驱动单元41输出的时钟驱动信号的频率，使所述时钟驱动信号频率自动跟随所述漏电流负载Ileak进行调整。

图6是本发明实施例电荷泵电路中各单元输出信号的波形示意图，CLK表示所述时钟驱动单元41输出的时钟驱动信号，HVE表示所述升压单元42输出的升压电压，GRAMP表示所述上升摆幅控制单元43输出的上升摆幅控制信号，VEP表示电荷泵电路输出端Out的电压，Ileak表示所述漏电流负载。为更好地对本发明的实施例进行理解，下面结合附图对本发明技术方案电荷泵电路的工作原理进行说明。

参考图6，假定电荷泵电路在t1时刻开始启动，由于此时存储器中的译码电路和存储阵列还未产生漏电流，即所述漏电流负载Ileak为零，因此所述时钟驱动单元41的偏置电流Ib较小，所述时钟驱动单元41输出的时钟驱动信号CLK的频率较低。在所述时钟驱动信号CLK的驱动下，所述升压单元42输出的升压电压HVE呈斜坡上升。所述上升摆幅控制单元43对输入的所述升压电压HVE进行调整，输出所述上升摆幅控制信号GRAMP。所述第一NMOS管在所述上升摆幅控制信号GRAMP的控制下，对所述升压电压HVE进行调整，输出高压VEP，电荷泵电路输出的高压VEP通过存储器中的擦除控制单元给译码电路提供偏置电压。

在开始的一段时间内，由于所述偏置电压较低，所述漏电流负载Ileak较小，因此，所述时钟驱动信号CLK保持较低的频率。直到t2时刻，随着电荷泵电路输出端Out的电压VEP的增大，所述漏电流负载Ileak经过所述第一电流镜单元44和所述第二电流镜单元45的镜像后，得到的所述第二镜像电流Ib2作为所述时钟驱动单元41中的偏置电流Ib的一部分。由于所述偏置电流Ib增大，所述时钟驱动单元41输出的时钟驱动信号CLK的频率升高。

在t1时刻与t2时刻的这段时间内，电荷泵电路的输出端Out的电压VEP上升较快，但是由于所述时钟驱动单元41输出的时钟驱动信号CLK的频率较低，峰值电流减小，降低了电荷泵电路的功率损耗；到t2时刻，所述漏电流负载Ileak较大，所述时钟驱动单元41输出的时钟驱动信号CLK的频率升高，不用增大电荷泵电路面积即能满足所述漏电流负载Ileak的要求，同时，由于所述漏电流负载Ileak的增大限制了电荷泵电路的驱动能力，峰值电流小，即使所述时钟驱动单元41输出的时钟驱动信号CLK的频率升高也不会增大功率损耗。

本发明实施例还提供了一种存储器，包括擦除控制单元、译码电路和存储阵列，还包括上述电荷泵电路。所述电荷泵电路可以为图4所示的电路结构。

综上所述，本发明技术方案提供的电荷泵电路，通过两个电流镜单元对电荷泵电路的漏电流负载进行镜像，通过镜像得到的电流对产生时钟驱动信号的时钟驱动单元进行控制，使时钟驱动信号的频率自动跟随漏电流负载的大小进行变化，减小了电荷泵电路的面积、降低了功率损耗。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (6)

1.一种电荷泵电路，包括时钟驱动单元、升压单元、上升摆幅控制单元和第一NMOS管，其特征在于，还包括第一电流镜单元、第二NMOS管以及第二电流镜单元，其中：

时钟驱动单元，基于第二电流镜单元输出的第二镜像电流形成时钟驱动信号并输出至升压单元；

升压单元，基于所述时钟驱动信号提升电压，输出升压电压至上升摆幅控制单元和第一电流镜单元；

上升摆幅控制单元，基于所述升压电压输出上升摆幅控制信号至第一NMOS管的栅极；

第一电流镜单元，包括栅极相连的第一PMOS管和第二PMOS管，所述第一PMOS管的源极和所述第二PMOS管的源极连接并输入所述升压电压，所述第一PMOS管的漏极和栅极均与所述第一NMOS管的漏极连接，所述第二PMOS管的漏极输出第一镜像电流；

所述第一NMOS管的源极为所述电荷泵电路的输出端，所述第二NMOS管的栅极输入第一电压，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接；

第二电流镜单元，包括栅极相连的第三NMOS管和第四NMOS管，所述第三NMOS管的源极输入第二电压，所述第三NMOS管的漏极和栅极均与所述第二NMOS管的源极连接，所述第四NMOS管的源极输入所述第二电压，所述第四NMOS管的漏极输出所述第二镜像电流，所述第二电压小于所述第一电压。

2.根据权利要求1所述的电荷泵电路，其特征在于，所述第一PMOS管的沟道宽长比大于所述第二PMOS管的沟道宽长比。

3.根据权利要求1所述的电荷泵电路，其特征在于，所述第四NMOS管的沟道宽长比大于所述第三NMOS管的沟道宽长比。

4.根据权利要求1所述的电荷泵电路，其特征在于，所述第一电压为电源电压，所述第二电压为地线电压。

5.根据权利要求1所述的电荷泵电路，其特征在于，所述第一NMOS管为零阈值NMOS管。

6.一种存储器，包括擦除控制单元、译码电路和存储阵列，其特征在于，还包括权利要求1至5任一项所述的电荷泵电路。