CN105336371B - 非易失性存储器的电压控制电路及其控制方法 - Google Patents

非易失性存储器的电压控制电路及其控制方法 Download PDF

Info

Publication number
CN105336371B
CN105336371B CN201510843819.9A CN201510843819A CN105336371B CN 105336371 B CN105336371 B CN 105336371B CN 201510843819 A CN201510843819 A CN 201510843819A CN 105336371 B CN105336371 B CN 105336371B
Authority
CN
China
Prior art keywords
signal
power supply
circuit
voltage value
supply signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510843819.9A
Other languages
English (en)
Other versions
CN105336371A (zh
Inventor
张天柱
陈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN201510843819.9A priority Critical patent/CN105336371B/zh
Publication of CN105336371A publication Critical patent/CN105336371A/zh
Priority to TW105137108A priority patent/TWI616887B/zh
Priority to US15/355,021 priority patent/US9779827B2/en
Application granted granted Critical
Publication of CN105336371B publication Critical patent/CN105336371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提出了一种电压控制电路，所述电压控制电路采用正电荷泵和负电荷泵来产生具有三倍于供电电源信号的压差的擦除电压信号供给存储单元中的浮栅晶体管。所述电压控制电路包括升压电路和降压电路，所述降压电路将供电电源信号转变成斜坡信号，并通过负电荷泵转换成负向的斜坡信号。本发明提供的电压控制电路结构简单、工艺兼容性好，可极大地降低存储器件的电路成本。

Description

非易失性存储器的电压控制电路及其控制方法
技术领域
本发明涉及一种电子电路，更具体地说，本发明涉及一种非易失性存储器的控制电路及其控制方法。
背景技术
浮栅晶体管由于其在断电情况下仍能保存电荷的能力而被广泛应用于FLASH(闪存)、EPROM(可擦可编程只读存储器)和EEPROM(电可擦可编程只读存储器)等NVM器件(非易失性存储器)中。当浮栅晶体管作为存储单元时，为了实现对该存储单元的编程、擦除以及读取功能，通常需要在浮栅晶体管的各个端口叠加具有不同电压值的电压信号。这些电压信号的电压值通常相差较大，差值甚至可能达到电源电压的三倍或更多。若是采用普通的电压控制电路来得到这些电压信号，则不免需要采用高压工艺，大大提高了电路成本。
因此，有需要提出一种可采用低压工艺实现的电压控制电路给浮栅晶体管提供读写电压信号。
发明内容
考虑到现有技术的一个或多个技术问题，提出了一种电压控制电路及其控制方法。
根据本技术的实施例，提出了一种非易失性存储器的电压控制电路，所述非易失性存储器包括具有浮栅晶体管的存储单元，其特征在于，所述电压控制电路具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端接收供电电源信号，所述第二输入端接收参考地信号，基于所述供电电源信号和参考地信号，所述第一输出端输出第一电源信号，所述第二输出端输出第二电源信号，其中所述第一电源信号的电压值为供电电源信号的电压值的两倍，所述第一电源信号的电压值与所述第二电源信号的电压值的最大差值为供电电源信号的电压值的三倍。
根据本技术的实施例，还提出了一种非易失性存储器，包括前述的电压控制电路，其特征在于，所述存储单元包括：第一浮栅晶体管，具有源极、漏极和栅极；以及第二浮栅晶体管，具有源极、漏极、栅极，所述源极和漏极耦接在一起，形成控制端，所述栅极与第一浮栅晶体管的栅极耦接在一起；其中，存储单元在擦除时，所述第一浮栅晶体管的源极和漏极接收第一电源信号，所述第二浮栅晶体管的控制端接收第二电源信号。
在一个实施例中，所述非易失性存储器还包括信号转换电路，所述信号转换电路包括：第一电平电路，具有电源端和接地端，所述电源端接收供电电源信号，所述接地端接收参考地信号；第二电平电路，具有电源端和接地端，所述电源端接收第一电源信号，所述接地端接收供电电源信号；其中，所述第一电平电路将第一逻辑信号转换成第一逻辑转换信号输出至第二电平电路，所述第二电平电路将第二逻辑信号转换成第二逻辑转换信号输出至第一电平电路，并且所述第一逻辑转换信号和第二逻辑转换信号的电压值与供电电源信号的电压值相同。
根据本技术的实施例，还提出了一种非易失性存储器的电压控制方法，所述非易失性存储器包括具有浮栅晶体管的存储单元，其特征在于，所述电压控制方法包括：采用正电荷泵将供电电源信号转换为具有两倍于供电电源信号的电压值的第一电源信号；采用斜坡电路生成斜坡信号，所述斜坡信号的电压值从参考地信号的电压值开始上升，经过预设时长，升至供电电源信号电压值；采用负电荷泵将斜坡信号转换为第二电源信号，其中所述第二电源信号的电压值为斜坡信号相对于参考地信号的镜像负向电压值；以及将第一电源信号和第二电源信号作为擦除电压提供给存储单元。
根据本发明上述各方面提供的电压控制电路及其控制方法，电路结构简单，并且可采用普通的低压工艺制作完成，电路成本较低。
附图说明
为了更好的理解本发明，将根据以下附图对本发明进行详细描述：
图1示出了根据本发明一实施例的存储单元10的电路结构示意图；
图2示出了根据本发明一实施例的电压控制电路20的电路模块示意图；
图3示出了第二电源信号UVCC的波形示意图；
图4示出了根据本发明一实施例的降压电路203的电路结构示意图；
图5示出了根据本发明一实施例的信号转换电路50的电路结构示意图；
图6示出了根据本发明一实施例的包括浮栅晶体管的存储单元的电压控制方法60的流程示意图。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“连接到”或“耦接到”另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1示出了根据本发明一实施例的存储单元10的电路结构示意图。如图1所示，存储单元10包括第一浮栅晶体管101和第二浮栅晶体管102。所述第一浮栅晶体管101具有栅极101G、漏极101D、源极101S。所述第二浮栅晶体管102具有栅极102G，其源极和漏极耦接在一起形成控制端102C。如图1所示，第一浮栅晶体管101的栅极101G和第二浮栅晶体管102的栅极102G耦接在一起，控制端102C与第一浮栅晶体管101的栅极101G形成容性连接。
在一个实施例中，所述第二浮栅晶体管102可用电容替代。
在一个实施例中，所述存储单元10可用于非易失性存储器。
在一个实施例中，所述存储单元10可用于多次可编程器件(Multiple-TimeProgramming)。
图2示出了根据本发明一实施例的电压控制电路20的电路模块示意图。如图2所示，所述电压控制电路20具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端接收供电电源信号VCC，所述第二输入端接收参考地信号GND，基于所述供电电源信号VCC和参考地信号GND，所述第一输出端输出第一电源信号MVCC，所述第二输出端输出第二电源信号UVCC。
在一个实施例中，所述供电电源信号VCC为系统供电电压信号。在一个实施例中，所述供电电源信号VCC由电压源Vsupply提供。所述第一电源信号MVCC的电压值为供电电源信号VCC电压值的两倍。在一个实施例中，当对存储单元10执行编程功能时，所述第二电源信号UVCC的电压值从参考地信号GND的电压值开始上升，经过一预设时长t1，最终达到供电电源信号VCC的电压值。在一个实施例中，当对存储单元10执行擦除功能时，所述第二电源信号UVCC的电压值从参考地信号GND的电压值开始下降，经过预设时长t1，最终达到供电电源信号VCC的负一倍的电压值。第二电源信号UVCC的具体波形如图3所示。在一个实施例中，所述预设时长t1的范围为8ms～12ms。
在一个实施例中，所述参考地信号GND的电压值为零。在一个实施例中，所述供电电源信号VCC的电压值为3.3V，所述第一电源信号MVCC的电压值为6.6V。在一个实施例中，所述供电电源信号VCC的电压值为5V，所述第一电源信号MVCC的电压值为10V。
所述参考地信号GND、供电电源信号和第一电源信号的电压值可以根据不同的应用而不同。
在一个实施例中，所述电压控制电路20包括升压电路201和降压电路202。所述升压电路201将供电电源信号VCC转换成第一电源信号MVCC。所述第一电源信号MVCC的电压值为供电电源信号VCC的电压值的两倍。在一个实施例中，所述升压电路201包括正电荷泵。
图4示出了根据本发明一实施例的降压电路202的电路结构示意图。如图4所示，所述降压电路202包括：输出端口，提供第二电源信号UVCC；斜坡信号产生电路401，具有第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收供电电源信号VCC，所述第二输入端接收参考地信号GND，所述第三输入端接收状态指示信号EP，基于所述供电电源信号VCC、参考地信号GND和状态指示信号EP，所述斜坡信号产生电路401在输出端输出斜坡信号VP；选择开关S1，具有第一输入端、第二输入端、输出端和控制端，所述第一输入端耦接至斜坡信号产生电路401的输出端接收斜坡信号VP，所述第二输入端接收参考地信号GND，所述控制端接收状态指示信号EP，基于状态指示信号EP，所述选择开关S1在输出端选择性地输出斜坡信号VP或参考地信号GND；负电荷泵402，具有第一输入端、第二输入端和输出端，所述第一输入端耦接至斜坡信号产生电路401的输出端接收斜坡信号VP，所述第二输入端耦接至选择开关S1的输出端，其输出端耦接至降压电路202的输出端；以及PMOS开关M1，具有漏极端、源极端和控制端，所述源极端耦接至选择开关S1的输出端，所述漏极端耦接至降压电路202的输出端，所述控制端接收参考地信号；其中，所述状态指示信号EP指示存储单元10处于编程状态或擦除状态，当存储单元10处于编程状态时，所述选择开关S1的输出端选择输出斜坡信号VP，此时PMOS开关M1被导通，降压电路202的输出端口耦接至PMOS开关M1的漏极端，所述第二电源信号UVCC的电压值与斜坡信号VP的电压值一致；当存储单元10处于擦除状态时，所述选择开关S1的输出端选择输出参考地信号GND，此时PMOS开关M1被关断，降压电路202的输出端口耦接至负电荷泵402的输出端，所述第二电源信号UVCC的电压值为斜坡信号VP的负向电压值，即UVCC＝-VP。
在一个实施例中，所述降压电路202还包括驱动电路。所述驱动电路耦接在斜坡信号产生电路401的输出端(未图示)，用于增强斜坡信号VP的驱动能力。
在一个实施例中，无论存储单元10是处于编程状态或擦除状态，所述斜坡信号VP都是一个逐渐上升，并且最终达到供电电源信号VCC的电压值并且保持不变的信号。其上升时长为t1。
本领域普通技术人员应该知道，根据供电电源信号VCC来生成前述斜坡信号为本领域常用技术手段，可采用多种电路实现。例如可采用电流源对电容充电来得到斜坡信号VP，或者也可以通过箝位电路等来得到斜坡信号VP。因其不是本发明所要讨论的技术点，此处不再展开叙述。
在图4所示电路中，在存储单元10处于编程状态或者擦除状态时，所述第二电源信号UVCC作用于图1所示存储单元10的控制端102C上。当存储单元10处于编程状态时，所述指示信号EP控制选择开关S1输出斜坡信号。此时所述PMOS开关M1导通，其漏极端信号跟随源极端信号，即第二电源信号UVCC的电压值与斜坡信号VP的电压值一致。当存储单元10执行擦除功能时，所述指示信号EP控制选择开关S1输出参考地信号GND。此时所述PMOS开关M1关断，所述负电荷泵402基于斜坡信号VP和参考地信号GND，输出与斜坡信号VP的电压值相对于参考地信号GND来说是镜像负向的电压信号。在一个实施例中，所述参考地信号GND的电压值为零。当斜坡信号VP正向增大时，则第二电源信号UVCC的电压值负向增大。当斜坡信号VP的电压值最终上升至供电电源信号VCC的电压值时，则第二电源信号UVCC的电压值为-VCC。
在本文中，所述A信号与B信号是相对于参考信号C的镜相负向信号的意思为其电压值具有下述关系：A-C＝-(B-C)。例如，当参考地信号GND的电压值为0，斜坡信号VP的电压值为3V时，则与斜坡信号VP的电压值相对于参考地信号GND来说是镜像负向信号的第二电源信号UVCC的电压值为-3V。当参考地信号GND的电压值为2，斜坡信号VP的电压值为5V时，则与斜坡信号VP的电压值相对于参考地信号GND来说是镜像负向信号的第二电源信号UVCC的电压值为-1V。
在一个实施例中，所述降压电路202不包括选择开关S1和PMOS开关M1，降压电路202仅包括斜坡信号产生电路401和电荷泵电路402。所述斜坡信号产生电路401接收供电电源信号VCC、参考地信号GND和状态指示信号EP，输出斜坡信号VP。而所述负电荷泵接收斜坡信号VP和参考地信号GND，并产生相对于参考地信号GND，与斜坡信号VP镜像负向的第二电源信号UVCC。即所述第二电源信号UVCC仅具有如图3所示的存储单元处于擦除状态下的信号波形。
本领域普通技术人员应该知道，当存储单元10用于非易失性存储器时，所述存储单元10将执行编程、擦除和读取功能。
当存储单元10处于编程状态时，第一浮栅晶体管101的源极101S接收供电电源信号VCC，漏极101D接收参考地信号GND，控制端102C接收第二电源信号UVCC。此时第二电源信号UVCC的电压值从参考地信号GND的电压值开始上升，直至供电电源信号VCC的电压值。
在一个实施例中，当降压电路202仅包括斜坡信号产生电路401和电荷泵电路402，即第二电源信号UVCC仅具有与斜坡信号VP反向的波形时，所述控制端102C在存储单元10处于编程状态时接收斜坡信号VP。
当对存储单元10执行擦除功能时，第一浮栅晶体管101的源极101S和漏极101D接收第一电源信号MVCC，控制端102C接收第二电源信号UVCC。此时第二电源信号UVCC的电压值从参考地信号GND的电压值开始下降，直至供电电源信号VCC电压值的负一倍。
当对存储单元10执行读取功能时，浮栅晶体管101的源极101S接收供电电源信号VCC，控制端102C接收供电电源信号VCC，而浮栅晶体管101的漏极则接收读取信号VSENSE。读取信号VSENSE由存储单元10的控制电路提供，由于其不是本发明所要讨论的技术点，此处不再展开叙述。
图5示出了根据本发明一实施例的信号转换电路50的电路结构示意图。所述信号转换电路50包括第一电平电路LG1，具有电源端和接地端，所述电源端接收供电电源信号VCC，所述接地端接收参考地信号GND；以及第二电平电路LG2，具有电源端和接地端，所述电源端接收第一电源信号MVCC，所述接地端接收供电电源信号VCC；其中，所述第一电平电路LG1将第一逻辑信号LFM转换成第一逻辑转换信号LTM输出至第二电平电路LG2，并且所述第二电平电路LG2将第二逻辑信号LFN转换成第二逻辑转换信号LTN输出至第一电平电路LG1。
由前述描述可知，当存储单元10处于擦除状态时，第一浮栅晶体管101的源极101S和漏极101D均接收第一电源信号MVCC。第二电平电路LG2表征了第一浮栅晶体管101处于擦除状态时的部分控制电路。而第一电平电路LG1则表征与第一浮栅晶体管101的擦除状态不相关的控制电路。第一电平电路LG1和第二电平电路LG2各自包括逻辑电路等控制电路。由如图5可知，第二电平电路LG2的电源端与接地端之间的压差为供电电源信号VCC的电压值，并且第二电平电路LG2的接地端与第一电平电路LG1的接地端之间的压差亦为供电电源信号VCC的电压值。本领域普通技术人员应该知道，由于第一电平电路LG1和第二电平电路LG2的接地端之间存在电压差，第一电平电路LG1和第二电平电路LG2的逻辑电路所输出的逻辑信号若是相互间直接传输，则会导致信号出错。
在图5中，第一电平电路LG1包括逻辑电路504和与非门电路501。所述与非门电路501接收第一指示信号EL和第一逻辑信号LFM，输出第一逻辑转换信号LTM。第一逻辑信号LFM表征了由第一电平电路LG1中的逻辑电路504输出的传送至第二电平电路LG2的任一逻辑信号。当存储单元10处于擦除状态时，所述第一指示信号EL为逻辑低电平。即当存储单元10处于擦除状态时，所述与非门电路501输出逻辑高电平信号至第二电平电路LG2。在一个实施例中，所述第一电平电路LG1的逻辑低电平的电压值与参考地信号GND的电压值一致，逻辑高电平的电压值与供电电源信号VCC的电压值一致。在一个实施例中，当存储单元10处于擦除状态时，所述第一逻辑转换信号LTM的电压值为供电电源信号VCC的电压值。即当存储单元10处于擦除状态时，与非门电路501屏蔽了由第一电平电路LG1传送至第二电平电路LG2的逻辑信号，并将该逻辑信号的电压值调整至第二电平电路LG2的接地端电平。
第二电平电路LG2包括逻辑电路503和或非门电路502。所述或非门电路502接收第二指示信号EH和第二逻辑信号LFN，输出第二逻辑转换信号LTN。第二逻辑信号LFN表征了由第二电平电路LG2中的逻辑电路503输出的传送至第一电平电路LG1的任一逻辑信号。当存储单元10处于擦除状态时，所述第二指示信号EH为逻辑高电平。即当存储单元10处于擦除状态时，所述或非门电路502输出逻辑低电平至第一电平电路LG1。在一个实施例中，所述第二电平电路LG2的逻辑低电平的电压值与供电电源信号VCC的电压值一致，逻辑高电平的电压值与第一电源信号MVCC的电压值一致。在一个实施例中，当存储单元10处于擦除状态时，所述第一逻辑转换信号LTN的电压值为供电电源信号VCC的电压值。即当存储单元10处于擦除状态时，或非门电路502屏蔽了由第二电平电路LG2传送至第一电平电路LG1的逻辑信号，并将该逻辑信号的电压值调整至第一电平电路LG1的电源端电平。
本发明提供的电压控制电路20可在存储单元10执行擦除功能时，提供两倍于供电电源信号VCC的第一电源信号MVCC，以及负一倍于供电电源信号VCC的第二电源信号UVCC，从而在存储单元10的浮栅晶体管101的源极101S和控制端102C之间提供三倍于供电电源信号VCC的擦除电压差值，实现对存储单元10的擦除控制。并且，由于产生两倍于供电电源信号VCC的第一电源信号MVCC，以及负一倍于供电电源信号VCC的第二电源信号UVCC的电荷泵电路均可由低压工艺实现，极大地提高了电路的工艺兼容性，并且节省了电路的生产成本。此外，在存储单元10处于擦除状态时，信号转换电路50将具有不同接地端电平的电路间的信号通过简单逻辑电路来实现信号转换，以保证信号的正确传输。
正电荷泵和负电荷泵为本领域公知常识，此处不再展开叙述。
图6示出了根据本发明一实施例的包括浮栅晶体管的存储单元的电压控制方法60的流程示意图。所述存储单元包括如图1所示的存储单元10，其特征在于，所述控制方法60包括：步骤601，采用正电荷泵将供电电源信号转换为具有两倍于供电电源信号的电压值的第一电源信号；步骤602，采用斜坡电路生成斜坡信号，所述斜坡信号的电压值从参考地信号的电压值开始上升，经过预设时长t1，升至供电电源信号的电压值；步骤603，采用负电荷泵将斜坡信号转换为第二电源信号，其中所述第二电源信号的电压值为斜坡信号相对于参考地信号的镜像负向电压值；以及步骤604，将第一电源信号和第二电源信号作为擦除电压提供给存储单元。
在一个实施例中，所述控制方法60还包括：步骤605，将与存储单元的擦除状态不相关的第一电平电路的电源端耦接供电电源信号，接地端耦接参考地信号；步骤606，将与存储单元的擦除功能相关的第二电平电路的电源端耦接第一电源信号，接地端耦接供电电源信号；步骤607，当存储单元执行擦除功能时，将第一电平电路传送至第二电平电路的逻辑信号转换成具有供电电源信号电压值的信号；以及步骤608，当存储单元执行擦除功能时，将第二电平电路传送至第一电平电路的逻辑信号转换成具有供电电源信号电压值的信号。
在一个实施例中，所述预设时长t1的范围为8ms～12ms。
在一个实施例中，所述参考地信号的电压值为零。在一个实施例中，所述供电电源信号的电压值为3.3V，所述第一电源信号的电压值为6.6V。在一个实施例中，所述供电电源信号的电压值为5V，所述第一电源信号的电压值为10V。
本发明提供的电压控制电路结构简单，采用简单的电荷泵电路即可实现。同时，本发明提供的电压控制电路可给存储单元提供3倍于电源电压的电压差，并且可通过普通的低压工艺制作完成，极大地降低了电路的生产成本。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种非易失性存储器的电压控制电路，所述非易失性存储器包括具有浮栅晶体管的存储单元，其特征在于：
所述电压控制电路具有第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端接收供电电源信号，所述第二输入端接收参考地信号，基于所述供电电源信号和参考地信号，所述第一输出端输出第一电源信号，所述第二输出端输出第二电源信号；
其中：
所述第一电源信号的电压值为供电电源信号的电压值的两倍；
在存储单元处于编程状态时，所述第二电源信号的最大电压值为供电电源信号的电压值，在存储单元处于擦除状态时，所述第二电源信号的电压值相较于参考地信号的电压值为负，且负向最大电压值为供电电源信号的电压值。
2.如权利要求1所述的非易失性存储器的电压控制电路，电压控制电路包括升压电路和降压电路，其中，所述降压电路包括：
输出端口，提供第二电源信号；
斜坡信号产生电路，具有第一输入端、第二输入端、第三输入端和输出端，所述第一输入端接收供电电源信号，所述第二输入端接收参考地信号，所述第三输入端接收状态指示信号，基于所述供电电源信号、参考地信号和状态指示信号，所述斜坡信号产生电路在输出端输出斜坡信号，其中，所述斜坡信号的电压值在每一次编程或擦除状态开始时刻起，从参考地开始上升，经过一段预设时长，固定在供电电源信号的电压值；以及
负电荷泵，具有第一输入端、第二输入端和输出端，所述第一输入端耦接至斜坡信号产生电路的输出端接收斜坡信号，所述第二输入端接收参考地信号，其输出端耦接至所述降压电路的输出端；
其中，所述状态指示信号表征存储单元处于编程状态或擦除状态，所述负电荷泵的输出端提供电压值为斜坡信号的镜像负向电压值的信号。
3.如权利要求2所述的非易失性存储器的电压控制电路，所述降压电路还包括：
选择开关，具有第一输入端、第二输入端、输出端和控制端，所述第一输入端耦接至斜坡信号产生电路的输出端接收斜坡信号，所述第二输入端接收参考地信号，所述控制端接收状态指示信号，基于状态指示信号，所述选择开关在输出端选择性地输出斜坡信号或参考地信号；以及
PMOS开关，具有漏极端、源极端和控制端，所述源极端耦接至选择开关的输出端，所述漏极端耦接至降压电路的输出端，所述控制端接收参考地信号；
其中当存储单元处于编程状态时，所述第二电源信号为PMOS开关漏极端的信号；当存储单元处于擦除状态时，所述第二电源信号为负电荷泵的输出信号。
4.如权利要求2或3任一项所述的非易失性存储器的电压控制电路，其中所述预设时长的范围为8ms～10ms。
5.一种非易失性存储器，包括如权利要求1-3任一项所述的电压控制电路，其特征在于，所述存储单元包括：
第一浮栅晶体管，具有源极、漏极和栅极；以及
第二浮栅晶体管，具有源极、漏极、栅极，所述源极和漏极耦接在一起，形成控制端，所述栅极与第一浮栅晶体管的栅极耦接在一起；
其中，存储单元在擦除时，所述第一浮栅晶体管的源极和漏极接收第一电源信号，所述第二浮栅晶体管的控制端接收第二电源信号。
6.如权利要求5所述的非易失性存储器，其特征在于，还包括信号转换电路，包括：
第一电平电路，具有电源端和接地端，所述电源端接收供电电源信号，所述接地端接收参考地信号；
第二电平电路，具有电源端和接地端，所述电源端接收第一电源信号，所述接地端接收供电电源信号；
其中，所述第一电平电路将第一逻辑信号转换成第一逻辑转换信号输出至第二电平电路，所述第二电平电路将第二逻辑信号转换成第二逻辑转换信号输出至第一电平电路，并且所述第一逻辑转换信号和第二逻辑转换信号的电压值与供电电源信号的电压值相同。
7.如权利要求6所述的非易失性存储器，其特征在于，所述第一电平电路包括与非门电路，所述与非门电路接收第一指示信号和第一逻辑信号，输出第一逻辑转换信号，其中所述第一指示信号在存储单元处于擦除状态时为逻辑高电平状态。
8.如权利要求6所述的非易失性存储器，其特征在于，所述第二电平电路包括或非门电路，所述或非门电路接收第二指示信号和第二逻辑信号，输出第二逻辑转换信号，其中所述第二指示信号在存储单元处于擦除状态时为逻辑低电平状态。
9.一种非易失性存储器的电压控制方法，所述非易失性存储器包括具有浮栅晶体管的存储单元，其特征在于，所述电压控制方法包括：
采用正电荷泵将供电电源信号转换为具有两倍于供电电源信号的电压值的第一电源信号；
采用斜坡电路生成斜坡信号，所述斜坡信号的电压值从参考地信号的电压值开始上升，经过预设时长，升至供电电源信号电压值；
采用负电荷泵将斜坡信号转换为第二电源信号，其中所述第二电源信号的电压值为斜坡信号相对于参考地信号的镜像负向电压值；以及
将第一电源信号和第二电源信号作为擦除电压提供给存储单元。
10.如权利要求9所述的非易失性存储器的电压控制方法，其特征在于，还包括：
将与存储单元的擦除状态不相关的第一电平电路的电源端耦接供电电源信号，接地端耦接参考地信号；
将与存储单元的擦除功能相关的第二电平电路的电源端耦接第一电源信号，接地端耦接供电电源信号；
当存储单元执行擦除功能时，将第一电平电路传送至第二电平电路的逻辑信号转换成具有供电电源信号电压值的信号；以及
当存储单元执行擦除功能时，将第二电平电路传送至第一电平电路的逻辑信号转换成具有供电电源信号电压值的信号。
CN201510843819.9A 2015-11-26 2015-11-26 非易失性存储器的电压控制电路及其控制方法 Active CN105336371B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510843819.9A CN105336371B (zh) 2015-11-26 2015-11-26 非易失性存储器的电压控制电路及其控制方法
TW105137108A TWI616887B (zh) 2015-11-26 2016-11-14 非易失性記憶體的電壓控制電路及其控制方法
US15/355,021 US9779827B2 (en) 2015-11-26 2016-11-17 Voltage control circuit for memory cell and the method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510843819.9A CN105336371B (zh) 2015-11-26 2015-11-26 非易失性存储器的电压控制电路及其控制方法

Publications (2)

Publication Number Publication Date
CN105336371A CN105336371A (zh) 2016-02-17
CN105336371B true CN105336371B (zh) 2023-05-09

Family

ID=55286840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510843819.9A Active CN105336371B (zh) 2015-11-26 2015-11-26 非易失性存储器的电压控制电路及其控制方法

Country Status (3)

Country Link
US (1) US9779827B2 (zh)
CN (1) CN105336371B (zh)
TW (1) TWI616887B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108233460B (zh) * 2017-09-04 2021-10-22 珠海市魅族科技有限公司 一种充电方法、充电装置及终端设备
CN109994135B (zh) * 2017-12-29 2023-03-24 紫光同芯微电子有限公司 一种正负压电荷泵稳压电路
CN110165872B (zh) 2019-05-29 2022-01-11 成都芯源系统有限公司 一种开关控制电路及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2792761A1 (fr) * 1999-04-21 2000-10-27 St Microelectronics Sa Dispositif de programmation d'une memoire non volatile electriquement programmable
CN1664739A (zh) * 2004-03-04 2005-09-07 精工爱普生株式会社 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
US7447064B1 (en) * 2006-03-27 2008-11-04 National Semiconductor Corporation System and method for providing a CMOS compatible single poly EEPROM with an NMOS program transistor
CN102097126A (zh) * 2009-12-11 2011-06-15 St微电子(鲁塞)有限公司 电可编程可擦除非易失存储点的编程方法及相应存储设备
US8830776B1 (en) * 2013-03-15 2014-09-09 Freescale Semiconductor, Inc. Negative charge pump regulation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557572A (en) * 1992-04-24 1996-09-17 Nippon Steel Corporation Non-volatile semiconductor memory device
US5490110A (en) * 1992-08-31 1996-02-06 Nippon Steel Corporation Non-volatile semiconductor memory device having disturb verify function
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
US5777926A (en) * 1996-10-24 1998-07-07 Programmable Microelectronics Corporation Row decoder circuit for PMOS non-volatile memory cell which uses channel hot electrons for programming
US6477091B2 (en) * 2001-03-30 2002-11-05 Intel Corporation Method, apparatus, and system to enhance negative voltage switching
JP4383159B2 (ja) * 2003-12-25 2009-12-16 Ｎｅｃエレクトロニクス株式会社 チャージポンプ回路
JP2005229763A (ja) * 2004-02-16 2005-08-25 Nec Kansai Ltd 昇圧回路
JP2007133996A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体記憶装置及びその制御方法
US7348829B2 (en) * 2006-03-24 2008-03-25 Intersil Americas Inc. Slew rate control of a charge pump
JP4925866B2 (ja) * 2007-02-28 2012-05-09 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
US7646638B1 (en) * 2007-09-06 2010-01-12 National Semiconductor Corporation Non-volatile memory cell that inhibits over-erasure and related method and memory array
KR101742790B1 (ko) * 2010-11-16 2017-06-01 삼성전자주식회사 비휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2792761A1 (fr) * 1999-04-21 2000-10-27 St Microelectronics Sa Dispositif de programmation d'une memoire non volatile electriquement programmable
CN1664739A (zh) * 2004-03-04 2005-09-07 精工爱普生株式会社 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
US7447064B1 (en) * 2006-03-27 2008-11-04 National Semiconductor Corporation System and method for providing a CMOS compatible single poly EEPROM with an NMOS program transistor
CN102097126A (zh) * 2009-12-11 2011-06-15 St微电子(鲁塞)有限公司 电可编程可擦除非易失存储点的编程方法及相应存储设备
US8830776B1 (en) * 2013-03-15 2014-09-09 Freescale Semiconductor, Inc. Negative charge pump regulation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
闪存高压电路的总剂量辐射效应研究;杨大为等;《微处理机》;20141215(第06期);6-9 *

Also Published As

Publication number Publication date
US9779827B2 (en) 2017-10-03
US20170154684A1 (en) 2017-06-01
TWI616887B (zh) 2018-03-01
CN105336371A (zh) 2016-02-17
TW201724097A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US20080191786A1 (en) High voltage generation circuit and method for generating high voltage
CN105810247B (zh) 一种字线驱动电路
US20100124140A1 (en) Power supply circuit and nand-type flash memory
CN105336371B (zh) 非易失性存储器的电压控制电路及其控制方法
JP5238943B2 (ja) 高電圧回路のリセット回路
TWI559663B (zh) Boost circuit
JP4989927B2 (ja) 負電位放電回路
US8743648B2 (en) Internal power source voltage generating circuit of semiconductor memory and method for generating internal power source voltage
JP5308721B2 (ja) レベルシフト回路
US20110182125A1 (en) Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device
US9923458B2 (en) Booster circuit including a booster section configured to operate intermittently
JP2005176296A (ja) 高電圧スイッチ回路
TWI578324B (zh) 電源供應裝置以及升壓裝置
US7554386B2 (en) High voltage generation circuit and method for reducing peak current and power noise for a semiconductor memory device
JP6963942B2 (ja) 高電圧発生回路
KR100885788B1 (ko) 펌프 회로
TWI472136B (zh) 昇壓電路
CN107527657B (zh) 用于eeprom的高压斜率反馈控制电路和方法
KR100560769B1 (ko) 고전압 펌핑 회로
TW200423130A (en) Nonvolatile semiconductor memory
KR100607658B1 (ko) 비휘발성 메모리 소자의 차지 펌프 회로
KR100749256B1 (ko) 부스팅 회로
KR101040001B1 (ko) 전압 공급 회로
KR100965070B1 (ko) 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자
KR20100088924A (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant