KR100965070B1 - 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자 - Google Patents

프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자 Download PDF

Info

Publication number
KR100965070B1
KR100965070B1 KR1020080050103A KR20080050103A KR100965070B1 KR 100965070 B1 KR100965070 B1 KR 100965070B1 KR 1020080050103 A KR1020080050103 A KR 1020080050103A KR 20080050103 A KR20080050103 A KR 20080050103A KR 100965070 B1 KR100965070 B1 KR 100965070B1
Authority
KR
South Korea
Prior art keywords
voltage
program
input
output
control signal
Prior art date
Application number
KR1020080050103A
Other languages
English (en)
Other versions
KR20090124099A (ko
Inventor
왕인수
노유종
권이현
구본광
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080050103A priority Critical patent/KR100965070B1/ko
Publication of KR20090124099A publication Critical patent/KR20090124099A/ko
Application granted granted Critical
Publication of KR100965070B1 publication Critical patent/KR100965070B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

본 발명은 불휘발성 메모리 소자의 프로그램 전압을 제공하는 회로에 관한 것으로, 데이터 저장을 위한 메모리 셀들이 워드라인과 비트라인으로 연결되는 메모리 셀 어레이; 상기 비트라인에 연결되어 프로그램할 데이터를 임시 저장하거나, 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부; 프로그램이나 독출 동작을 위한 동작 전압을 생성하고, 상기 프로그램 동작에서 프로그램 수행동안 펌핑 동작을 수행하여 프로그램 전압을 출력하고, 검증 수행 동안에는 상기 펌핑을 중단하고, 생성된 프로그램 전압을 충전하도록 하는 프로그램 전압 생성회로를 포함하는 전압 제공부; 및 상기 프로그램 전압 생성회로의 동작 제어를 위한 제어신호를 출력하는 제어부를 포함한다.
프로그램 전압, 검증, 펌프

Description

프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리 소자{Circuit of offering program voltage and non volatile memory device having the same}
본 발명은 불휘발성 메모리 소자의 전압 제어 회로에 관한 것으로, 프로그램 전압과 검증전압을 제공하는 패스를 분리하여 전류 소모를 줄일 수 있는 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리 소자에 관한 것이다.
불휘발성 메모리 장치, 특히 전기적으로 소거 및 프로그램이 가능한 플래시 메모리 소자의 경우 메모리 셀에 저장된 데이터를 소거하기 위한 소거동작과 상기 메모리 셀에 데이터를 저장하기 위한 프로그램 동작을 수행하는데 있어서, F-N 터널링(Fowler-Nordheim tunneling)과 핫 일렉트론 인젝션(hot electron injection) 방식을 사용하고 있다.
일반적으로 저 전원 전압 하에서 동작하는 플래시 메모리 소자는 고전압을 칩 내부에서 자체 발생시키는 전압 제공 회로를 포함한다. 전압 제공회로는 일반적으로 전압 펌프 회로 등을 이용하여 입력되는 저전압을 고전압으로 펌핑 하여 출력하도록 구성된다.
상기한 고전압을 레귤레이팅(Regulating) 하기 위하여 커런트 싱크(Current Sink) 방식을 사용하였다.
불휘발성 메모리 소자는 프로그램 동작을 위해서 프로그램 전압을 생성하는 프로그램 전압생성부와 상기 프로그램 전압에 비해 낮은 전압 레벨인 검증전압이나 독출전압을 생성하는 독출검증 전압생성부를 구비한다. 그리고 프로그램 동작을 할 때, 프로그램 전압 생성부가 출력하는 프로그램전압과 독출검증 전압생성부가 출력하는 검증전압이 이용된다.
이때 프로그램 전압 생성부는 클럭에 따라서 고전압을 출력하는 펌프 회로이다. 프로그램 전압을 프로그램 동작을 하는 동안에 이용되고, 검증을 하는 동안에는 사용되지 않는다.
그러나 프로그램 전압 생성부에서는 프로그램 전압이 사용되지 않는 검증 동안에도 계속해서 클럭입력과 펌프동작이 진행되어야 한다. 이는 검증 이후에 다시 입력되는 고전압의 프로그램전압을 일정하게 유지시키기 위함이다. 따라서 실제로 사용하지 않아도 되는 검증 구간에서도 필요 없는 클럭 입력과 펌프동작이 진행됨으로써 불필요한 전류 소모가 생긴다.
따라서 본 발명이 이루고자 하는 기술적 과제는 프로그램을 위한 전압과 프로그램 검증을 위한 전압을 출력하는 노드를 분리하여 제어할 수 있는 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리 소자를 제공하는데 있다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들이 워드라인과 비트라인으로 연결되는 메모리 셀 어레이; 상기 비트라인에 연결되어 프로그램할 데이터를 임시 저장하거나, 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부; 프로그램이나 독출 동작을 위한 동작 전압을 생성하고, 상기 프로그램 동작에서 프로그램 수행동안 펌핑 동작을 수행하여 프로그램 전압을 출력하고, 검증 수행 동안에는 상기 펌핑을 중단하고, 생성된 프로그램 전압을 충전하도록 하는 프로그램 전압 생성회로를 포함하는 전압 제공부; 및 상기 프로그램 전압 생성회로의 동작 제어를 위한 제어신호를 출력하는 제어부를 포함한다.
상기 프로그램 전압 생성회로는, 상기 제어부의 프로그램 인에이블 제어신호 또는 검증 인에이블 제어신호에 따라서 제 1 또는 제 2 제어신호를 출력하는 전압 제어부; 클럭에 따라서 프로그램을 위한 전압을 생성하는 전압 생성부; 및 상기 제 1 또는 제 2 제어신호에 따라서 입력전압을 프로그램 전압으로 출력하거나, 프로그램 검증을 수행하는 동안 입력전압을 충전하는 전압 출력부를 포함한다.
상기 전압 제어부는, 상기 프로그램 인에이블 신호에 의해 상기 전압 생성부가 입력하는 전압을 프로그램 전압으로 출력하도록 하는 경로를 선택하기 위한 제 1 제어신호를 출력하는 프로그램 전압 스위칭부와; 상기 검증 인에이블 신호에 의해 상기 전압 생성부의 출력전압을 충전하도록 하는 경로를 선택하기 위한 제 2 제어신호를 출력하는 검증 전압 스위칭부를 포함하는 것을 특징으로 한다.
상기 전압 출력부는, 상기 제 1 제어신호에 따라 상기 전압 생성부가 생성하는 전압을 프로그램 전압 출력을 위한 경로로 제공하는 제 1 경로 제공부; 상기 제 2 제어신호에 따라 상기 입력전압을 충전하는 경로로 제공하는 제 2 경로 제공부; 및 상기 제 1 경로 제공부가 활성화됨에 따라, 상기 입력전압을 프로그램 전압으로 출력하도록 제어하는 드라이버부를 포함한다.
상기 제 2 경로 제공부는 상기 입력전압을 충전하기 위한 캐패시터를 포함하는 것을 특징으로 한다.
상기 전압 생성부는, 프로그램 검증이 수행되는 동안, 전압 생성을 중단하는 것을 특징으로 한다.
상기 전압 제공부는, 상기 검증 인에이블 신호가 입력되는 동안, 검증전압을 생성하여 출력하기 위한 독출검증 전압 생성회로를 더 포함하는 것을 특징으로 한다.
상기 제 2 제어신호가 입력되는 동안 상기 전압 출력부가 출력하는 전압은 프로그램을 위해 선택된 워드라인에 입력되지 않는 것을 특징으로 한다.
본 발명의 특징에 따른 프로그램 전압 제공 회로는,
프로그램 인에이블 또는 검증 인에이블 제어신호에 따라서 제 1 또는 제 2 제어신호를 출력하는 전압 제어부; 클럭에 따라서 프로그램을 위한 전압을 생성하는 전압 생성부; 및 상기 제 1 또는 제 2 제어신호에 따라서 입력전압을 프로그램 전압으로 출력하거나, 프로그램 검증을 수행하는 동안 입력전압을 충전하는 전압 출력부를 포함한다.
상기 전압 제어부는, 상기 프로그램 인에이블 신호에 의해 상기 전압 생성부가 입력하는 전압을 프로그램 전압으로 출력하도록 하는 경로를 선택하기 위한 제 1 제어신호를 출력하는 프로그램 전압 스위칭부와; 상기 검증 인에이블 신호에 의해 상기 전압 생성부의 출력전압을 충전하도록 하는 경로를 선택하기 위한 제 2 제어신호를 출력하는 검증 전압 스위칭부를 포함하는 것을 특징으로 한다.
상기 전압 출력부는, 상기 제 1 제어신호에 따라 상기 전압 생성부가 생성하는 전압을 프로그램 전압 출력을 위한 경로로 제공하는 제 1 경로 제공부; 상기 제 2 제어신호에 따라 상기 입력전압을 충전하는 경로로 제공하는 제 2 경로 제공부; 및 상기 제 1 경로 제공부가 활성화됨에 따라, 상기 입력전압을 프로그램 전압으로 출력하도록 제어하는 드라이버부를 포함한다.
상기 제 2 경로 제공부는 상기 입력전압을 충전하기 위한 캐패시터를 포함하는 것을 특징으로 한다.
상기 전압 생성부는, 상기 프로그램 검증이 수행되는 동안, 전압 생성을 중단하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리 소자는 프로그램시에 고전압을 제공할 때, 프로그램 전압이 사용되지 않는 동안의 클럭 입력을 줄임으로써 전류 소모를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 불휘발성 메모리 소자의 블록도이다.
도 1을 참조하면, 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110), 페이지 버퍼부(120), Y 디코더(130), X 디코더(140), 전압 제공부(150) 및 제어부(160)를 포함한다.
메모리 셀 어레이(110)는 데이터를 저장할 수 있는 메모리 셀들을 포함하고, 메모리 셀들은 비트라인과 워드라인으로 연결된다. 페이지 버퍼부(120)는 비트라인에 연결되는 페이지 버퍼 회로들을 포함한다. 페이지 버퍼 회로는 선택된 비트라인의 메모리 셀에 저장하기 위한 데이터를 임시 저장하거나, 메모리 셀에 저장된 데이터를 독출하여 저장한다.
Y 디코더(130)는 페이지 버퍼부(120)의 페이지 버퍼 회로들의 데이터 입출력경로를 제공한다. X 디코더(140)는 제어부(160)의 제어 신호에 따라서 메모리 셀 어레이(110)의 워드라인을 선택한다.
전압 제공부(150)는 프로그램 동작, 소거 동작 또는 데이터 독출 동작 등을 수행할 때 필요한 고전압을 생성하여 제공한다. 제어부(150)의 전압 제공부(150)가 생성하는 고전압의 전압 레벨을 제어하고, 동작 전압 출력을 제어한다.
상기의 전압 제공부(150)를 좀 더 상세히 나타내면 다음과 같다.
도 2a는 불휘발성 메모리 소자의 전압 제공부의 블록도이다.
이때, 도 2a의 전압 제공부(200)는 상기 도 1의 전압 제공부(150)를 상세히 나타낸 것이다.
도 2a를 참조하면, 전압 제공부(200)는 전압 제어부(210)와, 프로그램 전압부(220) 및 독출검증 전압부(230)를 포함한다.
전압 제어부(210)는 제어부(260)의 인에이블 제어신호에 따라서 동작전압 출력을 위한 스위칭 신호를 출력하고, 프로그램 전압부(220)는 프로그램을 위한 전압(VPGM)을 생성하여 출력한다. 그리고 독출검증 전압부(230)는 데이터 독출동작을 위한 독출전압(VREAD)이나 프로그램검증 동작을 위한 검증전압(VVPY)을 생성하여 출력한다. 상기 프로그램 전압부(220)와 독출검증 전압부(230)는 전압 제어부(210)의 제어신호에 의해서 동작한다.
상기 전압 제어부(210)는 프로그램을 위한 프로그램 인에이블 신호(PGM_EN)와 검증을 위한 검증 인에이블 신호(VPY_EN)에 따라서 프로그램 전압부(220)와 독출검증 전압부(230)의 동작을 제어한다.
도 2b는 도 2a의 전압 제어부의 일부를 나타낸다.
도 2b를 참조하면, 전압 제어부(210)는 프로그램을 출력하도록 하는 프로그램 전압 제어신호(HV_PGM)를 출력하는 프로그램 고전압 스위치(211)와 검증전압을 출력하도록 하는 검증 전압 제어신호(HV_VPY)를 출력하는 검증고전압 스위치(212)를 포함한다. 상기 도 2b는 프로그램 동작을 위한 프로그램 전압과 검증전압 제어를 위한 부분만을 나타내었고, 데이터 독출 동작을 위한 부분은 도시하지 않았다.
도 2b에 나타난 바와 같이, 프로그램 고전압 스위치(211)는 프로그램 인에이블 신호(PGM_EN)가 입력되면 프로그램 전압 제어신호(HV_PGM)를 출력하고, 검증 고전압 스위치(212)는 검증 인에이블 신호(VPY_EN)가 입력되면 검증 전압 제어신호(HV_VPY)를 출력한다.
상기 전압 제어부(210)의 제어신호에 의해 프로그램 전압 출력이 제어되는 프로그램 전압부(220)는 다음과 같다.
도 2c는 도 2a의 프로그램 전압부의 블록도이다.
도 2c를 참조하면, 프로그램을 위한 프로그램 전압(VPGM)을 출력하는 프로그램 전압부(220)는 전압 생성부(221)와 고전압 출력부(222)를 포함한다.
전압 생성부(221)는 입력 클럭에 따라서 고전압을 생성하는 회로이다. 그리고 고전압 출력부(222)는 상기 전압 제어부(210)의 제어신호에 따라 프로그램전압(VPGM)의 출력을 제어한다.
도 2d는 도 2c의 전압 생성부의 회로를 나타낸다.
도 2d를 참조하면, 고전압 출력을 위한 전압 펌핑 동작을 하는 전압 생성부(221)는 OSC(Oscillator)(223)와, 클럭 드라이버(224)와 CP(225)와 기준전압 발 생부(226) 및 비교기(COM)와 제 1 및 제 2 저항(R1, R2)을 포함한다.
OS(223)는 동작 클럭을 생성하고, 클럭 드라이버(224)는 OSC(223)에서 출력하는 클럭을 지연하여 제 1 클럭으로 출력하고, 또한 상기 OSC(223)의 출력 클럭을 지연한 후 반전하여 제 2 클럭으로 출력한다.
CP(225)는 클럭 드라이버(224)가 출력하는 제 1 또는 제 2 클럭에 따라서 프로그램 전압과 프로그램 검증 전압을 출력한다. 기준전압 발생부(226)는 설정된 레벨의 기준전압을 출력한다.
비교기(COM)는 반전 단자(-)로 입력되는 전압과 비반전 단자(+)로 입력되는 기준전압을 변경하여 그 결과에 따라 클럭 인에이블 신호(CLK_EN)를 출력한다. 클럭 인에이블 신호(CLK_EN)는 클럭 드라이버(224)의 동작을 제어한다.
CP(225)의 출력단과 접지노드 사이에는 제 1 및 제 2 저항(R1, R2)이 직렬로 연결되고, 상기 제 1 저항(R1)과 제 2 저항(R2)의 접점 사이에 분배전압이 비교기(COM)의 반전단자(-)로 입력된다.
한편, 상기 클럭 드라이버(224)는 제 1 NAND 게이트(NA1)와, 제 1 내지 제 m 인버터(IN1 내지 INm)를 포함한다. 제 1 NAND 게이트(NA1)는 한쪽 입력단으로 OSC(223)의 클럭을 입력받고, 다른 입력단으로 클럭 인에이블 신호(CLK_EN)를 입력받는다.
제 1 NAND 게이트(NA1)의 출력단과 CP(225)의 제 1 입력단사이에 제 1 내지 제 n 인버터(IN1 내지 INn)가 직렬로 연결된다. 제 1 인버터(IN1)의 출력단과 CP(225)의 제 2 입력단 사이에는 제 n+1 내지 제 m 인버터(IN(n+1) 내지 INm)가 직 렬로 연결된다.
상기 전압 생성부(221)에 입력되는 클럭 신호는 검증을 수행하는 동안에는 디스에이블 되도록 제어되어 프로그램을 수행하는 동안 검증동작 중에는 고전압을 생성하지 않는다.
상기의 전압 생성부(221)가 출력하는 고전압(HV)은 고전압 출력부(222)에 의해서 프로그램 전압으로 출력된다.
도 2e는 도 2c의 고전압 출력부의 회로도이다.
도 2e를 참조하면, 고전압 출력부(222)는 제 1 내지 제 4 스냅백 트랜지스터(SN1 내지 SN4)와, 제 1 내지 제 4 저항(R10 내지 R40)과, 다이오드(D)와 제 1 및 제 2 캐패시터(C1, C2) 및 비교기(CO)를 포함한다.
제 1 스냅백 트랜지스터(SN1)와 제 1 저항(R10)은 노드(K1)와 노드(K2) 사이에 연결되어 프로그램 전압 패스(Path)를 제공하는 프로그램 전압 패스부(227)로 구성한다. 제 1 스냅백 트랜지스터(SN1)의 게이트에는 프로그램 전압 출력 제어신호(HV_PGM)가 입력된다. 그리고 노드(K1)에는 고전압(HV)이 입력된다. 고전압(HV)은 전압 생성부(221)에서 생성된다.
제 2 스냅백 트랜지스터(SN2)와 제 1 캐패시터(C1)는 노드(K1)와 노드(K2) 사이에 연결되어 검증 전압 패스(Path)를 제공하는 검증전압 패스부(228)로 구성된다. 제 2 스냅백 트랜지스터(SN1)의 게이트에는 검증 전압 출력 제어신호(HV_VPY)가 입력된다. 또한 제 1 캐패시터(C1)는 고전압(HV)이 차지되는 차징캐패시터이다.
제 2 저항(R20)과 제 2 캐패시터(C2)와 제 3 스냅백 트랜지스터(SN3) 및 비 교기(CO)는 제 4 스냅백 트랜지스터(SN4)의 동작을 위한 드라이버 역할을 한다.
제 2저항(R20)과 제 2 캐패시터(C2)는 노드(K3)와 노드(K2) 사이에 직렬로 연결되어 밀러 저항과 밀러 캐패시터로 동작한다. 제 3 스냅백 트랜지스터(SN3)와 다이오드(D)는 노드(K2)와 접지노드 사이에 연결되고, 제 3 스냅백 트랜지스터(SN3)의 게이트는 노드(K3)에 연결된다.
비교기(CO)는 반전 단자(-)에 전압(
Figure 112008038493010-pat00001
)을 입력받고, 비반전 단자(+)에 노드(K5)가 연결된다. 비교기(CO)의 출력단은 노드(K3)이다.
제 4 스냅백 트랜지스터(SN4)는 노드(K1)와 노드(K4) 사이에 연결되고, 제 4 스냅백 트랜지스터(SN4)의 게이트는 노드(K2)에 연결된다. 상기 제 4 스냅백 트랜지스터(SN4)는 제 3 스냅백 트랜지스터(SN3)가 턴 온 되어 노드(K2)에 고전압이 인가되면 턴 온된다.
그리고 제 3 및 제 4 저항(R30, R40)은 노드(K4)와 접지노드 사이에 직렬로 연결된다. 또한 제 3 저항(R30)과 제 4 저항(R40)의 접점은 노드(K4)에 연결된다. 상기 노드(K4)로 프로그램 전압(VPGM)이 출력된다.
상기 고전압 출력부(222)에서의 제 1 내지 제 4 스냅백 트랜지스터(SN1 내지 SN4)를 대신하여 고전압용 트랜지스터를 사용하는 것도 가능하다.
상기 고전압 출력부(222)는 프로그램 동작을 수행할 때, 전압 제어부(210)에서 프로그램 전압 제어신호(HV_PGM)가 입력되면, 제 1 스냅백 트랜지스터(SN1)가 턴 온 된다.
상기 제 1 스냅백 트랜지스터(SN1)를 통해서 고전압(HV)이 노드(K2)로 입력 되고, 이에 따라 제 3 스냅백 트랜지스터(SN3)가 턴온 된다. 이에 따라 제 4 스냅백 트랜지스터(SN4)가 턴 온 되면, 노드(K1)의 고전압(HV)이 노드(K4)를 통해서 프로그램 전압(VPGM)으로 출력된다.
한편, 프로그램 이후에 프로그램 검증이 시작되면, 전압 제어부(210)에서는 검증 전압 제어신호(HV_VPY)가 하이 레벨로 고전압 출력부(222)로 입력된다.
고전압 출력부(222)는 검증 전압 제어신호(HV_VPY)에 의해서 제 2 스냅백 트랜지스터(SN2)가 턴 온 된다. 이때 프로그램 전압 제어신호(HV_PGM)는 로우 레벨신호이다.
상기 제 2 스냅백 트랜지스터(SN2)가 턴 온 되면, 고전압(HV)이 제 1 캐패시터(C1)에 차징 된다. 이때 전압 생성부(221)에는 클럭이 입력되지 않아 고전압 펌핑 동작을 하지 않는다. 따라서 클럭 소모가 적고 또한 제 1 캐패시터(C1)에 전압이 충전되어 있다.
그리고 다시 프로그램을 위한 프로그램 전압 제어신호(HV_PGM)가 입력되면 제 1 스냅백 트랜지스터(SN1)가 턴온 된다. 이때 검증 전압 제어신호(HV_VPY)는 로우 레벨이다. 따라서 제 2 스냅백 트랜지스터(SN2)가 턴오프 된다.
한편 전압 생성부(221)는 검증전압이 입력되는 동안 클럭 입력이 없어서 전압이 떨어져 있는 상태이다. 그러나 제 1 캐패시터(C1)에 차징된 전압에 의해서 프로그램 전압 레벨은 고전압(HV)으로 유지되고 이후에는 클럭 입력으로 고전압 생성을 하기 때문에 안정적으로 프로그램 전압을 제공할 수 있다. 이때 상기 검증전압(VVPY)으로는 독출검증 전압부(230)에서 출력하는 검증전압이 사용된다.
상기의 프로그램 전압(VPGM)과 검증전압(VVPY)은 프로그램을 위해 선택되는 워드라인에 인가되는 전압이다. 프로그램 동작에서 선택된 워드라인에 인가되는 전압은 다음과 같이 나타난다.
도 3은 프로그램 동작을 수행할 때 워드라인에 인가되는 전압을 나타낸다.
도 3을 참조하면, 프로그램을 위한 전압은 프로그램을 위한 프로그램 전압이 인가된 후, 검증을 위한 검증전압이 인가된다. 이때 검증 전압이 인가되는 횟수는 메모리 셀에 저장되는 데이터 비트의 수에 따라 결정될 수 있다.
도 3과 같은 전압을 선택된 워드라인에 인가하기 위해서 도 2a 내지 도 2e는 다음과 같이 동작한다.
전압 제공부(200)의 전압 제어부(210)는 제어부(도 1의 160)로부터 입력되는 프로그램 인에이블 신호(PGM_EN)에 의해서 프로그램 전압 제어신호(HV_PGM)를 하이 레벨로 출력한다. 그리고 전압 생성부(221)는 클럭 입력에 따라서 고전압(HV)을 생성한다.
프로그램 전압 출력 제어신호(HV_PGM)에 의해서 고전압 출력부(222)의 제 1 스냅백 트랜지스터(SN1)가 턴 온 된다. 제 1 스냅백 트랜지스터(SN1)가 턴 온 되면, 프로그램 전압 패스부(227)를 통해서 고전압(HV)이 노드(K2)로 흐르고, 드라이버(229)가 동작하여 제 4 스냅백 트랜지스터(SN4)가 턴 온 된다.
제 4 스냅백 트랜지스터(SN4)가 턴 온 되면, 노드(K1)의 고전압(HV)이 노드(K4)를 통해서 프로그램전압(VPGM)으로 출력된다. 이때 프로그램 전압(VPGM)은 제 3 및 제 4 저항(R30, R40)과 제 4 스냅백 트랜지스터(SN4)의 저항비만큼 분배된 전압이 출력된다.
프로그램이 진행된 이후에, 도 3의 검증동작이 진행되는 동안에는 독출검증 전압부(230)가 출력하는 검증전압(VVPY)이 워드라인에 인가된다.
이때 전압 제어부(210)는 검증 인에이블 신호에 의해서 프로그램 인에이블 신호(PGM_EN)를 디스에이블 시키고, 검증 인에이블 신호(VPY_EN)를 출력한다. 전압 제어부(210)의 프로그램 고전압 스위치(211)는 디스에이블 되고, 검증 고전압 스위치(212)는 검증 인에이블 신호(VPY_EN)에 의해 인에이블 되어 검증 전압 출력 제어신호(HV_VPY)를 출력한다.
검증 전압 출력 제어신호(HV_VPY)에 의해서 고전압 출력부(222)의 제 2 스냅백 트랜지스터(SN2)가 턴 온 된다. 제 2 스냅백 트랜지스터(SN2)가 턴온 되면, 노드(K1)의 고전압(HV)이 검증 전압 패스부(228)로 입력된다. 제 1 캐패시터(C1)에는 노드(K1)의 고전압(HV)이 차징 된다. 또한 노드(K4)로 출력되는 전압은 워드라인으로 인가되지 않는다. 이는 상기 고전압 출력부(222)의 노드(K4)와 워드라인 사이에 위치한 스위칭 소자(미도시)에 의해서 제어될 수 있다. 상기 스위칭 소자는 이미 사용되고 있는 회로 구성이므로 도시하지 않았다.
상기와 같이 프로그램 동작과 검증 동작을 할 때, 고전압에서 견딜 수 있는 스냅백 트랜지스터를 사용하고, 프로그램전압이 입력되는 동안과 검증전압이 입력되는 동안의 전압이 입력되는 경로를 분리하고, 검증전압이 입력되는 동안에 전압 생성부(221)가 동작하지 않도록 하여 클럭 소모에 따른 전력 낭비를 줄일 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 불휘발성 메모리 소자의 블록도이다.
도 2a는 불휘발성 메모리 소자의 전압 제공부의 블록도이다.
도 2b는 도 2a의 전압 제어부의 일부를 나타낸다.
도 2c는 도 2a의 프로그램 전압부의 블록도이다.
도 2d는 도 2c의 전압 생성부의 회로를 나타낸다.
도 2e는 도 2c의 고전압 출력부의 회로도이다.
도 3은 프로그램 동작을 수행할 때 워드라인에 인가되는 전압을 나타낸다.
*도면의 주요 부분의 간단한 설명*
200 : 전압 제공부 210 : 전압 제어부
220 : 프로그램 전압부 230 : 독출검증 전압부

Claims (13)

  1. 데이터 저장을 위한 메모리 셀들이 워드라인과 비트라인으로 연결되는 메모리 셀 어레이;
    상기 비트라인에 연결되어 프로그램할 데이터를 임시 저장하거나, 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부;
    프로그램이나 독출 동작을 위한 동작 전압을 생성하고, 상기 프로그램 동작에서 프로그램 수행동안 펌핑 동작을 수행하여 프로그램 전압을 출력하고, 검증 수행 동안에는 상기 펌핑을 중단하고, 생성된 프로그램 전압을 충전하도록 하는 프로그램 전압 생성회로를 포함하는 전압 제공부; 및
    상기 프로그램 전압 생성회로의 동작 제어를 위한 제어신호를 출력하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 프로그램 전압 생성회로는,
    상기 제어부의 프로그램 인에이블 제어신호 또는 검증 인에이블 제어신호가 입력되면 제 1 또는 제 2 제어신호를 출력하는 전압 제어부;
    클럭을 이용하여 프로그램을 위한 전압을 생성하는 전압 생성부; 및
    상기 제 1 또는 제 2 제어신호가 입력되면 입력전압을 프로그램 전압으로 출력하거나, 프로그램 검증을 수행하는 동안 입력전압을 충전하는 전압 출력부
    를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 전압 제어부는,
    상기 프로그램 인에이블 신호에 의해 상기 전압 생성부가 입력하는 전압을 프로그램 전압으로 출력하도록 하는 경로를 선택하기 위한 제 1 제어신호를 출력하는 프로그램 전압 스위칭부와;
    상기 검증 인에이블 신호에 의해 상기 전압 생성부의 출력전압을 충전하도록 하는 경로를 선택하기 위한 제 2 제어신호를 출력하는 검증 전압 스위칭부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제 2항에 있어서,
    상기 전압 출력부는,
    상기 제 1 제어신호가 입력되면 상기 전압 생성부가 생성하는 전압을 프로그램 전압 출력을 위한 경로로 제공하는 제 1 경로 제공부;
    상기 제 2 제어신호가 입력되면 상기 입력전압을 충전하는 경로로 제공하는 제 2 경로 제공부; 및
    상기 제 1 경로 제공부가 활성화됨에 따라, 상기 입력전압을 프로그램 전압으로 출력하도록 제어하는 드라이버부
    를 포함하는 불휘발성 메모리 소자.
  5. 제 4항에 있어서,
    상기 제 2 경로 제공부는 상기 입력전압을 충전하기 위한 캐패시터를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 제 2항에 있어서,
    상기 전압 생성부는,
    프로그램 검증이 수행되는 동안, 전압 생성을 중단하는 것을 특징으로 하는 불휘발성 메모리 소자.
  7. 제 1항에 있어서,
    상기 전압 제공부는,
    상기 검증 인에이블 신호가 입력되는 동안, 검증전압을 생성하여 출력하기 위한 독출검증 전압 생성회로를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  8. 제 7항에 있어서,
    상기 제 2 제어신호가 입력되는 동안 상기 전압 출력부가 출력하는 전압은 프로그램을 위해 선택된 워드라인에 입력되지 않는 것을 특징으로 하는 불휘발성 메모리 소자의 불휘발성 메모리 소자.
  9. 프로그램 인에이블 또는 검증 인에이블 제어신호가 입력되면 제 1 또는 제 2 제어신호를 출력하는 전압 제어부;
    클럭을 이용하여 프로그램을 위한 전압을 생성하는 전압 생성부; 및
    상기 제 1 또는 제 2 제어신호가 입력되면 입력전압을 프로그램 전압으로 출력하거나, 프로그램 검증을 수행하는 동안 입력전압을 캐패시터에 충전하는 전압 출력부
    를 포함하는 프로그램 전압 제공 회로.
  10. 제 9항에 있어서,
    상기 전압 제어부는,
    상기 프로그램 인에이블 신호에 의해 상기 전압 생성부가 입력하는 전압을 프로그램 전압으로 출력하도록 하는 경로를 선택하기 위한 제 1 제어신호를 출력하는 프로그램 전압 스위칭부와;
    상기 검증 인에이블 신호에 의해 상기 전압 생성부의 출력전압을 충전하도록 하는 경로를 선택하기 위한 제 2 제어신호를 출력하는 검증 전압 스위칭부를 포함하는 것을 특징으로 하는 프로그램 전압 제공 회로.
  11. 제 10항에 있어서,
    상기 전압 출력부는,
    상기 제 1 제어신호가 입력되면 상기 전압 생성부가 생성하는 전압을 프로그램 전압 출력을 위한 경로로 제공하는 제 1 경로 제공부;
    상기 제 2 제어신호가 입력되면 상기 입력전압을 충전하는 경로로 제공하는 제 2 경로 제공부; 및
    상기 제 1 경로 제공부가 활성화됨에 따라, 상기 입력전압을 프로그램 전압으로 출력하도록 제어하는 드라이버부
    를 포함하는 프로그램 전압 제공 회로.
  12. 제 11항에 있어서,
    상기 제 2 경로 제공부는 상기 입력전압을 충전하기 위한 상기 캐패시터를 포함하는 것을 특징으로 하는 프로그램 전압 제공 회로.
  13. 제 9항에 있어서,
    상기 전압 생성부는,
    상기 프로그램 검증이 수행되는 동안, 전압 생성을 중단하는 것을 특징으로 하는 프로그램 전압 제공 회로.
KR1020080050103A 2008-05-29 2008-05-29 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자 KR100965070B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080050103A KR100965070B1 (ko) 2008-05-29 2008-05-29 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080050103A KR100965070B1 (ko) 2008-05-29 2008-05-29 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자

Publications (2)

Publication Number Publication Date
KR20090124099A KR20090124099A (ko) 2009-12-03
KR100965070B1 true KR100965070B1 (ko) 2010-06-21

Family

ID=41686072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080050103A KR100965070B1 (ko) 2008-05-29 2008-05-29 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자

Country Status (1)

Country Link
KR (1) KR100965070B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033193A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 펌핑 전압을 재충전하는 플래쉬 메모리 장치 및 그 펌핑전압 재충전 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070033193A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 펌핑 전압을 재충전하는 플래쉬 메모리 장치 및 그 펌핑전압 재충전 방법

Also Published As

Publication number Publication date
KR20090124099A (ko) 2009-12-03

Similar Documents

Publication Publication Date Title
US7245538B2 (en) High voltage generation and regulation circuit in a memory device
JP2005196931A (ja) 不揮発性半導体メモリ装置及びそのプログラム方法
JP4690747B2 (ja) 半導体記憶装置および半導体記憶装置の駆動方法
KR100290282B1 (ko) 프로그램 시간을 단축할 수 있는 불 휘발성반도체메모리 장치
KR960005370B1 (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
JP5931236B1 (ja) 半導体装置の制御回路及び方法、並びに半導体装置
JPH05151789A (ja) 電気的に書込・一括消去可能な不揮発性半導体記憶装置
EP1964126A2 (en) Array source line (avss) controlled high voltage regulation for programming flash or ee array
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
KR101066762B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
TWI745254B (zh) 斷電檢測電路及半導體儲存裝置
US8824206B2 (en) Non-volatile semiconductor memory device and readout method thereof
CN110097911B (zh) 半导体存储装置以及电压产生电路
KR20090105684A (ko) 플래시 메모리 장치 및 그것을 위한 전압 발생회로
KR100965070B1 (ko) 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자
KR100875012B1 (ko) 전압 제공 회로와 이를 구비하는 플래시 메모리 소자 및동작 전압 제공 방법
CN108122585B (zh) 半导体器件
KR101088468B1 (ko) 전압 생성 회로 및 이를 구비한 불휘발성 메모리 소자
KR20090123511A (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP5661099B2 (ja) メモリセルのドレイン電圧用及びゲート電圧用のレギュレータを共有したフラッシュメモリ
KR100965069B1 (ko) 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
KR20090000379A (ko) 고전압 발생회로 및 이를 구비한 플래시 메모리 소자
KR20080030214A (ko) 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법
KR100749256B1 (ko) 부스팅 회로
KR100560769B1 (ko) 고전압 펌핑 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee