KR100965069B1 - 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자 - Google Patents

전압 생성장치 및 이를 구비한 불휘발성 메모리 소자 Download PDF

Info

Publication number
KR100965069B1
KR100965069B1 KR1020080049629A KR20080049629A KR100965069B1 KR 100965069 B1 KR100965069 B1 KR 100965069B1 KR 1020080049629 A KR1020080049629 A KR 1020080049629A KR 20080049629 A KR20080049629 A KR 20080049629A KR 100965069 B1 KR100965069 B1 KR 100965069B1
Authority
KR
South Korea
Prior art keywords
voltage
control signal
program
pumping
output
Prior art date
Application number
KR1020080049629A
Other languages
English (en)
Other versions
KR20090123507A (ko
Inventor
왕인수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080049629A priority Critical patent/KR100965069B1/ko
Publication of KR20090123507A publication Critical patent/KR20090123507A/ko
Application granted granted Critical
Publication of KR100965069B1 publication Critical patent/KR100965069B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자의 전압을 제공하는 장치에 관한 것으로, 입력되는 클럭과 제 1 제어신호에 따라서 전압 펌핑을 수행하여 제 1 전압을 생성하는 제 1 전압 생성부; 상기 제 1 전압과, 제 2 전압의 크기를 비교하고, 그 결과에 따라서 상기 제 1 제어신호를 출력하는 동작 제어부; 및 제 2 제어신호에 따라서 전압 레벨이 조절되는 상기 제 2 전압을 출력하는 제 2 전압 생성부를 포함한다.
프로그램 전압, 검증전압, 기준전압

Description

전압 생성장치 및 이를 구비한 불휘발성 메모리 소자{Apparatus of voltage regulating and non volatile memory device having the same}
본 발명은 불휘발성 메모리 소자의 동작 전압을 생성하는 장치에 관한 것으로, 고전압을 출력하는 펌프 회로에서 출력해야 하는 전압 레벨에 따라서 기준전압을 다르게 입력받아 동작하도록 하는 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자에 관한 것이다.
반도체 메모리 장치, 특히 전기적으로 소거 및 프로그램이 가능한 불휘발성 반도체 메모리 장치의 경우 메모리 셀에 저장된 데이터를 소거하기 위한 소거동작과 상기 메모리 셀에 데이터를 저장하기 위한 프로그램 동작을 수행하는데 있어서, F-N 터널링(Fowler-Nordheim tunneling)과 핫 일렉트론 인젝션(hot electron injection) 방식을 사용하고 있다. 불휘발성 반도체 메모리 장치의 상기 메모리 셀은, 도면에는 도시되지 않았지만, 통상적으로 p 형 반도체기판에 형성된 채널 영역을 사이에 두고 소오스 및 드레인 영역이 각각 형성되어 있다.
상기 메모리 셀에 데이터를 저장하기 위한 프로그램 동작이 수행되기 전에 소거동작이 수행되며 이는 상기 F-N 터널링을 통해 이루어진다. 상기 F-N 터널링은 상기 메모리 셀의 상기 플로팅게이트 상에 축적된 전자들을 상기 소오스 영역으로 방출하는 것을 의미하며, 이때 상기 메모리 셀의 소오스 영역에 고전압이 인가된다.
상기 소거 동작이 완료되면 프로그램 하고자 하는 메모리 셀을 프로그램하게 되며, 이때 사용되는 프로그램 방법은 상기 핫 일렉트론 인젝션 방식을 따른다. 상기 핫 일렉트론 인젝션은 상기 메모리 셀의 드레인 영역에 인접한 상기 채널 영역의 전자들이 상기 메모리 셀의 상기 플로팅 게이트로 인젝션(injection) 되는 것을 의미한다. 이때 상기 메모리 셀의 상기 제어 게이트에 고전압이 인가된다. 상기와 같은 방식에 따른 소거 및 프로그램 동작수행을 위해서는, 통상적으로 15V~20V 사이의 고전압이 필요하다. 일반적으로 저 전원 전압 하에서 동작하는 반도체 메모리 장치의 경우 상기 고전압을 칩 내부에서 자체 발생시키는 고전압 발생회로를 내장한다.
이러한 고전압 발생회로는 복수개의 펌프단이 직렬로 연결되고, 입력클럭에 따라서 앞단에서 펌핑한 전압을 뒷단에서 보다 높은 전압으로 펌핑하여 다음단으로 넘기는 방식의 회로가 쓰인다. 그리고 기준으로 제공되는 기준전압과 펌핑전압을 저항에 의해 분배한 전압을 비교하여 기준전압보다 분배전압이 낮으면 펌핑을 수행하고, 기준전압보다 분배전압이 높으면 펌핑을 중단하는 방법으로 동작을 제어할 수 있다.
고전압 발생회로가 출력하는 전압은 프로그램을 위한 프로그램 전압과 프로그램 검증동작, 그리고 소거 전압 등이 있다. 상기의 전압을 각각 생성하는 전압 생성부가 있다.
한편, 불휘발성 메모리 소자는 프로그램 동작과 검증 동작이 번갈아가면서 진행된다. 이때 프로그램 전압을 생성하는 전압생성부는 검증 동작이 진행되는 동안에는 출력전압이 사용되지 않는다. 그러나 프로그램 전압을 생성하는 전압 생성부는 검증동작이 진행되는 동안에도 출력전압이 기준전압보다 낮아지면 펌핑동작을 계속해서 수행한다. 따라서 불필요한 펌핑동작으로 인한 전력소모와 클럭소모가 커진다.
따라서 본 발명이 이루고자 하는 기술적 과제는 프로그램 전압을 생성하는 장치가 검증이 수행되는 동안에는 낮은 기준전압에 의해서 동작하도록 하는 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자를 제공하는데 있다.
본 발명의 특징에 따른 전압 생성장치는,
입력되는 클럭과 제 1 제어신호에 따라서 전압 펌핑을 수행하여 제 1 전압을 생성하는 제 1 전압 생성부; 상기 제 1 전압과, 제 2 전압의 크기를 비교하고, 그 결과에 따라서 상기 제 1 제어신호를 출력하는 동작 제어부; 및 제 2 제어신호에 따라서 전압 레벨이 조절되는 상기 제 2 전압을 출력하는 제 2 전압 생성부를 포함한다.
상기 제 1 전압 생성부는, N 개의 클럭신호와 상기 제 1 제어신호에 따라서, N 개의 펌프회로군이 펌핑동작을 수행하는 것을 특징으로 한다.
제 2 전압 생성부는, 상기 제 2 제어신호에 의해서 턴온 또는 턴오프 되는 제 1 내지 제 n 스위칭 소자와; 상기 제 1 내지 제 n 스위칭 소자들 중에서 턴온되는 스위칭 소자에 따라서 다른 전압 레벨을 갖는 제 2 전압을 출력하기 위해 입력전압을 분배하는 다수의 저항들을 포함하는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들이 워드라인과 비트라인으로 연결되는 메모 리 셀 어레이; 상기 비트라인에 연결되어 프로그램할 데이터를 임시 저장하거나, 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부; 프로그램이나 독출 동작을 위한 동작 전압을 생성하고, 입력되는 클럭과 제 1 제어신호에 따라서 전압 펌핑을 수행하여 프로그램을 위한 제 1 전압을 출력하고, 제 2 제어신호에 의해서 변경되는 제 2 전압과 상기 제 1 전압을 비교하여 그 결과에 따라 상기 펌핑동작을 제어하는 전압 제공부; 및 상기 전압 제공부의 동작 제어를 위한 제 3 제어신호를 출력하는 제어부를 포함한다.
상기 전압 제공부는, 상기 입력되는 클럭과 제 1 제어신호에 따라서 전압 펌핑을 수행하여 제 1 전압을 생성하는 제 1 전압 생성부; 상기 제 1 전압과, 제 2 전압의 크기를 비교하고, 그 결과에 따라서 상기 제 1 제어신호를 출력하는 동작 제어부; 및 제 2 제어신호에 따라서 전압 레벨이 조절되는 상기 제 2 전압을 출력하는 제 2 전압 생성부를 포함하는 것을 특징으로 한다.
상기 제 2 제어신호는 프로그램 동작과, 검증 동작 상태에 따라서 다르게 입력되는 것을 특징으로 한다.
상기 제 2 제어신호는, 프로그램 동작시에는 제 2 전압을 프로그램 전압 레벨로 출력하고, 프로그램 검증 시에는 상기 제 2 전압을 상기 프로그램 전압 레벨보다 낮은 검증 전압 레벨로 출력하는 것을 특징으로 한다.
상기 제 1 전압 생성부는, N 개의 클럭신호와 상기 제 1 제어신호에 따라서, N 개의 펌프회로군이 펌핑동작을 수행하는 것을 특징으로 한다.
제 2 전압 생성부는, 상기 제 2 제어신호에 의해서 턴온 또는 턴오프 되는 제 1 내지 제 n 스위칭 소자와; 상기 제 1 내지 제 n 스위칭 소자들 중에서 턴온되는 스위칭 소자에 따라서 다른 전압 레벨을 갖는 제 2 전압을 출력하기 위해 입력전압을 분배하는 다수의 저항들을 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자는 프로그램 동작 전압을 제공하는 전압 제공부가 검증이 수행되는 동안에는 낮은 기준전압에 의해 동작함으로써 불필요한 동작을 줄여 전력 소모를 줄일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a는 불휘발성 메모리 소자의 블록도이다.
도 1a를 참조하면, 불휘발성 메모리 소자(100)는 메모리 셀 어레이(110)와, 페이지 버퍼부(120)와, Y 디코더(130)와, X 디코더(140)와, 전압 제공부(150) 및 제어부(160)를 포함한다.
메모리 셀 어레이(110)는 다수의 메모리 셀들이 비트라인과 워드라인으로 연결되고, 일정 개수의 워드라인들을 포함하는 메모리 블록들로 구성된다. 페이지 버 퍼부(120)는 비트라인에 연결되어 선택된 메모리 셀에 저장할 데이터를 래치하거나, 선택된 메모리 셀에 프로그램된 데이터를 독출하여 래치 하는 페이지 버퍼 회로들을 포함한다.
Y 디코더(130)는 제어부(160)의 제어신호에 의해서 페이지 버퍼부(120)의 페이지 버퍼회로들의 데이터 입출력 경로를 제공하고, X 디코더(140)는 제어부(160)의 제어신호에 의해서 프로그램을 위한 메모리 블록을 선택하여 동작 전압 라인과 워드라인을 연결한다.
전압 제공부(150)는 제어부(160)의 제어신호에 의해서 프로그램 전압, 검증전압, 소거전압 및 패스전압 등을 생성하여 동작 전압 라인으로 각각 출력한다.
제어부(160)는 불휘발성 메모리 소자(100)의 데이터 프로그램과, 독출 및 소거를 수행을 위해서 상기 페이지 버퍼부(120)와 Y 디코더(130)와 X 디코더(140)와 전압 제공부(150)의 동작을 제어한다.
상기 전압 제공부(150)는 프로그램 전압, 독출전압, 검증전압, 패스전압 및 소거 전압 등을 생성하는 전압생성부가 복수개 포함된다. 다음은 프로그램 전압을 생성하는 부분만을 도시한 전압 제공부(150)이다.
도 1b는 도 1a의 전압제공부의 블록도이다.
도 1b를 참조하면, 전압 제공부(150)는 프로그램 동작을 위해서 프로그램 전압 생성부(151)와, 동작 제어부(152)와, 기준전압 생성부(153) 및 기준전압 제어부(154)를 포함한다.
프로그램 전압 생성부(151)는 입력 클럭에 따라서 전압 펌핑을 수행하여 고 전압인 프로그램 전압을 생성한다. 그리고 동작 제어부(152)는 프로그램 전압 생성부(151)가 출력하는 전압 레벨이 일정 레벨로 유지되도록 펌핑동작을 제어한다.
기준전압 생성부(153)는 상기 동작제어부(152)가 프로그램 전압 생성부(151)의 펌핑동작을 제어할 수 있도록 기준전압(Vref)을 출력한다. 그리고 기준전압 제어부(154)는 프로그램 명령에 따라 프로그램 동작과, 검증 동작이 수행되는 동안 각각의 기준전압이 변경될 수 있도록 기준전압 생성부(153)를 제어하는 제어신호를 출력한다.
도 1c는 도 1b의 프로그램 전압 생성부와 동작 제어부의 회로도이다.
도 1c를 참조하면, 프로그램 전압 생성부(151)는 다수의 펌프회로(151a)들이 클럭에 따라서 전압 펌핑을 하는 제 1 내지 제 4 펌프회로군(151a, 151b, 151c, 151d)들을 포함한다.
제 1 펌프회로군(151a)은 제 1 클럭(CK1A)에 의해 펌핑 동작을 하고, 제 2 펌프회로군(151b)은 제 2 클럭(CK2A)에 의해 펌핑 동작을 한다. 제 3 펌프회로군(151c)은 제 3 클럭(CK1C)에 의해 펌핑 동작을 하고, 제 4 펌프회로군(151d)은 제 4 클럭(CK2C)에 의해 펌핑 동작을 한다.
그리고 제 1 및 제 3 클럭(CK1A, CK1C)은 제 1 클럭신호(PMCK1)가 각각 제 1 클럭 인에이블신호(PMCKABEN_N)와 제 2 클럭 인에이블신호(PMCKCEN_N)에 따라서 생성된다. 제 2 및 제 4 클럭(CK2A, CK2C)은 제 2 클럭신호(PMCK2)가 각각 제 1 클럭 인에이블신호(PMCKABEN_N)와 제 2 클럭 인에이블신호(PMCKCEN_N)에 따라서 생성된 다.
동작 제어부(152)는 상기 프로그램전압 생성부(151)가 출력하는 프로그램전압(PGMERAPMP)의 전압 레벨을 일정하게 제어한다. 도 1c의 동작 제어부(152)는 제 1 클럭 인에이블 신호(PMCKABEN_N)를 출력하는 부분만을 도시한 것이다.
제 1 클럭 인에이블 신호(PMCKABEN_N)를 출력하는 동작 제어부(152)는 두 개의 저항(RA, RB)과, 비교기(COM)와, 제 1 NAND 게이트(NA1) 및 NMOS 트랜지스터(MN)를 포함한다.
두 개의 저항(RA, RB)과 NMOS 트랜지스터(MN)는 프로그램 전압 생성부(151)의 출력노드와 접지노드 사이에 직렬로 연결된다. 그리고 저항들의 사이에 분배전압(PE_DIVREF)이 출력되고, 분배전압(PE_DIVREF)은 비교기(COM)의 반전단자(-)로 입력된다.
NMOS 트랜지스터(MN)의 게이트에는 고전압생성 인에이블신호(HIREGEN)가 입력된다. 고전압생성 인에이블 신호(HIREGEN)가 하이 레벨로 인가되어, NMOS 트랜지스터(MN)가 턴온 되면 분배전압(PE_DIVREF)이 비교기(COM)로 입력된다.
비교기(COM)의 비반전 단자(+)에는 기준전압(PE_REFC)이 입력된다. 비교기(COM)는 분배전압(PE_DIVREF)과 기준전압(PE_REFC)의 크기를 비교하여, 기준전압(PE_REFC)이 분배전압(PE_DIVREF)보다 큰 경우에 클럭제어신호(CKEN)를 하이 레벨로 출력한다. 기준전압(PE_REFC)이 분배전압(PE__DIVREF)보다 작으면 클럭제어신호(CKEN)를 로우 레벨로 출력한다.
비교기(COM)가 출력하는 클럭제어신호(CKEN)는 제 1 NAND 게이트(NA1)로 입 력된다. 그리고 제 1 NAND 게이트(NA1)의 또 다른 입력단으로는 고전압생성 인에이블신호(HIREGEN)가 입력된다.
제 1 NAND 게이트(NA1)는 클럭제어신호(CKEN)와 고전압생성 인에이블신호(HIREGEN)의 낸드 조합결과를 제 1 클럭 인에이블 신호(PMCKABEN_N)로서 출력한다. 상기 제 1 클럭 인에이블 신호(PMCKABEN_N)가 로우 레벨로 인가되면 제 1 내지 제 2 펌프회로군(151a, 151b)이 펌핑동작을 한다. 제 1 클럭 인에이블 신호(PMCKABEN_N)가 로우 레벨이 되려면, 클럭제어신호(CKEN)와 고전압생성 인에이블신호(HIREGEN)가 모두 하이 레벨이어야 한다.
따라서 기준전압(PE_REFC)이 분배전압(PE_DIVREF)보다 높아야만 제 1 및 제 2 펌프회로군(151a, 151b)이 펌핑동작을 한다. 마찬가지로 제 3 및 제 4 펌프회로군(151c, 151d)도 동일한 동작 제어부(152)에 의해서 로우 레벨의 제 2 클럭 인에이블 신호(PMCKCEN_N)를 입력받아 동작한다.
설명한 바와 같이, 동작 제어부(152)는 기준전압이 분배전압(PE_DIVREF)보다 큰지 작은지에 따라서 펌핑을 하도록 제어한다. 따라서 기준전압을 제어하면 펌핑동작을 제어하는 것이 가능하다.
즉, 프로그램수행을 할 때는 프로그램 동작과, 검증 동작이 번갈아가면서 수행되는데 검증동작이 수행되는 동안에는 프로그램 전압생성부(151)가 동작을 할 필요가 없다. 따라서 검증동작이 수행되는 동안에는 기준전압(PE_REFC)을 작게 하면 프로그램전압 생성부(151)가 동작하지 않도록 제어하는 것이 가능하다.
이를 위해서 기준전압 생성부(153)와 기준전압 제어부(154)를 다음과 같이 구성한다.
도 1d는 도 1b의 기준전압 생성부와 기준전압 제어부를 나타낸다.
도 1d를 참조하면, 기준전압 생성부(153)는 제 1 내지 제 20 저항(R1 내지 R19)과, 제 1 내지 제 19 NMOS 트랜지스터(N1 내지 N18)를 포함한다. 그리고 기준전압 제어부(154)는 제어부(160)와 연결된 컨트롤버스(CTLBUS)의 제어정보(CTLBUS<7:3>)를 이용해서 기준전압 생성부(153)가 출력하는 기준전압(PE_REFC)의 크기를 제어한다.
기준전압 제어부(154)는 컨트롤버스로부터 제어정보(CTLBUS<7:3>)를 이용해서 기준전압 제어를 위한 세트신호(SET<17:0>)를 생성하여 출력한다. 상기의 세트신호(SET<17:0>)는 기준전압 생성부(153)로 입력된다.
기준전압 생성부(153)에서 제 1 내지 제 19 저항(R1 내지 R19)은 직렬로 노드(K2)와 노드(K1) 사이에 연결된다. 노드(K2)는 기준전압(PE_REFC)이 출력되는 노드이고, 노드(K1)는 프로그램전압 생성부(151)의 출력노드와 연결되어 프로그램전압(PGMERAPMP)이 인가되는 노드이다.
제 1 내지 제 18 저항(R1 내지 R18)의 저항의 각각의 접점을 노드(m1 내지 m18)로 정할 때, 제 1 NMOS 트랜지스터(N1)는 노드(m1)와 노드(K2) 사이에 연결되고, 제 2 NMOS 트랜지스터(N2)는 노드(m2)와 노드(K2) 사이에 연결된다.
제 3 NMOS 트랜지스터(N3)는 노드(m3)와 노드(K2)사이에 연결되고, 제 4 NMOS 트랜지스터(N4)는 노드(m4)와 노드(K2)와 연결된다. 마찬가지로 제 5 내지 제 18 NMOS 트랜지스터(N5 내지 N18)들은 각각 노드(m5 내지 m18) 과 노드(K2)의 사이 에 연결된다.
그리고 제 1 내지 제 18 NMOS 트랜지스터(N1 내지 N18)의 게이트에는 각각 세트신호(SET<17:0>)가 입력된다.
그리고 제 19 NMOS 트랜지스터(N19)와 제 20 저항(R20)은 노드(K2)와 접지노드 사이에 직렬로 연결되고, 제 19 NMOS 트랜지스터(N19)의 게이트에는 인에이블신호(Enable)가 입력된다.
상기와 같은 기준전압 생성부(153)는 세트신호(SET<17:0>)에 따라서 제 1 내지 제 18 NMOS 트랜지스터(N1 내지 N18)가 턴 온 또는 턴 오프 된다. 따라서 제 1 내지 제 18 NMOS 트랜지스터(N1 내지 N18)들 중 어느 트랜지스터가 턴온 되는지에 따라서 노드(K2)의 기준전압(PE_REFC)의 전압 레벨이 달라진다.
따라서 제어부(160)는 프로그램 중 일 때와, 프로그램 검증을 수행할 때의 제어신호(CTLBUS<7:3>)를 다르게 출력하여 제 1 내지 제 18 NMOS 트랜지스터(N1 내지 N18)들 중에서 턴온 시키는 트랜지스터를 결정한다.
다음은, 상기 기준전압 발생부(153)에서 제 1 내지 제 18 NMOS 트랜지스터(N1 내지 N18)가 턴온됨에 따라서 제어할 수 있는 기준전압(PE_REFC)의 전압 레벨을 실험을 통해서 나타낸 표이다.
Figure 112008038157781-pat00001
본 발명의 실시 예에서는 검증이 수행되는 동안에는 상기 표 1에서 제 12 NMOS 트랜지스터(N12)를 턴 온 시키고, 프로그램동작이 수행되는 동안에는 제 16 NMOS 트랜지스터(N16)를 턴 온 시킨다.
상기와 같이 기준전압을 제어하는 본 발명의 실시 예의 효과를 기존의 방법과 비교하기 위한 시뮬레이션 결과는 다음과 같다.
도 2a는 일반적인 프로그램전압 생성장치의 동작 시뮬레이션 결과를 나타내고, 도 2b는 본 발명의 실시 예에 따른 프로그램전압 생성장치의 동작 시뮬레이션 결과를 나타낸다.
도 2a와 도 2b를 참조하면, 본 발명의 실시 예에 따른 프로그램전압 생성장치가 도 2b의 영역(A)과 같이 프로그램검증 구간동안에 전류가 소모되지 않는 것을 확인할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a는 불휘발성 메모리 소자의 블록도이다.
도 1b는 도 1a의 전압제공부의 블록도이다.
도 1c는 도 1b의 프로그램 전압 생성부와 동작 제어부의 회로도이다.
도 1d는 도 1b의 기준전압 생성부와 기준전압 제어부를 나타낸다.
도 2a는 일반적인 프로그램전압 생성장치의 동작 시뮬레이션 결과를 나타낸다.
도 2b는 본 발명의 실시 예에 따른 프로그램전압 생성장치의 동작 시뮬레이션 결과를 나타낸다.
*도면의 주요 부분의 간단한 설명*
151 : 프로그램 전압 생성부 152 : 동작 제어부
153 : 기준전압 생성부 154 : 기준전압 제어부

Claims (9)

  1. 입력되는 클럭과 제 1 제어신호에 따라서 전압 펌핑을 수행하여 펌핑 전압을 생성하는 제 1 전압 생성부;
    제 2 제어신호에 따라서 상기 펌핑 전압이 생성되는 레벨을 조절하기 위한 기준 전압을 출력하는 제 2 전압 생성부;
    상기 펌핑 전압의 분배 전압과, 상기 기준 전압의 크기를 비교하여 상기 분배 전압이 상기 기준 전압보다 낮으면, 상기 전압 펌핑이 수행되도록 상기 제 1 제어신호를 출력하는 동작 제어부
    를 포함하는 전압 생성장치.
  2. 제 1항에 있어서,
    상기 제 1 전압 생성부는,
    N 개의 클럭신호와 상기 제 1 제어신호에 따라서, N 개의 펌프회로군이 펌핑동작을 수행하는 것을 특징으로 하는 전압 생성장치.
  3. 제 1항에 있어서,
    상기 제 2 전압 생성부는,
    상기 제 2 제어신호에 의해서 턴온 또는 턴오프 되는 제 1 내지 제 n 스위칭 소자와;
    상기 제 1 내지 제 n 스위칭 소자들 중에서 턴온되는 스위칭 소자에 따라서 다른 전압 레벨을 갖는 기준 전압을 출력하기 위해 입력전압을 분배하는 다수의 저항들을 포함하는 것을 특징으로 하는 전압 생성장치.
  4. 데이터 저장을 위한 메모리 셀들이 워드라인과 비트라인으로 연결되는 메모리 셀 어레이;
    상기 비트라인에 연결되어 프로그램할 데이터를 임시 저장하거나, 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부;
    프로그램이나 독출 동작을 위한 동작 전압을 생성하고, 입력되는 클럭과 제 1 제어신호에 따라서 전압 펌핑을 수행하여 프로그램을 위한 제 1 전압을 출력하고, 제 2 제어신호에 의해서 변경되는 제 2 전압과 상기 제 1 전압을 비교하여 그 결과에 따라 상기 펌핑동작을 제어하는 전압 제공부; 및
    상기 전압 제공부의 동작 제어를 위한 제 3 제어신호를 출력하는 제어부
    를 포함하는 불휘발성 메모리 소자.
  5. 제 4항에 있어서,
    상기 전압 제공부는,
    상기 입력되는 클럭과 제 1 제어신호에 따라서 전압 펌핑을 수행하여 제 1 전압을 생성하는 제 1 전압 생성부;
    상기 제 1 전압과, 제 2 전압의 크기를 비교하고, 그 결과에 따라서 상기 제 1 제어신호를 출력하는 동작 제어부; 및
    제 2 제어신호에 따라서 전압 레벨이 조절되는 상기 제 2 전압을 출력하는 제 2 전압 생성부를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 제 5항에 있어서,
    상기 제 2 제어신호는 프로그램 동작과, 검증 동작 상태에 따라서 다르게 입력되는 것을 특징으로 하는 불휘발성 메모리 소자.
  7. 제 6항에 있어서,
    상기 제 2 제어신호는,
    프로그램 동작시에는 제 2 전압을 프로그램 전압 레벨로 출력하고,
    프로그램 검증 시에는 상기 제 2 전압을 상기 프로그램 전압 레벨보다 낮은 검증 전압 레벨로 출력하는 것을 특징으로 하는 불휘발성 메모리 소자.
  8. 제 5항에 있어서,
    상기 제 1 전압 생성부는,
    N 개의 클럭신호와 상기 제 1 제어신호에 따라서, N 개의 펌프회로군이 펌핑동작을 수행하는 것을 특징으로 하는 불휘발성 메모리 소자.
  9. 제 5항에 있어서,
    제 2 전압 생성부는,
    상기 제 2 제어신호에 의해서 턴온 또는 턴오프 되는 제 1 내지 제 n 스위칭 소자와;
    상기 제 1 내지 제 n 스위칭 소자들 중에서 턴온되는 스위칭 소자에 따라서 다른 전압 레벨을 갖는 제 2 전압을 출력하기 위해 입력전압을 분배하는 다수의 저항들을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
KR1020080049629A 2008-05-28 2008-05-28 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자 KR100965069B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080049629A KR100965069B1 (ko) 2008-05-28 2008-05-28 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049629A KR100965069B1 (ko) 2008-05-28 2008-05-28 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20090123507A KR20090123507A (ko) 2009-12-02
KR100965069B1 true KR100965069B1 (ko) 2010-06-21

Family

ID=41685736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049629A KR100965069B1 (ko) 2008-05-28 2008-05-28 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자

Country Status (1)

Country Link
KR (1) KR100965069B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060131507A (ko) * 2005-06-16 2006-12-20 삼성전자주식회사 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060131507A (ko) * 2005-06-16 2006-12-20 삼성전자주식회사 플래쉬 메모리 장치의 프로그램 동작을 위한 고전압 발생회로 및 고전압 발생 방법

Also Published As

Publication number Publication date
KR20090123507A (ko) 2009-12-02

Similar Documents

Publication Publication Date Title
KR100967007B1 (ko) 불휘발성 메모리 소자의 프로그램 검증 방법
US7372739B2 (en) High voltage generation and regulation circuit in a memory device
JP2005327435A (ja) フラッシュメモリ装置及びその駆動方法
JP2004055111A (ja) クランプ回路及びこれを用いたブースト回路
JP2004171686A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
US20180211706A1 (en) Discharge circuit and semiconductor memory device
KR101066696B1 (ko) 불휘발성 메모리 소자
US8743620B2 (en) Nonvolatile memory device and program verify method thereof
US20100232233A1 (en) Nonvolatile semiconductor memory device
JP2019134535A (ja) 半導体記憶装置
CN109102834B (zh) 用于闪存页编程的数据锁存电路、页数据锁存器及方法
KR100933845B1 (ko) 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자
KR100965069B1 (ko) 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
US8446764B2 (en) Control voltage generation circuit and non-volatile memory device including the same
JP2924774B2 (ja) 不揮発性半導体記憶装置
JP2007334925A (ja) 不揮発性半導体記憶装置
JP2004055108A (ja) ブースト回路
KR20170041728A (ko) 반도체 장치
JP2014164786A (ja) 不揮発性半導体記憶装置
KR101391928B1 (ko) 고전압 생성 회로
KR20080030214A (ko) 메모리 소자의 워드라인 전압 제어회로 및 그 동작 방법
KR20070114532A (ko) 플래시 메모리 소자의 프로그램 기준 전압 발생 회로
KR100685609B1 (ko) 페이지 버퍼
KR100965070B1 (ko) 프로그램 전압 제공 회로 및 이를 구비한 불휘발성 메모리소자
KR20090000379A (ko) 고전압 발생회로 및 이를 구비한 플래시 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee