JP2019134535A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2019134535A JP2019134535A JP2018013282A JP2018013282A JP2019134535A JP 2019134535 A JP2019134535 A JP 2019134535A JP 2018013282 A JP2018013282 A JP 2018013282A JP 2018013282 A JP2018013282 A JP 2018013282A JP 2019134535 A JP2019134535 A JP 2019134535A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- node
- voltage generation
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 230000015654 memory Effects 0.000 claims description 34
- 238000009966 trimming Methods 0.000 claims description 8
- 230000015556 catabolic process Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229920005994 diacetyl cellulose Polymers 0.000 description 28
- 239000000758 substrate Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 4
- CZECQDPEMSVPDH-MNXVOIDGSA-N Asp-Leu-Val-Ser Chemical compound OC(=O)C[C@H](N)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CO)C(O)=O CZECQDPEMSVPDH-MNXVOIDGSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
さらに本発明は、レベルシフタを用いることなく所望の駆動電圧を生成することができる電圧生成回路を提供することを目的とする。
さらに本発明は、基板バイアス効果を考慮した駆動電圧を生成することができる電圧生成回路を提供することを目的とする。
さらに本発明は、電圧生成用の抵抗値を一定にし電流源の電流を可変することで電圧を生成することができる電圧生成回路を提供することを目的とする。
110:メモリセルアレイ
120:入出力バッファ
130:アドレスレジスタ
140:制御部
150:ワード線選択回路
160:ページバッファ/センス回路
170:列選択回路
180、180A、180B:電圧生成回路
200:チャージポンプ
210:コンパレータ
220、222、230、232:DAC
Claims (18)
- 昇圧した電圧を第1のノードに出力する昇圧回路と、
前記第1のノードと第2のノードとの間に接続された第1の抵抗と、
前記第2のノードと基準電位との間に並列に接続された第1および第2の電流経路とを含む電流源回路とを有し、
第1の電流経路は、第2の抵抗と当該第2の抵抗に直列に接続された第1の電流源を含み、第1の電流源は、第1のデジタルコードに応じた第1の定電流を生成し、
第2の電流経路は、前記第1の電流源と同一構成の第2の電流源を含み、第2の電流源は、第1のデジタルコードを反転した第2のデジタルコードに応じた第2の定電流を生成し、
第1および第2のデジタルコードにより決定された電圧を第2のノードに生成する、電圧生成回路。 - 第1の抵抗を流れる電流は、前記第1の定電流と前記第2の定電流を合計した電流である、請求項1に記載の電圧生成回路。
- 第1の電流源は、第1のデジタルコードに基づき選択的に動作される複数の電流源を含み、第2の電流源は、第2のデジタルコードに基づき選択的に動作される複数の電流源を含む、請求項1または2に記載の電圧生成回路。
- 電圧生成回路はさらに、第1のデジタルコードを反転する反転回路を含み、第1のデジタルコードが第1の電流源に供給され、前記反転回路により反転された第2のデジタルコードが前記第2の電流源に供給される、請求項1に記載の電圧生成回路。
- 第1および第2のデジタルコードは、第2のノードから出力される電圧を調整するためのトリミング情報を含む、請求項1に記載の電圧生成回路。
- 第1の電流経路はさらに、前記第1の電流源と並列に接続された第3の電流源を含み、第3の電流源は、第3のデジタルコードに応じた第3の定電流を生成し、
第1の電流経路には、第1の定電流と第3の定電流を合計した電流が流れる、請求項1ないし5いずれか1つに記載の電圧生成回路。 - 第3のデジタルコードは、第1のノードから出力される電圧と第2のノードから出力される電圧との差を調整する、請求項6に記載の電圧生成回路。
- 第2の電流経路はさらに、前記第2の電流源と並列に接続された第4の電流源を含み、第4の電流源は、第4のデジタルコードに応じた第4の定電流を生成し、
第4の電流経路には、第2の定電流と第4の定電流を合計した電流が流れる、請求項1ないし7いずれか1つに記載の電圧生成回路。 - 前記第4のデジタルコードは、前記第2のノードから出力される電圧の大きさに応じて可変される、請求項8に記載の電圧生成回路。
- 前記第1の電流経路は、第2の抵抗と第1の電流源との間に保護素子を含み、前記第2の電流経路は、第2ノードと第2の電流源との間に保護素子を含む、請求項1ないし9いずれか1つに記載の電圧生成回路。
- 第1の抵抗および第2の抵抗は、導電性のポリシリコンから構成される、請求項1ないし10いずれか1つに記載の電圧生成回路。
- 前記昇圧回路に含まれるMOSトランジスタは高耐圧用であり、前記電流源回路に含まれるMOSトランジスタは、前記昇圧回路のトランジスタと比較して低耐圧用である、請求項1に記載の電圧生成回路。
- 電圧生成回路はさらに、第1の電流経路の第3のノードの電圧と基準電圧VREFとを比較し、比較結果に基づき前記昇圧回路の動作を制御するコンパレータを含む、請求項1ないし12いずれか1つに記載の電圧生成回路。
- 請求項1ないし13いずれか1つに記載の電圧生成回路と、
メモリセルアレイと、
前記メモリセルアレイに関する動作を制御するコントローラと、
前記メモリセルアレイを駆動する駆動回路とを含み、
前記電圧生成回路の第2のノードに生成された電圧は、前記駆動回路に供給される、半導体記憶装置。 - 前記駆動回路は、N型のMOSトランジスタを含み、第1のノードの電圧がMOSトランジスタのゲートに供給され、第2のノードの電圧がMOSトランジスタのドレインに供給される、請求項14に記載の半導体記憶装置。
- 前記コントローラは、メモリセルアレイのプログラムを行うとき、前記第1および第2のデジタルコードを介して第2のノードにプログラム電圧を生成させる、請求項14に記載の半導体記憶装置。
- 前記コントローラは、メモリセルアレイの消去を行うとき、前記第1および第2のデジタルコードを介して第2のノードに消去電圧を生成させる、請求項14に記載の半導体記憶装置。
- 前記メモリセルアレイは、NANDストリングを含む、請求項14に記載の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018013282A JP6501325B1 (ja) | 2018-01-30 | 2018-01-30 | 半導体記憶装置 |
TW107145067A TWI685839B (zh) | 2018-01-30 | 2018-12-13 | 半導體記憶裝置以及電壓產生電路 |
US16/231,402 US10726927B2 (en) | 2018-01-30 | 2018-12-22 | Semiconductor memory device |
KR1020190002091A KR102160353B1 (ko) | 2018-01-30 | 2019-01-08 | 반도체 메모리 디바이스 |
CN201910019418.XA CN110097911B (zh) | 2018-01-30 | 2019-01-09 | 半导体存储装置以及电压产生电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018013282A JP6501325B1 (ja) | 2018-01-30 | 2018-01-30 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6501325B1 JP6501325B1 (ja) | 2019-04-17 |
JP2019134535A true JP2019134535A (ja) | 2019-08-08 |
Family
ID=66166640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018013282A Active JP6501325B1 (ja) | 2018-01-30 | 2018-01-30 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10726927B2 (ja) |
JP (1) | JP6501325B1 (ja) |
KR (1) | KR102160353B1 (ja) |
CN (1) | CN110097911B (ja) |
TW (1) | TWI685839B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190237147A1 (en) * | 2018-01-30 | 2019-08-01 | Winbond Electronics Corp. | Semiconductor memory device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7001636B2 (ja) | 2019-06-05 | 2022-01-19 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100292565B1 (ko) * | 1998-04-09 | 2001-06-01 | 니시무로 타이죠 | 내부 전압 발생 회로와 반도체 메모리 |
JP3993354B2 (ja) * | 2000-01-26 | 2007-10-17 | 株式会社東芝 | 電圧発生回路 |
US6456153B2 (en) * | 2000-05-04 | 2002-09-24 | Texas Instruments Incorporated | Method and apparatus for a regulated power supply including a charge pump with sampled feedback |
KR100374640B1 (ko) | 2000-11-18 | 2003-03-04 | 삼성전자주식회사 | 전하펌프를 구비하지 않는 디코더 및 이를 구비하는 비휘발성메모리장치 |
US7012461B1 (en) * | 2003-12-23 | 2006-03-14 | Transmeta Corporation | Stabilization component for a substrate potential regulation circuit |
US20050195149A1 (en) * | 2004-03-04 | 2005-09-08 | Satoru Ito | Common voltage generation circuit, power supply circuit, display driver, and common voltage generation method |
US7038482B1 (en) * | 2004-03-19 | 2006-05-02 | Cypress Semiconductor Corporation | Circuit and method for automatic measurement and compensation of transistor threshold voltage mismatch |
JP2006217539A (ja) * | 2005-02-07 | 2006-08-17 | Fujitsu Ltd | スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法 |
JP4901204B2 (ja) * | 2005-12-13 | 2012-03-21 | 株式会社東芝 | 半導体集積回路装置 |
KR100734315B1 (ko) * | 2006-02-14 | 2007-07-02 | 삼성전자주식회사 | 전압발생기 |
JP4843472B2 (ja) * | 2006-03-13 | 2011-12-21 | 株式会社東芝 | 電圧発生回路 |
KR100805839B1 (ko) | 2006-08-29 | 2008-02-21 | 삼성전자주식회사 | 고전압 발생기를 공유하는 플래시 메모리 장치 |
KR100818105B1 (ko) * | 2006-12-27 | 2008-03-31 | 주식회사 하이닉스반도체 | 내부 전압 발생 회로 |
KR100865852B1 (ko) | 2007-08-08 | 2008-10-29 | 주식회사 하이닉스반도체 | 레귤레이터 및 고전압 발생기 |
US7880531B2 (en) * | 2008-01-23 | 2011-02-01 | Micron Technology, Inc. | System, apparatus, and method for selectable voltage regulation |
JP4505766B2 (ja) * | 2008-06-30 | 2010-07-21 | ルネサスエレクトロニクス株式会社 | データ処理装置及びトリミングデータ読み出し方法 |
US7764563B2 (en) * | 2008-11-26 | 2010-07-27 | Micron Technology, Inc. | Adjustable voltage regulator for providing a regulated output voltage |
JP2011053957A (ja) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | 参照電流生成回路 |
KR101680792B1 (ko) * | 2010-08-18 | 2016-11-30 | 삼성전자 주식회사 | 전자장치 및 그 제어방법 |
KR101083682B1 (ko) * | 2010-09-03 | 2011-11-16 | 주식회사 하이닉스반도체 | 반도체 장치 |
US8917553B2 (en) * | 2011-03-25 | 2014-12-23 | Micron Technology, Inc. | Non-volatile memory programming |
JP5209083B2 (ja) * | 2011-05-12 | 2013-06-12 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
JP5597655B2 (ja) * | 2012-01-30 | 2014-10-01 | 株式会社東芝 | 電圧発生回路及び半導体記憶装置 |
US9280168B2 (en) * | 2013-03-29 | 2016-03-08 | Intel Corporation | Low-power, high-accuracy current reference for highly distributed current references for cross point memory |
US9177663B2 (en) * | 2013-07-18 | 2015-11-03 | Sandisk Technologies Inc. | Dynamic regulation of memory array source line |
JP5667260B1 (ja) * | 2013-08-20 | 2015-02-12 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US9413380B2 (en) * | 2014-03-14 | 2016-08-09 | Stmicroelectronics S.R.L. | High performance digital to analog converter |
JP5940691B1 (ja) * | 2015-02-04 | 2016-06-29 | ウィンボンド エレクトロニクス コーポレーション | 電圧生成回路、半導体装置およびフラッシュメモリ |
JP5982510B2 (ja) | 2015-02-09 | 2016-08-31 | 力晶科技股▲ふん▼有限公司 | 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置 |
JP2016157505A (ja) * | 2015-02-26 | 2016-09-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR102400103B1 (ko) * | 2015-08-20 | 2022-05-19 | 삼성전자주식회사 | 내부 전압 트리밍 장치와 이를 구비하는 반도체 집적 회로 |
KR102476770B1 (ko) * | 2016-04-08 | 2022-12-13 | 에스케이하이닉스 주식회사 | 전자 장치 |
JP6170596B1 (ja) * | 2016-06-15 | 2017-07-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
US9859000B1 (en) * | 2016-06-17 | 2018-01-02 | Winbond Electronics Corp. | Apparatus for providing adjustable reference voltage for sensing read-out data for memory |
JP2017228325A (ja) * | 2016-06-20 | 2017-12-28 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
JP6171066B1 (ja) * | 2016-09-01 | 2017-07-26 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US9887011B1 (en) * | 2017-02-06 | 2018-02-06 | Macronix International Co., Ltd. | Memory with controlled bit line charging |
US20190006019A1 (en) * | 2017-06-28 | 2019-01-03 | Sandisk Technologies Llc | Word line leakage detection using source and sink currents |
JP6501325B1 (ja) * | 2018-01-30 | 2019-04-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
-
2018
- 2018-01-30 JP JP2018013282A patent/JP6501325B1/ja active Active
- 2018-12-13 TW TW107145067A patent/TWI685839B/zh active
- 2018-12-22 US US16/231,402 patent/US10726927B2/en active Active
-
2019
- 2019-01-08 KR KR1020190002091A patent/KR102160353B1/ko active IP Right Grant
- 2019-01-09 CN CN201910019418.XA patent/CN110097911B/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20190237147A1 (en) * | 2018-01-30 | 2019-08-01 | Winbond Electronics Corp. | Semiconductor memory device |
US10726927B2 (en) * | 2018-01-30 | 2020-07-28 | Winbond Electronics Corp. | Semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US20190237147A1 (en) | 2019-08-01 |
TWI685839B (zh) | 2020-02-21 |
JP6501325B1 (ja) | 2019-04-17 |
US10726927B2 (en) | 2020-07-28 |
KR102160353B1 (ko) | 2020-09-28 |
CN110097911B (zh) | 2021-05-18 |
TW201933354A (zh) | 2019-08-16 |
CN110097911A (zh) | 2019-08-06 |
KR20190092265A (ko) | 2019-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100292565B1 (ko) | 내부 전압 발생 회로와 반도체 메모리 | |
KR0159455B1 (ko) | 반도체 집적회로장치 | |
US7439797B2 (en) | Semiconductor device including a high voltage generation circuit and method of generating a high voltage | |
US7414890B2 (en) | Semiconductor device including a high voltage generation circuit and method of a generating high voltage | |
KR100395771B1 (ko) | 불휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 | |
JP3702229B2 (ja) | 半導体記憶装置 | |
JP2011014205A (ja) | 不揮発性半導体記憶装置 | |
KR100735010B1 (ko) | 플래시 메모리 장치 및 그것을 위한 전압 발생회로 | |
US6278639B1 (en) | Booster circuit having booster cell sections connected in parallel, voltage generating circuit and semiconductor memory which use such booster circuit | |
KR100764740B1 (ko) | 플래시 메모리 장치 및 그것을 위한 고전압 발생회로 | |
CN113744772A (zh) | 半导体装置和半导体存储器装置 | |
US10083755B2 (en) | Discharge circuit and semiconductor memory device | |
JP2009146467A (ja) | 半導体集積回路装置 | |
US9424934B2 (en) | Non-volatile semiconductor memory device and writing method thereof | |
TWI745254B (zh) | 斷電檢測電路及半導體儲存裝置 | |
KR102160353B1 (ko) | 반도체 메모리 디바이스 | |
JP4846814B2 (ja) | 不揮発性半導体記憶装置 | |
JPH11353889A (ja) | 内部電圧生成回路および半導体メモリ | |
JP2021002415A (ja) | 半導体装置およびその動作方法 | |
CN116343867A (zh) | 半导体存储装置 | |
JP2004247042A (ja) | 半導体集積回路装置 | |
JP2007058972A (ja) | 半導体集積回路 | |
KR20090000379A (ko) | 고전압 발생회로 및 이를 구비한 플래시 메모리 소자 | |
JPH0927195A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6501325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |