JP2006217539A - スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法 - Google Patents

Abstract

【課題】 ジッタの少ないクロックおよび理想的なスペクトラム拡散が可能であり、また回路規模縮小化および低消費電力化が可能なスペクトラム拡散クロック発生回路およびその制御方法を提供すること。
【解決手段】 電流制御型変調器１９ａは、電流源Ｉａ（電流４ｉ）を備える。充電部ＣＧａおよび放電部ＤＧａは、トランジスタのサイズを適宜設定すること等により、ｉ、２ｉ、４ｉの電流が流れるように設定される。変調周期ＣIａ〜ＣIIIａが繰り返され、スイッチ切替制御回路２０ａからは、変調周期に応じた出力コードが発生される。そして当該出力コードに応じてスイッチ部ＳＳａが制御されることにより、出力コードに応じた充放電電流ＣＤＩによって、容量素子Ｃ１が充放電される。よって、変調周期ＣIａ〜ＣIIIａの各期間における充電電荷量および放電電荷量は、すべて等しい電荷量である６ｉ［Ａ・クロック］となる。
【選択図】 図１

Description

本発明は、電磁波輻射を低減するために、周期が微小変動するクロック信号を発生するスペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法に関するものである。

特許文献１に開示されているスペクトラム拡散クロック発生回路２００（以下ＳＳＣＧ回路と記す）の構成を図９に示す。アナログ変調器１１９は、スイッチ切替制御回路１２０による制御に応じて、変調信号ＶＦを生成する。変調信号ＶＦは、電圧加算回路１１６で制御信号ＶＬＦに加算される。電圧加算回路１１６からは、制御信号ＶＩＮが出力される。

図１０は、図９のスイッチ切替制御回路１２０とアナログ変調器１１９の回路構成を示す図である。図１０に示すように、アナログ変調器１１９では、異なる容量値の３個の容量素子Ｃ１０１乃至Ｃ１０３が設けられている。ここではＣ１０１＜Ｃ１０２＜Ｃ１０３の順で容量値が大きくなるように設定されている。各容量素子の一端はグランドに接続され、他端はそれぞれ切替スイッチＳＷ１０１乃至ＳＷ１０３を介して共通に接続されている。各スイッチの導通／非導通はスイッチ切替制御回路１２０により制御される。また充放電部１０４は、カレントミラ回路により、定電流回路の流す電流ｉに等しい電流を、スイッチＳＷ１０１〜ＳＷ１０３の共通に接続された端子に供給（充電）又は端子から流出（放電）させる電流源回路である。スイッチＳＷ１０１〜ＳＷ１０３の共通に接続された端子は、アナログ変調器の出力端子である。当該端子は、電圧変動幅検出部１０５に備えられるヒステリシスコンパレータ１３４に接続されている。ヒステリシスコンパレータ１３４は、入力されたスイッチＳＷ１０１〜ＳＷ１０３の共通に接続された端子の電圧を第１と第２の基準値と比較し、その比較結果に応じて電流源回路のトランジスタＴｒ１０１とＴｒ１０２を制御し、電流源回路を充電状態と放電状態の間で切り換える。

ここで制御信号ＶＩＮの電圧を上下に微小変動させることで、出力信号ＣＫの周波数を微小変動させている。図１０に示すアナログ変調器１１９により変調信号ＶＦの電圧を微小変動させ、電圧加算回路１１６を介して制御信号ＶＩＮを微小変動させている。

単純化のためにＰＬＬがロックされた状態を初期状態とする。この時、出力信号ＣＫは基本クロック信号ＣＬＫのＭ/Ｎ逓倍の周波数を持つ。ここで、充放電部からＶＦに電流が供給されると変調信号ＶＦの電圧が上昇し、電圧加算回路１１６を介して制御信号ＶＩＮの電圧が上昇することで出力信号ＣＫの周波数はわずかに高くなる。ここで、変調信号ＶＦの電圧が一定値に達すると、電圧変動幅検出部１０５から出力される検出信号ＤＳが“Ｈ（ハイレベル）”となり、トランジスタＴｒ１０２が導通することで充放電部１０４は放電を開始する。これにより、変調信号ＶＦの電圧は下降を始め、出力信号ＣＫの周波数は次第に低くなる。変調信号ＶＦ電圧がさらに低下して一定値に達すると検出信号ＤＳが“Ｌ（ローレベル）”となり、トランジスタＴｒ１０１が導通することで、充放電部１０４は充電を開始する。以上の動作を繰り返すことで、出力信号ＣＫの周波数は微小変動する。さらに、スイッチ切替制御回路１２０によって容量素子Ｃ１０１乃至Ｃ１０３を切り替え、容量の大きさを変えることで、周波数の微小変動する周期（変調周期）を変動させる複合変調を行い、電磁波輻射を低減することが行われている。

また特許文献１に開示されている第２の構成例であるＳＳＣＧ回路２００ａを、図１１に示す。図１１は、電圧電流変換（Ｖ−Ｉ変換）回路２４２と電流デジタルアナログ変換器（ＩＤＡＣ）２４３と電流制御発振器（ＩＣＯ）２４４と制御回路２４１が設けられている点が、第１のＳＳＣＧ回路２００と異なる。電圧電流変換回路２４２は、ループフィルタ２１４の端子電圧（差電圧）を差電流信号Ｉｒｅｆに変換する。電流可変回路に相当する電流デジタルアナログ変換器２４３が、制御回路２４１からの出力コードに従って差電流信号Ｉｒｅｆをスペクトラム拡散変調し、変調したスペクトラム拡散変調電流信号ＩＯを電流制御発振器（ＩＣＯ）２４４に入力する。

図１２は、制御回路２４１の構成を示す図である。制御回路２４１は、制御クロックを異なる分周比（ここでは１／９、１／１０、１／１１）で分周する３個の分周器２５１〜２５３と、いずれかの分周器の出力を選択するスイッチ２５５〜２５７と、スイッチを選択する切替制御部２５４と、選択された分周クロックをカウントするアップダウンカウンタ２５８と、アップダウンカウンタ２５８を制御する分周カウンタ２５９とを有する。アップダウンカウンタ２５８は、カウント値をｎビットの２進コードで出力する。

図１３は、アップダウンカウンタ２５８と分周カウンタ２５９の動作を示す図である。アップダウンカウンタ２５８は、選択された分周クロックをカウントしてそのカウント値をｎビットの２進コードで出力する。アップダウンカウンタ２５８の出力するコードは、デジタルアナログ変換器２４３に印加される。

図１４に示すように、デジタルアナログ変換器２４３は、トランジスタＴｒ２１１〜Ｔｒ２１５、Ｔｒ２２０、Ｔｒ２３０〜Ｔｒ２３ｎで構成されるカレントミラー回路を有し、トランジスタのサイズが図示のように適宜設定されている。よって、出力コードのビットデータ／Ｄ０〜／Ｄｎを適当な値に設定することにより、差電流信号Ｉｒｅｆの９０％から約１１０％の間の適当な電流量がスペクトラム拡散変調電流信号ＩＯとして出力される。

尚、上記の関連技術として特許文献１乃至３が開示されている。
特開２００４−２０７８４６号公報 特開２０００−１０１４２４号公報 特開２０００−３６７４１号公報

図１０に示す従来技術では、複合変調を実施する場合には、変調信号ＶＦに接続される容量を切り替える必要があるが、切替時に変調信号ＶＦと切替先容量の電圧に差がある場合には切替前後で変調信号ＶＦの電圧レベルが非連続に変化してしまう。このとき、出力信号ＣＫの周波数が容量切替前後で過度に変化してしまい、ジッタが大きくなる場合があるため問題である。

また図１１に示す従来技術では、制御回路２４１において、図１２に示すようにアップダウンカウンタ２５８、分周カウンタ２５９等の回路が必要となる。すると回路規模が大きくなるため問題である。

また図１１では、電流制御発振器２４４を用いて出力信号ＣＫの制御を行っている。すると電流制御であるため、電流デジタルアナログ変換器２４３では常に電力が消費され、省電力化が図れないため問題である。

本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、
ジッタの少ないクロックおよび理想的なスペクトラム拡散が可能であり、また回路規模の縮小化および低消費電力化が可能なスペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法を提供することを目的とする。

前記目的を達成するために、本発明に係る第１の思想におけるスペクトラム拡散クロック発生回路は、電圧制御発振回路と、該電圧制御発振回路の出力信号の周波数を所定値に制御する電圧と、該電圧制御発振回路の出力信号の周波数を変調する電圧とを加算した上で、該電圧制御発振回路に対して出力する電圧加算器と、周波数を変調する電圧を電圧加算器に対して出力する容量部と、該容量部を充電する第１充電部と、該容量部を放電する第２充電部と、複数の異なる周期に変化する変調周期の各々の周期において、第１充電部と容量部との接続と、第２充電部と容量部との接続とを択一的に行うスイッチ部とを備えることを特徴とする。

電圧加算器は、該電圧制御発振回路の出力信号の周波数を所定値に制御する電圧と、該電圧制御発振回路の出力信号の周波数を変調する電圧とを加算した上で、該電圧制御発振回路へ対して出力する。電圧制御発振回路は、入力される信号に応じた周波数を有する出力信号を出力する。第１充電部は、該容量部を充電する。第２充電部は、該容量部を放電する。スイッチ部は、複数の異なる周期に変化する変調周期内において、第１充電部と容量部との接続と、第２充電部と容量部との接続とを択一的に行う。容量部は、電流−電圧変換を行う。そして変換後の周波数を変調する電圧を、電圧加算器に対して出力する。

スイッチ部によって、第１充電部と容量部とが接続されることにより、容量部が充電される。容量部に充電が行われることに応じて、出力信号の周波数を変調する電圧が上昇する。一方スイッチ部によって、第２充電部と容量部とが接続されることにより、容量部が放電される。容量部から放電が行われることに応じて、出力信号の周波数を変調する電圧が低下する。電圧制御発振回路の出力信号の周波数を所定値に制御する電圧と、電圧制御発振回路の出力信号の周波数を変調する電圧とは、互いに加算された上で、電圧制御発振回路に入力される。よって周波数を変調する電圧の上下動に応じて、当該電圧制御発振回路の出力信号の周波数も上下動する。さらにこのとき、変調周期が複数の異なる周期に変化することにより、複合変調が行われる。

また前記目的を達成するために、本発明に係る第１の思想におけるスペクトラム拡散クロック発生回路の制御方法は、複数の異なる周期に変化する変調周期の各々の周期において、容量部への充電と放電とを択一的に行うステップと、容量部に蓄積された電荷量に応じた電圧値を出力するステップと、該電荷量に応じた電圧値に応じて変調された発振周波数の信号を出力するステップとを備えることを特徴とする。

容量部への充電と放電とを択一的に行うステップは、複数の異なる周期に変化する変調周期の各々の周期において行われる。よって複合変調が行われる。容量部に蓄積された電荷量に応じた電圧値を出力するステップにより、電流−電圧変換が行われる。そして、容量部の電圧値の変動と対応して、出力信号の発振周波数が変調される。よって、スペクトラム拡散クロック発生が行われる。

これにより本発明では以下の効果が得られる。まず第１に本発明では、電圧制御発振回路の出力信号の周波数を変調する電圧（以下、変調電圧とする）の制御を、容量部への充放電電流の制御によって行っている。すなわち容量部に充放電を行い、容量部からは電流―電圧変換された変調電圧が出力される。すると当該容量部から出力される変調電圧の電圧レベルは、容量部の電荷量に応じた連続変化をするため、電流の充放電の切替ポイントにおいて電圧レベルが不連続に急激に変化することがなく、滑らかに電圧レベルを切り替えることが可能となる。よってジッタの少ないクロックおよび理想的なスペクトラム拡散が可能となる為、電磁波輻射の低減に寄与するところが大きい。

また本発明では、第２に、出力信号の周波数を変調する信号の制御は電流で行う一方、発振回路は電圧制御発振回路を用いている。このとき、容量部において電流―電圧変換を行っている。よって電圧制御発振回路を用いることにより、電流制御発振器を用いる場合に比すると、消費電流量を低減できるため、省電力化を図ることができる。

また本発明では、第３に、電流経路をスイッチ部で切り替える構成である。すると従来における、分周器、アップダウンカウンタ、分周カウンタ、切替回路等が必要である複雑な回路構成に比して、回路構成を簡単にすることが出来る。また従来におけるキャパシタを複数備える構成と比しても、大きな回路面積が必要なキャパシタを減らすことができる。すると、回路規模を縮小化することが可能となる。また縮小化に伴い、省電力化を図ることが可能となる。

本発明によれば、電圧レベルが不連続に急激に変化することがなく、滑らかに電圧レベルを切り替えることが可能となるため、ジッタの少ないスペクトラム拡散が可能となり、電磁波輻射の低減を図ることができる。また回路規模の縮小化および省電力化を図ることが可能となる。

以下、スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法について具体化した実施形態を、図１乃至図９に基づき図面を参照しつつ詳細に説明する。本発明の第１実施形態を図１乃至図４を用いて説明する。

図１に示すＳＳＣＧ回路１０は、ＰＬＬ回路構成を基本として構成され、Ｎ分周器１１、周波数位相比較器１２、チャージポンプ１３、ループフィルタ１４、電圧加算回路１６、電圧制御発振器１７、Ｍ分周器１８、電流制御型変調器１９、スイッチ切替制御回路２０を備える。

Ｎ分周器１１は、基本クロック信号ＣＬＫを分周した信号ＣＬＫＮを出力する。Ｍ分周器１８は、出力信号ＣＫを分周した信号ＣＫＭを出力する。周波数位相比較器１２は、信号ＣＬＫＮと信号ＣＫＭとの位相差を検出し、位相差に応じた制御信号ＣＰＣを出力する。

チャージポンプＣＰは制御信号ＣＰＣを受けて、分周信号ＣＫＭの位相が分周信号ＣＬＫＮに対して遅れていた場合には制御信号ＶＬＦの電圧を上げる働きをする。これにより電圧加算回路１６を介して制御信号ＶＩＮの電圧が上がり、電圧制御発振器(ＶＣＯ)１７の発振周波数が高くなる為に、分周信号ＣＫＭの分周信号ＣＬＫＭに対する位相の遅れは小さくなる方向へ制御される。この動作を繰り返すことで、最終的には分周信号ＣＫＭと分周信号ＣＬＫＭの位相差はほぼ無くなる。

これに対して、分周信号ＣＫＭの位相が分周信号ＣＬＫＮに対して進んでいた場合には、チャージポンプ(ＣＰ)１３は制御信号ＶＬＦの電圧を下げる働きをする。これにより電圧加算回路１６を介して制御信号ＶＩＮの電圧が下がり、電圧制御発振器(ＶＣＯ)１７の発振周波数は低くなる為に、分周信号ＣＫＭの分周信号ＣＬＫＭに対する位相の進みは小さくなる。この動作を繰り返すことで、最終的には分周信号ＣＫＭと分周信号ＣＬＫＭの位相差はほぼ無くなる。以上の動作により、基本クロック信号ＣＬＫのＭ/Ｎ逓倍されたクロックとして出力信号ＣＫが得られ、当該信号が電圧制御発振器１７から出力される。

以上に説明したＰＬＬ回路構成において、電流制御型変調器１９から出力される変調信号ＶＦを制御信号ＶＬＦに加算することにより、制御信号ＶＩＮの電圧を上下に微小変動させることで、出力信号ＣＫの周波数を微小変動させることが行われる。

図２は第１実施形態における電流制御型変調器１９の実施構成図である。本実施例の電流制御型変調器１９は電流制御型変調器であり、従来例の容量制御型変調器であるアナログ変調器１１９とは異なる構成である。そして電流制御型変調器１９は、カレントミラー回路により、電流源Ｉにおける電流ｉに等しい電流を、容量素子Ｃ１の端子に供給（充電）又は端子から流出（放電）させる電流源回路である。電流制御型変調器１９は、電流源Ｉ（電流ｉ）を備える。また充電部ＣＧおよび放電部ＤＧを備える。充電部ＣＧと放電部ＤＧとの電流供給能力は同等とされ、電流ｉが流れる。またスイッチ部ＳＳ、容量素子Ｃ１を備える。スイッチ部ＳＳにはトランジスタＤＰ１ａ、ＤＮ１ａが備えられ、当該トランジスタのゲートにはスイッチング信号Ｄが入力される。充電部ＣＧおよび放電部ＤＧは、スイッチング信号Ｄに応じて、容量素子Ｃ１に充電および放電を行う。そして容量素子Ｃ１では電流−電圧変換が行われ、容量素子Ｃ１からは変調信号ＶＦが出力される。

図３に電流制御型変調器１９の動作波形と出力信号ＣＫの波形図を示す。ここで基準となる最小の周期を、基本周期Ｔと定義する。そして基本周期Ｔの整数倍の周期を持つ期間を変調周期と定義する。図３では、基本周期Ｔの３周期分の期間を変調周期ＣI、４周期分の期間を変調周期ＣII、６周期分の期間を変調周期ＣIIIとする。そして変調周期ＣIないし変調周期ＣIIIによって一つの単位周期ＵＴが形成され、当該単位周期ＵＴが繰り返されるとする。

変調周期ＣIにおける動作を説明する。変調周期ＣIの始期から１／４期間までの期間Ｐ１ａ（図３）においては、スイッチング信号Ｄはローレベルとされ、トランジスタＤＰ１ａが導通、トランジスタＤＮ１ａが非導通状態とされる。これにより、容量素子Ｃ１に充電される充放電電流ＣＤＩの電流量は＋ｉとなる（容量素子Ｃ１に充電する方向の電流の向きを正方向とする）。そして、当該電流量に応じた傾きで、変調信号ＶＦの電圧は上昇する。これに伴い、電圧加算回路１６を介して制御信号ＶＩＮが上昇する為、出力信号ＣＫの周波数が上昇する。

次に、変調周期ＣIの１／４から３／４期間までの期間Ｐ１ｂにおいては、スイッチング信号Ｄはハイレベルとされ、トランジスタＤＰ１ａが非導通、トランジスタＤＮ１ａが導通状態とされる。これにより、容量素子Ｃ１から放電される充放電電流ＣＤＩの電流量は−ｉとなる。そして、当該電流量に応じた傾きで、変調信号ＶＦの電圧は下降する。これに伴い、電圧加算回路１６を介して制御信号ＶＩＮが低下する為、出力信号ＣＫの周波数が低下する。また、同様にして、変調周期ＣIの３／４から終点までの期間Ｐ１ｃにおいては、スイッチング信号Ｄはローレベルとされる。よって電流量＋ｉで容量素子Ｃ１は充電され、変調信号ＶＦの電圧および出力信号ＣＫの周波数は上昇する。

このとき、変調周期ＣIでは充電部ＣＧと容量素子Ｃ１との接続と、放電部ＤＧと容量素子Ｃ１との接続とが、１対１の時間割合で行われている。また充電部ＣＧと放電部ＤＧとの電流供給能力は同等である。よって変調周期ＣIにおける、容量素子Ｃ１への充電電荷量と放電電荷量とが等しくなる。これにより、変調周期ＣIの始点および終点における変調信号ＶＦの電圧値は、互いに等しい基準電圧Ｖ０とされる。また変調周期ＣIの始点および終点における出力信号ＣＫの周波数も、互いに等しい基準周波数ｆ０とされる。

以降、変調周期ＣII、ＣIIIにおいても同様の動作が繰り返される。そして変調周期ＣIIにおいて、容量素子Ｃ１への充電電荷量と放電電荷量とは等しくされる。また変調周期ＣIIIにおいて、容量素子Ｃ１への充電電荷量と放電電荷量とは等しくされる。これにより、変調周期ＣIIの始点および終点における出力信号ＣＫの周波数は、基準周波数ｆ０とされ、また変調周期ＣIIIの始点および終点における出力信号ＣＫの周波数も、基準周波数ｆ０とされる。よって各期間の終点において、出力信号ＣＫの周波数は必ず基準周波数ｆ０に戻ることになる。これにより、単位周期ＵＴを繰り返す場合においても、出力信号ＣＫの平均周波数が、基準周波数ｆ０からずれてしまう事態を防止することができる。そして単位周期ＵＴを繰り返すことで、出力信号ＣＫの周波数を微小変動させることが可能となる。

第１実施形態に係るＳＳＣＧ回路１０を用いることの効果を、図１５、図４のスペクトラム波形図を用いて説明する。図１５に、従来のＳＳＣＧ回路２００（図９）におけるスペクトラム波形図を示す。ＳＳＣＧ回路２００では、アナログ変調器１１９を用いるため、出力信号ＣＫの周波数が容量切替前後で過度に変化してしまいクロックに大きなジッタが発生する。このジッタは出力信号ＣＫを受けて動作している回路や電子機器の誤動作を引き起こす。また、領域ＲＥ１（図１５）に示すように鋭いピークが発生する。そして鋭いピーク発生により電磁波輻射が増加し、電子機器間の相互干渉による誤動作、通信装置への妨害などの悪影響が発生する。

一方、図４に、第１実施形態に係るＳＳＣＧ回路１０におけるスペクトラム波形図を示す。ＳＳＣＧ回路１０は、電流制御型変調器が使用されていることで、連続的に電圧値を変化させることができるため、出力信号ＣＫのクロックのジッタが小さくなり、出力信号ＣＫを受けて動作している回路や電子機器の誤動作を防止することが出来る。また連続的な電圧値の変化は、領域ＲＥ２に示すように鋭いピークの発生を抑えることができる。よって、ＳＳＣＧ回路２００を用いる場合に比して、スペクトラム強度の最大値を低減させることができる。これにより、電磁波輻射を低減させることができ、電子機器間の相互干渉による誤動作等を防止することができる。

以上詳細に説明したとおり、第１実施形態に係るＳＳＣＧ回路１０によれば、以下の３つの効果が得られる。第１に、ＳＳＣＧ回路１０では変調信号ＶＦの制御を、容量素子Ｃ１への充放電電流の制御によって行っている。そして容量素子Ｃ１では電流―電圧変換され、電圧に変換された変調信号ＶＦが出力される。すると容量素子Ｃ１から出力される変調信号ＶＦの電圧レベルは、容量素子Ｃ１の電荷量に応じた連続変化をするため、電流の充放電の切替ポイントにおいて電圧レベルが不連続に急激に変化することがなく、滑らかに電圧レベルを切り替えることが可能となる。よって、ジッタの小さなクロックを発生することができ、かつ図４に示すように、鋭いピークの少ないスペクトラム拡散が可能となる為、電子機器の誤動作を防止する効果、および電磁波輻射の低減効果が得られる。また第２に、ＳＳＣＧ回路１０では、容量素子Ｃ１で電流電圧変換が行われる。よって電流制御発振器ではなく、電圧制御発振器を用いることができる。従来のように電流制御発振器を用いる場合には、１周期における全期間に渡って電流が消費されていた。しかし本実施形態では、１対１の時間割合で充電と放電とを行っている。よって１周期における半分の期間しか充電が行われないため、消費される電流をより少なくすることができる。よって省電力化を図ることが可能とされる。

また第３に、本発明に係る電流制御型変調器１９（図２）は、電流経路をスイッチ部ＳＳで切り替える構成である。すると従来のＳＳＣＧ回路２００ａ（図１１）おける電流デジタルアナログ変換器２４３（図１２）に比して、分周器２５１〜２５３、アップダウンカウンタ２５８、分周カウンタ２５９、スイッチ２５５〜２５７等が不要であるため、回路構成を簡単にすることが出来る。また従来のＳＳＣＧ回路２００（図９）おけるアナログ変調器１１９（図１０）に比して、大きな回路面積が必要な容量素子Ｃ１０１乃至Ｃ１０３や、電圧変動幅検出部１０５等が不要であるため、回路構成を簡単にすることが出来る。すると、回路規模を縮小化することが可能となる。また回路縮小化に伴い、省電力化を図ることが可能となる。

本発明の第２実施形態を図５乃至図８を用いて説明する。第２実施形態では、ＳＳＣＧ回路１０（図１）において、電流制御型変調器１９に代えて、電流制御型変調器１９ａが使用される。またスイッチ切替制御回路２０に代えて、スイッチ切替制御回路２０ａが使用される。またその他のＰＬＬ回路構成および動作については従来例と同様であるので詳細については省略する。

スイッチ切替制御回路２０ａからは、変調周期に応じたデジタル出力コード（信号ＤＰ０、ＤＰ１、ＤＰ２、ＤＮ０、ＤＮ１、ＤＮ２）が出力される。そしてデジタル出力コードは、電流制御型変調器１９ａに入力される。

図５に、電流制御型変調器１９ａの回路図を示す。電流制御型変調器１９ａは、電流源Ｉａ（電流４ｉ）を備える。また充電部ＣＧａおよび放電部ＤＧａを備える。充電部ＣＧａは、トランジスタのサイズを適宜設定すること等により、ｉ、２ｉ、４ｉの電流が流れるように設定される。これにより、電流供給能力に対して、２のべき乗の重み付けが行われる。また放電部ＤＧａは、充電部ＣＧａに対応して備えられる。放電部ＤＧａは、充電部ＣＧａに対応して充電部ＣＧａと同様の電流供給能力を有しており、ｉ、２ｉ、４ｉの電流が流れるように設定される。

また電流制御型変調器１９ａは、スイッチ部ＳＳａを備える。スイッチ部ＳＳａには、トランジスタＴＰ００、ＴＮ００、ＴＰ１０、ＴＮ１０、ＴＰ２０、ＴＮ２０が備えられ、それぞれのゲートには、信号ＤＰ０、ＤＮ０、ＤＰ１、ＤＮ１、ＤＰ２、ＤＮ２、が入力される。なお電流制御型変調器１９ａのその他の構成は、第１実施形態に係る電流制御型変調器１９と同様であるため、ここでは説明を省略する。

図６に電流制御型変調器１９ａの動作波形と出力信号ＣＫの波形図を示す。リファレンスクロック信号ＲＣＬＫを時間軸の基準として考える。ここで、リファレンスクロック信号ＲＣＬＫの０〜３クロックの期間を変調周期ＣIａ、３〜７クロックの期間を変調周期ＣIIａ、７〜１３クロックの期間を変調周期ＣIIIａとする。そして変調周期ＣIａないし変調周期ＣIIIａによって一つの単位周期ＵＴが形成され、当該単位周期ＵＴが繰り返されるとする。

変調周期ＣIａにおける動作を説明する。リファレンスクロック信号ＲＣＬＫの０クロックから１.５クロックまでの期間ＰＰ１ａにおいては、ＤＰ２＝”Ｌ”、ＤＮ２＝”Ｌ”、ＤＰ１＝”Ｈ”、ＤＮ１＝”Ｌ”、ＤＰ０＝”Ｈ”、ＤＮ０＝”Ｌ”となり、トランジスタＴＰ２０だけが導通状態となる。これにより、容量素子Ｃ１に充電される充放電電流ＣＤＩの電流量は＋４ｉとなる（容量素子Ｃ１に充電する方向の電流の向きを正方向とする）。そして、当該電流量に応じた傾きで、変調信号ＶＦの電圧は上昇する。これに伴い、電圧加算回路１６を介して制御信号ＶＩＮが上昇する。よって、充放電電流ＣＤＩの充電時の電流量に応じた傾きで、出力信号ＣＫの周波数が上昇する。

次に、変調周期ＣIａの１.５クロックから３クロックまでの期間ＰＰ１ｂにおいては、ＤＰ２＝”Ｈ”、ＤＮ２＝”Ｈ”となり、トランジスタＴＰ２０は非導通状態に遷移し、トランジスタＴＮ２０は導通状態へ遷移する。これにより、容量素子Ｃ１から放電される充放電電流ＣＤＩの電流量は−４ｉとなる。そして、当該電流量に応じた傾きで、変調信号ＶＦの電圧は下降する。これに伴い、電圧加算回路１６を介して制御信号ＶＩＮが下降する。よって、充放電電流ＣＤＩの放電時の電流量に応じた傾きで、出力信号ＣＫの周波数が下降する。

変調周期ＣIIａにおける動作を説明する。リファレンスクロック信号ＲＣＬＫの３クロックから５クロックまでの期間ＰＰ２ａにおいては、ＤＰ２＝”Ｈ”、ＤＮ２＝”Ｌ”、ＤＰ１＝”Ｌ”、ＤＮ１＝”Ｌ”、ＤＰ０＝”Ｌ”、ＤＮ０＝”Ｌ”となり、トランジスタＴＰ１０およびＴＰ００が導通状態となる。これにより、容量素子Ｃ１に充電される充放電電流ＣＤＩの電流量は＋３ｉとなる。そして前述したように、充放電電流ＣＤＩの電流量＋３ｉに応じた傾きで、出力信号ＣＫの周波数が上昇する。

次に、変調周期ＣIIａの５クロックから７クロックまでの期間ＰＰ２ｂにおいては、ＤＰ２＝”Ｈ”、ＤＮ２＝”Ｌ”、ＤＰ１＝”Ｈ”、ＤＮ１＝”Ｈ”、ＤＰ０＝”Ｈ”、ＤＮ０＝”Ｈ”となり、トランジスタＴＰ１０、Ｔ００は非導通状態へ遷移し、トランジスタＴＮ１０、ＴＮ００は導通状態へ遷移する。これにより、容量素子Ｃ１から放電される充放電電流ＣＤＩの電流量は−３ｉとなる。そして前述したように、充放電電流ＣＤＩの電流量−３ｉに応じた傾きで、出力信号ＣＫの周波数が下降する。

変調周期ＣIIIａにおける動作を説明する。リファレンスクロック信号ＲＣＬＫの７クロックから１０クロックまでの期間ＰＰ３ａにおいては、ＤＰ２＝”Ｈ”、ＤＮ２＝”Ｌ”、ＤＰ１＝”Ｌ”、ＤＮ１＝”Ｌ”、ＤＰ０＝”Ｈ”、ＤＮ０＝”Ｌ”となり、トランジスタＴＰ１０が導通状態となる。これにより、容量素子Ｃ１に充電される充放電電流ＣＤＩの電流量は＋２ｉとなる。そして充放電電流ＣＤＩの電流量＋２ｉに応じた傾きで、出力信号ＣＫの周波数が上昇する。

次に、変調周期ＣIIIａの１０クロックから１３クロックまでの期間ＰＰ３ｂにおいては、ＤＰ２＝”Ｈ”、ＤＮ２＝”Ｌ”、ＤＰ１＝”Ｈ”、ＤＮ１＝”Ｈ”、ＤＰ０＝”Ｈ”、ＤＮ０＝”Ｌ”となり、トランジスタＴＰ１０は非導通状態へ遷移し、トランジスタＴＮ１０は導通状態へ遷移する。これにより、容量素子Ｃ１から放電される充放電電流ＣＤＩの電流量は−２ｉとなる。そして充放電電流ＣＤＩの電流量−２ｉに応じた傾きで、出力信号ＣＫの周波数が下降する。そして１３クロック以降は、変調周期ＣIａ〜ＣIIIａからなる単位周期ＵＴが繰り返される。単位周期ＵＴが繰り返されることで、出力信号ＣＫの周波数は微小変動する。

ここで、変調周期ＣIａにおける充電電荷量および放電電荷量は、４ｉ［Ａ］×１.５ ［クロック］＝６ｉ［Ａ・クロック］であり、共に等しくされる。また変調周期ＣIIａにおける充電電荷量および放電電荷量は、３ｉ［Ａ］×２ ［クロック］＝６ｉ［Ａ・クロック］である。また変調周期ＣIIIａにおける充電電荷量および放電電荷量は、２ｉ［Ａ］×３ ［クロック］＝６ｉ［Ａ・クロック］ である。すなわち、変調周期ＣIａ〜ＣIIIａの各期間における充電電荷量および放電電荷量は、すべて等しい電荷量である６ｉ［Ａ・クロック］となる。よって変調周期ＣIａ〜ＣIIIａの全期間において、変調信号ＶＦの電圧変動幅は一定の変動幅である変動幅ＶＦＢとなる。従って、出力信号ＣＫの周波数の変動幅も、一定の変動幅である変動幅ＣＦＢとなる。

第２実施形態に係るＳＳＣＧ回路を用いることの効果を、図７のスペクトラム波形図を用いて説明する。第２実施形態では、変調周期ＣIａ〜ＣIIIａが繰り返される。よって、スイッチ部ＳＳａを制御する周期が、複数の異なる変調周期に変化する。そして、変調周期がＣIａ、ＣIIａ、ＣIIIａと変更されることに応じて、容量素子Ｃ１への充放電電荷量が一定（本実施形態では６ｉ［Ａ・クロック］）となるように、充放電電流ＣＤＩの電流量がそれぞれ４ｉ、３ｉ、２ｉに変更される。これにより、各変調周期における充放電電荷量が一定であることにより、出力信号ＣＫの周波数の変動幅が一定の変動幅である変動幅ＣＦＢとなるため、変動幅内における各発振周波数の滞留時間が均等となる。従って図７のスペクトラム波形図における領域ＲＥ３に示すように、スペクトラム拡散変調後のスペクトラム波形は、周波数の中心付近におけるピーク値の形状が略平坦となる。一方、図４のスペクトラム波形では、領域ＲＥ２に示すように、周波数の中心付近のスペクトル値に上昇が見られ、頂上が平坦とならない。これにより、第２実施形態（図７）では、第１実施形態（図４）に比して、さらにスペクトラム強度の最大値を小さくされていることが分かる。よって、電磁波輻射を低減させることができるため、電子機器間の相互干渉による誤動作等を確実に防止することが可能となる。

ここで変調周期と充放電電流量との相関を、図８の表を用いて説明する。変調周期の数は、スイッチ切替制御回路２０ａから入力されるデジタルコードのビット数によって決められる。ｎビット（ｎは自然数）の出力コードの場合には、（２^ｎ−１）種類の変調周期に対応することができる。本実施形態では、３ビットの出力コードである場合を説明しているため、図８に示すように、変調周期は変調周期ＭＣI乃至ＭＣVIIの７種類とされる。ここで変調周期ＭＣIの周期を、基準となる最小の周期である基準周期Ｔ０とする。すると基準周期Ｔ０を基準として、変調周期ＭＣIIは７／６×Ｔ０、変調周期ＭＣIIIは７／５×Ｔ０、・・・、変調周期ＭＣVIIは７×Ｔ０、と各々定められる。

そして各変調周期ＭＣI乃至ＭＣVIIに応じて、充放電電流が定められる。充放電電流は、当該充放電電流と周期との積により求まる電荷量が、変調周期ＭＣI乃至ＭＣVIIのそれぞれにおいて一定値とされるように定められる。図８においては、変調周期ＭＣIでは、信号ＤＰ０、ＤＰ１、ＤＰ２、ＤＮ０、ＤＮ１、ＤＮ２の全てが選択され、電流量７ｉ（最大電流）の電流が流れる。以下同様に、変調周期ＭＣIIでは６ｉ、変調周期ＭＣIIIでは５ｉ、・・・、変調周期ＭＣVIIでは電流量１ｉ（最小電流）の電流が流れる。これにより、変調周期ＭＣI乃至ＭＣVIIの全てにおいて、容量素子Ｃ１に充放電される電荷量は、基準電荷量である電荷量７ｉ×Ｔ０［Ａ・ｓ］とされ、全て等しくなる。そして前述した変調周期ＣIａ〜ＣIIIａに対して、変調周期ＭＣI乃至ＭＣVIIから選択した周期と、当該周期に対応した電流値の組み合わせを用いることにより、各変調周期における充放電電荷量を一定とすることができる。

以上詳細に説明したとおり、第２実施形態に係るＳＳＣＧ回路によれば、変調周期の各々の周期に対応して、充放電電流量を変化させることにより、充放電電荷量を変調周期の各々の間で一定とすることができる。よって電圧制御発振器の出力信号における周波数の変動幅が、各変調周期において一定の変動幅となる。そして変動幅内における各発振周波数の滞留時間が均等となる。従ってスペクトラム拡散変調後のスペクトラム波形は、波形のピーク部形状が平坦となるため、スペクトラム強度の最大値をより小さくすることが可能となる。よって、電磁波輻射を低減させることができ、電子機器間の相互干渉による誤動作等を確実に防止することが可能となる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。第２実施形態の図６において、リファレンスクロック信号ＲＣＬＫを時間軸の基準に使用するとしている。ここでリファレンスクロック信号ＲＣＬＫには、基本クロック信号ＣＬＫを使うことが出来ることは言うまでもない。

また第１実施形態では、一つの単位周期ＵＴは、３つの変調周期（変調周期ＣIないし変調周期ＣIII）によって形成されるとしたが、この形態に限られない。単位周期ＵＴに含まれる変調周期の種類が多いほど、スペクトラム拡散変調後のスペクトラム強度の最大値を小さくすることが可能となるため、より好ましい。また変調周期は必ずしも１周期ごとに変化させる必要はない。しかし図３に示すように、１周期ごとに変調周期ＣI、ＣII、ＣIIIと周期を変化させる形態とする方が、よりスペクトラム拡散を行うことができるため、スペクトラム強度の最大値を小さくする観点からは好ましい。

また第２実施形態では、スイッチ切替制御回路２０ａから出力されるデジタルコードのビット数は３ビットであるとしたが、この形態に限られず、ビット数をさらに増加してもよいことは言うまでもない。これにより、より広い周期においてスペクトラム拡散を行うことができるため、スペクトラム強度の最大値を小さくする観点からは好ましい。なおこの場合は、デジタルコードのビット数の増加に対応させて、充電部ＣＧａおよび放電部ＤＧａを構成するトランジスタを増加させる必要がある。

また第２実施形態（図５）では、充電部ＣＧａおよび放電部ＤＧａは、電流供給能力が２のべき乗の重み付けをされるように設定されるとしたが、この形態に限られない。周期ごとの充放電電荷量が一定となるように、変調周期の各々に応じて個別に電流供給能力が定められていればよい。例えば、変調周期をＴ０、２×Ｔ０、３×Ｔ０と変化させる場合には、それぞれの周期に対応して、充電部ＣＧおよび放電部ＤＧの電流供給能力が３ｉ、１．５ｉ、１ｉとなるようにトランジスタのサイズを適宜設定すればよい。そして周期がＴ０の時には電流量が３ｉとなる充電部および放電部が選択され、周期が２×Ｔ０の時には電流量が１．５ｉとなる充電部および放電部が選択され、周期が３×Ｔ０の時には電流量が１ｉとなる充電部および放電部が選択されるとすれば、周期ごとの充放電電荷量が一定とされる。

また本実施形態では、充電部ＣＧおよびＣＧａ、放電部ＤＧおよびＤＧａは定電流源であるとしたが、この形態に限られない。また充電部および放電部の電流供給能力は、抵抗素子を用いることにより、２のべき乗の重み付けをされる形態としてもよい。

なお、充電部ＣＧおよびＣＧａは第１充電部の一例、放電部ＤＧおよびＤＧａは第２充電部の一例、スイッチ切替制御回路２０ａはデジタル制御回路の一例である。

ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）電圧制御発振回路と、
該電圧制御発振回路の出力信号の周波数を所定値に制御する電圧と、該電圧制御発振回路の出力信号の周波数を変調する電圧とを加算した上で、該電圧制御発振回路へ対して出力する電圧加算器と、
前記周波数を変調する電圧を前記電圧加算器に対して出力する容量部と、
該容量部を充電する第１充電部と、
該容量部を放電する第２充電部と、
複数の異なる周期に変化する変調周期の各々の周期において、前記第１充電部と前記容量部との接続と、前記第２充電部と前記容量部との接続とを択一的に行うスイッチ部と
を備えることを特徴とするスペクトラム拡散クロック発生回路。
（付記２）前記変調周期の各々の周期において、前記容量部での充電電荷量と放電電荷量とが略同一とされることを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
（付記３）前記第１充電部と前記第２充電部との電流供給能力は同等であり、
前記スイッチ部は、前記第１充電部と前記容量部との接続と、前記第２充電部と前記容量部との接続とを、前記変調周期の各々の周期において１対１の時間割合で行うことを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
（付記４）前記変調周期が１周期ごとに変化することを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
（付記５）前記第１充電部と前記第２充電部とは、定電流源であることを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
（付記６）前記第１充電部は、互いに異なる電流供給能力を有するように複数備えられ、
前記第２充電部は、該第１充電部と同様の電流供給能力を有するように該第１充電部に対応するように備えられ、
前記スイッチ部は、該第１充電部および該第２充電部ごとに備えられ、前記変調周期に応じて、前記容量部への充放電電荷量が一定の電荷量となるように制御されることを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
（付記７）前記変調周期に応じたｎビット（ｎは自然数）の出力コードを発生するデジタル制御回路を備え、
前記第１充電部は、電流供給能力が２のべき乗の重み付けをされるように複数備えられ、
前記第２充電部は、該第１充電部と同様の電流供給能力を有するように該第１充電部に対応するように備えられ、
前記スイッチ部は、該第１充電部および該第２充電部ごとに備えられ、前記出力コードに応じて制御されることを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
（付記８）前記出力コードは、前記容量部への充放電電荷量が一定の電荷量となるように発生されることを特徴とする請求項７に記載のスペクトラム拡散クロック発生回路。
（付記９）複数の異なる周期に変化する変調周期の各々の周期において、容量部への充電と放電とを択一的に行うステップと、
前記容量部に蓄積された電荷量に応じた電圧値を出力するステップと、
該電荷量に応じた電圧値に応じて変調された発振周波数の信号を出力するステップと
を備えることを特徴とするスペクトラム拡散クロック発生回路の制御方法。
（付記１０）前記容量部への充電と放電とを択一的に行うステップは、
該変調周期の各々の周期における前記容量部の充電電荷量および放電電荷量が一定の電荷量となるように、前記変調周期に応じて充電電流量および放電電流量を制御することを特徴とする請求項９に記載のスペクトラム拡散クロック発生回路の制御方法。
（付記１１）前記変調周期に応じたｎビット（ｎは自然数）の出力コードを発生するステップを備え、
前記容量部への充電と放電とを択一的に行うステップは、充放電時の電流量が（２ｎ−１）段階に切り替え可能とされ、前記変調周期に応じた前記電流量が選択された上で充電および放電が行われることを特徴とする請求項９に記載のスペクトラム拡散クロック発生回路の制御方法。

第１実施形態に係るＳＳＣＧ回路１０を示す図である。 第１実施形態における電流制御型変調器１９の実施構成図を示す図である。 電流制御型変調器１９の動作波形および出力信号ＣＫの波形図を示す図である。 ＳＳＣＧ回路１０における出力信号ＣＫのスペクトラム波形図である。 第２実施形態に係る電流制御型変調器１９ａの回路図である。 電流制御型変調器１９ａの動作波形と出力信号ＣＫの波形図である。 第２実施形態に係るＳＳＣＧ回路における出力信号ＣＫのスペクトラム波形図である。 出力コードと電流値との相関を示す表である。 従来のＳＳＣＧ回路２００の構成を示す図である。 従来のスイッチ切替制御回路１２０とアナログ変調器１１９の回路構成を示す図である。 従来の第２の構成例であるＳＳＣＧ回路２００ａを示す図である。 従来の制御回路２４１の構成を示す図である。 アップダウンカウンタ２５８と分周カウンタ２５９の動作を示す図である。 従来のデジタルアナログ変換器２４３の回路構成を示す図である。 従来のＳＳＣＧ回路２００におけるスペクトラム波形図である。

符号の説明

１０ ＳＳＣＧ回路
１６ 電圧加算回路
１７ 電圧制御発振器
１９、１９ａ 電流制御型変調器
２０、２０ａ スイッチ切替制御回路
Ｃ１ 容量素子
ＣＤＩ 充放電電流
ＣＧ、ＣＧａ 充電部
ＣＫ 出力信号
ＤＧ、ＤＧａ 放電部
ＭＣ 変調周期
ＲＣＬＫ リファレンスクロック信号
ＳＳ、ＳＳａ スイッチ部
Ｔ０ 基準周期
ＶＦ 変調信号
ＶＩＮ 制御信号

Claims (10)

1. 電圧制御発振回路と、
   該電圧制御発振回路の出力信号の周波数を所定値に制御する電圧と、該電圧制御発振回路の出力信号の周波数を変調する電圧とを加算した上で、該電圧制御発振回路に対して出力する電圧加算器と、
   前記周波数を変調する電圧を前記電圧加算器に対して出力する容量部と、
   該容量部を充電する第１充電部と、
   該容量部を放電する第２充電部と、
   複数の異なる周期に変化する変調周期の各々の周期において、前記第１充電部と前記容量部との接続と、前記第２充電部と前記容量部との接続とを択一的に行うスイッチ部と
   を備えることを特徴とするスペクトラム拡散クロック発生回路。
2. 前記変調周期の各々の周期において、前記容量部での充電電荷量と放電電荷量とが略同一とされることを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
3. 前記第１充電部と前記第２充電部との電流供給能力は同等であり、
   前記スイッチ部は、前記第１充電部と前記容量部との接続と、前記第２充電部と前記容量部との接続とを、前記変調周期の各々の周期において１対１の時間割合で行うことを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
4. 前記第１充電部と前記第２充電部とは、定電流源であることを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
5. 前記第１充電部は、互いに異なる電流供給能力を有するように複数備えられ、
   前記第２充電部は、該第１充電部と同様の電流供給能力を有するように該第１充電部に対応するように備えられ、
   前記スイッチ部は、該第１充電部および該第２充電部ごとに備えられ、前記変調周期に応じて、前記容量部への充放電電荷量が一定の電荷量となるように制御されることを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
6. 前記変調周期に応じたｎビット（ｎは自然数）の出力コードを発生するデジタル制御回路を備え、
   前記第１充電部は、電流供給能力が２のべき乗の重み付けをされるように複数備えられ、
   前記第２充電部は、該第１充電部と同様の電流供給能力を有するように該第１充電部に対応するように備えられ、
   前記スイッチ部は、該第１充電部および該第２充電部ごとに備えられ、前記出力コードに応じて制御されることを特徴とする請求項１に記載のスペクトラム拡散クロック発生回路。
7. 前記出力コードは、前記容量部への充放電電荷量が一定の電荷量となるように発生されることを特徴とする請求項６に記載のスペクトラム拡散クロック発生回路。
8. 複数の異なる周期に変化する変調周期の各々の周期において、容量部への充電と放電とを択一的に行うステップと、
   前記容量部に蓄積された電荷量に応じた電圧値を出力するステップと、
   該電荷量に応じた電圧値に応じて変調された発振周波数の信号を出力するステップと
   を備えることを特徴とするスペクトラム拡散クロック発生回路の制御方法。
9. 前記容量部への充電と放電とを択一的に行うステップは、
   該変調周期の各々の周期における前記容量部の充電電荷量および放電電荷量が一定の電荷量となるように、前記変調周期に応じて充電電流量および放電電流量を制御することを特徴とする請求項８に記載のスペクトラム拡散クロック発生回路の制御方法。
10. 前記変調周期に応じたｎビット（ｎは自然数）の出力コードを発生するステップを備え、
    前記容量部への充電と放電とを択一的に行うステップは、充放電時の電流量が（２ｎ−１）段階に切り替え可能とされ、前記変調周期に応じた前記電流量が選択された上で充電および放電が行われることを特徴とする請求項８に記載のスペクトラム拡散クロック発生回路の制御方法。

Images