KR100848843B1 - 스펙트럼 확산 클록 발생 회로 및 스펙트럼 확산 클록 발생회로의 제어 방법 - Google Patents

Abstract

본 발명은 지터가 적은 클록 및 이상적인 스펙트럼 확산이 가능하고, 또 회로 규격 축소화 및 저소비 전력화가 가능한 스펙트럼 확산 클록 발생 회로 및 그의 제어 방법을 제공한다.

전류 제어형 변조기(19a)는 전류원(Ia)[전류(4i)]을 구비한다. 충전부(CGa) 및 방전부(DGa)는 트랜지스터의 사이즈를 적절히 설정하는 등에 의해서 i, 2i, 4i의 전류가 흐르도록 설정된다. 변조 주기(CIa~CIIIa)가 반복되고, 스위치 전환 제어 회로(20a)로부터는 변조 주기에 따른 출력 코드가 발생된다. 그리고 당해 출력 코드에 따라서 스위치 제어부(SSa)가 제어됨으로써 변조 주기(CIa~CIIIa)의 각 기간에서의 충전 전하량 및 방전 전하량은 모두 같은 전하량인 6i[A·클록]으로 된다.

Description

스펙트럼 확산 클록 발생 회로 및 스펙트럼 확산 클록 발생 회로의 제어 방법{SPREAD SPECTRUM CLOCK GENERATION CIRCUIT AND A METHOD OF CONTROLLING THEREOF}

본 발명은 전자파 복사를 저감하기 위해서, 주기가 미소 변동하는 클록 신호를 발생하는 스펙트럼 확산 클록 발생 회로 및 스펙트럼 확산 클록 발생 회로의 제어 방법에 관한 것이다.

특허 문헌 1에 개시되어 있는 스펙트럼 확산 클록 발생 회로(200)[이하, SSCG 회로로 표기한다)의 구성을 도 9에 나타낸다. 아날로그 변조기(119)는 스위치 전환 제어 회로(120)에 의한 제어에 따라 변조 신호(VF)를 생성한다. 변조 신호(VF)는 전압 가산 회로(116)에서 제어 신호(VLF)에 가산된다. 전압 가산 회로(116)로부터는 제어 신호(VIN)가 출력된다.

도 10은 도 9의 스위치 전환 제어 회로(120)와 아날로그 변조기(119)의 회로 구성을 나타내는 도면이다. 도 10에 나타내는 바와 같이 아날로그 변조기(119)에서는 다른 용량값의 3개의 용량 소자(C101 내지 C103)가 설치되어 있다. 여기서는 C101<C102<C103의 순서로 용량값이 커지도록 설정되어 있다. 각 용량 소자의 일단 은 그라운드에 접속되고, 타단은 각각 전환 스위치(SW101 내지 SW103)를 거쳐서 공통에 접속되어 있다. 각 스위치의 도통/비도통은 스위치 전환 제어 회로(120)에 의해서 제어된다. 또한, 충방전부(104)는 커런트 미러 회로에 의해서 정전류 회로의 흐르는 전류 i와 같은 전류를 스위치(SW101 내지 SW103)의 공통에 접속된 단자에 공급(충전) 또는 단자로부터 유출(방전)시키는 전류원 회로이다. 스위치(SW101 내지 SW103)의 공통에 접속된 단자는 아날로그 변조기의 출력 단자이다. 당해 단자는 전압 변동폭 검출부(105)에 구비되는 히스테리시스 비교기(134)에 접속되어 있다. 히스테리시스 비교기(134)는 입력된 스위치(SW101 내지 SW103)의 공통에 접속된 단자의 전압을 제1 및 제2 기준값과 비교하고, 그 비교 결과에 따라 전류원 회로의 트랜지스터(Tr101과 Tr102)를 제어하여, 전류원 회로를 충전 상태와 방전 상태의 사이에서 전환한다.

여기서 제어 신호(VIN)의 전압을 상하로 미소 변동시킴으로써 출력 신호(CK)의 주파수를 미소 변동시키고 있다. 도 10에 나타내는 아날로그 변조기(119)에 의해서 변조 신호(VF)의 전압을 미소 변동시키고, 전압 가산 회로(116)를 거쳐서 제어 신호(VIN)를 미소 변동시키고 있다.

단순화를 위해서 PLL이 로크된 상태를 초기 상태로 한다. 이 때, 출력 신호(CK)는 기본 클록 신호(CLK)의 M/N 체배의 주파수를 갖는다. 여기서, 충방전부로부터 VF에 전류가 공급되면 변조 신호(VF)의 전압이 상승하고, 전압 가산 회로(116)를 거쳐서 제어 신호(VIN)의 전압이 상승함으로써 출력 신호(CK)의 주파수는 약간 높아진다. 여기서, 변조 신호(VF)의 전압이 일정값에 달하면, 전압 변동폭 검출부(105)로부터 출력되는 검출 신호(DS)가 "H(하이 레벨)"로 되어, 트랜지스터(Tr102)가 도통함으로써 충방전부(104)는 방전을 개시한다. 이것에 의해서, 변조 신호(VF)의 전압은 하강을 시작하고, 출력 신호(CK)의 주파수는 즉시 낮아진다. 변조 신호(VF)의 전압이 더 저하하여 일정값에 달하면 검출 신호(DS)가 "L(로우 레벨)"로 되어, 트랜지스터(Tr101)가 도통함으로써 충방전부(104)는 충전을 개시한다. 이상의 동작을 반복함으로써 출력 신호(CK)의 주파수는 미소 변동한다. 더욱이, 스위치 전환 제어 회로(120)에 의해서 용량 소자(C101 내지 C103)를 전환하고, 용량의 크기를 변화시킴으로써 주파수가 미소 변동하는 주기(변조 주기)를 변동시키는 복합 변조를 행하여, 전자파 복사를 저감하는 것이 행해지고 있다.

또한, 특허 문헌 1에 개시되어 있는 제2 구성예인 SSCG 회로(200a)를 도 11에 나타낸다. 도 11은 전압 전류 변환(V-I 변환) 회로(242)와 전류 디지털 아날로그 변환기(IDAC)(243)와 전류 제어 발진기(ICO)(244)와 제어 회로(241)가 설치되어 있는 점이 제1의 SSCG 회로(200)와 다르다. 전압 전류 변환 회로(242)는 루프 필터(214)의 단자 전압(차전압)을 차전류 신호(Iref)로 변환한다. 전류 가변 회로에 상당하는 전류 디지털 아날로그 변환기(243)가 제어 회로(241)로부터의 출력 코드에 따라서 차전류 신호(Iref)를 스펙트럼 확산 변조하고, 변조된 스펙트럼 확산 변조 전류 신호(IO)를 전류 제어 발진기(ICO)(244)에 입력한다.

도 12는 제어 회로(241)의 구성을 나타내는 도면이다. 제어 회로(241)는 제어 클록을 다른 분주비(여기서는 1/9, 1/10, 1/11)로 분주하는 3개의 분주기(251~253)와, 어느 하나의 분주기의 출력을 선택하는 스위치(255~257)와, 스위치 를 선택하는 전환 제어부(254)와, 선택된 분주 클록을 카운트하는 업다운 카운터(258)와, 업다운 카운터(258)를 제어하는 분주 카운터(259)를 갖는다. 업다운 카운터(258)는 카운트값을 n 비트의 바이너리 코드로 출력한다.

도 13은 업다운 카운터(258)와 분주 카운터(259)의 동작을 나타내는 도면이다. 업다운 카운터(258)는 선택된 분주 클록을 카운트하여 그 카운트값을 n 비트의 바이너리 코드로 출력한다. 업다운 카운터(258)가 출력하는 코드는 디지털 아날로그 변환기(243)에 인가된다.

도 14에 나타내는 바와 같이, 디지털 아날로그 변환기(243)는 트랜지스터(Tr211~Tr215, Tr220, Tr230~Tr23n)로 구성되는 커런트 미러 회로를 갖고, 트랜지스터의 사이즈가 도시한 바와 같이 적절히 설정되어 있다. 따라서, 출력 코드의 비트 데이터(/D0~/Dn)를 적당한 값으로 설정함으로써 차전류 신호(Iref)의 90%에서부터 약 110% 사이의 적당한 전류량이 스펙트럼 확산 변조 전류 신호(IO)로서 출력된다.

또, 상기의 관련 기술로서 특허 문헌 1 내지 3이 개시되어 있다.

[특허 문헌 1] 일본 특허 공개 2004-207846호 공보

[특허 문헌 2] 일본 특허 공개 2000-101424호 공보

[특허 문헌 3] 일본 특허 공개 2000-36741호 공보

도 10에 나타내는 종래 기술에서는 복합 변조를 실시하는 경우에는 변조 신호(VF)에 접속되는 용량을 전환할 필요가 있지만, 전환시에 변조 신호(VF)와 전환처 용량의 전압에 차가 있는 경우에는 전환 전후에 변조 신호(VF)의 전압 레벨이 비연속으로 변화해 버린다. 이 때, 출력 신호(CK)의 주파수가 용량 전환 전후에 과도하게 변화해 버려, 지터가 커지는 경우가 있기 때문에 문제이다.

또한, 도 11에 나타내는 종래 기술에서는 제어 회로(241)에 있어서, 도 12에 나타내는 바와 같이 업다운 카운터(258), 분주 카운터(259) 등의 회로가 필요하게 된다. 이와 같이 하면 회로 규모가 커지기 때문에 문제이다.

또한, 도 11에서는 전류 제어 발진기(244)를 이용하여 출력 신호(CK)의 제어를 행하고 있다. 이와 같이 하면 전류 제어이기 때문에, 전류 디지털 아날로그 변환기(243)에서는 항상 전력이 소비되어, 전력 절감이 도모되지 않기 때문에 문제이다.

본 발명은 상기 배경 기술의 과제의 적어도 하나를 해소하기 위해서 이루어진 것으로, 지터가 적은 클록 및 이상적인 스펙트럼 확산이 가능하고, 또한 회로 규모의 축소화 및 저소비 전력화가 가능한 스펙트럼 확산 클록 발생 회로 및 스펙트럼 확산 클록 발생 회로의 제어 방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서, 본 발명에 관한 제1 사상에서의 스펙트럼 확 산 클록 발생 회로는, 전압 제어 발진 회로와; 상기 전압 제어 발진 회로의 출력 신호의 주파수를 소정값으로 제어하는 전압과, 상기 전압 제어 발진 회로의 출력 신호의 주파수를 변조하는 전압을 가산한 후에, 상기 전압 제어 발진 회로에 대하여 출력하는 전압 가산기와; 상기 주파수를 변조하는 전압을 상기 전압 가산기에 대하여 출력하는 용량부와; 상기 용량부를 충전하는 제1 충전부와; 상기 용량부를 방전하는 제2 충전부와; 복수의 다른 주기로 변화하는 변조 주기의 각각의 주기에 있어서 상기 제1 충전부와 상기 용량부의 접속과, 상기 제2 충전부와 상기 용량부의 접속을 택일적으로 행하는 스위치부를 구비하는 것을 특징으로 한다.

전압 가산기는, 상기 전압 제어 발진 회로의 출력 신호의 주파수를 소정값으로 제어하는 전압과, 상기 전압 제어 발진 회로의 출력 신호의 주파수를 변조하는 전압을 가산한 후에, 상기 전압 제어 발진 회로에 대하여 출력한다. 전압 제어 발진 회로는, 입력되는 신호에 따른 주파수를 갖는 출력 신호를 출력한다. 제1 충전부는 상기 용량부를 충전한다. 제2 충전부는 상기 용량부를 방전한다. 스위치부는 복수의 다른 주기로 변화하는 변조 주기 내에 있어서, 제1 충전부와 용량부의 접속과, 제2 충전부와 용량부의 접속을 택일적으로 행한다. 용량부는 전류-전압 변환을 행한다. 그리고, 변환 후의 주파수를 변조하는 전압을 전압 가산기에 대하여 출력한다.

스위치부에 의해서, 제1 충전부와 용량부가 접속됨으로써 용량부가 충전된다. 용량부에 충전이 행해지는 것에 따라서, 출력 신호의 주파수를 변조하는 전압이 상승한다. 한편, 스위치에 의해서 제2 충전부와 용량부가 접속됨으로써 용량부 가 방전된다. 용량부로부터 방전이 행해지는 것에 따라서 출력 신호의 주파수를 변조하는 전압이 저하한다. 전압 제어 발진 회로의 출력 신호의 주파수를 소정값으로 제어하는 전압과, 전압 제어 발진 회로의 출력 신호의 주파수를 변조하는 전압은 서로 가산된 후에, 전압 제어 발진 회로에 입력된다. 따라서 주파수를 변조하는 전압의 상하 이동에 따라서 당해 전압 제어 발진 회로의 출력 신호의 주파수도 상하로 이동한다. 더욱이 이 때, 변조 주기가 복수의 다른 주기로 변화함으로써 복합 변조가 행해진다.

또한, 상기 목적을 달성하기 위해서, 본 발명에 관한 제1 사상에서의 스펙트럼 확산 클록 발생 회로의 제어 방법은, 복수의 다른 주기로 변화하는 변조 주기의 각각의 주기에 있어서 용량부에의 충전과 방전을 택일적으로 행하는 단계와, 용량부에 축적된 전하량에 따른 전압값을 출력하는 단계와, 상기 전하량에 따른 전압값에 따라 변조된 발진 주파수의 신호를 출력하는 단계를 구비하는 것을 특징으로 한다.

용량부에의 충전과 방전을 택일적으로 행하는 단계는, 복수의 다른 주기로 변화하는 변조 주기의 각각의 주기에 있어서 행해진다. 따라서, 복합 변조가 행해진다. 용량부에 축적된 전하량에 따른 전압값을 출력하는 단계에 의해서, 전류-전압 변환이 행해진다. 그리고, 용량부의 전압값의 변동과 대응하여 출력 신호의 발진 주파수가 변조된다. 따라서, 스펙트럼 확산 클록 발생이 행해진다.

이것에 의해서 본 발명에서는 이하의 효과를 얻을 수 있다. 우선 첫째로 본 발명에서는, 전압 제어 발진 회로의 출력 신호의 주파수를 변조하는 전압(이하, 변조 전압이라고 한다)의 제어를, 용량부에의 충방전 전류의 제어에 의해서 행하고 있다. 즉, 용량부에 충방전을 행하고, 용량부로부터는 전류-전압 변환된 변조 전압이 출력된다. 이와 같이 하면 당해 용량부로부터 출력되는 변조 전압의 전압 레벨은 용량부의 전하량에 따른 연속 변화를 하기 때문에, 전류의 충방전의 전환 포인트에 있어서 전압 레벨이 불연속으로 급격히 변화하는 것이 아니고, 순조롭게 전압 레벨을 전환하는 것이 가능해진다. 따라서, 지터가 적은 클록 및 이상적인 스펙트럼 확산이 가능해지기 때문에, 전자파 복사의 저감에 기여하는 바가 크다.

또한, 본 발명에서는, 둘째로, 출력 신호의 주파수를 변조하는 신호의 제어는 전류에서 행하는 한편, 발진 회로는 전압 제어 발진 회로를 이용하고 있다. 이 때, 용량부에 있어서 전류-전압 변환을 행하고 있다. 따라서, 전압 제어 발진 회로를 이용함으로써 전류 제어 발진기를 이용하는 경우에 비하면, 소비 전류량을 저감할 수 있기 때문에, 전력 절감을 도모할 수 있다.

또한, 본 발명에서는, 셋째로, 전류 경로를 스위치부에서 전환하는 구성이다. 이와 같이 하면, 종래에서의 분주기, 업다운 카운터, 분주 카운터, 전환 회로 등이 필요한 복잡한 회로 구성에 비하여 회로 구성을 간단히 할 수 있다. 또한, 종래에서의 커패시터를 복수 구비하는 구성과 비교하여도, 큰 회로 면적이 필요한 커패시터를 줄일 수 있다. 이와 같이 하면, 회로 규모를 축소화하는 것이 가능해진다. 또한, 축소화함에 따라서 전력 절감을 도모하는 것이 가능해진다.

이하, 스펙트럼 확산 클록 발생 회로 및 스펙트럼 확산 클록 발생 회로의 제어 방법에 관하여 구체화한 실시예를 도 1 내지 도 9에 기초하여 도면을 참조하면서 상세히 설명한다. 본 발명의 제1 실시예를 도 1 내지 도 4를 이용하여 설명한다.

도 1에 나타내는 SSCG 회로(10)는 PLL 회로 구성을 기본으로 하여 구성되고, N분주기(11), 주파수 위상 비교기(12), 챠지 펌프(13), 루프 필터(14), 전압 가산 회로(16), 전압 제어 발진기(17), M분주기(18), 전류 제어형 변조기(19), 스위치 전환 제어 회로(20)를 구비한다.

N분주기(11)는 기본 클록 신호(CLK)를 분주한 신호(CLKN)를 출력한다. M분주기(18)는 출력 신호(CK)를 분주한 신호(CKM)를 출력한다. 주파수 위상 비교기(12)는 신호(CLKN)와 신호(CKM)의 위상차를 검출하고, 위상차에 따른 제어 신호(CPC)를 출력한다.

챠지 펌프(CP)는 제어 신호(CPC)를 받아, 분주 신호(CKM)의 위상이 분주 신호(CLKN)에 대하여 지연된 경우에는 제어 신호(VLF)의 전압을 올리는 동작을 한다. 이것에 의해서, 전압 가산 회로(16)를 거쳐서 제어 신호(VIN)의 전압이 올라가, 전압 제어 발진기(VCO)(17)의 발진 주파수가 높아지기 때문에, 분주 신호(CKM)의 분주 신호(CLKM)에 대한 위상의 지연은 적어지는 방향으로 제어된다. 이 동작을 반복함으로써 최종적으로는 분주 신호(CKM)와 분주 신호(CLKM)의 위상차는 거의 없어진다.

이것에 대하여, 분주 신호(CKM)의 위상이 분주 신호(CLKN)에 대하여 앞선 경 우에는 챠지 펌프(CP)(13)는 제어 신호(VLF)의 전압을 내리는 동작을 한다. 이것에 의해서, 전압 가산 회로(16)를 거쳐서 제어 신호(VIN)의 전압이 내려가, 전압 제어 발진기(VCO)(17)의 발진 주파수는 낮아지기 때문에, 분주 신호(CKM)의 분주 신호(CLKM)에 대한 위상의 앞섬은 작아진다. 이 동작을 반복함으로써 최종적으로는 분주 신호(CKM)와 분주 신호(CLKM)의 위상차는 거의 없어진다. 이상의 동작에 의해서 기본 클록 신호(CLK)가 M/N 체배된 클록으로서 출력 신호(CK)를 얻을 수 있고, 당해 신호가 전압 제어 발진기(17)로부터 출력된다.

이상 설명한 PLL 회로 구성에 있어서, 전류 제어형 변조기(19)로부터 출력되는 변조 신호(VF)를 제어 신호(VLF)에 가산함으로써 제어 신호(VIN)의 전압을 상하로 미소 변동시킴으로써 출력 신호(CK)의 주파수를 미소 변동시키는 것이 행해진다.

도 2는 제1 실시예에서의 전류 제어형 변조기(19)의 실시 구성도이다. 본 실시예의 전류 제어형 변조기(19)는 전류 제어형 변조기이고, 종래예의 용량 제어형 변조기인 아날로그 변조기(119)와는 다른 구성이다. 그리고, 전류 제어형 변조기(19)는 커런트 미러 회로에 의해서 전류원(I)에서의 전류(i)와 같은 전류를, 용량 소자(C1)의 단자에 공급(충전) 또는 단자로부터 유출(방전)되는 전류원 회로이다. 전류 제어형 변조기(19)는 전류원(I)[전류(i)]을 구비한다. 또한, 충전부(CG) 및 방전부(DG)를 구비한다. 충전부(CG)와 방전부(DG)의 전류 공급 능력은 동등하게 되어, 전류(i)가 흐른다. 또한, 스위치부(SS), 용량 소자(C1)를 구비한다. 스위치부(SS)에는 트랜지스터(DP1a, DN1a)가 구비되고, 당해 트랜지스터의 게이트에는 스 위칭 신호(D)가 입력된다. 충전부(CG) 및 방전부(DG)는 스위칭 신호(D)에 따라 용량 소자(C1)에 충전 및 방전을 행한다. 그리고, 용량 소자(C1)에서는 전류-전압 변환이 행해지고, 용량 소자(C1)로부터는 변조 신호(VF)가 출력된다.

도 3에 전류 제어형 변조기(19)의 동작 파형과 출력 신호(CK)의 파형도를 나타낸다. 여기서 기준으로 되는 최소의 주기를 기본 주기(T)라고 정의한다. 그리고, 기본 주기(T)의 정수배의 주기를 갖는 기간을 변조 주기라고 정의한다. 도 3에서는 기본 주기(T)의 3주기분 기간을 변조 주기(CI), 4주기분 기간을 변조 주기(CII), 6주기분 기간을 변조 주기(CIII)로 한다. 그리고, 변조 주기(CI) 내지 변조 주기(CIII)에 의해서 1개의 단위 주기(UT)가 형성되고, 당해 단위 주기(UT)가 반복되는 것으로 한다.

변조 주기(CI)에서의 동작을 설명한다. 변조 주기(CI)의 개시기로부터 1/4기간까지의 기간(P1a)(도 3)에 있어서는 스위칭 신호(D)는 로우 레벨로 되어, 트랜지스터(DP1a)가 도통, 트랜지스터(DN1a)가 비도통 상태로 된다. 이것에 의해서, 용량 소자(C1)에 충전되는 충방전 전류(CDI)의 전류량은 +i로 된다[용량 소자(C1)에 충전하는 방향의 전류 방향을 정방향으로 한다). 그리고, 당해 전류량에 따른 기울기로 변조 신호(VF)의 전압은 상승한다. 이것에 따라서, 전압 가산 회로(16)를 거쳐서 제어 신호(VIN)가 상승하기 때문에, 출력 신호(CK)의 주파수가 상승한다.

다음에, 변조 주기(CI)의 1/4에서부터 3/4기간까지의 기간(P1b)에 있어서는 스위칭 신호(D)는 하이 레벨로 되어, 트랜지스터(DP1a)가 비도통, 트랜지스터(DN1a)가 도통 상태로 된다. 이것에 의해서, 용량 소자(C1)로부터 방전되는 충방 전 전류(CDI)의 전류량은 -i로 된다. 그리고, 당해 전류량에 따른 기울기로 변조 신호(VF)의 전압은 하강한다. 이것에 따라서, 전압 가산 회로(16)를 거쳐서 제어 신호(VIN)가 저하하기 때문에, 출력 신호(CK)의 주파수가 저하한다. 또한, 마찬가지로 하여, 변조 주기(CI)의 3/4에서부터 종점까지의 기간(P1c)에 있어서는 스위칭 신호(D)는 로우 레벨로 된다. 따라서, 전류량 +i에서 용량 소자(C1)는 충전되어, 변조 신호(VF)의 전압 및 출력 신호(CK)의 주파수는 상승한다.

이 때, 변조 주기(CI)에서는 충전부(CG)와 용량 소자(C1)의 접속과, 방전부(DG)와 용량 소자(C1)의 접속이 1 대 1의 시간 비율로 행해지고 있다. 또한, 충전부(CG)와 방전부(DG)의 전류 공급 능력은 동등하다. 따라서, 변조 주기(CI)에서의 용량 소자(C1)에의 충전 전하량과 방전 전하량이 같아진다. 이것에 의해서, 변조 주기(CI)의 개시점 및 종점에서의 변조 신호(VF)의 전압값은 서로 같은 기준 전압(V0)으로 된다. 또한, 변조 주기(CI)의 개시점 및 종점에서의 출력 신호(CK)의 주파수도 서로 같은 기준 주파수(f0)로 된다.

이하, 변조 주기(CII), 변조 주기(CIII)에 있어서도 마찬가지의 동작이 반복된다. 그리고, 변조 주기(CII)에 있어서, 용량 소자(C1)에의 충전 전하량과 방전 전하량은 같게 된다. 또한, 변조 주기(CIII)에 있어서, 용량 소자(C1)에의 충전 전하량과 방전 전하량은 같게 된다. 이것에 의해서, 변조 주기(CII)의 개시점 및 종점에서의 출력 신호(CK)의 주파수는 기준 주파수(f0)로 되고, 또한 변조 주기(CIII)의 개시점 및 종점에서의 출력 신호(CK)의 주파수도 기준 주파수(f0)로 된다. 따라서, 각 기간의 종점에 있어서, 출력 신호(CK)의 주파수는 반드시 기준 주 파수(f0)로 되돌아가게 된다. 이것에 의해서, 단위 주기(UT)를 반복하는 경우에 있어서도 출력 신호(CK)의 평균 주파수가 기준 주파수(f0)로부터 어긋나버리는 사태를 방지할 수 있다. 그리고, 단위 주기(UT)를 반복함으로써 출력 신호(CK)의 주파수를 미소 변동시키는 것이 가능해진다.

제1 실시예에 관한 SSCG 회로(10)를 이용하는 것의 효과를 도 15, 도 4의 스펙트럼 파형도를 이용하여 설명한다. 도 15에 종래의 SSCG 회로(200)(도 9)에서의 스펙트럼 파형도를 나타낸다. SSCG 회로(200)에서는 아날로그 변조기(119)를 이용하기 때문에, 출력 신호(CK)의 주파수가 용량 전환 전후에 과도하게 변화해버려 클록에 큰 지터가 발생한다. 이 지터는 출력 신호(CK)를 받아 동작하고 있는 회로나 전자 기기의 오동작을 일으킨다. 또한, 영역(RE1)(도 15)에 나타내는 바와 같이 뾰족한 피크가 발생한다. 그리고, 뾰족한 피크 발생에 의해서 전자파 복사가 증가하여, 전자 기기간의 상호 간섭에 의한 오동작, 통신 장치에의 방해 등의 악영향이 발생한다.

한편, 도 4에 제1 실시예에 관한 SSCG 회로(10)에서의 스펙트럼 파형도를 나타낸다. SSCG 회로(10)는 전류 제어형 변조기가 사용되고 있으므로, 연속적으로 전압값을 변화시킬 수 있기 때문에, 출력 신호(CK)의 클록의 지터가 적어지고, 출력 신호(CK)를 받아 동작하고 있는 회로나 전자 기기의 오동작을 방지할 수 있다. 또한, 연속적인 전압값의 변화는 영역(RE2)에 나타내는 바와 같이 뾰족한 피크의 발생을 억제할 수 있다. 따라서, SSCG 회로(200)를 이용하는 경우에 비하여, 스펙트럼 강도의 최대값을 저감시킬 수 있다. 이것에 의해서, 전자파 복사를 저감시킬 수 있어, 전자 기기간의 상호 간섭에 의한 오동작 등을 방지할 수 있다.

이상 상세히 설명한 바대로, 제1 실시예에 관한 SSCG 회로(10)에 의하면, 이하의 3가지 효과를 얻을 수 있다. 첫째로, SSCG 회로(10)에서는 변조 신호(VF)의 제어를 용량 소자(C1)에의 충방전 전류의 제어에 의해서 행하고 있다. 그리고, 용량 소자(C1)에서는 전류-전압 변환되고, 전압으로 변환된 변조 신호(VF)가 출력된다. 이와 같이 하면 용량 소자(C1)로부터 출력되는 변조 신호(VF)의 전압 레벨은 용량 소자(C1)의 전하량에 따른 연속 변화를 하기 때문에, 전류의 충방전의 전환 포인트에 있어서 전압 레벨이 불연속으로 급격히 변화하는 것이 아니고, 순조롭게 전압 레벨을 전화하는 것이 가능해진다. 따라서, 지터가 적은 클록을 발생할 수 있고, 또 도 4에 나타내는 바와 같이, 뾰족한 피크가 적은 스펙트럼 확산이 가능해지기 때문에, 전자 기기의 오동작을 방지하는 효과, 및 전자파 복사의 저감 효과를 얻을 수 있다. 또한, 둘째로, SSCG 회로(10)에서는 용량 소자(C1)에서 전류 전압 변환이 행해진다. 따라서, 전류 제어 발진기가 아니라, 전압 제어 발진기를 이용할 수 있다. 종래와 같이 전류 제어 발진기를 이용하는 경우에는 1주기에서의 전(全)기간에 걸쳐서 전류가 소비되고 있었다. 그러나, 본 실시예에서는 1 대 1의 시간 비율로 충전과 방전을 행하고 있다. 따라서, 1주기에서의 반분 기간밖에 충전이 행해지지 않기 때문에, 소비되는 전류를 보다 작게 할 수 있다. 따라서, 전력 절감을 도모하는 것이 가능하게 된다.

또한 셋째로, 본 발명에 관한 전류 제어형 변조기(19)(도 2)는 전류 경로를 스위치부(SS)에서 전환하는 구성이다. 이와 같이 하면 SSCG 회로(200a)(도 11)에서 의 전류 디지털 아날로그 변환기(243)(도 12)에 비하여, 분주기(251~253), 업다운 카운터(258), 분주 카운터(259), 스위치(255~257) 등이 불필요하기 때문에, 회로 구성을 간단하게 할 수 있다. 또한, 종래의 SSCG 회로(200)(도 9)에서의 아날로그 변조기(119)(도 10)에 비하여, 큰 회로 면적이 필요한 용량 소자(C101 내지 C103)나, 전압 변동폭 검출부(105) 등이 불필요하기 때문에, 회로 구성을 간단하게 할 수 있다. 이와 같이 하면, 회로 규모를 축소화하는 것이 가능해진다. 또한, 회로 축소화에 따라서, 전력 절감을 도모하는 것이 가능해진다.

본 발명의 제2 실시예를 도 5 내지 도 8을 이용하여 설명한다. 제2 실시예에서는 SSCG 회로(10)(도 1)에 있어서, 전류 제어형 변조기(19) 대신에, 전류 제어형 변조기(19a)가 사용된다. 또한, 스위치 전환 제어 회로(20) 대신에, 스위치 전환 제어 회로(20a)가 사용된다. 또한, 기타의 PLL 회로 구성 및 동작에 관해서는 종래예와 마찬가지이므로 세부에 관하여는 생략한다.

스위치 전환 제어 회로(20a)로부터는 변조 주기에 따른 디지털 출력 코드[신호(DP0, DP1, DP2, DN0, DN1, DN2)가 출력된다. 그리고, 디지털 출력 코드는 전류 제어형 변조기(19a)에 입력된다.

도 5에, 전류 제어형 변조기(19a)의 회로도를 나타낸다. 전류 제어형 변조기(19a)는 전류원(Ia)[전류(4i)]을 구비한다. 또한, 충전부(CGa) 및 방전부(DGa)를 구비한다. 충전부(CGa)는 트랜지스터의 사이즈를 적절히 설정하는 등에 의해서, i, 2i, 4i의 전류가 흐르도록 설정된다. 이것에 의해서, 전류 공급 능력에 대하여, 2의 누승으로 가중부여가 행해진다. 또한, 방전부(DGa)는 충전부(CGa)에 대응하여 구비된다. 방전부(DGa)는 충전부(CGa)에 대응하여 충전부(CGa)와 마찬가지의 전류 공급 능력을 갖고 있고, i, 2i, 4i의 전류가 흐르도록 설정된다.

또한, 전류 제어형 변조기(19a)는 스위치부(SSa)를 구비한다. 스위치부(SSa)에는 트랜지스터(TP00, TN00, TP10, TN10, TP20, TN20)가 구비되고, 각각의 게이트에는 신호(DP0, DN0, DP1, DN1, DP2, DN2)가 입력된다. 또 전류 제어형 변조기(19a)의 기타 구성은 제1 실시예에 관한 전류 제어형 변조기(19)와 마찬가지이기 때문에, 여기서는 설명을 생략한다.

도 6에 전류 제어형 변조기(19a)의 동작 파형과 출력 신호(CK)의 파형도를 나타낸다. 기준 클록 신호(RCLK)를 시간축의 기준으로 고려한다. 여기서, 기준 클록 신호(RCLK)의 0~3 클록의 기간을 변조 주기(CIa), 3~7 클록의 기간을 변조 주기(CIIa), 7~13의 클록의 기간을 변조 주기(CIIIa)로 한다. 그리고, 변조 주기(CIa) 내지 변조 주기(CIIIa)에 의해서 1개의 단위 주기(UT)가 형성되어, 당해 단위 주기(UT)가 반복하게 된다.

변조 주기(CIa)에서의 동작을 설명한다. 기준 클록 신호(RCLK)의 0 클록에서부터 1.5 클록까지의 기간(PP1a)에 있어서는 DP2="L", DN2="L", DP1="H", DN1="L", DP0="H", DN0="L"로 되어, 트랜지스터(TP20)만이 도통 상태로 된다. 이것에 의해서, 용량 소자(C1)에 충전되는 충방전 전류(CDI)의 전류량은 +4i로 된다[용량 소자(C1)에 충전하는 방향의 전류 방향을 정방향으로 한다]. 그리고, 당해 전류량에 따른 기울기로 변조 신호(VF)의 전압은 상승한다. 이것에 따라서, 전압 가산 회로(16)를 거쳐서 제어 신호(VIN)가 상승한다. 따라서, 충방전 전류(CDI)의 충전시 의 전류량에 따른 기울기로 출력 신호(CK)의 주파수가 상승한다.

다음에, 변조 주기(CIa)의 1.5 클록에서부터 3 클록까지의 기간(PP1b)에 있어서는 DP2="H", DN2="H"로 되어, 트랜지스터(TP20)는 비도통 상태로 천이되고, 트랜지스터(TN20)는 도통 상태로 천이된다. 이것에 의해서, 용량 소자(C1)로부터 방전되는 충방전 전류(CDI)의 전류량은 -4i로 된다. 그리고, 당해 전류량에 따른 기울기로 변조 신호(VF)의 전압은 하강한다. 이것에 따라서, 전압 가산 회로(16)를 거쳐서 제어 신호(VIN)가 하강한다. 따라서, 충방전 전류(CDI)의 방전시의 전류량에 따른 기울기로 출력 신호(CK)의 주파수가 하강한다.

변조 주기(CIIa)에서의 동작을 설명한다. 기준 클록 신호(RCLK)의 3 클록에서부터 5 클록까지의 기간(PP2a)에 있어서는 DP2="H", DN2="L", DP1="L", DN1="L", DP0="L", DN0="L"로 되어, 트랜지스터(TP10 및 TP00)가 도통 상태로 된다. 이것에 의해서, 용량 소자(C1)에 충전되는 충방전 전류(CDI)의 전류량은 +3i로 된다. 그리고, 전술한 바와 같이, 충방전 전류(CDI)의 전류량 +3i에 따른 기울기로 출력 신호(CK)의 주파수가 상승한다.

다음에, 변조 주기(CIIa)의 5 클록에서부터 7 클록까지의 기간(PP2b)에 있어서는 DP2="H", DN2="L", DP1="H", DN1="H", DP0="H", DN0="H"로 되어, 트랜지스터(TP10 및 TP00)는 비도통 상태로 천이되고, 트랜지스터(TN10 및 TN00)는 도통 상태로 천이된다. 이것에 의해서, 용량 소자(C1)로부터 방전되는 충방전 전류(CDI)의 전류량은 -3i로 된다. 그리고, 전술한 바와 같이, 충방전 전류(CDI)의 전류량 -3i에 따른 기울기로 출력 신호(CK)의 주파수가 하강한다.

변조 주기(CIIIa)에서의 동작을 설명한다. 기준 클록 신호(RCLK)의 7 클록에서부터 10 클록까지의 기간(PP3a)에 있어서는 DP2="H", DN2="L", DP1="L", DN1="L", DP0="H", DN0="L"로 되어, 트랜지스터(TP10)가 도통 상태로 된다. 이것에 의해서, 용량 소자(C1)에 충전되는 충방전 전류(CDI)의 전류량은 +2i로 된다. 그리고, 충방전 전류(CDI)의 전류량 +2i에 따른 기울기로 출력 신호(CK)의 주파수가 상승한다.

다음에, 변조 주기(CIIIa)의 10 클록에서부터 13 클록까지의 기간(PP3b)에 있어서는 DP2="H", DN2="L", DP1="H", DN1="H", DP0="H", DN0="L"로 되어, 트랜지스터(TP10)는 비도통 상태로 천이되고, 트랜지스터(TN10)는 도통 상태로 천이된다. 이것에 의해서, 용량 소자(C1)로부터 방전되는 충방전 전류(CDI)의 전류량은 -2i로 된다. 그리고, 충방전 전류(CDI)의 전류량 -2i에 따른 기울기로 출력 신호(CK)의 주파수가 하강한다. 그리고, 13 클록 이후는 변조 주기(CIa) 내지 변조 주기(CIIIa)로 이루어지는 단위 주기(UT)가 반복된다. 단위 주기(UT)가 반복됨으로써 출력 신호(CK)의 주파수는 미소 변동한다.

여기서, 변조 주기(CIa)에서의 충전 전하량 및 방전 전하량은 4i[A]×1.5[클록]=6i[A·클록]이고, 모두 같게 된다. 또한, 변조 주기(CIIa)에서의 충전 전하량 및 방전 전하량은 3i[A]×2[클록]=6i[A·클록]이다. 또한, 변조 주기(CIIIa)에서의 충전 전하량 및 방전 전하량은 2i[A]×3[클록]=6i[A·클록]이다. 즉, 변조 주기(CIa) 내지 변조 주기(CIIIa)의 각 기간에서의 충전 전하량 및 방전 전하량은 모두 같은 전하량인 6i[A·클록]로 된다. 따라서, 변조 주기(CIa) 내지 변조 주 기(CIIIa)의 전기간에 있어서, 변조 신호(VF)의 전압 변동폭은 일정 변동폭인 변동폭(VFB)으로 된다. 따라서, 출력 신호(CK)의 주파수의 변동폭도 일정 변동폭인 변동폭(CFB)으로 된다.

제2 실시예에 관한 SSCG 회로(10)를 이용하는 것의 효과를 도 7의 스펙트럼 파형도를 이용하여 설명한다. 제2 실시예에서는 변조 주기(CIa) 내지 변조 주기(CIIIa)가 반복된다. 따라서, 스위치부(SSa)를 제어하는 주기가 복수의 다른 변조 주기로 변화한다. 그리고, 변조 주기가 CIa, CIIa, CIIIa로 변경되는 것에 따라서 용량 소자(C1)에의 충방전 전하량이 일정(본 실시예에서는 6i[A·클록])하게 되도록 충방전 전류(CDI)의 전류량이 각각 4i, 3i, 2i로 변경된다. 이것에 의해서, 각 변조 주기에서의 충방전 전하량이 일정함으로써 출력 신호(CK)의 주파수의 변동폭이 일정 변동폭인 변동폭(CFB)으로 되기 때문에, 변동폭에서의 각 발진 주파수의 체류 시간이 같아진다. 따라서, 도 7의 스펙트럼 파형도에서의 영역(RE3)에 나타나는 바와 같이, 스펙트럼 확산 변조 후의 스펙트럼 파형은 주파수의 중심 부근에서의 피크값 상태가 대략 평탄해진다. 한편, 도 4의 스펙트럼 파형에서는 영역(RE2)에 나타나는 바와 같이, 주파수의 중심 부근의 스펙트럼값으로 상승이 발견되고, 정상이 평탄해지지 않는다. 이것에 의해서, 제2 실시예(도 7)에서는 제1 실시예(도 4)에 비하여 스펙트럼 강도의 최대값이 더욱 작게 되어 있음을 알 수 있다. 따라서, 잔자파 복사를 저감시킬 수 있기 때문에, 전자 기기간의 상호 간섭에 의한 오동작 등을 확실히 방지하는 것이 가능해진다.

여기서, 변조 주기와 충방전 전류량의 상관을 도 8의 표를 이용하여 설명한 다. 변조 주기의 수는 스위치 전환 제어 회로(20a)로부터 입력되는 디지털 코드의 비트수에 의해서 결정된다. n 비트(n은 자연수)의 출력 코드인 경우에는 (2ⁿ-1) 종류의 변조 주기에 대응할 수 있다. 본 실시예에서는 3 비트의 출력 코드인 경우를 설명하고 있기 때문에, 도 8에 나타내는 바와 같이, 변조 주기는 변조 주기(MCI 내지 MCVII)의 7종류로 된다. 여기서, 변조 주기(MCI)의 주기를, 기준으로 되는 최소의 주기인 기준 주기(T0)로 한다. 이와 같이 하면, 기준 주기(T0)를 기준으로 하여, 변조 주기(MCII)는 7/6×T0, 변조 주기(MCIII)는 7/5×T0, ..., 변조 주기(MCVII)는 7×T0로 각각 정해진다.

그리고, 각 변조 주기(MCI 내지 MCVII)에 따라서, 충방전 전류가 정해진다. 충방전 전류는 당해 충방전 전류와 주기의 곱에 의해서 구해지는 전하량이 변조 주기(MCI 내지 MCVII)의 각각에 있어서 일정값으로 되도록 정해진다. 도 8에 있어서는 변조 주기(MCI)에서는 신호(DP0, DP1, DP2, DN0, DN1, DN2) 모두가 선택되고, 전류량 7i(최대 전류)의 전류가 흐른다. 이하 마찬가지로, 변조 주기(MCII)에서는 6i, 변조 주기(MCIII)에서는 5i,…, 변조 주기(MCVII)에서는 전류량 1i(최소 전류)의 전류가 흐른다. 이것에 의해서, 변조 주기(MCI 내지 MCVII) 모두에 있어서, 용량 소자(C1)에 충방전되는 전하량은, 기준 전하량인 전하량 7i×TO[A·s]으로 되어, 모두 같아진다. 그리고, 전술한 변조 주기(CIa~CIIIa)에 대하여 변조 주기(MCI 내지 MCVII)로부터 선택한 주기와, 당해 주기에 대응한 전류값의 조합을 이용함으로써 각 변조 주기에서의 충방전 전하량을 일정하게 할 수 있다.

이상 상세히 설명한 바대로, 제2 실시예에서의 SSCG 회로에 의하면, 변조 주기의 각각의 주기에 대응하여, 충방전 전류량을 변화시킴으로써 충방전 전하량을 변조 주기의 각각의 사이에서 일정하게 할 수 있다. 따라서, 전압 제어 발진기의 출력 신호에서의 주파수의 변동폭이 각 변조 주기에 있어서 일정 변동폭으로 된다. 그리고, 변동폭에서의 각 발진 주파수의 체류 기간이 균등해진다. 따라서, 스펙트럼 확산 변조 후의 스펙트럼 파형은 파형의 피크부 형상이 평탄해지기 때문에, 스펙트럼 강도의 최대값을 더욱 작게 하는 것이 가능해진다. 따라서, 전자파 복사를 저감시킬 수 있어, 전자 기기간의 상호 간섭에 의한 오동작 등을 확실히 방지하는 것이 가능해진다.

또, 본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 취지를 벗어나지 않는 범위 내에서 각종 개량, 변형이 가능하다는 것은 말할 필요도 없다. 제2 실시예의 도 6에 있어서, 기준 클록 신호(RCLK)를 시간축의 기준으로 사용하고 있다. 여기서, 기준 클록 신호(RCLK)에는 기본 클록 신호(CLK)를 사용할 수 있다는 것은 말할 필요도 없다.

또한, 제1 실시예에서는 1개의 단위 주기(UT)는 3개의 변조 주기[변조 주기(CI) 내지 변조 주기(CIII)]에 의해서 형성되는 것으로 하였지만, 이 형태에 한하지 않는다. 단위 주기(UT)에 포함되는 변조 주기의 종류가 많을수록 스펙트럼 확산 후의 스펙트럼 강도의 최대값을 작게 하는 것이 가능해지기 때문에, 더욱 바람직하다. 또한, 변조 주기는 반드시 1 주기마다 변화시킬 필요는 없다. 그러나, 도 3에 나타내는 바와 같이, 1 주기마다 변조 주기(CI, CII, CIII)와 주기를 변화시키 는 형태로 하는 편이 더욱 스펙트럼 확산을 행할 수 있기 때문에, 스펙트럼 강도의 최대값을 작게 하는 관점에서는 바람직하다.

또한, 제2 실시예에서는 스위치 전환 제어 회로(20a)로부터 출력되는 디지털 코드의 비트수는 3 비트인 것으로 하였지만, 이 형태에 한하지 않고, 비트수를 더 증가하여도 좋다는 것은 말할 것도 없다. 이것에 의해서, 더욱 넓은 주기에 있어서 스펙트럼 확산을 행할 수 있기 때문에, 스펙트럼 강도의 최대값을 작게 하는 관점으로부터는 바람직하다. 또, 이 경우는 디지털 코드의 비트수의 증가에 대응시켜, 충전부(CGa) 및 방전부(DGa)를 구성하는 트랜지스터를 증가시킬 필요가 있다.

또한, 제2 실시예(도 5)에서는 충전부(CGa) 및 방전부(DGa)는 전류 공급 능력이 2의 누승으로 가중부여되도록 설정되는 것으로 하였지만, 이 형태에 한하지 않는다. 주기마다의 충방전 전하량이 일정해지도록 변조 주기의 각각에 따라서 개별적으로 전류 공급 능력이 정해져도 좋다. 예컨대, 변조 주기를 T0, 2×T0, 3×T0로 변화시키는 경우에는 각각의 주기에 대응하여 충전부(CGa) 및 방전부(DGa)의 전류 공급 능력이 3i, 1.5i, 1i로 되도록 트랜지스터의 사이즈를 적절히 설정하면 된다. 그리고, 주기가 T0인 때에는 전류량이 3i로 되는 충전부 및 방전부가 선택되고, 주기가 2×T0인 때에는 전류량이 1.5i로 되는 충전부 및 방전부가 선택되며, 주기가 3×T0인 때에는 전류량이 1i로 되는 충전부 및 방전부가 선택되는 것으로 하면, 주기마다의 충방전 전하량이 일정하게 된다.

또한, 본 실시예에서는 충전부(CG 및 CGa), 방전부(DG 및 DGa)는 정전류원인 것으로 하였지만, 이 형태에 한하지 않는다. 또한, 충전부 및 방전부의 전류 공급 능력은 저항 소자를 이용함으로써 2의 누승으로 가중부여되는 형태로 하여도 좋다.

또, 충전부(CG 및 CGa)는 제1 충전부의 일례이고, 방전부(DG 및 DGa)는 제2 충전부의 일례이며, 스위치 전환 제어 회로(20a)는 디지털 제어 회로의 일례이다.

여기서, 본 발명의 기술 사상에 의해서 배경 기술에서의 과제를 해결하기 위한 수단을 이하에 열거한다.

(부기 1) 전압 제어 발진 회로와;

상기 전압 제어 발진 회로의 출력 신호의 주파수를 소정값으로 제어하는 전압과, 상기 전압 제어 발진 회로의 출력 신호의 주파수를 변조하는 전압을 가산한 후에, 상기 전압 제어 발진 회로에 대하여 출력하는 전압 가산기와;

상기 주파수를 변조하는 전압을 상기 전압 가산기에 대하여 출력하는 용량부와;

상기 용량부를 충전하는 제1 충전부와;

상기 용량부를 방전하는 제2 충전부와;

복수의 다른 주기로 변화하는 변조 주기의 각각의 주기에 있어서 상기 제1 충전부와 상기 용량부의 접속과, 상기 제2 충전부와 상기 용량부의 접속을 택일적으로 행하는 스위치부

를 구비하는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.

(부기 2) 제1항에 있어서, 상기 변조 주기의 각각의 주기에 있어서 상기 용량부에서의 충전 전하량과 방전 전하량이 대략 동일하게 되는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.

(부기 3) 제1항에 있어서, 상기 제1 충전부와 상기 제2 충전부의 전류 공급 능력은 동등하고,

상기 스위치부는 상기 제1 충전부와 상기 용량부의 접속과, 상기 제2 충전부와 상기 용량부의 접속을 상기 변조 주기의 각각의 주기에 있어서 1 대 1의 시간 비율로 행하는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.

(부기 4) 제1항에 있어서, 상기 변조 주기가 1 주기마다 변화하는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.

(부기 5) 제1항에 있어서, 상기 제1 충전부와 상기 제2 충전부는 정전류원인 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.

(부기 6) 제1항에 있어서, 상기 제1 충전부는 서로 다른 전류 공급 능력을 갖도록 복수 구비되고,

상기 제2 충전부는 상기 제1 충전부와 마찬가지의 전류 공급 능력을 갖도록 상기 제1 충전부에 대응하도록 구비되며,

상기 스위치부는 상기 제1 충전부 및 상기 제2 충전부마다 구비되어, 상기 변조 주기에 따라 상기 용량부에의 충방전 전하량이 일정 전하량으로 되도록 제어되는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.

(부기 7) 제1항에 있어서, 상기 변조 주기에 따른 n 비트(n은 자연수)의 출력 코드를 발생하는 디지털 제어 회로를 구비하고,

상기 제1 충전부는 전류 공급 능력이 2의 누승으로 가중부여되도록 복수 구비되며,

상기 제2 충전부는 상기 제1 충전부와 마찬가지의 전류 공급 능력을 갖도록 상기 제1 충전부에 대응하도록 구비되고,

상기 스위치부는 상기 제1 충전부 및 상기 제2 충전부마다 구비되어, 상기 출력 코드에 따라 제어되는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.

(부기 8) 제7항에 있어서, 상기 출력 코드는 상기 용량부에의 충방전 전하량이 일정 전하량으로 되도록 발생되는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.

(부기 9) 복수의 다른 주기로 변화하는 변조 주기의 각각의 주기에 있어서 용량부에의 충전과 방전을 택일적으로 행하는 단계와,

상기 용량부에 축적된 전하량에 따른 전압값을 출력하는 단계와,

상기 전하량에 따른 전압값에 따라 변조된 발진 주파수의 신호를 출력하는 단계

를 구비하는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로의 제어 방법.

(부기 10) 제9항에 있어서, 상기 용량부에의 충전과 방전을 택일적으로 행하는 단계는,

상기 변조 주기의 각각의 주기에서의 상기 용량부의 충전 전하량 및 방전 전하량이 일정 전하량으로 되도록 상기 변조 주기에 따라 충전 전류량 및 방전 전류량을 제어하는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로의 제어 방법.

(부기 11) 제9항에 있어서, 상기 변조 주기에 따른 n 비트(n은 자연수)의 출력 코 드를 발생하는 단계를 더 구비하고,

상기 용량부에의 충전과 방전을 택일적으로 행하는 단계는 충방전시의 전류량이 (2ⁿ-1) 단계로 전환가능하게 되어, 상기 변조 주기에 따른 상기 전류량이 선택된 후에 충전 및 방전이 행해지는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로의 제어 방법.

본 발명에 의하면, 전압 레벨이 불연속으로 급격히 변화하는 것이 아니고, 순조롭게 전압 레벨을 전환하는 것이 가능해지기 때문에, 지터가 적은 스펙트럼 확산이 가능해져, 전자파 복사의 저감을 도모할 수 있다. 또한, 회로 규모의 축소화 및 전력 절감을 도모하는 것이 가능해진다.

도 1은 제1 실시예에 관한 SSCG 회로(10)를 나타내는 도면.

도 2는 제1 실시예에서의 전류 제어형 변조기(19)의 실시 구성도를 나타내는 도면.

도 3은 전류 제어형 변조기(19)의 동작 파형 및 출력 신호(CK)의 파형도를 나타내는 도면.

도 4는 SSCG 회로(10)에서의 출력 신호(CK)의 스펙트럼 파형도.

도 5는 제2 실시예에 관한 전류 제어형 변조기(19a)의 회로도.

도 6은 전류 제어형 변조기(19a)의 동작 파형과 출력 신호(CK)의 파형도.

도 7은 제2 실시예에 관한 SSCG 회로에서의 출력 신호(CK)의 스펙트럼 파형도.

도 8은 출력 코드와 전류값의 상관을 나타내는 표.

도 9는 종래의 SSCG 회로(200)의 구성을 나타내는 도면.

도 10은 종래의 스위치 전환 제어 회로(120)와 아날로그 변조기(119)의 회로 구성을 나타내는 도면.

도 11은 종래의 제2 구성예인 SSCG 회로(200a)를 나타내는 도면.

도 12는 종래의 제어 회로(241)의 구성을 나타내는 도면.

도 13은 업다운 카운터(258)와 분주 카운터(259)의 동작을 나타내는 도면.

도 14는 종래의 디지털 아날로그 변환기(243)의 회로 구성을 나타내는 도면.

도 15는 종래의 SSCG 회로(200)에서의 스펙트럼 파형도.

<도면에 사용된 주요 부호의 설명>

10: SSCG 회로

16: 전압 가산 회로

17: 전압 제어 발진기

19, 19a: 전류 제어형 변조기

20, 20a: 스위치 전환 제어 회로

C1: 용량 소자

CDI: 충방전 전류

CG, CGa: 충전부

CK: 출력 신호

DG, DGa: 방전부

MC: 변조 주기

RCLK: 기준 클록 신호

SS, SSa: 스위치부

T0: 기준 주기

VF: 변조 신호

VIN: 제어 신호

Claims (7)

1. 전압 제어 발진 회로와;

   상기 전압 제어 발진 회로의 출력 신호의 주파수를 소정값으로 제어하는 전압과, 상기 전압 제어 발진 회로의 출력 신호의 주파수를 변조하는 전압을 가산하고, 상기 전압 제어 발진 회로에 대하여 상기 가산한 전압을 출력하는 전압 가산기와;

   상기 주파수를 변조하는 전압을 상기 전압 가산기에 대하여 출력하는 용량부와;

   서로 상이한 전류 공급 능력을 구비하고, 상기 용량부를 충전하는 복수의 제1 충전부와;

   상기 복수의 제1 충전부와 동일한 전류 공급 능력을 구비하고, 상기 제1 충전부에 대응하도록 구비되고, 상기 용량부를 방전하는 복수의 제2 충전부와;

   상기 제1 충전부와 상기 용량부의 접속과, 상기 제2 충전부와 상기 용량부의 접속을 택일적으로 행하는 스위치부와;

   주기가 가변적으로 변경되는 변조 주기에서 상기 스위치부를 제어하는 스위치 전환 제어 회로

   를 구비하고,

   상기 스위치부는, 상기 제1 충전부 및 상기 제2 충전부마다 구비되어, 상기 변조 주기에 따라서, 상기 변조 주기 각각의 주기에 있어서의 상기 용량부에의 충 방전 전하량 각각이 일정한 전하량이 되도록 제어되는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.
2. 제1항에 있어서, 상기 변조 주기의 각각의 주기에 있어서 상기 용량부에서의 충전 전하량과 방전 전하량이 동일하게 되는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.
3. 제1항에 있어서, 상기 제1 충전부와 상기 제2 충전부의 전류 공급 능력은 동등하고,

   상기 스위치부는 상기 제1 충전부와 상기 용량부의 접속과, 상기 제2 충전부와 상기 용량부의 접속을 상기 변조 주기의 각각의 주기에 있어서 1 대 1의 시간 비율로 행하는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.
4. 제1항에 있어서, 상기 제1 충전부와 상기 제2 충전부는 정전류원인 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.
5. 전압 제어 발진 회로와;

   상기 전압 제어 발진 회로의 출력 신호의 주파수를 소정값으로 제어하는 전압과, 상기 전압 제어 발진 회로의 출력 신호의 주파수를 변조하는 전압을 가산하고, 상기 전압 제어 발진 회로에 대하여 상기 가산한 전압을 출력하는 전압 가산기와;

   상기 주파수를 변조하는 전압을 상기 전압 가산기에 대하여 출력하는 용량부와;

   전류 공급 능력이 2의 누승으로 가산 부여되도록 구비되고, 상기 용량부를 충전하는 복수의 제1 충전부와;

   상기 제1 충전부와 동일한 전류 공급 능력을 구비하고, 상기 제1 충전부에 대응하도록 구비되며, 상기 용량부를 방전하는 복수의 제2 충전부와;

   상기 제1 충전부와 상기 용량부의 접속과, 상기 제2 충전부와 상기 용량부의 접속을 택일적으로 행하는 스위치부와;

   주기가 가변적으로 변경되는 변조 주기에서 상기 스위치부를 제어하는 스위치 전환 제어 회로와;

   상기 변조 주기에 따른 n 비트(n은 자연수)의 출력 코드를 발생하는 디지털 제어 회로

   를 구비하고,

   상기 스위치부는, 상기 제1 충전부 및 상기 제2 충전부마다 구비되어, 상기 출력 코드에 따라 제어되고,

   상기 출력 코드는, 상기 변조 주기 각각의 주기에 있어서의 상기 용량부에의 충방전 전하량 각각이 일정한 전하량이 되도록 제어되는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로.
6. 용량부에의 충전과 방전을 택일적으로 행하는 단계와,

   주기가 가변적으로 변경되는 변조 주기에서 상기 용량부에의 충전과 방전을 제어하는 단계와,

   상기 용량부에 축적된 전하량에 따른 전압값을 출력하는 단계와,

   상기 전하량에 따른 전압값에 따라 변조된 발진 주파수의 신호를 출력하는 단계와,

   상기 변조 주기에 따른 n 비트(n은 자연수)의 출력 코드를 발생하는 단계

   를 구비하고,

   상기 용량부에의 충전과 방전을 택일적으로 행하는 단계는, 충방전시의 전류량이 (2ⁿ-1) 단계로 전환가능하게 되어, 상기 변조 주기에 따라서, 상기 변조 주기 각각의 기간에 있어서의 상기 용량부에의 상기 전하량 각각이 일정하게 되도록 선택된 후에 충전 및 방전이 행해지는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로의 제어 방법.
7. 제6항에 있어서, 상기 용량부에의 충전과 방전을 택일적으로 행하는 단계는,

   상기 변조 주기의 각각의 주기에서의 상기 용량부의 충전 전하량 및 방전 전하량이 일정 전하량으로 되도록 상기 변조 주기에 따라 충전 전류량 및 방전 전류량을 제어하는 것을 특징으로 하는 스펙트럼 확산 클록 발생 회로의 제어 방법.

Images