CN114499504A - 锁相环电路及其操作方法以及子范围控制电路 - Google Patents

锁相环电路及其操作方法以及子范围控制电路 Download PDF

Info

Publication number
CN114499504A
CN114499504A CN202111337429.6A CN202111337429A CN114499504A CN 114499504 A CN114499504 A CN 114499504A CN 202111337429 A CN202111337429 A CN 202111337429A CN 114499504 A CN114499504 A CN 114499504A
Authority
CN
China
Prior art keywords
signal
circuit
phase
voltage level
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111337429.6A
Other languages
English (en)
Inventor
林昂生
张钧维
阙资展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN114499504A publication Critical patent/CN114499504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种锁相环(PLL)电路及其操作方法以及子范围控制电路。PLL电路包括时间数字转换器(TDC)、环路滤波器、数字控制振荡器(DCO)、反馈电路、∑‑Δ调制器(SDM)和预测电路。TDC包括相位检测器和处理电路。相位检测器根据输入频率信号和反馈信号产生充电电流信号。处理电路根据预测信号将与充电电流信号对应的电压电平限制在特定电压范围内，以产生数字输出。环路滤波器耦接至TDC，用以根据所述数字输出执行低通滤波操作。DCO根据环路滤波器的输出产生DCO频率信号。反馈电路根据DCO频率信号产生反馈信号。∑‑Δ调制器(SDM)根据反馈电路的信息及分数频率信息产生表示累积相移信息的相位信号至预测电路。预测电路根据相位信号产生预测信号。

Description

锁相环电路及其操作方法以及子范围控制电路
技术领域
本发明涉及锁相环电路，更具体地，涉及对锁相环电路中传统时间数字转换器(time-to-digital converter，TDC)电路所引起的非线性问题的改进。
背景技术
一般而言，传统的时间数字转换器(time-to-digital converter，TDC)电路，例如R-内插TDC或相移TDC，其性能(例如，对应于分辨率的平均时间间隔)可减少至0.9皮秒或0.5皮秒。然而，很难进一步降低到0.3皮秒来满足高速系统的新要求。此外，传统TDC会遭遇到其相位检测器(phase detector)所引起的积分非线性(integral nonlinearity，INL)问题。
发明内容
因此，本发明的目的之一在于提供一种锁相环(PLL)电路、子范围控制电路和锁相环电路的操作方法，以解决上述问题。
根据本发明的实施例，公开了一种锁相环(PLL)电路。PLL电路包括时间数字转换器(TDC)、环路滤波器、数字控制振荡器(DCO)、反馈电路、∑-Δ调制器(SDM)和预测电路。TDC包括相位检测器和处理电路。相位检测器用以根据输入频率信号和反馈信号产生充电电流信号。处理电路耦接至相位检测器，用以根据预测信号将与充电电流信号对应的电压电平限制在特定电压范围内，以产生数字输出。环路滤波器耦接至TDC，用以根据所述数字输出执行低通滤波操作。DCO耦接至环路滤波器，用以根据环路滤波器的输出产生DCO频率信号。反馈电路耦接至DCO和相位检测器，用以根据DCO频率信号产生反馈信号。∑-Δ调制器(SDM)耦接至反馈电路，用以根据反馈电路的信息及分数频率信息产生表示累积相移信息的相位信号至预测电路。预测电路耦接至SDM，用以根据相位信号产生预测信号。
根据实施例，公开了一种子范围控制电路。子范围控制电路设置在锁相环(PLL)电路中的电荷泵和模数转换器(ADC)之间。子范围控制电路包括多个电容器组和控制逻辑电路。每个电容器组包括多个电容器单元和多个开关单元。每个电容器单元的第一端耦接至电荷泵的输出端并耦接所述ADC的输入端。每个开关单元的第一端耦接至对应的电容器单元的第二端，每个开关单元的第二端选择性地耦接至参考电压和地电平中之一。控制逻辑电路耦接至所述多个电容器组，通过分别控制至少一个电容器组中的多个开关单元的状态，将所述电荷泵的输出端对应的电压电平限制在特定电压范围内，以动态地一次或多次调低所述电压电平，以生成用于所述ADC的调整后的电压电平。
根据实施例，公开了一种锁相环(PLL)电路的操作方法。该方法包括：使用相位检测器根据输入频率信号和反馈电路产生的反馈信号产生充电电流信号；根据预测信号将与所述充电电流信号对应的电压电平限制在特定电压范围内，以产生数字输出；使用环路滤波器根据所述数字输出执行低通滤波操作；使用数字控制振荡器DCO根据所述环路滤波器的输出产生DCO频率信号；使用所述反馈电路根据所述DCO频率信号产生所述反馈信号；使用∑-Δ调制器SDM根据所述反馈电路的信息和分数频率信息，产生指示累积相移信息的相位信号；以及根据所述相位信号产生所述预测信号。
根据本发明，锁相环电路的性能可以实现对应于小分辨率的平均时间间隔，大大减少由锁相环电路中的传统TDC引起的非线性问题。
在阅读了在各个附图和附图中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的将对本领域技术人员变得显而易见。
附图说明
图1是根据本发明实施例的锁相环(PLL)电路的简化框图。
图2是根据本发明实施例示出图1的处理电路的示例的示意图。
图3是根据本发明的实施例示出将PD的输出电压电平调低多次(例如四次，但不限于此)以在图2所示的SARADC的输入端处产生输入电压的锯齿状波形的示例的图。
图4是根据本发明另一实施例的PLL电路的简化框图。
图5是根据本发明的一个实施例的图4中子范围转换器、SARADC和补偿器单元的详细电路图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域一般技术人员应可理解，电子设备制造商可以会用不同的名词来称呼同一组件。本说明书及权利要求并不以名称的差异来作为区别组件的方式，而是以组件在功能上的差异来作为区别的基准。在通篇说明书及后续的权利要求当中所提及的“包括”是开放式的用语，故应解释成“包括但不限定于”。此外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置电性连接于第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。
图1是根据本发明实施例的锁相环(phase-locked loop，PLL)电路100的简化框图。PLL电路100可以例如是全数字PLL(all-digital PLL，ADPLL)电路。参照图1，PLL电路100包括时间数字转换器(time-to-digital converter，TDC)103、诸如低通滤波器的环路滤波器130、数字控制振荡器(digital controlled oscillator，DCO)135、结合了∑-Δ调制器(sigma-delta modulator，SDM)145和预测电路150的反馈电路140，TDC 103包括误差检测器(例如相位检测器(phase detector，PD)105)和处理电路107。根据PLL 100的反馈路径上的相位/时间差(或偏移/误差)信息，TDC 103产生数字输出至环路滤波器130。
PD 105耦接到输入频率信号，例如参考频率信号REF和从反馈电路140生成的反馈信号FB，反馈电路140例如可以是时钟/边沿发生器或多模分频器(multi-modulusdivider，MMD)。PD 105根据参考频率信号REF和反馈信号FB产生诸如充电电流信号(或电流信号)I_pump的PD输出信号，然后将电流信号I_pump泵送到处理电路107。
反馈电路140根据DCO 135的输出频率信号F_DCO产生反馈信号FB，SDM 145根据来自反馈电路140的信息信号INFO以及由“.f”表示的分数频率信息，产生相位信号PS以指示累积的相移信息。预测电路150根据该相位信号PS，预测并产生预测信号S_P，并将预测信号S_P的信息传送至TDC 103。PLL 100用以追踪/锁定频率信号REF的相位，以通过跟踪两个信号的相位差来产生输出频率信号F_DCO。
对于高性能合成器，需要实现高分辨率的TDC，然而，相位检测器可能会恶化信号的非线性度并将非线性问题引入到后续电路(例如处理电路107中包括的模数转换器(ADC))中。为了避免或减轻处理电路107使用的诸如模数转换器(ADC)的电路组件的输入动态范围的非线性问题，TDC 103通过根据预测电路150产生的预测信号S_P一次或多次调低PD 105的输出电压电平(例如，折叠PD 105的输出电压曲线)，以限制PD 105的输出电压范围(例如，限制ADC的输入电压范围)。
SDM 145基于分数频率信息“.f”操作以获得相位信号PS，为了产生预测信号S_P，预测电路150可以基于SDM 145在第一时间点产生的相位信号PS，在第一时间点(或PLL的跟踪操作的开始时间点)预测该第一时间点之后的第N个时间点处ADC的未来电压电平(由于电流信号I_pump导致该未来电压电平增加或升高)，其中相位信号PS指示基于特定步长生成的累积相位，该特定步长与ADC的输入电压电平的电压变化相关。预测电路150可预测ADC在未来不同时间点的未来电压电平，然后产生并输出预测信号S_P至TDC 103(或处理电路107)，以控制TDC 103在未来时间点自动调低ADC的输入电压电平(例如，折叠ADC输入电压电平的电压曲线)、自动补偿由电压折叠(voltage folding)引起的ADC数字输出、和/或自动补偿由电压折叠引起的量化噪声。
预测信号S_P携带的信息，将用于在未来时间点下调ADC的输入电压电平以及用于补偿电压折叠后ADC的数字输出的相应比特信息，TDC 103(或处理电路107)可以精确控制ADC的输入电压电平在具有较好线性度的电压范围内，然后补偿ADC的数字输出，以产生更准确的数字输出信号。这种预测方法在高速系统中更有用，因为在高速系统中很难实现瞬时电压检测来检测PD的输出电压(或ADC的输入电压)。在高速系统中很容易实现这种预测方法来实现线性电压域TDC。
图2是根据本发明实施例示出图1的处理电路107的示例的示意图。处理电路107包括具有逐次逼近寄存器(successive approximation register，SAR)算法/电路的SARADC110、由加法器符号(但不限于)表示的补偿器单元115、具有特定增益K1的放大器单元120以及例如由减法符号表示的量化噪声消除器(但不限于)噪声消除单元125。在其他实施例中，噪声消除单元125可以是可选的并且可以从处理电路107中排除。
在本实施例中，预测信号S_P分别被传送到SARADC 110、补偿器单元115和噪声消除单元125。SARADC 110用于根据预测信号S_P在PD 105的输出电压电平增加并达到未来电压电平时调低PD 105的输出电压电平，然后用于执行SARADC操作以将PD 105的输出电压电平转换为数字输出。补偿单元115耦接到SARADC 110，用于根据预测信号S_P所携带的信息对SARADC 110的数字输出进行补偿。
实际上，在一个实施例中，预测信号S_P可以指示SARADC 110要调整的电压幅度对应的最高有效位(most significant bit，MSB)的信息。在PD 105的输出电压电平(即，SARADC 110的输入电压电平)被SAR ADC 110调整一次或多次后，SARADC可以根据调整后的输入电压电平，以SAR算法执行ADC操作，以产生与初始数字输出(original digitaloutput)的最低有效位(least significant bit，LSB)相关联的数字输出，该初始数字输出未经电压折叠调整。补偿器单元115用于将MSB信息与LSB信息组合，以产生与初始数字输出等效或近似的组合数字输出。
放大器单元120用于以特定增益Kl对组合数字输出进行放大操作以产生放大的数字输出，并且噪声消除单元125用于基于预测信号S_P的信息，对放大的数字输出执行量化噪声消除，来产生最终的数字输出(resultant digital output)至环路滤波器130。应当注意，在一些实施例中，噪声消除单元125可以在不参考预测信号S_P的信息的情况下对放大的数字输出执行这种量化噪声消除。
图3是根据本发明的实施例示出将PD的输出电压电平调低多次(例如四次，但不限于此)以在图2所示的SAR ADC 110的输入端处产生输入电压的锯齿状波形的示例的图。如图2所示的基于预测信号S_P，SAR ADC 110例如可使用图3中的多个可调延迟单元或延迟元件(例如，四个延迟单元，但不限于此)分别以相同或不同的延迟量依次延迟充电开始信号(charging start signal)(即，如下面图4或图5中电荷泵的充电开始信号，例如控制信号EN)，从而在四个不同的时间点产生四个不同的控制信号S0、S1、S2和S3，以便在特定的预测时间点t0-t3依次触发/执行电压折叠操作，依次向下调整或折叠SARADC 110的输入电压电平的初始波形W1以产生锯齿状波形W2，从而使输入电压电平保持在线性电压范围/区域。电压折叠操作可以通过使用图5中的多个电容器组(但不限于此)来实现，如之后所详细介绍的；也可以利用其他电路组件来实现电压折叠操作。延迟量的调整和/或电压折叠操作的执行，可由SARADC 110基于图2中的预测信号S_P来确定。另外，在一个实施例中，四个延迟单元可以用来产生四个控制信号S0-S3，以在一个时间间隔内依次触发电压折叠操作，该时间间隔可例如设置在输入参考频率信号REF的一个上升沿/下降沿与反馈信号FB的一个上升/下降沿之间的时间间隔。例如，该时间间隔可以在信号REF和FB的两个上升沿之间，即一个CKV。然而，这并不是对本发明的限制。
在其他实施例中，本申请提供设置在相位检测器和ADC之间的子范围(sub-range)控制电路，以减轻或避免由相位检测器引起的非线性问题。图4是根据本发明另一实施例的PLL电路200的简化框图。在实践中，PLL电路200例如是ADPLL电路并且包括子范围转换器205(例如子范围时间电压转换器(time-voltage converter，TVC))、SAR ADC 210、补偿器单元115、环路滤波器130、DCO 135、反馈电路140、SDM 145和预测电路150。子范围转换器205包括相位频率检测器(phase frequency detector，PFD)2051、电荷泵(charge pump，CP)2052和子范围控制电路2053。预测信号S_P被传送至子范围控制电路2052及补偿器单元115。PFD 2015例如根据参考频率信号REF及反馈信号FB产生对应的电压信号，接着CP 2052基于此对应的电压信号产生电流信号I_pump，该电流信号I_pump的DC值与两个输入(即，参考频率信号REF和反馈信号FB)的相位之间的差成线性比例。子范围控制电路2053根据预测信号S_P，一次或多次向下调整与电流信号I_pump对应的升高的电压电平。电压调整/折叠操作与上述类似。V1指示由子范围控制电路2053调整后并且传送至SARADC 210输入端的锯齿状波形。如图4所示，电压调整/折叠操作可以在两个信号REF和FB的上升沿期间执行，并且可以执行不同的次数，例如在时间间隔T1期间执行四次，在时间间隔T2期间执行两次，以及在时间间隔T3期间执行三次；这并不意味着对本发明的限制。在SARADC 210产生并输出LSB的信息之后，补偿器单元115将LSB的信息与预测信号S_P指示的MSB的信息组合，以产生组合的数字输出作为提供至环路滤波器130的数字输出。
图5是根据本发明的一个实施例的图4中子范围转换器205、SAR ADC 210和补偿器单元115的详细电路图。如图5所示，CP 2052包括用于提供充电电流信号I_pump的电流源I1，并且还包括由PFD 2051产生的控制信号EN和RST分别控制的两个开关单元SWA和SWB。SAR ADC 210包括运算放大器2101和SAR电路2102。子范围控制电路2053包括控制逻辑电路2054和多个电容器组(例如2N个电容器组)。例如，N的值等于3(但不限于)，即电容器组C0-C7。每个电容器组可以包括2N个电容器单元和对应的2M个开关单元(为简单起见，图5中仅示出了多个开关单元中的一个开关单元(SW0-SW7))，其中2M例如等于64(但不限于此)。需要说明的是，N和M分别为不同的正整数，也可以为相同的正整数。每个电容器组的每个电容器单元的第一端耦接到中间节点Nd1(位于开关单元SWA和SWB之间)，即，CP 2052的输出端，每个电容器单元的第二端耦接到对应的开关单元的一端，该对应的开关单元的另一端可以选择性地耦接到地电平和参考电压电平(例如电源电平VDD)之一。等效地，电容器组并联连接，对应的开关单元的电容器单元也并联连接。每个电容器组中的开关单元由控制逻辑电路2054控制。
预测电路150产生预测信号S_P至控制逻辑电路2054和补偿器单元115。实际上，预测信号S_P例如可以包括信号THPS、S_Fold和LSF。信号THPS指示控制逻辑电路2054所使用的延迟量，其中控制逻辑电路2054使用该延迟量控制可调延迟单元(如图3中所示)分别产生控制信号。信号S_Fold指示哪个(或哪些)电容器组用于执行电压折叠操作。信号LSF指示使用了SARADC 210的哪个输入动态范围；信号LSF可以是可选的。传送至补偿器单元115的预测信号S_P可包括具有MSB信息的信号RR，MSB信息可例如由RR[2:0]表示的三个MSB比特(但不限于此)。
控制逻辑电路2054可以包括上述的其连接方式如图3所示的可调延迟单元，可调延迟单元的数量并不作为限制。控制逻辑电路2054用以根据预测信号S_P产生控制信号以控制各电容器组的开关单元导通/关断(即闭合/断开)。根据实施例，最初在充电开始之前，每个电容器组的所有开关单元选择性地连接到地电平，并且PFD 2051产生信号EN和信号RST，控制开关单元SWA打开并且开关单元SWB变为闭合，以重置所有开关单元的电荷。复位后，PFD 2051产生信号EN和信号RST控制开关单元SWA变为闭合和开关单元SWB变为打开，控制逻辑电路2054产生控制信号控制每个电容器组的所有开关单元连接到参考电平(例如，电源电压电平VDD)。相应地，充电开始，电流源I1利用其充电电流对中间节点Nd1处的电平(即SARADC 210的输入电压电平)进行充电，并且输入电压电平在线性电压范围内随时间线性增加。控制逻辑电路2054接着通过利用延迟单元的电路设计，在不同的时间点依此产生控制信号，例如如图3所示的S0-S3，从而在时间点t0-t3折叠ADC的输入电压电平的电压曲线。应注意，这些时间点是基于由预测电路150产生的预测信号S_P的信号THPS所指示的延迟量来确定的。
此外，例如信号S_Fold可以指示要在时间点t0-t3切换的电容器组编号。例如，根据信号S_Fold的信息，控制逻辑电路2054可以依次发送控制信号S0-S3，以分别控制SW0-SW3表示的所有开关单元在如图3所示的不同时间点t0-t3从参考电平VDD切换到地电平。相应地，输入电压电平的电压曲线将被折叠四次以产生锯齿状波形。SAR ADC 210根据已调整的输入电压电平，确定并产生与由S_ADC[6:0]表示的LSB信息(例如，七个LSB比特)相关联的数字输出S_ADC。补偿器单元115将MSB比特RR[2:0]与LSB比特S_ADC[6:0]组合，以产生作为TDC的数字输出信号S_TDC[8:0]的具有九比特分辨率的最终的数字输出(resultantdigital output)。
在一个实施例中，控制逻辑电路2054能够精细地控制两个电容器组(例如C6和C7)的至少一部分(或全部)开关单元在地电平和参考电平VDD之间切换，以产生数字输出信号UP[5:0]和DN[5:0]，然后SAR ADC 210可以将数字输出信号UP[5:0]和DN[5:0]重叠，以补偿电压误差或残差电压电平，以便更准确地生成LSB比特S_ADC[6:0]。但这并非是对本发明的限制。
此外，在另一实施例中，预测电路150可产生控制信号至CP 2052以控制电流源Il提供充电电流I_pump，该充电电流I_pump从较低电流逐渐增加至特定电流电平。举例来说，当预测电路150判断初始相移较大时，预测电路150可控制充电电流I_pump由较低电流电平逐渐或线性增加至特定电流电平，以避免预测误差。当预测电路150判断相移不大时，预测电路150可将充电电流I_pump控制在特定电流电平。相应地，若充电电流I_pump由预测电路150控制，则补偿单元115通过与调整后的充电电流I_pump的信息对应的预测信号S_P，对ADC的数字输出进行相应的补偿，以准确产生用于回路滤波器130的最终数字输出。
本领域技术人员将容易地认识到，在保留本发明的教导的同时可以对装置和方法进行许多修改和改变。因此，上述公开应被解释为仅受所附权利要求的范围和界限的限制。

Claims (19)

1.一种锁相环电路，包括：
时间数字转换器TDC，包括：
相位检测器，用以根据输入频率信号和反馈信号产生充电电流信号；以及
处理电路，耦接至所述相位检测器，用以根据预测信号将与所述充电电流信号对应的电压电平限制在特定电压范围内，以产生数字输出；
环路滤波器，耦接至所述TDC，用以根据所述数字输出执行低通滤波操作；
数字控制振荡器DCO，耦接至所述环路滤波器，用以根据所述环路滤波器的输出产生DCO频率信号；
反馈电路，耦接至所述DCO和所述相位检测器，用以根据所述DCO频率信号产生所述反馈信号；
∑-Δ调制器SDM，耦接至所述反馈电路，用以根据所述反馈电路的信息及分数频率信息产生表示累积相移信息的相位信号至所述预测电路；以及
所述预测电路，耦接至所述SDM，用以根据所述相位信号产生所述预测信号。
2.如权利要求1所述的锁相环电路，其中所述处理电路用于：
通过根据所述预测信号动态下调所述电压电平，将所述充电电流信号对应的所述电压电平限制在所述特定电压范围内，以产生调整后的电压电平；
根据所述调整后的电压电平产生具有最低有效位LSB信息的数字输出；以及
将所述LSB信息与所述预测信号携带的最高有效位MSB信息组合，以产生组合数字输出作为所述数字输出。
3.如权利要求2所述的锁相环电路，其中所述调整后的电压电平与锯齿状波形信号相关联。
4.如权利要求1所述的锁相环电路，其中所述处理电路包括：
串联连接的多个可调延迟单元，用以产生多个控制信号，所述多个控制信号分别用于调低所述电压电平；
其中，所述多个可调延迟单元的延迟量由所述预测信号确定，以确定产生所述多个控制信号的时间点。
5.如权利要求4所述的锁相环电路，其中在由所述输入频率信号的信号边沿和所述反馈信号的信号边沿指定的时间间隔期间产生所述多个控制信号。
6.如权利要求5所述的锁相环电路，其中所述输入频率信号的信号边沿为上升沿或下降沿，所述反馈信号的信号边沿为另一上升沿或另一下降沿。
7.如权利要求5所述的锁相环电路，其中所述输入频率信号的信号边沿为上升沿，所述反馈信号的信号边沿为另一上升沿。
8.如权利要求2所述的锁相环电路，其中所述处理电路用于通过将一个电容器组的一个比特信息与另一电容器组的另一比特信息重叠来产生所述LSB信息。
9.一种子范围控制电路，设置在锁相环电路中的电荷泵和模数转换器ADC之间，所述子范围控制电路包括：
多个电容器组，每个电容器组包括：
多个电容器单元，每个电容器单元的第一端耦接至所述电荷泵的输出端并耦接所述ADC的输入端；
多个开关单元，每个开关单元的第一端耦接至对应的电容器单元的第二端，每个开关单元的第二端选择性地耦接至参考电压和地电平中之一；以及
控制逻辑电路，耦接至所述多个电容器组，通过分别控制至少一个电容器组中的多个开关单元的状态，将所述电荷泵的输出端对应的电压电平限制在特定电压范围内，以动态地一次或多次调低所述电压电平，以生成用于所述ADC的调整后的电压电平。
10.如权利要求9所述的子范围控制电路，其中所述控制逻辑电路用于当所述电荷泵的充电开始时，控制每个电容器组中的所有开关单元变为连接到所述参考电平并且从所述地电平断开。
11.如权利要求10所述的子范围控制电路，其中所述控制逻辑电路用于控制特定电容器组的开关单元在特定时间点变为连接到所述地电平并且从所述参考电平断开，以降低所述电压电平。
12.一种锁相环电路的操作方法，包括：
使用相位检测器根据输入频率信号和反馈电路产生的反馈信号产生充电电流信号；
根据预测信号将与所述充电电流信号对应的电压电平限制在特定电压范围内，以产生数字输出；
使用环路滤波器根据所述数字输出执行低通滤波操作；
使用数字控制振荡器DCO根据所述环路滤波器的输出产生DCO频率信号；
使用所述反馈电路根据所述DCO频率信号产生所述反馈信号；
使用∑-Δ调制器SDM根据所述反馈电路的信息和分数频率信息，产生指示累积相移信息的相位信号；以及
根据所述相位信号产生所述预测信号。
13.如权利要求12所述的方法，其中所述限制步骤包括：
通过根据所述预测信号动态下调所述电压电平，将所述充电电流信号对应的所述电压电平限制在所述特定电压范围内，以产生调整后的电压电平；
根据所述调整后的电压电平产生具有最低有效位LSB信息的数字输出；以及
将所述LSB信息与所述预测信号携带的最高有效位MSB信息组合，以产生组合数字输出作为所述数字输出。
14.如权利要求13所述的方法，其中所述调整后的电压电平与锯齿状波形信号相关联。
15.如权利要求12所述的方法，其中所述产生数字输出的步骤包括：
使用串联连接的多个可调延迟单元，产生多个控制信号，所述多个控制信号分别用于调低所述电压电平；
其中，所述多个可调延迟单元的延迟量由所述预测信号确定，以确定产生所述多个控制信号的时间点。
16.如权利要求15所述的方法，其中在由所述输入频率信号的信号边沿和所述反馈信号的信号边沿指定的时间间隔期间产生所述多个控制信号。
17.如权利要求16所述的方法，其中所述输入频率信号的信号边沿为上升沿或下降沿，所述反馈信号的信号边沿为另一上升沿或另一下降沿。
18.如权利要求16所述的方法，其中所述输入频率信号的信号边沿为上升沿，所述反馈信号的信号边沿为另一上升沿。
19.如权利要求13所述的方法，其中所述处理电路用于通过将一个电容器组的一个比特信息与另一电容器组的另一比特信息重叠来产生所述LSB信息。
CN202111337429.6A 2020-11-12 2021-11-08 锁相环电路及其操作方法以及子范围控制电路 Pending CN114499504A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063112665P 2020-11-12 2020-11-12
US63/112,665 2020-11-12
US17/488,339 2021-09-29
US17/488,339 US11456750B2 (en) 2020-11-12 2021-09-29 Phase-locked loop circuit having linear voltage-domain time-to-digital converter with output subrange

Publications (1)

Publication Number Publication Date
CN114499504A true CN114499504A (zh) 2022-05-13

Family

ID=81453686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111337429.6A Pending CN114499504A (zh) 2020-11-12 2021-11-08 锁相环电路及其操作方法以及子范围控制电路

Country Status (3)

Country Link
US (1) US11456750B2 (zh)
CN (1) CN114499504A (zh)
TW (1) TWI786913B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791829B2 (en) * 2021-02-24 2023-10-17 Morse Micro Pty. Ltd. Digital phase-locked loop with fast output frequency digital control
CN113098506B (zh) * 2021-03-30 2022-06-17 联芸科技（杭州）有限公司 分频电路、分频方法及锁相环
US11595049B1 (en) * 2022-03-31 2023-02-28 Texas Instruments Incorporated Period error correction in digital frequency locked loops
US12119831B2 (en) * 2022-04-07 2024-10-15 Maxim Integrated Products, Inc. Ultra-low power instant lock phase lock loop (PLL)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271781B1 (en) * 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
US6429693B1 (en) * 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7288998B2 (en) * 2003-05-02 2007-10-30 Silicon Laboratories Inc. Voltage controlled clock synthesizer
US7064617B2 (en) * 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
US20050068118A1 (en) * 2003-09-30 2005-03-31 Silicon Laboratories, Inc. Reconfigurable terminal
US6927611B2 (en) 2003-10-29 2005-08-09 International Business Machines Corporation Semidigital delay-locked loop using an analog-based finite state machine
US8193866B2 (en) * 2007-10-16 2012-06-05 Mediatek Inc. All-digital phase-locked loop
US8553827B2 (en) 2009-10-20 2013-10-08 Qualcomm Incorporated ADC-based mixed-mode digital phase-locked loop
US8477631B2 (en) * 2009-08-25 2013-07-02 Texas Instruments Incorporated Dynamic low power radio modes
KR101749583B1 (ko) 2011-05-30 2017-06-21 삼성전자주식회사 시간차 가산기, 시간차 누산기, 시그마-델타 타임 디지털 변환기, 디지털 위상 고정 루프 및 온도 센서
US9225348B2 (en) * 2014-01-10 2015-12-29 International Business Machines Corporation Prediction based digital control for fractional-N PLLs
US9344271B1 (en) * 2014-03-25 2016-05-17 Microsemi Storage Solutions (U.S.), Inc. Digital correction of spurious tones caused by a phase detector of a hybrid analog-digital delta-sigma modulator based fractional-N phase locked loop
JP2016140021A (ja) * 2015-01-29 2016-08-04 株式会社半導体理工学研究センター 位相検出器とそれを用いたデジタルｐｌｌ回路
US9588497B1 (en) * 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset
US9705521B1 (en) * 2016-07-27 2017-07-11 Silicon Laboratories Inc. Noise shaping signed digital-to-analog converter
US11038521B1 (en) * 2020-02-28 2021-06-15 Silicon Laboratories Inc. Spur and quantization noise cancellation for PLLS with non-linear phase detection
US11522553B2 (en) * 2020-05-05 2022-12-06 Stmicroelectronics International N.V. Sigma-delta analog-to-digital converter circuit with real time correction for digital-to-analog converter mismatch error
US11316522B2 (en) * 2020-06-15 2022-04-26 Silicon Laboratories Inc. Correction for period error in a reference clock signal

Also Published As

Publication number Publication date
US11456750B2 (en) 2022-09-27
TW202220386A (zh) 2022-05-16
TWI786913B (zh) 2022-12-11
US20220149849A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
CN114499504A (zh) 锁相环电路及其操作方法以及子范围控制电路
US10895850B1 (en) Mixed-domain circuit with differential domain-converters
US9584177B2 (en) Time to digital converter and phase locked loop
EP3033834B1 (en) Switched-capacitor loop filter
US7439787B2 (en) Methods and apparatus for a digital pulse width modulator using multiple delay locked loops
US8571161B2 (en) Electronic device for generating a fractional frequency
KR100848843B1 (ko) 스펙트럼 확산 클록 발생 회로 및 스펙트럼 확산 클록 발생회로의 제어 방법
US8779812B1 (en) Hybrid PLL/FLL circuit to provide a clock
JP4216075B2 (ja) フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ）
KR20180105273A (ko) 서브샘플링 위상 고정 루프
JP2010119077A (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
EP1458099B1 (en) A phase-locked loop circuit with switched-capacitor conditioning of the control current
US20090146704A1 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
US20090146705A1 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
US7786773B2 (en) Phase-locked loop circuit
EP2110951A2 (en) Phase controlling apparatus, phase-control printed board, and controlling method
Levantino Recent advances in high-performance frequency synthesizer design
US7394322B2 (en) Phase locked loop
US11231741B1 (en) Systems and methods for generating clock signals
US20060097793A1 (en) Control device of a pll and control method thereof
WO2012030780A1 (en) Nonlinear and concurrent digital control for a highly digital phase-locked loop
KR102418077B1 (ko) 서브샘플링 기반 ftl과 dll을 적용한 주입-고정 위상고정루프
GB2454163A (en) Phase Detector and Phase Locked Loop
US20050266816A1 (en) PLL synthesizer
KR20210026977A (ko) 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination