JP2004328280A - スペクトラム拡散クロック発生回路 - Google Patents
スペクトラム拡散クロック発生回路 Download PDFInfo
- Publication number
- JP2004328280A JP2004328280A JP2003118939A JP2003118939A JP2004328280A JP 2004328280 A JP2004328280 A JP 2004328280A JP 2003118939 A JP2003118939 A JP 2003118939A JP 2003118939 A JP2003118939 A JP 2003118939A JP 2004328280 A JP2004328280 A JP 2004328280A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- difference
- signal
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】簡単な構成でより一層電磁波輻射が低減できるスペクトラム拡散クロック発生回路の実現。
【解決手段】基準クロックＣＬＫと生成クロックＣＫの位相差を検出する周波数位相比較器１２と、検出した位相差に応じて充放電信号を発生するチャージポンプ１３と、チャージポンプの出力と所定電位の間に直列に接続された抵抗Ｒと容量Ｃとを有し、充電信号に応じた差電圧信号を発生するループフィルタ１４と、差電圧信号に応じた周波数の生成クロックを発生するクロック発生器１５と、ループフィルタ１４の抵抗Ｒと容量Ｃの接続ノードに接続され、容量の電圧が生成クロックの周期より長いスペクトラム拡散周期で、容量の電圧より小さな電圧振幅で変化するように充電及び放電する電流注入回路３１とを備える。
【選択図】 図４
【解決手段】基準クロックＣＬＫと生成クロックＣＫの位相差を検出する周波数位相比較器１２と、検出した位相差に応じて充放電信号を発生するチャージポンプ１３と、チャージポンプの出力と所定電位の間に直列に接続された抵抗Ｒと容量Ｃとを有し、充電信号に応じた差電圧信号を発生するループフィルタ１４と、差電圧信号に応じた周波数の生成クロックを発生するクロック発生器１５と、ループフィルタ１４の抵抗Ｒと容量Ｃの接続ノードに接続され、容量の電圧が生成クロックの周期より長いスペクトラム拡散周期で、容量の電圧より小さな電圧振幅で変化するように充電及び放電する電流注入回路３１とを備える。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置などの動作クロックを生成するクロック生成回路に関し、特に電磁波輻射を低減するため、周期が微小量変動するクロック信号を発生するスペクトラム拡散クロック発生回路に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化、高集積化に伴い装置からの電磁波輻射が問題となっている。動作周波数の高速化に伴い、信号の波長は短くなり、接続回路または基板内部の配線長は高周波信号の波長とほぼ同じ程度になるので、配線などの接続部はアンテナとして機能し、周囲への電磁波輻射が急激に増加してしまう。高速なクロックで動作する半導体素子を用いた電子機器の電磁波輻射により、電子機器間の相互干渉による誤動作、通信装置への妨害などの悪影響が発生する。
【０００３】
このような問題を解決するため、現在電磁波輻射が問題になる電子機器では、回路の配置などを改良して電磁波輻射を低減するほか、電磁波遮蔽により周囲への電磁波の漏れを低減させるなどの対策が行われている。しかし、携帯機器などでは小型化、軽量化が要求されるので、電磁波輻射を低減するための遮蔽を十分に行うことが難しいという問題があった。
【０００４】
そこで、半導体装置の動作クロックを微小に変動させることにより、クロックのスペクトラム拡散を行い、電磁波輻射を低減することが行われており、そのようなクロックを発生するスペクトラム拡散クロック発生（ＳＳＣＧ）回路が提案されている。（特開２０００−１０１４２４号公報など）
本出願人は、特願２００２−２６６６３１号で、ＶＣＯを使用せずに、電圧電流変換回路で差電圧を差電流信号に変換し、電流可変回路で差電流信号をスペクトラム拡散変調し、電流発振器（ＩＣＯ）にスペクトラム拡散変調信号を印加するＳＳＣＧ回路を開示している。図１は、特願２００２−２６６６３１号に記載されたＳＳＣＧ回路の構成例を示す図である。
【０００５】
図１のＳＳＣＧ回路は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を利用して基準クロックＣＬＫからそのＭ／Ｎ倍の周波数のクロックＣＫを発生する回路である。この回路は、１／Ｎ分周器１１、周波数位相比較器１２、チャージポンプ（ＣＰ）１３、ループフィルタ１４、電圧制御発振器（ＶＣＯ）１５、及び１／Ｍ分周器２０から構成される。ループフィルタ１４は、チャージポンプ１３の出力ノードとグランドの間に直列に接続した抵抗Ｒと容量Ｃを有する。ＶＣＯ１５は電圧電流（Ｖ−Ｉ）変換回路１６と、電流デジタル・アナログ変換器（ＩＤＡＣ）１７と、電流制御発振回路（ＩＣＯ）１８とで構成される。ＩＤＡＣ１７は、制御回路１９からの制御信号ａで制御される。周波数位相比較器１２が１／Ｎ分周されたＣＬＫと１／Ｍ分周されたＣＫの位相差を検出し、位相差に応じてＣＰ１３を制御する信号を出力する。ＣＰ１３は、位相差に応じてループフィルタ１４を充放電する信号を出力し、ループフィルタ１４の一端に位相差に応じた差電圧が発生する。従来のスペクトラム拡散を行わないクロック発生回路では、この差電圧がＶＣＯに印加され、それに応じて一定の周期のクロックが発生される。これに対して、図１のＳＳＣＧ回路では、Ｖ−Ｉ変換回路１６が差電圧信号を差電流信号に変換し、ＩＤＡＣ１７は制御信号ａに応じて差電流信号が小さな振幅で所定の周期で変動するようにスペクトラム変調処理を施してスペクトラム変調信号を生成する。ＩＣＯ１８は、スペクトラム変調信号に応じた周波数のクロックＣＫを発生する。これにより、発生されるクロックＣＫの周期は、基準クロックＣＬＫの周期のＭ／Ｎ倍の周期を中心として、所定のサイクルで変動することになる。スペクトラム変調信号の周期の変動率及びサイクルは、制御回路１９の発生するスペクトラム変調信号により決定される。
【０００６】
図２は、ＩＤＡＣ１７の回路構成を示す図である。図示のように、ＩＤＡＣ１７は、トランジスタＴｒ１１〜Ｔｒ１３，Ｔｒ２０〜Ｔｒ２ｎ，Ｔｒ３０〜Ｔｒ３ｎで構成されるカレントミラー回路を有し、トランジスタのサイズを図示のように適宜設定することにより、Ｔｒ２０にはＶ−Ｉ変換回路１６の出力する基準電流と同じ電流が流れ、Ｔｒ２１には基準電流の１／２の電流が流れ、という具合にＴｒ２ｎには基準電流の１／２ｎの電流が流れる。従って、制御信号ａのビットデータＤ０〜ＤｎによりＴｒ３０〜３ｎが導通状態になると、それぞれを対応するＴｒ２０〜２ｎを通る電流が流れ、合成されて電流出力となる。従って、Ｔｒ３０〜Ｔｒ３ｎをすべて非導通状態にすると、電流出力はゼロになり、Ｔｒ３０〜Ｔｒ３ｎをすべて導通状態にすると、基準電流の約２倍の電流出力が得られる。すなわち、制御信号ａのビットデータＤ０〜Ｄｎを適当な値に設定することにより、基準電流の０％から約２００％の間の適当な電流量を出力電流として出力できる。
【０００７】
従って、所定の周期で制御信号ａのコード値の増加（アップ）と減少（ダウン）を繰り返すことにより、クロックＣＫの周波数が変化する。例えば、制御信号ａのコード値を９０％から１１０％の間で変化させれば、クロックＣＫの周期は±１０％変化することになる。
【０００８】
【特許文献１】
特開２０００−１０１４２４号公報（全体）
【０００９】
【発明が解決しようとする課題】
図２のＩＤＡＣを使用したＳＳＣＧにおいてＩＣＯ１８に入力する電流を図３の（Ａ）に示すように３角波状に変化させるのが一般的である。図２のＩＤＡＣ１７の２ビット構成で、Ｔｒ２３〜Ｔｒ２ｎ及びＴｒ３３〜Ｔｒ３ｎが無い場合、図３の（Ｂ）に示すように、電流は４段階に変化させられるだけである。また、ＩＤＡＣ１７の３ビット構成で、Ｔｒ２４〜Ｔｒ２ｎ及びＴｒ３４〜Ｔｒ３ｎが無い場合、図３の（Ｃ）に示すように、電流は８段階に変化させられるだけである。このように、ＩＤＡＣ１７のビット数が少ないと、図３の（Ｂ）及び（Ｃ）のように電流の変化する階段状のステップ幅が大きくなり、ＩＣＯ１８に印加される電流における高周波成分が増加し、ＰＬＬの動作に悪影響を及ぼすと共に、電磁波輻射を十分に低減できないという問題がある。そこで、ＩＣＯ１８に入力する電流の変化を滑らかにして電磁波輻射を十分に低減するには、ＩＤＡＣ１７のビット数を大きくする必要がある。例えば、ＩＤＡＣ１７を５ビット構成として３２段階で電流を変化できるようにしているが、これでも十分でなく、ＩＤＡＣ１７のビット数のより一層の増加が必要になっている。
【００１０】
しかし、ＩＤＡＣ１７のビット数を大きくすると、それに応じてＩＤＡＣ１７や制御回路１９の回路規模が大きくなり、コストが増加するという問題がある。
【００１１】
本発明は、簡単な構成でより一層電磁波輻射が低減できるスペクトラム拡散クロック発生回路の実現を目的とする。
【００１２】
【課題を解決するための手段】
図４は、本発明のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の基本構成を示す図である。
【００１３】
図４に示すように、本発明のスペクトラム拡散クロック発生（ＳＳＣＧ）回路は、上記目的を実現するため、ループフィルタ１４を構成する抵抗Ｒと容量Ｃの接続ノードに電流注入回路３１を接続して、容量の電圧が、生成クロックの周期より長いスペクトラム拡散周期で、容量の電圧より小さな電圧振幅で変化するように充電及び放電することを特徴とする。
【００１４】
図５は、電流注入回路の基本構成を示す図である。図５に示すように、電流注入回路は、高電位電源側の定電流源４１と低電位電源側の定電流源４２の間に直列に接続された２個のスイッチ４３と４４を有し、相補関係にあるチャージ信号とディスチャージ信号によりスイッチ４３と４４を制御する。スイッチ４３が接続状態でスイッチ４４が遮断状態の時には充電が行われ、スイッチ４３が遮断状態でスイッチ４４が接続状態の時には放電が行われる。
【００１５】
本発明により、電圧制御発振回路（ＶＣＯ）の入力電圧（差電圧信号）を変化させると、ＶＣＯの制御電圧も変化するので、ＶＣＯにより発生されるクロックの発振周波数を遷移させて電磁輻射を低減したクロック生成回路が実現できる。本発明では、ループフィルタを構成する容量の充放電を行うことにより容量の電圧を変化させるので、充放電の電流が一定であれば容量の電圧は一定に増加又は減少するので、その変化は図３の（Ａ）のように滑らかである。従って、電流注入回路として小規模な電流源回路と充電期間と放電期間を切り換える簡単な電流源制御回路を使用すればよく、ＳＳＣＧ全体の回路規模を小さくしても、図１の従来例で生じた階段状の変化によるグリッチを低減できる。充放電の電流が一定であれば、充電と放電の時間を制御することで容量の電圧変化の周期及び振幅を変えることができる。このように、電流注入回路として用いる電流源は、デジタル的な制御が容易であり、図１の従来例のように一般的なＤ／Ａ変換器をＶＣＯに使用してスペクトラム拡散処理を行う場合よりも正確且つ高精度に周波数を遷移させることが可能になる。
【００１６】
電流注入回路は、例えば、プッシュプル型電流源とその制御を行う電流源制御回路とで実現できる。電流源制御回路は、プッシュプル型電流源を充電状態と放電状態の間で切り換える。
【００１７】
プッシュプル型電流源が容量を充電及び放電する充放電電流の電流量は、基準電流源を設けて設定する。
【００１８】
また、電流注入回路が、ＶＣＯの入力電圧に応じた充放電電流量で容量を充電又は放電するように、ＶＣＯの入力電圧又はクロック発生器のＶ−Ｉ変換回路の出力する差電流信号を電流注入回路に帰還させるようにしてもよい。その場合、ＶＣＯの入力電圧又は差電流信号から高周波成分をフィルタリングするローパスフィルタを設けることが望ましい。
【００１９】
なお、電流注入回路を、プッシュプル型電流デジタルアナログ変換（ＩＤＡＣ）回路で実現することも可能である。その場合には、電流注入回路を、スペクトラム拡散周期に対応した周期で変化する出力コードを発生するデジタル制御回路と、出力コードに応じた充放電電流を発生するプッシュプル型電流デジタルアナログ変換（ＩＤＡＣ）回路とで構成する。この場合も、ＩＤＡＣの充放電時間を制御することにより容量の電圧を滑らかに変化させることが可能であり、ＩＤＡＣのビットを制御することにより充放電の電流量を変えて電圧変化の振幅を変えることが可能である。いずれにしろ、ＩＤＡＣのビット数にかかわらず、容量の電圧変化は滑らかであるので、ＩＤＡＣのビット数を大きくする必要はなく、ＩＤＡＣを使用する場合でも回路規模は小さくてよい。
【００２０】
電流注入回路をＩＤＡＣで実現する場合も、ＶＣＯの入力電圧に応じた充放電電流量で容量を充電又は放電するように、ＶＣＯの入力電圧又はクロック発生器のＶ−Ｉ変換回路の出力する差電流信号を電流注入回路に帰還させるようにしてもよく、ＶＣＯの入力電圧又は差電流信号から高周波成分をフィルタリングするローパスフィルタを設けることが望ましい。
【００２１】
更に、スペクトラム拡散変調したクロックを発生する場合、電磁輻射の影響をより一層低減するには、スペクトラム拡散変調の周期や振幅を変化させることが望ましい。本発明のＳＳＣＧでは、電流注入回路では充放電の時間を変えることによりスペクトラム拡散変調の周期及び振幅を変えることが可能であり、充放電の電流量を変えることでスペクトラム拡散変調の振幅を変えることが可能である。
【００２２】
【発明の実施の形態】
図６は、本発明の第１実施例のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の構成を示す図である。図１の構成例と比較して明らかなように、第１実施例のＳＳＣＧ回路は、図１の構成において、ＶＣＯ１５のＩＤＡＣ１７と制御回路１９を削除し、電流源制御回路５１と、基準電流源５２と、電流源５３とで構成される電流注入回路を、ループフィルタ１４を構成する抵抗Ｒと容量Ｃの接続ノードに接続した構成を有する。
【００２３】
図７は周波数位相比較器１２の回路構成を示す図であり、図８はチャージポンプ回路１３の回路構成を示す図であり、図９はＶ−Ｉ変換回路１６の回路構成を示す図であり、図１０はＩＣＯ回路１８の回路構成を示す図である。これらの回路については広く知られているので、ここでは説明を省略する。
【００２４】
図１１は基準電流源回路５２の回路構成を示す図であり、図１２は電流源制御回路５１の回路構成を示す図であり、図１３は電流源回路５３の回路構成を示す図である。
【００２５】
基準電流源回路５２は、良く知られたカレントミラー回路であり、電流量が一定の基準電流が出力される。電流源制御回路５１は、１／Ｋ分周回路６１を有し、基準クロックＣＬＫを１／Ｋに分周してスペクトラム拡散変調周期でデューティ比５０％のクロック信号を発生する。発生されたクロック信号は、チャージ信号として出力されると共に、インバータ６２で反転されてディスチャージ信号として出力される。従って、チャージ信号とディスチャージ信号は相補信号である。
【００２６】
電流源回路５３では、トランジスタＴｒ７１〜Ｔｒ７５によりカレントミラー回路が構成され、トランジスタＴｒ７４は基準電流回路５２から出力される基準電流を充電する定電流源として働き、トランジスタＴｒ７５は基準電流を放電する定電流源として働く。トランジスタＴｒ７４とＴｒ７５の間にはトランジスタＴｒ７６とＴｒ７７が直列に接続され、トランジスタＴｒ７６のゲートにはチャージ信号が印加され、トランジスタＴｒ７７のゲートにはディスチャージ信号が印加される。チャージ信号が「高（Ｈ）」でディスチャージ信号が「低（Ｌ）」の時には、トランジスタＴｒ７６がオン状態になり、トランジスタＴｒ７７がオフ状態になり、トランジスタＴｒ７４とＴｒ７６を介して基準電流に応じた電流が出力され、容量Ｃを充電する。チャージ信号が「Ｌ」でディスチャージ信号が「Ｈ」の時には、トランジスタＴｒ７６がオフ状態になり、トランジスタＴｒ７７がオン状態になり、トランジスタＴｒ７７とＴｒ７５を介して基準電流に応じた電流を引き込み、容量Ｃを放電する。
【００２７】
図１４は、チャージ信号及びディスチャージ信号に応じて電流源回路５３を流れる電流とループフィルタ１４の抵抗Ｒと容量Ｃの接続ノードの電圧（ＶＣＯ制御電圧）の変化を示す図である。図示のように、チャージ信号が「Ｈ」でディスチャージ信号が「Ｌ」の時には、電流源回路５３は一定電流を出力し、それに応じてＶＣＯ制御電圧が増加し、チャージ信号が「Ｌ」でディスチャージ信号が「Ｈ」に切り替わると、電流源回路５３は一定電流を引き込み、それに応じてＶＣＯ制御電圧が減少し、ＶＣＯ制御電圧は３角波状に変化する。これに応じて、ＶＣＯ１５が発生するクロックＣＫの周波数が変化する。
【００２８】
図１５は、本発明の第２実施例のＳＳＣＧ回路の構成を示す図である。図示のように、第２実施例のＳＳＣＧ回路は、第１実施例のＳＳＣＧ回路において、基準電流源回路５２を除き、Ｖ−Ｉ変換回路１６の出力を電流源回路５３の基準電流として入力するようにした点が異なる。
【００２９】
第１実施例のＳＳＣＧ回路では、基準電流は一定であり、ＶＣＯ制御電圧にかかわらず、容量Ｃに供給又は容量から引き抜く電流は所定の変化を行い、スペクトラム拡散電圧は一定である。従って、ＶＣＯ制御電圧に対するスペクトラム拡散電圧の比率は、ＶＣＯ制御電圧により異なることになる。そのため、発振周波数がＶＣＯ制御電圧に比例するとすると、スペクトラム拡散変調により変動する周波数の比率が、低い周波数と高い周波数で異なることになる。これに対して、第２実施例のＳＳＣＧ回路では、基準電流がＶＣＯ制御電圧に応じて変化するため、スペクトラム拡散変調により変動する周波数の比率は、低い周波数でも高い周波数でも同じである。このように、第２実施例のＳＳＣＧ回路では、発振周波数毎に同じ割合でスペクトラム拡散が行える。
【００３０】
また、第１及び第２実施例のＳＳＣＧ回路では、ＶＣＯ１５の発生したクロックＣＫをフィードバックしてＰＬＬ回路を形成している。そのため、ＩＣＯ１８単体又はＶＣＯ１５単体の特性が、製造のバラツキや温度変動又は電源電圧変動などのために変化しても、最終的に基準クロックＣＬＫの周波数に対応したクロックＣＫを生成する。しかし、第１実施例では、スペクトラム拡散処理を行う回路部分では帰還が行われないため、スペクトラム拡散処理についてはこのようなバラツキの影響を受ける。これに対して、第２実施例では、Ｖ−Ｉ変換器１６の出力電流を電流源回路５３の基準電流として帰還することにより電流源出力電流に反映してるので、すなわちスペクトラム拡散処理についても帰還が行われるため、ＶＣＯ制御電圧はバラツキに影響されず、所望の拡散幅をもったクロックＣＫが出力される。
【００３１】
図１６は、本発明の第３実施例のＳＳＣＧ回路の構成を示す図である。図示のように、第３実施例のＳＳＣＧ回路は、第２実施例のＳＳＣＧ回路において、Ｖ−Ｉ変換回路１６の出力をローパスフィルタ（ＬＰＦ）５４でフィルタリングして高周波成分を除去した後、電流源回路５３の基準電流として入力するようにした点が異なる。これにより、第２実施例に比べて、Ｖ−Ｉ変換回路１６の出力からスペクトラム拡散成分を除去して、常に一定の拡散度合いでスペクトラム拡散を行えるようになる。
【００３２】
図１７は、本発明の第４実施例のＳＳＣＧ回路の構成を示す図である。図示のように、第４実施例のＳＳＣＧ回路は、ＶＣＯ１５’に入力するＶＣＯ制御電圧を分岐してＬＰＦ５５でフィルタリングした後、Ｖ−Ｉ変換回路５６で電流信号に変換して、電流源回路５３の基準電流として帰還する。第４実施例では、第３実施例と同様の効果が得られると共に、電圧信号をフィルタリングするため、ＬＰＦ５５を容量や抵抗を使用して簡単な回路で実現できるので、回路規模を小さくできる。
【００３３】
図１８は、本発明の第５実施例のＳＳＣＧ回路の構成を示す図である。図示のように、第５実施例のＳＳＣＧ回路は、第１実施例における電流源制御回路５１と電流源回路５３の替わりに、ＩＤＡＣ制御回路７１とＩＤＡＣ回路７３を設けた点が異なる。
【００３４】
図１９は、ＩＤＡＣ回路７３の構成を示す図である。第５実施例で使用するＩＤＡＣ回路７３は、図２に示した３ビットのＩＤＡＣ回路に、トランジスタＴｒ４０〜Ｔｒ４２とトランジスタＴｒ５０〜Ｔｒ５２を付加したもので、電流を出力するだけでなく、電流を引き抜くプッシュプル型である点が異なる。トランジスタＴｒ４０〜Ｔｒ４２のゲートにはＩＤＡＣ制御回路７１の出力する制御データＤＵ０〜ＤＵ２が印加され、トランジスタＴｒ４０〜Ｔｒ４２のゲートには制御データＤＤ０〜ＤＤ２が印加される。
【００３５】
図２０は、図１９のＩＤＡＣ回路７３の制御データＤＵ０〜ＤＵ２、ＤＤ０〜ＤＤ２の変化に対するループフィルタの容量Ｃの端子電圧の変化を示す図であり、（Ａ）は、１ビット駆動の場合を、（Ｂ）は２ビット駆動の場合を、（Ｃ）は３ビット駆動の場合を示す。
【００３６】
図２０の（Ａ）に示すように、１ビット駆動の場合は、ＤＵ０が図示のように変化し、ＤＵ１とＤＵ２は「Ｈ」の状態を維持する。ＤＤ０はＤＵ０と同一信号であり、ＤＤ１とＤＤ２は「Ｌ」の状態を維持する。これにより、図１９のＴｒ３０とＴｒ４０のみがオン・オフを繰り返すので、ＩＤＡＣ７３から容量Ｃに小さな電流が供給又は容量Ｃから小さな電流が引き抜かれ、容量Ｃの端子電圧は小さな振幅の３角波状に変化する。
【００３７】
図２０の（Ｂ）に示すように、２ビット駆動の場合は、ＤＵ０とＤＵ１が図示のように変化し、ＤＵ２は「Ｈ」の状態を維持する。ＤＤ０とＤＤ１はＤＵ０とＤＵ１とそれぞれ同一の信号であり、ＤＤ２は「Ｌ」の状態を維持する。これにより、図１９のＴｒ３０、Ｔｒ３１、Ｔｒ４０及びＴｒ４１がオン・オフを繰り返すので、ＩＤＡＣ７３から容量Ｃに中間の大きさの電流が供給又は容量Ｃから中間の大きさの電流が引き抜かれ、容量Ｃの端子電圧は中間の振幅の３角波状に変化する。
【００３８】
図２０の（Ｃ）に示すように、３ビット駆動の場合は、ＤＵ０〜ＤＵ２が図示のように変化し、ＤＤ０〜ＤＤ２１はＤＵ０〜ＤＵ２と同一信号である。これにより、図１９のＴｒ３０〜Ｔｒ３２及びＴｒ４０〜Ｔｒ４２がオン・オフを繰り返すので、ＩＤＡＣ７３から容量Ｃに大きな電流が供給又は容量Ｃから大きな電流が引き抜かれ、容量Ｃの端子電圧は大きな振幅の３角波状に変化する。
【００３９】
以上のように、第５実施例のＳＳＣＧ回路では、容量Ｃを充放電する電流量を変えることができる。
【００４０】
ＩＤＡＣ制御回路７１は、図２０に示したような制御データＤＵ０〜ＤＵ２及びＤＤ０〜ＤＤ２を出力する。ＩＤＡＣ制御回路７１は、専用の論理回路でも実現できるが、マイクロコンピュータやＤＳＰを使用して実現することも可能である。また、基準電流源回路７２は、図１１の回路と同様の構成を有する。
【００４１】
ここで第１実施例の電流源回路５３について考えると、第１実施例の電流源回路５３は第５実施例のＩＤＡＣを１ビット構成とした例といえる。
【００４２】
図２１は、本発明の第６実施例のＳＳＣＧ回路の構成を示す図である。第６実施例のＳＳＣＧ回路は、第２実施例のＳＳＣＧ回路において、電流源制御回路５１と電流源回路５３を、第５実施例のＩＤＡＣ制御回路７１とＩＤＡＣ回路７３に置き換えた構成を有する。従って、第２実施例の特徴に加えて第５実施例の特徴を有する。
【００４３】
図２２は、本発明の第７実施例のＳＳＣＧ回路の構成を示す図である。第７実施例のＳＳＣＧ回路は、第３実施例のＳＳＣＧ回路において、電流源制御回路５１と電流源回路５３を、第５実施例のＩＤＡＣ制御回路７１とＩＤＡＣ回路７３に置き換えた構成を有する。従って、第３実施例の特徴に加えて第５実施例の特徴を有する。
【００４４】
図２３は、本発明の第８実施例のＳＳＣＧ回路の構成を示す図である。第８実施例のＳＳＣＧ回路は、第４実施例のＳＳＣＧ回路において、電流源制御回路５１と電流源回路５３を、第５実施例のＩＤＡＣ制御回路７１とＩＤＡＣ回路７３に置き換えた構成を有する。従って、第４実施例の特徴に加えて第５実施例の特徴を有する。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、従来例に比べて、電流制御型のスペクトラム拡散処理を行うので、以下の、
（１）発振周波数のスペクトラムを有効に拡散して電磁波輻射を低減でき、
（２）発振周波数のスペクトラムの度合いを自由に設定でき、
（３）正確に発振周波数を遷移させることができ、
（４）プロセス変動、温度変動又は電源電圧変動などによるバラツキの影響を低減できるという効果が得られる。
【００４６】
更に、前述の特願２００２−２６６６３１号に記載した発明に比べて、
（５）より高精度のスペクトラム拡散処理を小規模な回路構成で行えるという効果を奏する。
【図面の簡単な説明】
【図１】既出願のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の構成例を示す図である。
【図２】既出願に記載された電流方デジタル・アナログ変調器（ＩＤＡＣ）の回路構成を示す図である。
【図３】従来例におけるＩＤＡＣによる変調波形の例を示す図である。
【図４】本発明のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の基本構成を示す図である。
【図５】本発明で使用する電流注入回路の基本構成を示す図である。
【図６】本発明の第１実施例のＳＳＣＧ回路の回路構成を示す図である。
【図７】周波数位相比較器の回路構成を示す図である。
【図８】チャージポンプ回路の回路構成を示す図である。
【図９】電圧電流変換（Ｖ−Ｉ変換）回路の回路構成を示す図である。
【図１０】電流制御発振回路（ＩＣＯ）の回路構成を示す図である。
【図１１】基準電流源回路の構成を示す図である。
【図１２】電流源制御回路の構成を示す図である。
【図１３】電流源回路の構成を示す図である。
【図１４】電流源制御信号と電流源出力電流とＶＣＯ入力電圧の動作波形を示す図である。
【図１５】本発明の第２実施例のＳＳＣＧ回路の回路構成を示す図である。
【図１６】本発明の第３実施例のＳＳＣＧ回路の回路構成を示す図である。
【図１７】本発明の第４実施例のＳＳＣＧ回路の回路構成を示す図である。
【図１８】本発明の第５実施例のＳＳＣＧ回路の回路構成を示す図である。
【図１９】第５実施例のＳＳＣＧ回路で使用するプッシュプル型ＩＤＡＣの回路構成を示す図である。
【図２０】第５実施例のプッシュプル型ＩＤＡＣの動作を説明する図である。
【図２１】本発明の第６実施例のＳＳＣＧ回路の回路構成を示す図である。
【図２２】本発明の第７実施例のＳＳＣＧ回路の回路構成を示す図である。
【図２３】本発明の第８実施例のＳＳＣＧ回路の回路構成を示す図である。
【符号の説明】
１１…１／Ｎ分周器
１２…周波数位相比較器
１３…チャージポンプ回路
１４…ループフィルタ
１６…電圧加算回路
１７…ＶＣＯ
１８…１／Ｍ分周器
２１…制御回路
２２…変調器（ＶＤＡＣ）
【発明の属する技術分野】
本発明は、半導体装置などの動作クロックを生成するクロック生成回路に関し、特に電磁波輻射を低減するため、周期が微小量変動するクロック信号を発生するスペクトラム拡散クロック発生回路に関する。
【０００２】
【従来の技術】
近年、半導体装置の高速化、高集積化に伴い装置からの電磁波輻射が問題となっている。動作周波数の高速化に伴い、信号の波長は短くなり、接続回路または基板内部の配線長は高周波信号の波長とほぼ同じ程度になるので、配線などの接続部はアンテナとして機能し、周囲への電磁波輻射が急激に増加してしまう。高速なクロックで動作する半導体素子を用いた電子機器の電磁波輻射により、電子機器間の相互干渉による誤動作、通信装置への妨害などの悪影響が発生する。
【０００３】
このような問題を解決するため、現在電磁波輻射が問題になる電子機器では、回路の配置などを改良して電磁波輻射を低減するほか、電磁波遮蔽により周囲への電磁波の漏れを低減させるなどの対策が行われている。しかし、携帯機器などでは小型化、軽量化が要求されるので、電磁波輻射を低減するための遮蔽を十分に行うことが難しいという問題があった。
【０００４】
そこで、半導体装置の動作クロックを微小に変動させることにより、クロックのスペクトラム拡散を行い、電磁波輻射を低減することが行われており、そのようなクロックを発生するスペクトラム拡散クロック発生（ＳＳＣＧ）回路が提案されている。（特開２０００−１０１４２４号公報など）
本出願人は、特願２００２−２６６６３１号で、ＶＣＯを使用せずに、電圧電流変換回路で差電圧を差電流信号に変換し、電流可変回路で差電流信号をスペクトラム拡散変調し、電流発振器（ＩＣＯ）にスペクトラム拡散変調信号を印加するＳＳＣＧ回路を開示している。図１は、特願２００２−２６６６３１号に記載されたＳＳＣＧ回路の構成例を示す図である。
【０００５】
図１のＳＳＣＧ回路は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を利用して基準クロックＣＬＫからそのＭ／Ｎ倍の周波数のクロックＣＫを発生する回路である。この回路は、１／Ｎ分周器１１、周波数位相比較器１２、チャージポンプ（ＣＰ）１３、ループフィルタ１４、電圧制御発振器（ＶＣＯ）１５、及び１／Ｍ分周器２０から構成される。ループフィルタ１４は、チャージポンプ１３の出力ノードとグランドの間に直列に接続した抵抗Ｒと容量Ｃを有する。ＶＣＯ１５は電圧電流（Ｖ−Ｉ）変換回路１６と、電流デジタル・アナログ変換器（ＩＤＡＣ）１７と、電流制御発振回路（ＩＣＯ）１８とで構成される。ＩＤＡＣ１７は、制御回路１９からの制御信号ａで制御される。周波数位相比較器１２が１／Ｎ分周されたＣＬＫと１／Ｍ分周されたＣＫの位相差を検出し、位相差に応じてＣＰ１３を制御する信号を出力する。ＣＰ１３は、位相差に応じてループフィルタ１４を充放電する信号を出力し、ループフィルタ１４の一端に位相差に応じた差電圧が発生する。従来のスペクトラム拡散を行わないクロック発生回路では、この差電圧がＶＣＯに印加され、それに応じて一定の周期のクロックが発生される。これに対して、図１のＳＳＣＧ回路では、Ｖ−Ｉ変換回路１６が差電圧信号を差電流信号に変換し、ＩＤＡＣ１７は制御信号ａに応じて差電流信号が小さな振幅で所定の周期で変動するようにスペクトラム変調処理を施してスペクトラム変調信号を生成する。ＩＣＯ１８は、スペクトラム変調信号に応じた周波数のクロックＣＫを発生する。これにより、発生されるクロックＣＫの周期は、基準クロックＣＬＫの周期のＭ／Ｎ倍の周期を中心として、所定のサイクルで変動することになる。スペクトラム変調信号の周期の変動率及びサイクルは、制御回路１９の発生するスペクトラム変調信号により決定される。
【０００６】
図２は、ＩＤＡＣ１７の回路構成を示す図である。図示のように、ＩＤＡＣ１７は、トランジスタＴｒ１１〜Ｔｒ１３，Ｔｒ２０〜Ｔｒ２ｎ，Ｔｒ３０〜Ｔｒ３ｎで構成されるカレントミラー回路を有し、トランジスタのサイズを図示のように適宜設定することにより、Ｔｒ２０にはＶ−Ｉ変換回路１６の出力する基準電流と同じ電流が流れ、Ｔｒ２１には基準電流の１／２の電流が流れ、という具合にＴｒ２ｎには基準電流の１／２ｎの電流が流れる。従って、制御信号ａのビットデータＤ０〜ＤｎによりＴｒ３０〜３ｎが導通状態になると、それぞれを対応するＴｒ２０〜２ｎを通る電流が流れ、合成されて電流出力となる。従って、Ｔｒ３０〜Ｔｒ３ｎをすべて非導通状態にすると、電流出力はゼロになり、Ｔｒ３０〜Ｔｒ３ｎをすべて導通状態にすると、基準電流の約２倍の電流出力が得られる。すなわち、制御信号ａのビットデータＤ０〜Ｄｎを適当な値に設定することにより、基準電流の０％から約２００％の間の適当な電流量を出力電流として出力できる。
【０００７】
従って、所定の周期で制御信号ａのコード値の増加（アップ）と減少（ダウン）を繰り返すことにより、クロックＣＫの周波数が変化する。例えば、制御信号ａのコード値を９０％から１１０％の間で変化させれば、クロックＣＫの周期は±１０％変化することになる。
【０００８】
【特許文献１】
特開２０００−１０１４２４号公報（全体）
【０００９】
【発明が解決しようとする課題】
図２のＩＤＡＣを使用したＳＳＣＧにおいてＩＣＯ１８に入力する電流を図３の（Ａ）に示すように３角波状に変化させるのが一般的である。図２のＩＤＡＣ１７の２ビット構成で、Ｔｒ２３〜Ｔｒ２ｎ及びＴｒ３３〜Ｔｒ３ｎが無い場合、図３の（Ｂ）に示すように、電流は４段階に変化させられるだけである。また、ＩＤＡＣ１７の３ビット構成で、Ｔｒ２４〜Ｔｒ２ｎ及びＴｒ３４〜Ｔｒ３ｎが無い場合、図３の（Ｃ）に示すように、電流は８段階に変化させられるだけである。このように、ＩＤＡＣ１７のビット数が少ないと、図３の（Ｂ）及び（Ｃ）のように電流の変化する階段状のステップ幅が大きくなり、ＩＣＯ１８に印加される電流における高周波成分が増加し、ＰＬＬの動作に悪影響を及ぼすと共に、電磁波輻射を十分に低減できないという問題がある。そこで、ＩＣＯ１８に入力する電流の変化を滑らかにして電磁波輻射を十分に低減するには、ＩＤＡＣ１７のビット数を大きくする必要がある。例えば、ＩＤＡＣ１７を５ビット構成として３２段階で電流を変化できるようにしているが、これでも十分でなく、ＩＤＡＣ１７のビット数のより一層の増加が必要になっている。
【００１０】
しかし、ＩＤＡＣ１７のビット数を大きくすると、それに応じてＩＤＡＣ１７や制御回路１９の回路規模が大きくなり、コストが増加するという問題がある。
【００１１】
本発明は、簡単な構成でより一層電磁波輻射が低減できるスペクトラム拡散クロック発生回路の実現を目的とする。
【００１２】
【課題を解決するための手段】
図４は、本発明のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の基本構成を示す図である。
【００１３】
図４に示すように、本発明のスペクトラム拡散クロック発生（ＳＳＣＧ）回路は、上記目的を実現するため、ループフィルタ１４を構成する抵抗Ｒと容量Ｃの接続ノードに電流注入回路３１を接続して、容量の電圧が、生成クロックの周期より長いスペクトラム拡散周期で、容量の電圧より小さな電圧振幅で変化するように充電及び放電することを特徴とする。
【００１４】
図５は、電流注入回路の基本構成を示す図である。図５に示すように、電流注入回路は、高電位電源側の定電流源４１と低電位電源側の定電流源４２の間に直列に接続された２個のスイッチ４３と４４を有し、相補関係にあるチャージ信号とディスチャージ信号によりスイッチ４３と４４を制御する。スイッチ４３が接続状態でスイッチ４４が遮断状態の時には充電が行われ、スイッチ４３が遮断状態でスイッチ４４が接続状態の時には放電が行われる。
【００１５】
本発明により、電圧制御発振回路（ＶＣＯ）の入力電圧（差電圧信号）を変化させると、ＶＣＯの制御電圧も変化するので、ＶＣＯにより発生されるクロックの発振周波数を遷移させて電磁輻射を低減したクロック生成回路が実現できる。本発明では、ループフィルタを構成する容量の充放電を行うことにより容量の電圧を変化させるので、充放電の電流が一定であれば容量の電圧は一定に増加又は減少するので、その変化は図３の（Ａ）のように滑らかである。従って、電流注入回路として小規模な電流源回路と充電期間と放電期間を切り換える簡単な電流源制御回路を使用すればよく、ＳＳＣＧ全体の回路規模を小さくしても、図１の従来例で生じた階段状の変化によるグリッチを低減できる。充放電の電流が一定であれば、充電と放電の時間を制御することで容量の電圧変化の周期及び振幅を変えることができる。このように、電流注入回路として用いる電流源は、デジタル的な制御が容易であり、図１の従来例のように一般的なＤ／Ａ変換器をＶＣＯに使用してスペクトラム拡散処理を行う場合よりも正確且つ高精度に周波数を遷移させることが可能になる。
【００１６】
電流注入回路は、例えば、プッシュプル型電流源とその制御を行う電流源制御回路とで実現できる。電流源制御回路は、プッシュプル型電流源を充電状態と放電状態の間で切り換える。
【００１７】
プッシュプル型電流源が容量を充電及び放電する充放電電流の電流量は、基準電流源を設けて設定する。
【００１８】
また、電流注入回路が、ＶＣＯの入力電圧に応じた充放電電流量で容量を充電又は放電するように、ＶＣＯの入力電圧又はクロック発生器のＶ−Ｉ変換回路の出力する差電流信号を電流注入回路に帰還させるようにしてもよい。その場合、ＶＣＯの入力電圧又は差電流信号から高周波成分をフィルタリングするローパスフィルタを設けることが望ましい。
【００１９】
なお、電流注入回路を、プッシュプル型電流デジタルアナログ変換（ＩＤＡＣ）回路で実現することも可能である。その場合には、電流注入回路を、スペクトラム拡散周期に対応した周期で変化する出力コードを発生するデジタル制御回路と、出力コードに応じた充放電電流を発生するプッシュプル型電流デジタルアナログ変換（ＩＤＡＣ）回路とで構成する。この場合も、ＩＤＡＣの充放電時間を制御することにより容量の電圧を滑らかに変化させることが可能であり、ＩＤＡＣのビットを制御することにより充放電の電流量を変えて電圧変化の振幅を変えることが可能である。いずれにしろ、ＩＤＡＣのビット数にかかわらず、容量の電圧変化は滑らかであるので、ＩＤＡＣのビット数を大きくする必要はなく、ＩＤＡＣを使用する場合でも回路規模は小さくてよい。
【００２０】
電流注入回路をＩＤＡＣで実現する場合も、ＶＣＯの入力電圧に応じた充放電電流量で容量を充電又は放電するように、ＶＣＯの入力電圧又はクロック発生器のＶ−Ｉ変換回路の出力する差電流信号を電流注入回路に帰還させるようにしてもよく、ＶＣＯの入力電圧又は差電流信号から高周波成分をフィルタリングするローパスフィルタを設けることが望ましい。
【００２１】
更に、スペクトラム拡散変調したクロックを発生する場合、電磁輻射の影響をより一層低減するには、スペクトラム拡散変調の周期や振幅を変化させることが望ましい。本発明のＳＳＣＧでは、電流注入回路では充放電の時間を変えることによりスペクトラム拡散変調の周期及び振幅を変えることが可能であり、充放電の電流量を変えることでスペクトラム拡散変調の振幅を変えることが可能である。
【００２２】
【発明の実施の形態】
図６は、本発明の第１実施例のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の構成を示す図である。図１の構成例と比較して明らかなように、第１実施例のＳＳＣＧ回路は、図１の構成において、ＶＣＯ１５のＩＤＡＣ１７と制御回路１９を削除し、電流源制御回路５１と、基準電流源５２と、電流源５３とで構成される電流注入回路を、ループフィルタ１４を構成する抵抗Ｒと容量Ｃの接続ノードに接続した構成を有する。
【００２３】
図７は周波数位相比較器１２の回路構成を示す図であり、図８はチャージポンプ回路１３の回路構成を示す図であり、図９はＶ−Ｉ変換回路１６の回路構成を示す図であり、図１０はＩＣＯ回路１８の回路構成を示す図である。これらの回路については広く知られているので、ここでは説明を省略する。
【００２４】
図１１は基準電流源回路５２の回路構成を示す図であり、図１２は電流源制御回路５１の回路構成を示す図であり、図１３は電流源回路５３の回路構成を示す図である。
【００２５】
基準電流源回路５２は、良く知られたカレントミラー回路であり、電流量が一定の基準電流が出力される。電流源制御回路５１は、１／Ｋ分周回路６１を有し、基準クロックＣＬＫを１／Ｋに分周してスペクトラム拡散変調周期でデューティ比５０％のクロック信号を発生する。発生されたクロック信号は、チャージ信号として出力されると共に、インバータ６２で反転されてディスチャージ信号として出力される。従って、チャージ信号とディスチャージ信号は相補信号である。
【００２６】
電流源回路５３では、トランジスタＴｒ７１〜Ｔｒ７５によりカレントミラー回路が構成され、トランジスタＴｒ７４は基準電流回路５２から出力される基準電流を充電する定電流源として働き、トランジスタＴｒ７５は基準電流を放電する定電流源として働く。トランジスタＴｒ７４とＴｒ７５の間にはトランジスタＴｒ７６とＴｒ７７が直列に接続され、トランジスタＴｒ７６のゲートにはチャージ信号が印加され、トランジスタＴｒ７７のゲートにはディスチャージ信号が印加される。チャージ信号が「高（Ｈ）」でディスチャージ信号が「低（Ｌ）」の時には、トランジスタＴｒ７６がオン状態になり、トランジスタＴｒ７７がオフ状態になり、トランジスタＴｒ７４とＴｒ７６を介して基準電流に応じた電流が出力され、容量Ｃを充電する。チャージ信号が「Ｌ」でディスチャージ信号が「Ｈ」の時には、トランジスタＴｒ７６がオフ状態になり、トランジスタＴｒ７７がオン状態になり、トランジスタＴｒ７７とＴｒ７５を介して基準電流に応じた電流を引き込み、容量Ｃを放電する。
【００２７】
図１４は、チャージ信号及びディスチャージ信号に応じて電流源回路５３を流れる電流とループフィルタ１４の抵抗Ｒと容量Ｃの接続ノードの電圧（ＶＣＯ制御電圧）の変化を示す図である。図示のように、チャージ信号が「Ｈ」でディスチャージ信号が「Ｌ」の時には、電流源回路５３は一定電流を出力し、それに応じてＶＣＯ制御電圧が増加し、チャージ信号が「Ｌ」でディスチャージ信号が「Ｈ」に切り替わると、電流源回路５３は一定電流を引き込み、それに応じてＶＣＯ制御電圧が減少し、ＶＣＯ制御電圧は３角波状に変化する。これに応じて、ＶＣＯ１５が発生するクロックＣＫの周波数が変化する。
【００２８】
図１５は、本発明の第２実施例のＳＳＣＧ回路の構成を示す図である。図示のように、第２実施例のＳＳＣＧ回路は、第１実施例のＳＳＣＧ回路において、基準電流源回路５２を除き、Ｖ−Ｉ変換回路１６の出力を電流源回路５３の基準電流として入力するようにした点が異なる。
【００２９】
第１実施例のＳＳＣＧ回路では、基準電流は一定であり、ＶＣＯ制御電圧にかかわらず、容量Ｃに供給又は容量から引き抜く電流は所定の変化を行い、スペクトラム拡散電圧は一定である。従って、ＶＣＯ制御電圧に対するスペクトラム拡散電圧の比率は、ＶＣＯ制御電圧により異なることになる。そのため、発振周波数がＶＣＯ制御電圧に比例するとすると、スペクトラム拡散変調により変動する周波数の比率が、低い周波数と高い周波数で異なることになる。これに対して、第２実施例のＳＳＣＧ回路では、基準電流がＶＣＯ制御電圧に応じて変化するため、スペクトラム拡散変調により変動する周波数の比率は、低い周波数でも高い周波数でも同じである。このように、第２実施例のＳＳＣＧ回路では、発振周波数毎に同じ割合でスペクトラム拡散が行える。
【００３０】
また、第１及び第２実施例のＳＳＣＧ回路では、ＶＣＯ１５の発生したクロックＣＫをフィードバックしてＰＬＬ回路を形成している。そのため、ＩＣＯ１８単体又はＶＣＯ１５単体の特性が、製造のバラツキや温度変動又は電源電圧変動などのために変化しても、最終的に基準クロックＣＬＫの周波数に対応したクロックＣＫを生成する。しかし、第１実施例では、スペクトラム拡散処理を行う回路部分では帰還が行われないため、スペクトラム拡散処理についてはこのようなバラツキの影響を受ける。これに対して、第２実施例では、Ｖ−Ｉ変換器１６の出力電流を電流源回路５３の基準電流として帰還することにより電流源出力電流に反映してるので、すなわちスペクトラム拡散処理についても帰還が行われるため、ＶＣＯ制御電圧はバラツキに影響されず、所望の拡散幅をもったクロックＣＫが出力される。
【００３１】
図１６は、本発明の第３実施例のＳＳＣＧ回路の構成を示す図である。図示のように、第３実施例のＳＳＣＧ回路は、第２実施例のＳＳＣＧ回路において、Ｖ−Ｉ変換回路１６の出力をローパスフィルタ（ＬＰＦ）５４でフィルタリングして高周波成分を除去した後、電流源回路５３の基準電流として入力するようにした点が異なる。これにより、第２実施例に比べて、Ｖ−Ｉ変換回路１６の出力からスペクトラム拡散成分を除去して、常に一定の拡散度合いでスペクトラム拡散を行えるようになる。
【００３２】
図１７は、本発明の第４実施例のＳＳＣＧ回路の構成を示す図である。図示のように、第４実施例のＳＳＣＧ回路は、ＶＣＯ１５’に入力するＶＣＯ制御電圧を分岐してＬＰＦ５５でフィルタリングした後、Ｖ−Ｉ変換回路５６で電流信号に変換して、電流源回路５３の基準電流として帰還する。第４実施例では、第３実施例と同様の効果が得られると共に、電圧信号をフィルタリングするため、ＬＰＦ５５を容量や抵抗を使用して簡単な回路で実現できるので、回路規模を小さくできる。
【００３３】
図１８は、本発明の第５実施例のＳＳＣＧ回路の構成を示す図である。図示のように、第５実施例のＳＳＣＧ回路は、第１実施例における電流源制御回路５１と電流源回路５３の替わりに、ＩＤＡＣ制御回路７１とＩＤＡＣ回路７３を設けた点が異なる。
【００３４】
図１９は、ＩＤＡＣ回路７３の構成を示す図である。第５実施例で使用するＩＤＡＣ回路７３は、図２に示した３ビットのＩＤＡＣ回路に、トランジスタＴｒ４０〜Ｔｒ４２とトランジスタＴｒ５０〜Ｔｒ５２を付加したもので、電流を出力するだけでなく、電流を引き抜くプッシュプル型である点が異なる。トランジスタＴｒ４０〜Ｔｒ４２のゲートにはＩＤＡＣ制御回路７１の出力する制御データＤＵ０〜ＤＵ２が印加され、トランジスタＴｒ４０〜Ｔｒ４２のゲートには制御データＤＤ０〜ＤＤ２が印加される。
【００３５】
図２０は、図１９のＩＤＡＣ回路７３の制御データＤＵ０〜ＤＵ２、ＤＤ０〜ＤＤ２の変化に対するループフィルタの容量Ｃの端子電圧の変化を示す図であり、（Ａ）は、１ビット駆動の場合を、（Ｂ）は２ビット駆動の場合を、（Ｃ）は３ビット駆動の場合を示す。
【００３６】
図２０の（Ａ）に示すように、１ビット駆動の場合は、ＤＵ０が図示のように変化し、ＤＵ１とＤＵ２は「Ｈ」の状態を維持する。ＤＤ０はＤＵ０と同一信号であり、ＤＤ１とＤＤ２は「Ｌ」の状態を維持する。これにより、図１９のＴｒ３０とＴｒ４０のみがオン・オフを繰り返すので、ＩＤＡＣ７３から容量Ｃに小さな電流が供給又は容量Ｃから小さな電流が引き抜かれ、容量Ｃの端子電圧は小さな振幅の３角波状に変化する。
【００３７】
図２０の（Ｂ）に示すように、２ビット駆動の場合は、ＤＵ０とＤＵ１が図示のように変化し、ＤＵ２は「Ｈ」の状態を維持する。ＤＤ０とＤＤ１はＤＵ０とＤＵ１とそれぞれ同一の信号であり、ＤＤ２は「Ｌ」の状態を維持する。これにより、図１９のＴｒ３０、Ｔｒ３１、Ｔｒ４０及びＴｒ４１がオン・オフを繰り返すので、ＩＤＡＣ７３から容量Ｃに中間の大きさの電流が供給又は容量Ｃから中間の大きさの電流が引き抜かれ、容量Ｃの端子電圧は中間の振幅の３角波状に変化する。
【００３８】
図２０の（Ｃ）に示すように、３ビット駆動の場合は、ＤＵ０〜ＤＵ２が図示のように変化し、ＤＤ０〜ＤＤ２１はＤＵ０〜ＤＵ２と同一信号である。これにより、図１９のＴｒ３０〜Ｔｒ３２及びＴｒ４０〜Ｔｒ４２がオン・オフを繰り返すので、ＩＤＡＣ７３から容量Ｃに大きな電流が供給又は容量Ｃから大きな電流が引き抜かれ、容量Ｃの端子電圧は大きな振幅の３角波状に変化する。
【００３９】
以上のように、第５実施例のＳＳＣＧ回路では、容量Ｃを充放電する電流量を変えることができる。
【００４０】
ＩＤＡＣ制御回路７１は、図２０に示したような制御データＤＵ０〜ＤＵ２及びＤＤ０〜ＤＤ２を出力する。ＩＤＡＣ制御回路７１は、専用の論理回路でも実現できるが、マイクロコンピュータやＤＳＰを使用して実現することも可能である。また、基準電流源回路７２は、図１１の回路と同様の構成を有する。
【００４１】
ここで第１実施例の電流源回路５３について考えると、第１実施例の電流源回路５３は第５実施例のＩＤＡＣを１ビット構成とした例といえる。
【００４２】
図２１は、本発明の第６実施例のＳＳＣＧ回路の構成を示す図である。第６実施例のＳＳＣＧ回路は、第２実施例のＳＳＣＧ回路において、電流源制御回路５１と電流源回路５３を、第５実施例のＩＤＡＣ制御回路７１とＩＤＡＣ回路７３に置き換えた構成を有する。従って、第２実施例の特徴に加えて第５実施例の特徴を有する。
【００４３】
図２２は、本発明の第７実施例のＳＳＣＧ回路の構成を示す図である。第７実施例のＳＳＣＧ回路は、第３実施例のＳＳＣＧ回路において、電流源制御回路５１と電流源回路５３を、第５実施例のＩＤＡＣ制御回路７１とＩＤＡＣ回路７３に置き換えた構成を有する。従って、第３実施例の特徴に加えて第５実施例の特徴を有する。
【００４４】
図２３は、本発明の第８実施例のＳＳＣＧ回路の構成を示す図である。第８実施例のＳＳＣＧ回路は、第４実施例のＳＳＣＧ回路において、電流源制御回路５１と電流源回路５３を、第５実施例のＩＤＡＣ制御回路７１とＩＤＡＣ回路７３に置き換えた構成を有する。従って、第４実施例の特徴に加えて第５実施例の特徴を有する。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、従来例に比べて、電流制御型のスペクトラム拡散処理を行うので、以下の、
（１）発振周波数のスペクトラムを有効に拡散して電磁波輻射を低減でき、
（２）発振周波数のスペクトラムの度合いを自由に設定でき、
（３）正確に発振周波数を遷移させることができ、
（４）プロセス変動、温度変動又は電源電圧変動などによるバラツキの影響を低減できるという効果が得られる。
【００４６】
更に、前述の特願２００２−２６６６３１号に記載した発明に比べて、
（５）より高精度のスペクトラム拡散処理を小規模な回路構成で行えるという効果を奏する。
【図面の簡単な説明】
【図１】既出願のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の構成例を示す図である。
【図２】既出願に記載された電流方デジタル・アナログ変調器（ＩＤＡＣ）の回路構成を示す図である。
【図３】従来例におけるＩＤＡＣによる変調波形の例を示す図である。
【図４】本発明のスペクトラム拡散クロック発生（ＳＳＣＧ）回路の基本構成を示す図である。
【図５】本発明で使用する電流注入回路の基本構成を示す図である。
【図６】本発明の第１実施例のＳＳＣＧ回路の回路構成を示す図である。
【図７】周波数位相比較器の回路構成を示す図である。
【図８】チャージポンプ回路の回路構成を示す図である。
【図９】電圧電流変換（Ｖ−Ｉ変換）回路の回路構成を示す図である。
【図１０】電流制御発振回路（ＩＣＯ）の回路構成を示す図である。
【図１１】基準電流源回路の構成を示す図である。
【図１２】電流源制御回路の構成を示す図である。
【図１３】電流源回路の構成を示す図である。
【図１４】電流源制御信号と電流源出力電流とＶＣＯ入力電圧の動作波形を示す図である。
【図１５】本発明の第２実施例のＳＳＣＧ回路の回路構成を示す図である。
【図１６】本発明の第３実施例のＳＳＣＧ回路の回路構成を示す図である。
【図１７】本発明の第４実施例のＳＳＣＧ回路の回路構成を示す図である。
【図１８】本発明の第５実施例のＳＳＣＧ回路の回路構成を示す図である。
【図１９】第５実施例のＳＳＣＧ回路で使用するプッシュプル型ＩＤＡＣの回路構成を示す図である。
【図２０】第５実施例のプッシュプル型ＩＤＡＣの動作を説明する図である。
【図２１】本発明の第６実施例のＳＳＣＧ回路の回路構成を示す図である。
【図２２】本発明の第７実施例のＳＳＣＧ回路の回路構成を示す図である。
【図２３】本発明の第８実施例のＳＳＣＧ回路の回路構成を示す図である。
【符号の説明】
１１…１／Ｎ分周器
１２…周波数位相比較器
１３…チャージポンプ回路
１４…ループフィルタ
１６…電圧加算回路
１７…ＶＣＯ
１８…１／Ｍ分周器
２１…制御回路
２２…変調器（ＶＤＡＣ）
Claims (10)
- 基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記チャージポンプの出力と所定電位の間に直列に接続された抵抗と容量とを有し、前記充電信号に応じた差電圧信号を発生するループフィルタと、
前記差電圧信号に応じた周波数の生成クロックを発生するクロック発生器と、
前記ループフィルタの前記抵抗と前記容量の接続ノードに接続され、前記容量の電圧が、前記生成クロックの周期より長いスペクトラム拡散周期で、前記容量の電圧より小さな電圧振幅で変化するように充電及び放電する電流注入回路とを備えることを特徴とするスペクトラム拡散クロック発生回路。 - 前記電流注入回路は、前記容量の充放電電流を発生するプッシュプル型電流源と、前記プッシュプル型電流源を制御する電流源制御回路とを備える請求項１に記載のスペクトラム拡散クロック発生回路。
- 前記クロック発生器は、前記差電圧信号を差電流信号に変換するＶ−Ｉ変換回路と、前記差電流信号に応じた周波数の生成クロックを発生する電流制御発信回路とを備え、
前記プッシュプル型電流源は、前記Ｖ−Ｉ変換回路の出力する前記差電流信号に応じた充放電電流量で前記容量を充電又は放電する請求項２に記載のスペクトラム拡散クロック発生回路。 - 前記Ｖ−Ｉ変換回路の出力する前記差電流信号から高周波成分をフィルタリングしてフィルタリング差電流信号を発生するローパスフィルタを備え、
前記プッシュプル型電流源は、前記フィルタリング差電流信号に応じた充放電電流量で前記容量を充電又は放電する請求項３に記載のスペクトラム拡散クロック発生回路。 - 前記差電圧信号から高周波成分をフィルタリングしてフィルタリング差電圧信号を発生するローパスフィルタと、
前記フィルタリング差電圧信号をフィルタリング差電流信号に変換するフィルタリングＶ−Ｉ変換回路とを備え、
前記プッシュプル型電流源は、前記フィルタリング差電流信号に応じた充放電電流量で前記容量を充電又は放電する請求項２に記載のスペクトラム拡散クロック発生回路。 - 前記電流注入回路は、前記スペクトラム拡散周期に対応した周期で変化する出力コードを発生するデジタル制御回路と、前記出力コードに応じた充放電電流を発生するプッシュプル型電流デジタルアナログ変換（ＩＤＡＣ）回路とを備える請求項１に記載のスペクトラム拡散クロック発生回路。
- 前記クロック発生器は、前記差電圧信号を差電流信号に変換するＶ−Ｉ変換回路と、前記差電流信号に応じた周波数の生成クロックを発生する電流制御発信回路とを備え、
前記プッシュプル型電流デジタルアナログ変換回路は、前記Ｖ−Ｉ変換回路の出力する前記差電流信号に応じた充放電電流量で前記容量を充電又は放電する請求項６に記載のスペクトラム拡散クロック発生回路。 - 前記Ｖ−Ｉ変換回路の出力する前記差電流信号から高周波成分をフィルタリングしてフィルタリング差電流信号を発生するローパスフィルタを備え、
前記プッシュプル型電流デジタルアナログ変換回路は、前記フィルタリング差電流信号に応じた充放電電流量で前記容量を充電又は放電する請求項７に記載のスペクトラム拡散クロック発生回路。 - 前記差電圧信号から高周波成分をフィルタリングしてフィルタリング差電圧信号を発生するローパスフィルタと、
前記フィルタリング差電圧信号をフィルタリング差電流信号に変換するフィルタリングＶ−Ｉ変換回路とを備え、
前記プッシュプル型電流デジタルアナログ変換回路は、前記フィルタリング差電流信号に応じた充放電電流量で前記容量を充電又は放電する請求項６に記載のスペクトラム拡散クロック発生回路。 - 前記電流注入回路は、前記充放電電流の電流量を設定する基準電流源を備える請求項２又は６に記載のスペクトラム拡散クロック発生回路。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118939A JP4229749B2 (ja) | 2003-04-23 | 2003-04-23 | スペクトラム拡散クロック発生回路 |
| EP05027320A EP1641124B1 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit |
| EP03258206A EP1435694B1 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit jitter generation circuit and semiconductor device |
| TW092136550A TWI279988B (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
| US10/743,188 US6975148B2 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
| DE60307974T DE60307974T2 (de) | 2002-12-24 | 2003-12-23 | Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung |
| DE60328925T DE60328925D1 (de) | 2002-12-24 | 2003-12-23 | Jittergenerator |
| EP05027321A EP1672800B1 (en) | 2002-12-24 | 2003-12-23 | Jitter generation circuit |
| DE60327900T DE60327900D1 (de) | 2002-12-24 | 2003-12-23 | Taktgenerator mit spektraler Dispersion |
| CNB2003101239628A CN1266841C (zh) | 2002-12-24 | 2003-12-24 | 扩频时钟产生电路 |
| KR1020030096335A KR101077745B1 (ko) | 2002-12-24 | 2003-12-24 | 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치 |
| US11/217,459 US7095260B2 (en) | 2002-12-24 | 2005-09-02 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
| US11/476,125 US20060244499A1 (en) | 2002-12-24 | 2006-06-28 | Jitter generation circuit and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118939A JP4229749B2 (ja) | 2003-04-23 | 2003-04-23 | スペクトラム拡散クロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004328280A true JP2004328280A (ja) | 2004-11-18 |
| JP4229749B2 JP4229749B2 (ja) | 2009-02-25 |
Family
ID=33498340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003118939A Expired - Fee Related JP4229749B2 (ja) | 2002-12-24 | 2003-04-23 | スペクトラム拡散クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4229749B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006217539A (ja) * | 2005-02-07 | 2006-08-17 | Fujitsu Ltd | スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法 |
| US7764092B2 (en) | 2006-01-10 | 2010-07-27 | Samsung Electronics Co., Ltd. | Phase locked loop and phase locking method |
| JP2011244128A (ja) * | 2010-05-17 | 2011-12-01 | Fujitsu Semiconductor Ltd | クロック発生回路 |
| WO2012017732A1 (ja) | 2010-08-03 | 2012-02-09 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
| JP2012195826A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | スペクトラム拡散クロック発生回路 |
| JP2014127813A (ja) * | 2012-12-26 | 2014-07-07 | Asahi Kasei Electronics Co Ltd | パイプライン型ａ／ｄコンバータ |
| CN112532240A (zh) * | 2019-09-17 | 2021-03-19 | 群联电子股份有限公司 | 展频频率产生器、存储器储存装置及信号产生方法 |
| US11095217B2 (en) | 2017-05-11 | 2021-08-17 | Rohm Co., Ltd. | Ripple injection circuit and electronic device equipped with this circuit |
-
2003
- 2003-04-23 JP JP2003118939A patent/JP4229749B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8503501B2 (en) | 2005-02-07 | 2013-08-06 | Fujitsu Semiconductor Limited | Spread spectrum clock generation circuit and a method of controlling thereof |
| KR100848843B1 (ko) * | 2005-02-07 | 2008-07-28 | 후지쯔 가부시끼가이샤 | 스펙트럼 확산 클록 발생 회로 및 스펙트럼 확산 클록 발생회로의 제어 방법 |
| JP2006217539A (ja) * | 2005-02-07 | 2006-08-17 | Fujitsu Ltd | スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法 |
| US7764092B2 (en) | 2006-01-10 | 2010-07-27 | Samsung Electronics Co., Ltd. | Phase locked loop and phase locking method |
| JP2011244128A (ja) * | 2010-05-17 | 2011-12-01 | Fujitsu Semiconductor Ltd | クロック発生回路 |
| US9991912B2 (en) | 2010-08-03 | 2018-06-05 | Thine Electronics, Inc. | Transmitting device, receiving device and transmitting/receiving system |
| WO2012017732A1 (ja) | 2010-08-03 | 2012-02-09 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
| US8421508B2 (en) | 2011-03-17 | 2013-04-16 | Ricoh Company, Ltd. | Spread spectrum clock generator |
| JP2012195826A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | スペクトラム拡散クロック発生回路 |
| JP2014127813A (ja) * | 2012-12-26 | 2014-07-07 | Asahi Kasei Electronics Co Ltd | パイプライン型ａ／ｄコンバータ |
| US11095217B2 (en) | 2017-05-11 | 2021-08-17 | Rohm Co., Ltd. | Ripple injection circuit and electronic device equipped with this circuit |
| CN112532240A (zh) * | 2019-09-17 | 2021-03-19 | 群联电子股份有限公司 | 展频频率产生器、存储器储存装置及信号产生方法 |
| CN112532240B (zh) * | 2019-09-17 | 2023-12-01 | 群联电子股份有限公司 | 展频频率产生器、存储器储存装置及信号产生方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4229749B2 (ja) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1672800B1 (en) | Jitter generation circuit | |
| KR920004335B1 (ko) | 전압제어발진회로 | |
| US20080122546A1 (en) | Variable frequency oscillator and communication circuit with it | |
| EP2187523A1 (en) | Phase-locked loop control circuitry | |
| JP2010273320A (ja) | Ｐｌｌ回路 | |
| US6255872B1 (en) | Charge pump circuit for PLL | |
| JP4141247B2 (ja) | スペクトラム拡散クロック発生回路 | |
| JP2011078054A (ja) | 電流源、電子機器および集積回路 | |
| JP2004104655A (ja) | クロック生成回路、ｐｌｌ及びクロック生成方法 | |
| JP5515379B2 (ja) | 位相同期回路 | |
| JP4141248B2 (ja) | スペクトラム拡散クロック発生回路 | |
| JP3761858B2 (ja) | クロック信号発生回路 | |
| JP2002341959A (ja) | クロック信号発生方法及び装置 | |
| JP4229749B2 (ja) | スペクトラム拡散クロック発生回路 | |
| TW201312942A (zh) | 電壓控制器、頻率控制電路、以及使用其之信號產生裝置 | |
| US6577202B1 (en) | Multiple duty cycle tap points for a precise and programmable duty cycle generator | |
| JP4735870B2 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
| JP2005176570A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2000059215A (ja) | 周波数シンセサイザ、マルチ―モジュラス周波数分周器及びチャ―ジポンプ回路 | |
| JP4141250B2 (ja) | スペクトラム拡散クロック発生回路 | |
| US6850124B1 (en) | Circuit, architecture and method for tracking loop bandwidth in a frequency synthesizer having a wide frequency range | |
| JP7255511B2 (ja) | 電圧振幅検出器を有する半導体集積回路 | |
| JP2013016995A (ja) | Ｐｌｌ回路 | |
| CN113595549A (zh) | 片上系统装置、扩频时钟生成器及其方法 | |
| JP2004023553A (ja) | チャージポンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060406 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |