JP2012195826A - スペクトラム拡散クロック発生回路 - Google Patents
スペクトラム拡散クロック発生回路 Download PDFInfo
- Publication number
- JP2012195826A JP2012195826A JP2011059154A JP2011059154A JP2012195826A JP 2012195826 A JP2012195826 A JP 2012195826A JP 2011059154 A JP2011059154 A JP 2011059154A JP 2011059154 A JP2011059154 A JP 2011059154A JP 2012195826 A JP2012195826 A JP 2012195826A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock signal
- phase shift
- shift amount
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001228 spectrum Methods 0.000 title claims description 48
- 230000010363 phase shift Effects 0.000 claims abstract description 199
- 230000000630 rising effect Effects 0.000 claims description 65
- 230000008859 change Effects 0.000 claims description 46
- 230000010355 oscillation Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 description 11
- 230000003247 decreasing effect Effects 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】SSCG回路は、位相周波数比較器1、チャージポンプ2、ループフィルタ、電圧制御発振器4、位相コントローラ5、及び位相選択回路6を備える。位相選択回路6は、電圧制御発振器4からの出力クロック信号vco_ckのクロックの1周期を等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号pi_outを生成し、これを帰還信号として位相周波数比較器1に送る。位相コントローラ5は、移相クロック信号pi_outの周期を出力クロック信号vco_ckの周期から予め決められた第1の移相量で変化させるように、さらに、所定の範囲内で周期的に変化する第2の移相量を第1の移相量に加算するように、位相選択回路6を制御する。
【選択図】図1
Description
Δcount=2×255/ssint
[数2]
count(0)=0
[数3]
count(n)=count(n−1)+Δcount,1≦n≦ssint−1
0≦int(count(n))<128である場合:
ddsd_org=128+int(count(n))
[数5]
128≦int(count(n))<383である場合:
ddsd_org
=255−{int(count(n))−127}
=382−int(count(n))
[数6]
383≦int(count(n))<510である場合:
ddsd_org
=128+{int(count(n))−(2×255−0)}
=int(count(n))−382
基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号のクロックの1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相選択手段と、
上記移相クロック信号の周期を上記出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、上記位相選択手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記決定された位相を選択するように上記位相選択手段を制御する位相制御手段とを備え、
上記位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、上記第2の移相量を上記第1の移相量に加算するように、上記位相選択手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記周期的に変化する第2の移相量によって上記出力クロック信号はスペクトラム拡散変調されることを特徴とする。
上記位相制御手段は、
上記第2の移相量を離散的に変化させ、
上記第2の移相量を離散的に変化させるとき、変化前の移相量と変化後の移相量との間で繰り返し切り換え、次第に変化後の移相量の時間を長くすることを特徴とする。
図1は、本発明の第1の実施形態に係るスペクトラム拡散クロック発生(SSCG)回路の構成を示すブロック図である。図1のSSCG回路はフラクショナルPLL回路として構成されている。基準クロック発生器(図示せず)によって発生された基準クロック信号ref_ckは入力分周器11によって分周され、分周後の入力クロック信号comp_ckは位相周波数比較器1に入力される。位相周波数比較器1は、入力クロック信号comp_ckと、後述する帰還信号fb_ckとの間の位相差を検出してチャージポンプ2に出力する。チャージポンプ2は、位相差に応じて増減したチャージポンプ電圧をループフィルタ3に出力し、ループフィルタ3はチャージポンプ電圧に応じた制御電圧を電圧制御発振器(VCO)4に出力する。電圧制御発振器4は、制御電圧に応じた周波数及び位相を有する出力クロック信号vco_ckを生成して出力する。出力分周器12は、出力クロック信号vco_ckを他の回路による使用のために分周し、画素クロック信号pix_ckとして出力する。電圧制御発振器4から位相周波数比較器1への帰還回路には、位相コントローラ5の制御下で動作する位相選択回路6と、固定された整数の分周比を有する分周器7とが設けられる。位相選択回路6は、出力クロック信号vco_ckの立ち上がりエッジの位相を変化させることにより、出力クロック信号vco_ckの周期から変化された周期を有する移相クロック信号pi_outを生成して出力する。詳しくは、位相選択回路6は、出力クロック信号vco_ckのクロックの1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号pi_outを生成して出力する。位相コントローラ5は、移相クロック信号pi_outの周期を出力クロック信号vco_ckの周期から予め決められた移相量Δph(上記等分された位相の整数倍)で変化させた長さにするように、位相選択回路6によって選択される移相クロック信号pi_outの立ち上がりエッジの位相を決定して位相選択回路6を制御する。分周器7は移相クロック信号pi_outを分周して、帰還信号fb_ckとして位相周波数比較器1に入力する。
fpi_out=fvco_ck×512/(512+Δph)
ffb_ck=fpi_out=fcomp_ck
[数9]
fcomp_ck=fvco_ck×512/(512+Δph)
[数10]
fvco_ck=fcomp_ck×(1+Δph/512)
fpi_out=fvco_ck×512/{512×(div_pll+1)×(div_puck+1)+Δph}
[数12]
fcomp_ck
=ffb_ck
=fpi_out/([div_fb]+1)
=fvco_ck×512/[{512×(div_pll+1)×(div_puck+1)+Δph}×([div_fb]+1)]
[数13]
fvco_ck
=fcomp_ck×(div_fb+1)×{512×(div_pll+1)×(div_puck+1)+Δph}/512
=fcomp_ck×(div_fb+1)×{(div_pll+1)×(div_puck+1)+Δph/512}
=fcomp_ck×{(div_fb+1)×(div_pll+1)×(div_puck+1)+(div_fb+1)×Δph/512}
([div_fb]+1)×Δph/512
≒0.002×([div_fb]+1)
=0.2×([div_fb]+1)
Δfvco_ck/fvco_ck
={(div_pll+1)×(div_puck+1)+Δph/512}
/{(div_pll+1)×(div_puck+1)+0/512}
=1+Δph/{512×(div_pll+1)×(div_puck+1)}
≒1+0.002/{(div_pll+1)×(div_puck+1)}
fpuck=fpix_ck/(div_puck+1)
[数17]
fpix_ck=fvco_ck/(div_pll+1)
pi_ssd_max=int([ss_amp]/1024/Δf_step)
[数19]
pi_ssd_min=−int([ss_amp]/1024/Δf_step)
[数20]
Δf_step
=Δfvco_ck/fvco_ck−1
=1/512/{(div_pll+1)×(div_puck+1)}
Δcount=2×(pi_ssd_max−pi_ssd_min)/ssint
[数22]
count(0)=0
[数23]
count(n)=count(n−1)+Δcount,1≦n≦ssint−1
0≦int(count(n))<pi_ssd_max+1である場合:
pi_ssd=int(count(n))
[数25]
pi_ssd_max+1≦int(count(n))<pi_ssd_max+1+(pi_ssd_max−pi_ssd_min)である場合:
pi_ssd=pi_ssd_max−{int(count(n))−pi_ssd_max}
[数26]
pi_ssd_max+1+(pi_ssd_max−pi_ssd_min)≦int(count(n))<2×(pi_ssd_max−pi_ssd_min)である場合:
pi_ssd=pi_ssd_min+{int(count(n))−(2×pi_ssd_max−pi_ssd_min)}
Δph=pll_frac+pi_ssd
図14は、本発明の第2の実施形態に係るスペクトラム拡散クロック発生回路の位相選択回路によるスペクトラム拡散変調を説明するための図である。第1の実施形態のSSCG回路では、SS変調の分解能が位相選択回路6の分周比に依存する。従って、位相選択回路6の分周比の設定値div_puckが小さく、周波数の最小逓倍率が大きい(粗い)場合に、SS変調の分解能が粗くなるという問題がある。第2の実施形態のSSCG回路では、この問題に対処し、位相選択回路6を用いてSS変調を行う際に、周波数の最小逓倍率が大きい(粗い)場合であっても、出力クロック信号vco_ckのSS変調の周波数ステップの粗さを補う。SSCG回路の構成は、図1に示すものと同じである。
図15及び図16の例では、サブステップ時間区間div_pの長さが予め設定されている場合を想定したが、これを他の設定値から自動的に計算して設定してもよい。
Δθ
=1/{(div_pll+1)×(div_puck+1)×512+pll_frac}
≒1/{(div_pll+1)×(div_puck+1)×512}
…(pll_frac≪512)
Δθs=2×int(ss_amp/1024/Δθ)
step_p=int(ssint/Δθs/2)
[数31]
div_p=int(√step_p)
Δθ=1/{(2+1)×(3+1)×512}=1/(6×1024)
[数33]
Δθs=2×int{5/1024/(1/(6×1024))=2×int(5×6)=60
[数34]
fpuck=40MHz/(3+1)=10MHz
[数35]
step_p=int(1000/60/2)=8
[数36]
div_p=int(√8)=2
step_p’=step_p+1
2…チャージポンプ、
3…ループフィルタ、
4…電圧制御発振器、
5…位相コントローラ、
6…位相選択回路、
7…分周器、
11…入力分周器、
12…出力分周器。
Claims (5)
- 基準となる入力クロック信号と帰還信号との位相差を検出し、上記位相差に応じた制御電圧を出力する位相比較手段と、
上記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
出力クロック信号のクロックの1周期を所定個数に等分した位相のうちのいずれかを選択し、選択された位相に立ち上がりエッジを有する移相クロック信号を生成し、上記移相クロック信号を上記帰還信号として上記位相比較手段に送る位相選択手段と、
上記移相クロック信号の周期を上記出力クロック信号の周期から予め決められた第1の移相量で変化させた長さにするように、上記位相選択手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記決定された位相を選択するように上記位相選択手段を制御する位相制御手段とを備え、
上記位相制御手段は、所定の範囲内で周期的に変化する第2の移相量を生成し、上記第2の移相量を上記第1の移相量に加算するように、上記位相選択手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定し、上記周期的に変化する第2の移相量によって上記出力クロック信号はスペクトラム拡散変調されることを特徴とするスペクトラム拡散クロック発生回路。 - 上記位相制御手段は、
上記第2の移相量を離散的に変化させ、
上記第2の移相量を離散的に変化させるとき、変化前の移相量と変化後の移相量との間で繰り返し切り換え、次第に変化後の移相量の時間を長くすることを特徴とする請求項1記載のスペクトラム拡散クロック発生回路。 - 上記スペクトラム拡散クロック発生回路は、上記移相クロック信号の周期を上記出力クロック信号の周期から上記第1の移相量で変化させることにより、フラクショナルPLL回路として動作することを特徴とする請求項1又は2記載のスペクトラム拡散クロック発生回路。
- 上記移相クロック信号を分周して、上記分周された移相クロック信号を上記帰還信号として上記位相比較手段に送る分周器をさらに備えたことを特徴とする請求項1〜3のいずれか1つに記載のスペクトラム拡散クロック発生回路。
- 上記位相制御手段は、上記移相クロック信号の周期を上記出力クロック信号の所定クロック数分の周期から予め決められた移相量で変化させた長さにするように、上記位相選択手段によって選択される上記移相クロック信号の立ち上がりエッジの位相を決定することを特徴とする請求項1〜4のいずれか1つに記載のスペクトラム拡散クロック発生回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011059154A JP5672092B2 (ja) | 2011-03-17 | 2011-03-17 | スペクトラム拡散クロック発生回路 |
US13/422,131 US8421508B2 (en) | 2011-03-17 | 2012-03-16 | Spread spectrum clock generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011059154A JP5672092B2 (ja) | 2011-03-17 | 2011-03-17 | スペクトラム拡散クロック発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012195826A true JP2012195826A (ja) | 2012-10-11 |
JP5672092B2 JP5672092B2 (ja) | 2015-02-18 |
Family
ID=46827967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011059154A Expired - Fee Related JP5672092B2 (ja) | 2011-03-17 | 2011-03-17 | スペクトラム拡散クロック発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8421508B2 (ja) |
JP (1) | JP5672092B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015103895A (ja) * | 2013-11-22 | 2015-06-04 | 株式会社リコー | スペクトラム拡散クロック発生回路 |
JP2015122644A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社リコー | スペクトラム拡散クロック発生回路及び電子機器 |
JP2017112458A (ja) * | 2015-12-15 | 2017-06-22 | 株式会社リコー | スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法 |
US9742447B2 (en) | 2014-12-26 | 2017-08-22 | Ricoh Company, Ltd. | Clock signal generating apparatus, clock signal generating method, and medium |
JP2017169189A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社リコー | スペクトラム拡散クロック発生回路 |
US10200045B2 (en) | 2016-03-14 | 2019-02-05 | Ricoh Company, Ltd. | Spread spectrum clock generator circuit |
JP2021144570A (ja) * | 2020-03-13 | 2021-09-24 | 株式会社東芝 | クロック発生装置 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5799536B2 (ja) * | 2011-03-17 | 2015-10-28 | 株式会社リコー | フラクショナルpll回路 |
EP2575260B1 (en) * | 2011-09-29 | 2014-12-24 | ST-Ericsson SA | M-ary sequence clock spreading |
CN104426541B (zh) * | 2013-08-28 | 2018-03-30 | 京微雅格(北京)科技有限公司 | 一种扩展频谱控制的锁相环电路和方法 |
JP6549366B2 (ja) | 2014-09-19 | 2019-07-24 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
JP6612492B2 (ja) | 2014-10-16 | 2019-11-27 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
DE112016000190B4 (de) * | 2015-04-13 | 2019-03-28 | Asahi Kasei Microdevices Corporation | Sender, Sendeverfahren, Phasenjustiervorrichtung und Phasenjustierverfahren |
EP3826184A1 (en) | 2016-04-22 | 2021-05-26 | Kandou Labs, S.A. | High performance phase locked loop |
US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
CN115333530A (zh) | 2017-05-22 | 2022-11-11 | 康杜实验室公司 | 多模式数据驱动型时钟恢复方法和装置 |
US10425091B2 (en) * | 2017-10-31 | 2019-09-24 | Texas Instruments Incorporated | Fractional clock generator |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10707879B2 (en) * | 2018-04-13 | 2020-07-07 | KaiKuTek Inc. | Frequency-modulated continuous-wave radar system and frequency tracking method for calibrating frequency gains of a radio frequency signal to approach wideband flatness frequency responses |
EP3807996B1 (en) | 2018-06-12 | 2022-07-06 | Kandou Labs SA | Low latency combined clock data recovery logic network and charge pump circuit |
US10630272B1 (en) | 2019-04-08 | 2020-04-21 | Kandou Labs, S.A. | Measurement and correction of multiphase clock duty cycle and skew |
US10958251B2 (en) | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
CN110830041B (zh) * | 2019-11-25 | 2023-09-15 | 上海华力微电子有限公司 | 占空比50%的连续整数分频器及包括其的锁相环电路 |
US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
US11539369B2 (en) * | 2021-05-06 | 2022-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Duty-cycle corrector circuit |
US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3005A (en) * | 1843-03-17 | Power-loom | ||
US4000A (en) * | 1845-04-16 | Combined lock and latch | ||
US7004A (en) * | 1850-01-08 | Connecting ctjttees to shafts of boeing instetjments | ||
US9006A (en) * | 1852-06-08 | Improvement in seed-planters | ||
US9014A (en) * | 1852-06-15 | William compton | ||
US10002A (en) * | 1853-09-06 | Corn-sheller | ||
JPH03151718A (ja) * | 1989-11-08 | 1991-06-27 | Japan Radio Co Ltd | Pll方式の周波数シンセサイザ |
JP2003087113A (ja) * | 2001-09-10 | 2003-03-20 | Nec Corp | クロック制御方法と分周回路及びpll回路 |
JP2003124805A (ja) * | 2001-09-25 | 2003-04-25 | Samsung Electronics Co Ltd | Emi低減pll |
JP2004040685A (ja) * | 2002-07-08 | 2004-02-05 | Renesas Technology Corp | クロック生成回路 |
JP2004328280A (ja) * | 2003-04-23 | 2004-11-18 | Fujitsu Ltd | スペクトラム拡散クロック発生回路 |
JP2005020083A (ja) * | 2003-06-23 | 2005-01-20 | Renesas Technology Corp | クロック発生回路 |
JP2006148840A (ja) * | 2004-11-25 | 2006-06-08 | Renesas Technology Corp | 半導体集積回路およびクロック生成用電子部品 |
US7142187B1 (en) * | 2002-12-04 | 2006-11-28 | Samsung Electronics, Co., Ltd. | Liquid crystal display driving scaler capable of reducing electromagnetic interference |
JP2007053770A (ja) * | 2005-08-18 | 2007-03-01 | Samsung Electronics Co Ltd | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 |
JP2007288375A (ja) * | 2006-04-14 | 2007-11-01 | Renesas Technology Corp | 半導体集積回路 |
JP2010035015A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | Pll回路、並びに通信装置及びその折り返し試験方法 |
JP2010206344A (ja) * | 2009-03-02 | 2010-09-16 | Texas Instr Japan Ltd | ディザ処理型クロック発生器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7426220B2 (en) * | 2002-01-09 | 2008-09-16 | L-3 Communications Corporation | Method and apparatus for aligning the clock signals of transceivers in a multiple access communication system utilizing programmable, multi-tap phase-locked loops |
US6979987B2 (en) * | 2002-11-14 | 2005-12-27 | Fyre Storm, Inc. | Method of regulating an output voltage of a power converter by sensing the output voltage during a first time interval and calculating a next current value in an inductor sufficient to bring the output voltage to a target voltage within a second time interval immediately following the first time interval and varying a duty cycle of a switch during the second time interval |
WO2008032701A1 (en) * | 2006-09-13 | 2008-03-20 | Nec Corporation | Clock adjusting circuit and semiconductor integrated circuit device |
JP2011107750A (ja) * | 2009-11-12 | 2011-06-02 | Renesas Electronics Corp | 半導体集積回路装置 |
-
2011
- 2011-03-17 JP JP2011059154A patent/JP5672092B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-16 US US13/422,131 patent/US8421508B2/en active Active
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3005A (en) * | 1843-03-17 | Power-loom | ||
US4000A (en) * | 1845-04-16 | Combined lock and latch | ||
US7004A (en) * | 1850-01-08 | Connecting ctjttees to shafts of boeing instetjments | ||
US9006A (en) * | 1852-06-08 | Improvement in seed-planters | ||
US9014A (en) * | 1852-06-15 | William compton | ||
US10002A (en) * | 1853-09-06 | Corn-sheller | ||
JPH03151718A (ja) * | 1989-11-08 | 1991-06-27 | Japan Radio Co Ltd | Pll方式の周波数シンセサイザ |
JP2003087113A (ja) * | 2001-09-10 | 2003-03-20 | Nec Corp | クロック制御方法と分周回路及びpll回路 |
JP2003124805A (ja) * | 2001-09-25 | 2003-04-25 | Samsung Electronics Co Ltd | Emi低減pll |
JP2004040685A (ja) * | 2002-07-08 | 2004-02-05 | Renesas Technology Corp | クロック生成回路 |
US7142187B1 (en) * | 2002-12-04 | 2006-11-28 | Samsung Electronics, Co., Ltd. | Liquid crystal display driving scaler capable of reducing electromagnetic interference |
JP2004328280A (ja) * | 2003-04-23 | 2004-11-18 | Fujitsu Ltd | スペクトラム拡散クロック発生回路 |
JP2005020083A (ja) * | 2003-06-23 | 2005-01-20 | Renesas Technology Corp | クロック発生回路 |
JP2006148840A (ja) * | 2004-11-25 | 2006-06-08 | Renesas Technology Corp | 半導体集積回路およびクロック生成用電子部品 |
JP2007053770A (ja) * | 2005-08-18 | 2007-03-01 | Samsung Electronics Co Ltd | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 |
JP2007288375A (ja) * | 2006-04-14 | 2007-11-01 | Renesas Technology Corp | 半導体集積回路 |
JP2010035015A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | Pll回路、並びに通信装置及びその折り返し試験方法 |
JP2010206344A (ja) * | 2009-03-02 | 2010-09-16 | Texas Instr Japan Ltd | ディザ処理型クロック発生器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015103895A (ja) * | 2013-11-22 | 2015-06-04 | 株式会社リコー | スペクトラム拡散クロック発生回路 |
JP2015122644A (ja) * | 2013-12-24 | 2015-07-02 | 株式会社リコー | スペクトラム拡散クロック発生回路及び電子機器 |
US9742447B2 (en) | 2014-12-26 | 2017-08-22 | Ricoh Company, Ltd. | Clock signal generating apparatus, clock signal generating method, and medium |
JP2017112458A (ja) * | 2015-12-15 | 2017-06-22 | 株式会社リコー | スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法 |
JP2017169189A (ja) * | 2016-03-14 | 2017-09-21 | 株式会社リコー | スペクトラム拡散クロック発生回路 |
US10200045B2 (en) | 2016-03-14 | 2019-02-05 | Ricoh Company, Ltd. | Spread spectrum clock generator circuit |
JP2021144570A (ja) * | 2020-03-13 | 2021-09-24 | 株式会社東芝 | クロック発生装置 |
JP7196123B2 (ja) | 2020-03-13 | 2022-12-26 | 株式会社東芝 | クロック発生装置 |
Also Published As
Publication number | Publication date |
---|---|
US20120235717A1 (en) | 2012-09-20 |
JP5672092B2 (ja) | 2015-02-18 |
US8421508B2 (en) | 2013-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5672092B2 (ja) | スペクトラム拡散クロック発生回路 | |
JP5799536B2 (ja) | フラクショナルpll回路 | |
US9742447B2 (en) | Clock signal generating apparatus, clock signal generating method, and medium | |
JP4660076B2 (ja) | クロック発生回路 | |
US8085101B2 (en) | Spread spectrum clock generation device | |
US20080136532A1 (en) | Phase locked loop with adaptive phase error compensation | |
JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
KR20110126571A (ko) | Pll 회로, 통신 디바이스, 및 통신 디바이스의 루프백 테스트 방법 | |
JP2012528526A (ja) | 多相発振器を有する位相ロックループ | |
US8004324B2 (en) | Phase-locked loop frequency synthesizer of fractional N-type, and phase shift circuit with frequency converting function | |
KR20120047379A (ko) | 확산 스펙트럼 클럭 발생 회로 | |
US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
US9019016B2 (en) | Accumulator-type fractional N-PLL synthesizer and control method thereof | |
TW201424271A (zh) | 展頻時脈產生器 | |
JP2017112458A (ja) | スペクトラム拡散クロック発生回路及びスペクトラム拡散クロック発生方法 | |
JP2015103895A (ja) | スペクトラム拡散クロック発生回路 | |
JP3548557B2 (ja) | フラクショナルn周波数シンセサイザ | |
US9385860B2 (en) | Fractional PLL circuit | |
KR20090079110A (ko) | 디엘엘 기반의 분수체배 주파수 합성 장치 및 방법 | |
JP6950172B2 (ja) | スペクトラム拡散クロック発生回路 | |
KR101207072B1 (ko) | 위상 보간 기능을 갖는 위상고정루프 및 위상고정루프에서 위상 보간을 수행하는 방법 | |
US10484027B2 (en) | Glitch free phase selection multiplexer enabling fractional feedback ratios in phase locked loops | |
JPH10126263A (ja) | 周波数シンセサイザ装置 | |
JP2009089407A (ja) | クロック発生回路 | |
JP2017135442A (ja) | スペクトラム拡散クロック発生回路及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141208 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5672092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |