JP2003124805A - Emi低減pll - Google Patents
Emi低減pllInfo
- Publication number
- JP2003124805A JP2003124805A JP2002273147A JP2002273147A JP2003124805A JP 2003124805 A JP2003124805 A JP 2003124805A JP 2002273147 A JP2002273147 A JP 2002273147A JP 2002273147 A JP2002273147 A JP 2002273147A JP 2003124805 A JP2003124805 A JP 2003124805A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulation
- oscillation
- frequency
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 6
- 230000010355 oscillation Effects 0.000 claims description 109
- 230000004044 response Effects 0.000 claims description 32
- 230000007423 decrease Effects 0.000 claims description 15
- 230000003111 delayed effect Effects 0.000 claims description 15
- 238000001914 filtration Methods 0.000 claims description 11
- 230000009467 reduction Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 239000000872 buffer Substances 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 2
- 230000003139 buffering effect Effects 0.000 claims 2
- 230000030279 gene silencing Effects 0.000 claims 1
- 238000005086 pumping Methods 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 37
- 201000002674 obstructive nephropathy Diseases 0.000 description 28
- 238000010586 diagram Methods 0.000 description 27
- 238000001228 spectrum Methods 0.000 description 9
- 230000007480 spreading Effects 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 3
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150103877 Selenom gene Proteins 0.000 description 1
- 102100023647 Selenoprotein M Human genes 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0958—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation by varying the characteristics of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
- H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Abstract
イアウト面積でありながらも変調周波数及び変調率を自
由に制御できるEMI低減PLLを提供する。 【解決手段】VCOの出力信号に対して基準遅延時間の
整数倍の遅延時間、すなわち位相差を有する信号を制御
して変調率を決定し、このような過程を所定の変調周波
数に相当する周期中に反復させることによって前記目的
を達成する。本発明によるEMI低減PLLは、EMI
を低減するだけでなく、ROMを使用しないためにレイ
アウト面積が相対的に小さくなり、広い帯域の周波数を
得られるという長所がある。またVCOの出力信号に対
する位相差を論理回路で制御するために工程変化の影響
を受けないという長所がある。
Description
EMIを低減するPLLに関する。
(以下、PLL)の応用回路はデジタルシステムで必須
不可欠な役割を果たしている。技術の発展につれて、デ
ジタルシステムが高速化及び高集積化されてPLLも高
速化されているが、システム及びPLLの高速化はEl
ectro Magnetic Interferen
ce(以下、EMI)などの問題を発生させる。ここ
で、EMIは、高周波数信号のエネルギーの大きさが所
定の基準値を越えたときに現れ、半導体装置はEMIに
特に敏感である。
で大きいエネルギー(すなわち電力)を有する基準信号
の周波数を、所定の帯域幅を有し前記帯域幅内の周波数
でエネルギーが前記基準信号に比べて相対的に小さい周
波数信号に変調することである。例えば、基準信号の周
波数が1MHzである場合、所定の反復される一つの時
間サイクルで前記基準信号の周波数が0.99MHzと
1.01MHzとの間の信号に変調される。言い換えれ
ば、PLLの出力信号を使用するシステムが許容する最
大周波数及び最小周波数の範囲内で、前記PLLの出力
信号の周波数が、前記最大周波数及び最小周波数の範囲
内の周波数信号に所定の時間間隔をおいて反復して変調
される。
信号プロファイルである。図1を参照すれば、周波数変
調された信号は、基準周波数信号(F0、fundam
ental frequency signal)を中
心に最大の周波数(1+d)F0及び最小の周波数(1
−d)F0の間を1/Fm時間間隔をおいて変化する。
ここで、変調周波数Fm及び変調率dは任意に定めるこ
とができ、変調周波数Fmは約30KHzないし100
KHzが望ましく、変調率dは約4%以内である場合が
望ましい。
るスペクトルを示す。図2は、正弦波形態の変調信号プ
ロファイル(図2(a))を有する変調信号のスペクト
ル(図2(b))、三角波形態の変調信号プロファイル
(図2(c))を有する変調信号のスペクトル(図2
(d))及びLexmark社の特許であるハーシーキ
ス波(Hershey kiss signal)形態
の変調信号プロファイル(図2(e))を有する変調信
号のスペクトル(図2(f))を各々示す。正弦波形態
の変調信号プロファイル(図2(a))の場合、サイド
バンドで電力があまりに大きくて(図2(b))使用し
難いために、一般に三角波またはハーシーキス派形態の
変調信号プロファイルを使用する。
G(Spread Clock Generator)
とは、周波数を変調させることによって電力の利得を減
らす方法でEMIを減らす技術である。SSCGはLe
xmark社の特許された技術をいい、一般的にはDi
thered PLLという。変調方法は、スプレッデ
ィング方法によってセンタースプレッディング、アップ
スプレッディング及びダウンスプレッディング方法があ
る。
スプレッディング方法によるスペクトル結果を示す。図
3は、センタースプレッディング方法(図3(a)及び
図3(b))、アップスプレッディング方法(図3
(c)及び図3(d))及びダウンスプレッディング方
法(図3(e)及び図3(f))によって、基準信号の
スペクトルと前記基準信号に対応する変調信号のスペク
トル(図3(a)、図3(c)及び図3(e))及び基
準信号に対する変調信号プロファイル(図3(b)、3
(d)及び3(f))を各々示す。
明する。
(図3(a)及び図3(b))では、図3(a)の中央
に位置した周波数幅が狭くて電力が大きい基準信号を、
前記基準信号の周波数を基準にして高い周波数及び低い
周波数信号、すなわち、周波数帯域幅が広くて電力が相
対的に低い信号に変調する。
3c及び3d)では、図3(c)の左側に位置した周波
数幅が狭くて電力が大きい基準信号を、周波数帯域幅が
前記基準信号の周波数を基準にして高く電力が相対的に
低い信号に変調する。
3(e)及び図3(f))では、図3(e)の右側に位
置した周波数幅が狭くて電力が大きい基準信号を、周波
数帯域幅が前記基準信号の周波数を基準にして低く電力
が相対的に低い信号に変調する。
ために、従来は2つの代表的な方法が使われた。その一
つは、ディバイダのLSB(Least Signif
icant Bit)を制御することであり、他の一つ
は、ループフィルタの電位に鋸波を載せることである。
第1の方法として代表的なものに、Lexmark社の
Hardinが提案したROM制御器を採択したSSC
Gがあり、その他には、シグマデルタを利用した方法が
ある。第2の方法は、Neomagic社が提案したル
ープフィルタの電位にパルス発生器を設置するのであ
る。
ディングによって前記スプレッディングが実行されるの
で、出力周波数の範囲を調整するためにはROMのデー
タを新しくコーディングせねばならない。また、ROM
は半導体装置でかなり大きい面積を占める短所がある。
パルス発生器をループフィルタの電位に設置する場合、
同じく出力周波数を変更させるのに制限がある。
低消費電力、小さいレイアウト面積を占めながらも変調
周波数及び変調率を自由に制御できる装置が要求され
る。
解決しようとする技術的課題は、製造プロセスに敏感で
なく、低消費電力、小さいレイアウト面積を占めながら
も変調周波数及び変調率を自由に制御できるEMI減少
PLLを提供するところにある。
るための本発明の一側面によるEMI低減PLLは、プ
リディバイダ、位相検出器、電圧制御オシレータ(Vo
ltage Controlled Oscillat
or、以下VCO)、メインディバイダ、変調制御ブロ
ック及びポストディバイダを具備する。
値で分周して基準周波数信号を出力する。前記位相検出
器は、前記基準周波数信号及び所定のフィードバック信
号を受信し、前記基準周波数信号と前記フィードバック
信号との間の位相差に対応する信号を発生し、前記対応
する信号に所定処理をして得られる制御電圧を出力す
る。
イッチング制御信号を受信し、前記制御電圧に応じて所
定の周波数を有する第1オシレーション信号を出力する
とともに、前記複数のスイッチング制御信号に応じて前
記第1オシレーション信号の基本遅延時間の整数倍の遅
延時間だけ遅延した第2オシレーション信号を出力す
る。
ーション信号を受信して前記第1オシレーション信号の
周波数の増減を指示する前記フィードバック信号を出力
する。前記変調制御ブロックは、変調周波数データ、変
調率データ、前記フィードバック信号及び前記第2オシ
レーション信号を受信して前記複数のスイッチング制御
信号を出力する。前記ポストディバイダは、前記第1オ
シレーション信号を受信して所定の値で分周した信号を
出力する。
が位相差を有する複数の信号を発生し、該複数の信号を
適当に組み合わせることによってEMIを低減すること
ができる変調された出力信号を生成するPLLである。
他の側面によるEMI低減PLLは、位相検出及びフィ
ルタリング部、電圧制御発振部、位相インターポレー
タ、変調制御ブロック及びメインディバイダを具備す
る。
準周波数信号の位相とフィードバック信号の位相とを比
較し、前記位相差に応答してその値が変動する制御電圧
を発生する。
答して周波数が変動する第1オシレーション信号、及
び、前記制御電圧に応答して周波数が変動する第1ない
し第Mクロック信号を発生する。
いし第Mクロック信号を受信し、所定の第1ないし第N
スイッチング制御信号に応答して前記第1ないし第Mク
ロック信号のうち連続する2つのクロック信号の位相差
を細分化し、基本遅延時間の整数倍の周波数を有する第
2オシレーション信号を発生する。
タ、変調率データ、変調ステップデータ、前記フィード
バック信号及び前記第2オシレーション信号を受信して
前記第1ないし第Nスイッチング制御信号を出力する。
ーション信号を受信して前記第1オシレーション信号の
周波数の増減を指示する前記フィードバック信号を出力
する。
ョン信号の一周期を2N−1(Nは前記スイッチング制
御信号の個数)で割った時間である。
ディバイダをさらに備えてもよい。
値で分周させた前記基準周波数信号を出力する。ポスト
ディバイダは、前記第1オシレーション信号を受信して
所定の値で分周させた信号を出力する。
ブロック及び変調率制御ブロックを備える。
バック信号及び前記変調周波数データに応答して変調率
の増減を選択する選択信号を出力する。変調率制御ブロ
ックは、前記フィードバック信号、前記変調率データ、
前記第2オシレーション信号、前記変調ステップデータ
及び前記選択信号に応答して前記第1ないし第Nスイッ
チング制御信号を出力する。
発明の望ましい実施形態を説明することによって、本発
明を詳細に説明する。各図面において、同じ参照符号は
同じ構成要素を示す。
低減PLLのブロックダイヤグラムである。図4を参照
すれば、このEMI低減PLLは、プリディバイダ40
1、位相検出器403、VCO405、メインディバイ
ダ407、変調制御ブロック409及びポストディバイ
ダ411を具備する。
を所定の値で分周して基準周波数信号F−REFを生成
し出力する。位相検出器403は、基準周波数信号F−
REF及びフィードバック信号F−FEEDを受信し、
基準周波数信号F−REFとフィードバック信号F−F
EEDとの間の位相差に対応する信号を発生し、該信号
に対して電荷ポンピング及びループフィルタリングした
制御電圧V−CONを出力する。
複数のスイッチング制御信号S−CONを受信し、制御
電圧V−CONに応じて所定の周波数を有する第1オシ
レーション信号F−OSC1を出力するとともに、複数
のスイッチング制御信号S−CONに応じて第1オシレ
ーション信号F−OSC1の基本遅延時間の整数倍だけ
遅延した第2オシレーション信号F−OSC2を出力す
る。
ション信号F−OSC2を受信して第1オシレーション
信号F−OSC1の周波数の増減を指示するフィードバ
ック信号F−FEEDを出力する。変調制御ブロック4
09は、外部から直接入力されるかレジスタ(図示せ
ず)に貯蔵された2つのデータである変調周波数(mo
dulation frequency)データMFR
と変調率(modulation rate)データM
RR、フィードバック信号F−FEED及び第2オシレ
ーション信号F−OSC2を受信して複数のスイッチン
グ制御信号S−CONを出力する。ポストディバイダ4
11は、第1オシレーション信号F−OSC1を受信し
て、これを所定値で分周した信号FOUTを出力する。
409の内部ブロックダイヤグラムである。図5を参照
すれば、変調制御ブロック409は、変調周波数制御ブ
ロック501、変調率制御ブロック503及び決定ブロ
ック505を具備する。
ドバック信号F−FEED、変調周波数データMFR及
び選択信号SELMUXに応答して第1変調信号F−M
OD1を出力する。変調率制御ブロック503は、フィ
ードバック信号F−FEED、変調率データMRR及び
第1変調信号F−MOD1に応答して選択信号SELM
UX及び第2変調信号F−MOD2を出力する。決定ブ
ロック505は、フィードバック信号F−FEED、第
2オシレーション信号F−OSC2及び第2変調信号F
−MOD2に応答して複数のスイッチング制御信号S−
CONを出力する。
部ブロックダイヤグラムである。図6を参照すれば、V
CO405は、リングオシレータ601、レジスタブロ
ック603、複数のスイッチ605及び出力バッファ6
07を具備する。
CONによって所定の周波数を有する第1オシレーショ
ン信号F−OSC1、及び、第1オシレーション信号F
−OSC1の一周期を複数のスイッチング制御信号S−
CONの数で割った時間だけ遅延又は先行した複数の変
調オシレーション信号F−OSC1−MODを出力す
る。レジスタブロック603は、複数の変調オシレーシ
ョン信号F−OSC1−MODを各々格納する複数のレ
ジスタを具備する。
ング制御信号S−CONに応じてレジスタブロック60
3に格納された複数の変調オシレーション信号F−OS
C1−MODのうち一つを選択してスイッチングする。
出力バッファ607は、複数のスイッチ605のうち選
択された一つのスイッチを通じて入力される信号をバッ
ファリングして出力FOUTする。
して本発明を例示的に説明する。
れた複数の変調オシレーション信号F−OSC1−MO
Dのタイミングダイヤグラムである。図7を参照すれ
ば、複数の変調オシレーション信号F−OSC1−MO
Dは、互いに基本遅延時間分の時間遅延があることが分
かる。ここで、基本遅延時間は、第1オシレーション信
号F−OSC1の一周期TF−OSC1を複数のスイッ
チング制御信号S−CONの数で割った時間をいう。例
えば、スイッチング制御信号S−CONの数が16であ
れば基本遅延時間はTF−OSC1´1/16になる。
C1と、これに対応する基準周波数信号F−REF及び
所定時間遅延されたフィードバック信号F−FEEDの
タイミングダイヤグラムである。
号間の関係を説明する。位相検出器403は、プリディ
バイダ401の基準周波数信号F−REF及びフィード
バック信号F−FEEDの位相差に相当する制御電圧V
−CONを発生させる。VCO405は、制御電圧V−
CONに応じて第1オシレーション信号F−OSC1を
発生するとともに、第1オシレーション信号F−OSC
1を基本遅延時間Δtの整数倍ずつ遅延させた信号の中
から複数のスイッチング制御信号S−CONに応じて選
択された第2オシレーション信号F−OSC2を発生す
る。ここでは、基本遅延時間Δtの3倍の時間3Δtだ
け遅延させると仮定する。メインディバイダ407は、
第2オシレーション信号F−OSC2を利用してフィー
ドバック信号F−FEEDを生成させる。
−FEEDは、基準周波数信号F−REFに比べて基本
遅延時間Δtの3倍の遅延時間3Δtだけ遅延されたこ
とが分かる。この遅延された時間は、位相検出器403
に対して第1オシレーション信号F−OSC1の周波数
の増加を指示する命令として作用する。
データビットである。図9は、変調周波数の最大値MF
MAX及び最小値MFMIN、並びに、変調率の最大値
MRMAX及び最小値MRMINを示している。ここで
は、変調周波数の最大値MFMAXが4、最小値MFM
INが3であり、変調率の最大値MRMAXが3、最小
値MRMINが2である場合について説明する。
I低減PLLにおける変調された信号のタイミングダイ
ヤグラムである。図10を参照すれば、変調周波数の一
サイクル中に、最初は変調率が3であるフィードバック
信号F−FEEDを3つ(3TF-FEED)選択し、
次いで、変調率が5であるフィードバック信号を4つ
(4TF-FEED)、変調率が8であるフィードバッ
ク信号を3つ(3TF-F EED)、変調率が5である
フィードバック信号を3つ(3TF-FEED)、変調
率が3であるフィードバック信号を4つ(4T
F-FEED)選択し、最後に変調率が0であるフィー
ドバック信号を3つ(3TF-FEED)選択する。変
調周波数の一周期中には、全部で20のフィードバック
信号が含まれる。
ク信号が最初に選択される。2番目に選択された4つの
フィードバック信号の変調率5dtは最初に選択された
3つのフィードバック信号の変調率3dtに比べて2d
t増加している。3番目に選択された3つのフィードバ
ック信号の変調率8dtは2番目に選択された4つのフ
ィードバック信号の変調率5dtに比べて3dt増加し
ている。
信号の変調率5dtは3番目に選択された3つのフィー
ドバック信号の変調率8dtに比べて3dt減少してい
る。5番目に選択された4つのフィードバック信号の変
調率3dtは4番目に選択されたフィードバック信号の
変調率5dtに比べて2dt減少している。6番目に選
択された3つのフィードバック信号の変調率0dtは5
番目選択された4つのフィードバック信号の変調率E比
べて3dt減少している。
を拡張すると、鋸波(または三角波)形態の変調信号プ
ロファイルを予想できる。
C1を中心として変調される最小周波数信号に対する最
大周波数信号の比率が変調率を示し、最小周波数信号か
ら最大周波数信号に大きくなってまた小さくなる周期が
変調周波数を示す指数となる。図9のように変調周波数
及び変調率が与えられ、スイッチング制御信号S−CO
Nが16である場合、基準周波数信号F−REFを4M
Hzと仮定すれば、変調率は2MHz(4MHz´8/
16)であり、変調周波数は200KHz(4MHz/
20)になる。
ことは、PLLの応答特性によって変調信号プロファイ
ルが歪曲されることを防止するためである。
減少PLLのブロックダイヤグラムである。図12は、
図11の変調制御ブロックを示すブロックダイヤグラム
である。
EMI低減PLL1100は、位相検出及びフィルタリ
ング部1105、電圧制御発振部(VCO)1110、
位相インターポレータ1115、変調制御ブロック11
20及びメインディバイダ1125を具備する。
は、所定の基準周波数信号F_REFの位相と所定のフ
ィードバック信号F_FEEDの位相とを比較し、位相
差に応答してその値が変動する制御電圧V_CONを発
生する。
CONに応答して周波数が変化する第1オシレーション
信号F_OSC1及び制御電圧V_CONに応答して周
波数が変化する第1ないし第Mクロック信号MULTI
_C1〜MULTI_CMを発生する。
いし第Mクロック信号MULTI_C1〜MULTI_
CMを受信し、所定の第1ないし第Nスイッチング制御
信号S_CON1〜S_CONNに応答して第1ないし
第Mクロック信号MULTI_C1〜MULTI_CM
のうち連続する2つのクロック信号の位相差を細分化
し、所定の基本遅延時間の整数倍の周波数を有する第2
オシレーション信号F_OSC2を発生する。
オシレーション信号F_OSC1の一周期を2N−1
(Nは前記スイッチング制御信号の個数)で割った時間
である。
データMFR、変調率データMRR、変調ステップデー
タMSTEP、フィードバック信号F_FEED及び第
2オシレーション信号F_OSC2を受信して第1ない
し第Nスイッチング制御信号S_CON1〜S_CON
Nを出力する。
120は変調周波数制御ブロック1210及び変調率制
御ブロック1220を具備する。
ードバック信号F_FEED及び変調周波数データMF
Rに応答して変調率の増減を選択する選択信号SEL_
HLを出力する。変調率制御ブロック1220はフィー
ドバック信号F_FEED、変調率データMRR、第2
オシレーション信号F_OSC2、変調ステップデータ
MSTEP及び選択信号SEL_HLに応答して第1な
いし第Nスイッチング制御信号S_CON1〜S_CO
NNを出力する。
ション信号F_OSC2を受信して第1オシレーション
信号F_OSC1の周波数の増減を指示するフィードバ
ック信号F_FEEDを出力する。
及びポストディバイダ1135をさらに具備する。
を所定の値で分周した基準周波数信号F_REFを出力
する。ポストディバイダ1135は第1オシレーション
信号F_OSC1を受信して所定の値で分周した信号を
出力する。
の他の実施形態のEMI減少PLLの動作を詳細に説明
する。
1100は、位相インターポレータ1115の機能を利
用することによって比較的高い周波数を有する基準周波
数信号F_REFを使用できる。したがって、PLLの
ジッタ特性を改善できる。
は電圧制御発振部1110から出力される第1ないし第
Mクロック信号MULTI_C1〜MULTI_CMの
うち連続する二つのクロック信号の位相差をさらに細分
化する。それにより、変調率が同一であるという条件下
で変調ステップの個数がさらに増加されうるので、PL
Lの所望の周波数特性を得るための広い帯域幅の設定が
可能である。
なわち、出力周波数が100MHzである場合、変調率
は0.5MHzになる。電圧制御発振部1110が16
のクロック信号を発生する場合、0.5Mhzの変調率
を発生するために次のような関係が成立する。
ジッタ特性の改善のために望ましいが、基準周波数信号
F_REFが高まるほど変調ステップの個数が8、4、
2、1に減るので変調が失敗する可能性が大きくなる。
利用して電圧制御発振部1110の各クロック信号の間
を10の位相に細分化するならば、変調に160の位相
を利用できる。したがって、次のような関係が成立す
る。
利用しながらも変調ステップの個数も位相インターポレ
ータ1115を使用する前より多く増加することが分か
る。すなわち、言い換えれば、同じ変調率を有するPL
Lの具現時にさらに多くの変調ステップがあれば、さら
に高い周波数を有する基準周波数信号F_REFをPL
Lの入力として使用できる。
レータ1115を利用するという点以外には図4のPL
Lの動作と類似している。したがって、差異点を中心に
説明する。
基準周波数信号F_REFの位相と所定のフィードバッ
ク信号F_FEEDの位相とを比較し、位相差に応答し
てその値が変動する制御電圧V_CONを発生する。
位相同期ループに備わる位相検出器及び低域通過フィル
タとして機能する。すなわち、位相検出及びフィルタリ
ング部1105は基準周波数信号F_REFの位相とフ
ィードバック信号F_FEEDの位相差を検出し、その
差に応じて電圧レベルが上昇または下降する制御電圧V
_CONを発生する。
CONに応答して周波数が変化する第1オシレーション
信号F_OSC1及び制御電圧V_CONに応答して周
波数が変化する第1ないし第Mクロック信号MULTI
_C1〜MULTI_CMを発生する。
タ(図示せず)を具備する。リングオシレータは相異な
る位相を有する複数の出力を発生する。その複数の出力
のうち一つが制御電圧V_CONの電圧レベルの増減に
応答して周波数が変化する第1オシレーション信号F_
OSC1である。そして、残りの複数の出力が第1ない
し第Mクロック信号MULTI_C1〜MULTI_C
Mとして発生する。第1オシレーション信号F_OSC
1と第1ないし第Mクロック信号MULTI_C1〜M
ULTI_CMの周期は同一である。
容易に理解できるので電圧制御発振部1110の詳細な
動作に関する説明は省略する。
いし第Mクロック信号MULTI_C1〜MULTI_
CMを受信し、所定の第1ないし第Nスイッチング制御
信号S_CON1〜S_CONNに応答して第1ないし
第Mクロック信号MULTI_C1〜MULTI_CM
のうち連続する2つのクロック信号の位相差を細分化
し、所定の基本遅延時間の整数倍の周波数を有する第2
オシレーション信号F_OSC2を発生する。基本遅延
時間は第1オシレーション信号F_OSC1の一周期を
2N−1(Nは前記スイッチング制御信号の個数)で割
った時間である。位相インターポレータ1115の動作
は後述される。
データMFR、変調率データMRR、変調ステップデー
タMSTEP、フィードバック信号F_FEED及び第
2オシレーション信号F_OSC2を受信して、第1な
いし第Nスイッチング制御信号S_CON1〜S_CO
NNを出力する。変調周波数データMFR、変調率デー
タMRR、変調ステップデータMSTEPは、外部から
直接入力されるか、またはレジスタ(図示せず)に格納
されている。
20は変調周波数制御ブロック1210及び変調率制御
ブロック1220を具備する。変調周波数制御ブロック
1210はフィードバック信号F_FEED及び変調周
波数データMFRに応答して変調率の増減を選択する選
択信号SEL_HLを出力する。
ック信号F_FEED、変調率データMRR、第2オシ
レーション信号F_OSC2、変調ステップデータMS
TEP及び選択信号SEL_HLに応答して第1ないし
第Nスイッチング制御信号S_CON1〜S_CONN
を出力する。変調制御ブロック1120の詳細な動作は
後述される。
ーション信号F_OSC2を受信して第1オシレーショ
ン信号F_OSC1の周波数の増減を指示するフィード
バック信号F_FEEDを出力する。メインディバイダ
1125は図4のメインディバイダ407と同じ動作を
する。したがって、詳細な説明は省略される。
及びポストディバイダ1135をさらに具備する。
を所定値で分周した基準周波数信号F_REFを出力す
る。ポストディバイダ1135は第1オシレーション信
号F_OSC1を受信して、これを所定の値で分周した
信号を出力する。プリディバイダ1130及びポストデ
ィバイダ1135はいずれも図4のプリディバイダ40
1及びポストディバイダ411と同じ動作をする。した
がって詳細な説明は省略される。
ク信号及び第2オシレーション信号の波形図である。
ック信号MULTI_C1、MULTI_C2、MUL
TI_C3、MULTI_C4が電圧制御発振部111
0から出力されると仮定する。4つのクロック信号MU
LTI_C1、MULTI_C2、MULTI_C3、
MULTI_C4は同じ周期を有する。
いし第Nスイッチング制御信号S_CON1〜S_CO
NNに応答して連続する2つのクロック信号、例えば、
第1クロック信号MULTI_C1と第2クロック信号
MULTI_C2の位相差をより細密に割って複数の信
号を発生させる。複数の信号のうち一つが第2オシレー
ション信号F_OSC2として発生する。
クロック信号MULTI_C2との位相差をさらに細密
に割って発生した複数の信号の個数はスイッチング制御
信号S_CONの個数によって決定される。スイッチン
グ制御信号S_CONの個数がNであれば複数の信号の
個数は2N−1まで可能である。
1110から出力されるクロック信号の周期である。
ション信号、基準周波数信号及びフィードバック信号を
示す波形図である。
は、基準周波数信号F_REFの位相とフィードバック
信号F_FEEDとの位相差に対応する制御電圧V_C
ONを発生する。電圧制御発振部1110は、制御電圧
V_CONの電圧レベルの増減に応答して第1オシレー
ション信号F_OSC1を発生する。制御電圧V_CO
Nの増減により第1オシレーション信号F_OSC1の
周波数が増減される。
電圧制御発振部1110で発生する第1ないし第Mクロ
ック信号MULTI_C1〜MULTI_CMと変調制
御ブロック1120で発生する第1ないし第Nスイッチ
ング制御信号S_CON1〜S_CONNとに応答して
位相インターポレータ1115から発生する。第2オシ
レーション信号F_OSC2は前述された基本遅延時間
1dtの整数倍ずつ遅延される。
ション信号F_OSC2に応答してフィードバック信号
F_FEEDを発生する。メインディバイダ1125は
第2オシレーション信号F_OSC2の遅延の程度に応
じてフィードバック信号F_FEEDを遅延させるか、
あるいは繰り上げる。すると、フィードバック信号F_
FEEDは基準周波数信号F_REFと比較されて第1
オシレーション信号F_OSC1の周波数が増減され
る。
REFとフィードバック信号F_FEEDとが比較され
る時間(i)中に、第2オシレーション信号F_OSC
2はまず基本遅延時間1dtの1倍だけ遅延され(i
i)、再び基本遅延時間1dtの1倍だけ遅延される(i
ii)。結局、第2オシレーション信号F_OSC2は第
1オシレーション信号F_OSC1に比べて基本遅延時
間1dtの2倍だけ遅延されることが分かる。
OSC2に応答するフィードバック信号F_FEEDは
基準周波数信号F_REFに対して基本遅延時間1dt
の2倍だけ遅延される。フィードバック信号F_FEE
Dの遅延は第1オシレーション信号F_OSC1の周波
数を増加させるように制御電圧V_CONを制御する。
タ及び変調ステップデータの設定を示す図面である。
量を示す図面である。変調周波数データMFR、変調率
データMRR及び変調ステップデータMSTEPはレジ
スタ(図示せず)に格納されている。変調周波数データ
MFRから変調周波数が分かる。変調周波数データMF
Rが32であるので、変調周波数は1/(T_F_RE
F*32)である。ここで、T_F_REFは基準周波
数信号F_REFの周期である。
MSTEPMAXと最小値MSTEPMINとも2を示
している。これは、基準周波数信号F_REFのクロッ
クが2回発生する度に変調率を変更することを意味す
る。もし、変調ステップデータMSTEPの最大値MS
TEPMAXが3であり、最小値MSTEPMINが2
であれば、基準周波数信号F_REFのクロックが3回
発生すれば変調率を変更し、再び基準周波数信号F_R
EFのクロックが2回発生すれば変調率を変更するとい
う意味である。
2で最小値MRMINが1である。これは、最初に変調
率を変更する時は2dt(ここで、1dtは基本遅延時
間である)だけ変更し、次に変調率を変更する時は1d
tだけ変更し、再び変調率を変更する時は2dtだけ変
更することを反復することを意味する。
号F_REFのクロックが2回発生すれば2dtだけ変
調させ、2番目の基準周波数信号F_REFのクロック
が2回発生すれば2dt+1dtだけ変調させ、3番目
の基準周波数信号F_REFのクロックが2回発生すれ
ば2dt+1dt+2dtだけ変調させ、4番目の基準
周波数信号F_REFのクロックが2回発生すれば2d
t+1dt+2dt+1dtだけ変調させる。
tである。位相インターポレータ1115がNつのスイ
ッチング制御信号S_CONによって2N−1つの基本
遅延時間の整数倍の位相差を有する信号を発生させるな
らば、図16の変調された周波数量は、 基準周波数信号F_REF*11/(2N−1) ・・・(2) になる。
数量を小さくするためには、基準周波数信号F_REF
の周波数を低めるか、あるいは2N−1の値を増加させ
る必要がある。しかし、一般的に、基準周波数信号F_
REFの周波数は高いほどPLLの帯域幅を自由に設定
でき、出力信号F_OUTの雑音成分も減らしうる。し
たがって、2N−1の値を増加させねばならない。
変調効果を最大化するためには変調ステップデータMS
TEPの最大値MSTEPMAXと最小値MSTEPM
INとを最小に設定せねばならない。図16の例では、
変調ステップデータMSTEPの最大値MSTEPMA
Xと最小値MSTEPMINを1に設定すれば変調効果
を最大化できる。
_F_REF*32)を意味する)中に最小限16の相
異なる位相を有する信号が必要である。したがって、位
相インターポレータ1115は16以上の信号を発生さ
せねばならない。
ONの数は(2N−1)>16の式でNは最小5以上に
なる。もし、位相インターポレータ1115を利用せず
に電圧制御発振部1110が直接16つの相異なる位相
を有する信号を発生させるならば、電圧制御発振部11
10に8つの差同増幅器が必要になる。差同増幅器の個
数の増加は過度な電力消耗をもたらし、またPLLの帯
域幅の設定も制限される。
ターポレータ1115の技法によってさらに多くの位相
差を利用する変調方法が使われうる。すなわち、本発明
はPLLのフィードバック経路に位相インターポレータ
1115を使用するあらゆる方法を含みうる。
して説明されたが、これは例示的なものに過ぎず、当業
者であれば多様な変形及び均等な他の実施形態が可能で
あるという点を理解できる。したがって、本発明の真の
技術的保護範囲は特許請求の範囲の技術的思想により決
まらねばならない。
減PLLは、EMIを低減するだけでなくROMを使用
しないのでレイアウト面積が相対的に小さくなり、広い
帯域の周波数を得られるという長所がある。また、VC
Oの出力信号に対する位相差を論理回路で制御するため
に工程変化の影響を受けないという長所がある。
イルである。
を示す図面である。
ング方法によるスペクトル結果を示す図面である。
ヤグラムである。
クダイヤグラムである。
ラムである。
調オシレーション信号F−OSC1−MODのタイミン
グダイヤグラムである。
に対応する基準周波数信号F−REF及び所定時間遅延
されたフィードバック信号F−FEEDのタイミングダ
イヤグラムである。
示す図面である。
の変調された信号に対するタイミングダイヤグラムであ
る。
ブロックダイヤグラムである。
イヤグラムである。
2オシレーション信号の波形図である。
基準周波数信号及びフィードバック信号を示す波形図で
ある。
テップデータの設定を示す図面である。
である。
Claims (13)
- 【請求項1】 入力信号を所定の値で分周して基準周波
数信号を生成するプリディバイダと、 前記基準周波数信号及び所定のフィードバック信号を受
信し、前記基準周波数信号と前記フィードバック信号と
の間の位相差に対応する信号を発生し、前記対応する信
号に所定の処理をして得られる制御電圧を出力する位相
検出器と、 前記制御電圧及び複数のスイッチング制御信号を受信
し、前記制御電圧に応じて所定の周波数を有する第1オ
シレーション信号を出力するとともに前記複数のスイッ
チング制御信号に応じて前記第1オシレーション信号の
基本遅延時間の整数倍の遅延時間だけ遅延した第2オシ
レーション信号を出力するVCOと、 前記第2オシレーション信号を受信して前記第1オシレ
ーション信号の周波数の増減を指示する前記フィードバ
ック信号を出力するメインディバイダと、 変調周波数データ、変調率データ、前記フィードバック
信号及び前記第2オシレーション信号を受信して前記複
数のスイッチング制御信号を出力する変調制御ブロック
と、 前記第1オシレーション信号を受信して所定の値で分周
した信号を出力するポストディバイダとを具備すること
を特徴とするEMI低減PLL。 - 【請求項2】 前記基本遅延時間は、 前記第1オシレーション信号の一周期を前記複数の制御
信号の数で割った時間であることを特徴とする請求項1
に記載のEMI減少PLL。 - 【請求項3】 前記位相検出器における所定の処理は、 前記対応する信号に対する電荷ポンピング及びループフ
ィルタリング処理であることを特徴とする請求項1に記
載のEMI低減PLL。 - 【請求項4】 前記変調制御ブロックは、 前記フィードバック信号、前記変調周波数データ及び所
定の選択信号に応答して第1変調信号を出力する変調周
波数制御ブロックと、 前記フィードバック信号、前記変調率データ及び前記変
調周波数信号に応答して前記選択信号及び第2変調信号
を出力する変調率制御ブロックと、 前記フィードバック信号、前記第2オシレーション信号
及び前記第2変調信号に応答して前記複数のスイッチン
グ制御信号を出力する決定ブロックとを具備することを
特徴とする請求項1に記載のEMI低減PLL。 - 【請求項5】 前記VCOは、 前記制御電圧に応じて前記第1オシレーション信号及び
前記第1オシレーション信号の一周期を前記複数のスイ
ッチング制御信号の数で割った時間だけ遅延又は先行し
た複数の変調オシレーション信号を出力するリングオシ
レータと、 前記複数の変調オシレーション信号を各々格納する複数
のレジスタを具備するレジスタブロックと、 前記複数のスイッチング制御信号に応じて前記レジスタ
ブロックに格納された複数の変調オシレーション信号の
うち一つを選択してスイッチングする複数のスイッチ
と、 前記複数のスイッチのうち選択された一つのスイッチを
通じて出力される信号をバッファリングして出力する出
力バッファとを具備することを特徴とする請求項1に記
載のEMI低減PLL。 - 【請求項6】 入力信号を受信して基準周波数信号を生
成し、前記基準周波数信号と内部で発生するフィードバ
ック信号との位相差に相当する制御電圧を発生し、前記
制御電圧に応じて第1オシレータ信号を発生し、スイッ
チング制御信号に応じて前記第1オシレーション信号の
基本遅延時間の整数倍の遅延時間だけ遅延した第2オシ
レーション信号を発生するクロックゼネレータブロック
と、 変調周波数データ、変調率データ、前記フィードバック
信号及び前記第2オシレーション信号を受信して前記複
数のスイッチング制御信号を出力する変調制御ブロック
とを具備することを特徴とするEMI低減PLL。 - 【請求項7】 前記基本遅延時間は、 前記第1オシレーション信号の一周期を前記複数の制御
信号の数で割った時間であることを特徴とする請求項6
に記載のEMI低減PLL。 - 【請求項8】 前記変調制御ブロックは、 前記フィードバック信号、前記変調周波数データ及び所
定の選択信号に応答して第1変調信号を出力する変調周
波数制御ブロックと、 前記フィードバック信号、前記変調率データ及び前記変
調周波数信号に応答して前記選択信号及び第2変調信号
を出力する変調率制御ブロックと、 前記フィードバック信号、前記第2オシレーション信号
及び前記第2変調信号に応答して前記複数のスイッチン
グ制御信号を出力する決定ブロックとを具備することを
特徴とする請求項6に記載のEMI低減PLL。 - 【請求項9】 前記クロックゼネレータブロックは、 前記制御電圧に応じて前記第1オシレーション信号及び
前記第1オシレーション信号の一周期を前記複数のスイ
ッチング制御信号の数で割った時間だけ遅延又は先行す
る複数の変調オシレーション信号を出力するリングオシ
レータと、 前記複数の変調オシレーション信号を各々貯蔵する複数
のレジスタを具備するレジスタブロックと、 前記複数のスイッチング制御信号に応じて前記レジスタ
ブロックに格納された複数の変調オシレーション信号の
うち一つを選択してスイッチングする複数のスイッチ
と、 前記複数のスイッチのうち選択された一つのスイッチを
通じて出力される信号をバッファリングして出力する出
力バッファとを具備することを特徴とする請求項6に記
載のEMI低減PLL。 - 【請求項10】 基準周波数信号の位相とフィードバッ
ク信号の位相とを比較し、前記位相差に応答してその値
が変動する制御電圧を発生する位相検出及びフィルタリ
ング部と、 前記制御電圧に応答して周波数が変動する第1オシレー
ション信号、及び、前記制御電圧に応答して周波数が変
動する第1ないし第Mクロック信号を発生する電圧制御
発振部と、 前記第1ないし第Mクロック信号を受信し、第1ないし
第Nスイッチング制御信号に応答して前記第1ないし第
Mクロック信号のうち連続する2つのクロック信号の位
相差を細分化し、基本遅延時間の整数倍の周波数を有す
る第2オシレーション信号を発生する位相インターポレ
ータと、 変調周波数データ、変調率データ、変調ステップデー
タ、前記フィードバック信号及び前記第2オシレーショ
ン信号を受信して前記第1ないし第Nスイッチング制御
信号を出力する変調制御ブロックと、 前記第2オシレーション信号を受信して前記第1オシレ
ーション信号の周波数の増減を指示する前記フィードバ
ック信号を出力するメインディバイダとを具備すること
を特徴とするEMI低減PLL。 - 【請求項11】 前記基本遅延時間は、 前記第1オシレーション信号の一周期を2N−1(Nは
前記スイッチング制御信号の個数)で割った時間である
ことを特徴とする請求項10に記載のEMI低減PL
L。 - 【請求項12】 前記PLLは、 入力信号を所定の値で分周した前記基準周波数信号を出
力するプリディバイダと、 前記第1オシレーション信号を受信して所定の値で分周
した信号を出力するポストディバイダとをさらに具備す
ることを特徴とする請求項10に記載のEMI低減PL
L。 - 【請求項13】 前記変調制御ブロックは、 前記フィードバック信号及び前記変調周波数データに応
答して変調率の増減を選択する選択信号を出力する変調
周波数制御ブロックと、 前記フィードバック信号、前記変調率データ、前記第2
オシレーション信号、前記変調ステップデータ及び前記
選択信号に応答して前記第1ないし第Nスイッチング制
御信号を出力する変調率制御ブロックとを具備すること
を特徴とする請求項10に記載のEMI低減PLL。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-059337 | 2001-09-25 | ||
KR20010059337 | 2001-09-25 | ||
KR2002-043695 | 2002-07-24 | ||
KR10-2002-0043695A KR100493024B1 (ko) | 2001-09-25 | 2002-07-24 | Emi 감소 pll |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124805A true JP2003124805A (ja) | 2003-04-25 |
JP4074166B2 JP4074166B2 (ja) | 2008-04-09 |
Family
ID=26639360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002273147A Expired - Fee Related JP4074166B2 (ja) | 2001-09-25 | 2002-09-19 | Emi低減pll |
Country Status (2)
Country | Link |
---|---|
US (1) | US6703902B2 (ja) |
JP (1) | JP4074166B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703902B2 (en) * | 2001-09-25 | 2004-03-09 | Samsung Electronics Co. Ltd. | Phase locked loop for reducing electromagnetic interference |
JP2010035015A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | Pll回路、並びに通信装置及びその折り返し試験方法 |
JP2010206344A (ja) * | 2009-03-02 | 2010-09-16 | Texas Instr Japan Ltd | ディザ処理型クロック発生器 |
JP2010283830A (ja) * | 2010-06-08 | 2010-12-16 | Renesas Electronics Corp | 通信装置及びその折り返し試験方法 |
JP2012195826A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | スペクトラム拡散クロック発生回路 |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW477149B (en) * | 2000-08-01 | 2002-02-21 | Acer Peripherals Inc | Method to resolve the EMI problem of the circuit system in the on-screen display menu |
US7180352B2 (en) * | 2001-06-28 | 2007-02-20 | Intel Corporation | Clock recovery using clock phase interpolator |
US7187705B1 (en) | 2002-12-23 | 2007-03-06 | Cypress Semiconductor Corporation | Analog spread spectrum signal generation circuit |
US7078947B2 (en) * | 2003-12-21 | 2006-07-18 | Silicon Bridge Inc. | Phase-locked loop having a spread spectrum clock generator |
US6970029B2 (en) * | 2003-12-30 | 2005-11-29 | Intel Corporation | Variable-delay signal generators and methods of operation therefor |
US7434083B1 (en) * | 2004-01-06 | 2008-10-07 | Apple Inc. | Method and apparatus for the generation and control of clock signals |
US7443905B1 (en) * | 2004-03-19 | 2008-10-28 | National Semiconductor Corporation | Apparatus and method for spread spectrum clock generator with accumulator |
US7676012B1 (en) * | 2004-04-22 | 2010-03-09 | Pulsecore Semiconductor Corp. | Spread spectrum controllable delay clock buffer with zero cycle slip |
CN1973439A (zh) * | 2004-07-22 | 2007-05-30 | 罗姆股份有限公司 | 时钟生成电路及通信装置 |
DE102004038100B3 (de) * | 2004-08-05 | 2006-04-13 | Texas Instruments Deutschland Gmbh | Erzeugung eines Takts mit gespreiztem Frequenzspektrum |
US7161970B2 (en) * | 2004-09-10 | 2007-01-09 | Ftd Solutions Pte, Ltd. | Spread spectrum clock generator |
US7583459B1 (en) | 2004-11-18 | 2009-09-01 | Marvell International Ltd. | Method and apparatus for write precompensation in a magnetic recording system |
JP2006324750A (ja) * | 2005-05-17 | 2006-11-30 | Nec Electronics Corp | クロック生成回路 |
US7676197B2 (en) * | 2005-06-30 | 2010-03-09 | Intel Corporation | Signal spectrum steering method, apparatus, and system |
US8144125B2 (en) | 2006-03-30 | 2012-03-27 | Cypress Semiconductor Corporation | Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device |
US7683829B2 (en) * | 2006-04-24 | 2010-03-23 | Atheros Communications, Inc. | Method and apparatus for adapting a receiver frequency plan according to location |
DE102006024471A1 (de) * | 2006-05-24 | 2007-12-06 | Xignal Technologies Ag | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
US20080080655A1 (en) * | 2006-10-02 | 2008-04-03 | International Business Machines Corporation | Precise frequency rail to rail spread spectrum generation |
US8547114B2 (en) * | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
US8144126B2 (en) | 2007-05-07 | 2012-03-27 | Cypress Semiconductor Corporation | Reducing sleep current in a capacitance sensing system |
US8089289B1 (en) | 2007-07-03 | 2012-01-03 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
EP2063534B1 (en) * | 2007-11-23 | 2012-02-01 | STMicroelectronics Srl | Clock dithering process for reducing electromagnetic interference in D/A converters and apparatus for carrying out such process |
TWI345881B (en) * | 2007-12-03 | 2011-07-21 | Ind Tech Res Inst | Spread spectrum clock generating appartus |
US8253454B2 (en) * | 2007-12-21 | 2012-08-28 | Realtek Semiconductor Corp. | Phase lock loop with phase interpolation by reference clock and method for the same |
US8525798B2 (en) | 2008-01-28 | 2013-09-03 | Cypress Semiconductor Corporation | Touch sensing |
US8358142B2 (en) | 2008-02-27 | 2013-01-22 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
US8319505B1 (en) | 2008-10-24 | 2012-11-27 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
TWI376877B (en) * | 2008-12-26 | 2012-11-11 | Ind Tech Res Inst | Clock generator and multimodulus frequency divider and delta-sigma modulator thereof |
KR101572479B1 (ko) * | 2008-12-29 | 2015-11-27 | 주식회사 동부하이텍 | 소면적 확산 스펙트럼 클럭 발생 장치 및 방법 |
US8044742B2 (en) | 2009-03-11 | 2011-10-25 | Qualcomm Incorporated | Wideband phase modulator |
US9069405B2 (en) * | 2009-07-28 | 2015-06-30 | Cypress Semiconductor Corporation | Dynamic mode switching for fast touch response |
US8723827B2 (en) | 2009-07-28 | 2014-05-13 | Cypress Semiconductor Corporation | Predictive touch surface scanning |
JP2011107750A (ja) * | 2009-11-12 | 2011-06-02 | Renesas Electronics Corp | 半導体集積回路装置 |
US8588720B2 (en) * | 2009-12-15 | 2013-11-19 | Qualcomm Incorproated | Signal decimation techniques |
US8269536B2 (en) * | 2009-12-30 | 2012-09-18 | Industrial Technology Research Institute | Onion waveform generator and spread spectrum clock generator using the same |
JP5473669B2 (ja) * | 2010-02-23 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | クロック生成回路と半導体装置 |
EP2609493A1 (en) | 2010-08-23 | 2013-07-03 | Cypress Semiconductor Corporation | Capacitance scanning proximity detection |
US9094028B2 (en) | 2012-04-11 | 2015-07-28 | Rambus Inc. | Wide range frequency synthesizer with quadrature generation and spur cancellation |
US9000858B2 (en) * | 2012-04-25 | 2015-04-07 | Qualcomm Incorporated | Ultra-wide band frequency modulator |
US8952763B2 (en) * | 2012-05-10 | 2015-02-10 | Mediatek Inc. | Frequency modulator having digitally-controlled oscillator with modulation tuning and phase-locked loop tuning |
JP2015080070A (ja) * | 2013-10-16 | 2015-04-23 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器および移動体 |
KR102511077B1 (ko) * | 2015-09-24 | 2023-03-17 | 삼성전자주식회사 | 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기 |
KR102475095B1 (ko) * | 2015-10-26 | 2022-12-08 | 주식회사 위츠 | 무선 전력 송신 장치 |
CN116312374B (zh) * | 2023-05-19 | 2023-07-21 | 苇创微电子(上海)有限公司 | 一种改善显示驱动芯片emi干扰的时序调制方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5943382A (en) * | 1996-08-21 | 1999-08-24 | Neomagic Corp. | Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop |
EP0828360A1 (de) * | 1996-09-04 | 1998-03-11 | Micronas Intermetall GmbH | Taktgenerator zur Erzeugung eines störstrahlarmen Systemtaktes |
US6046646A (en) * | 1997-06-13 | 2000-04-04 | Lo; Pedro W. | Modulation of a phase locked loop for spreading the spectrum of an output clock signal |
JPH11220386A (ja) | 1998-02-02 | 1999-08-10 | Mitsubishi Electric Corp | フェーズロックドループ |
JP4089030B2 (ja) | 1998-09-18 | 2008-05-21 | ソニー株式会社 | クロック発生回路 |
US6208216B1 (en) * | 1998-09-28 | 2001-03-27 | Mikko J. Nasila | Phase-locked-loop pulse-width modulation system |
JP2000216667A (ja) | 1999-01-25 | 2000-08-04 | Hitachi Ltd | クロック発振回路 |
US6175259B1 (en) * | 1999-02-09 | 2001-01-16 | Cypress Semiconductor Corp. | Clock generator with programmable two-tone modulation for EMI reduction |
JP2000252817A (ja) | 1999-03-03 | 2000-09-14 | Kawasaki Steel Corp | Pll回路 |
US6181213B1 (en) * | 1999-06-14 | 2001-01-30 | Realtek Semiconductor Corp. | Phase-locked loop having a multi-phase voltage controlled oscillator |
US6160456A (en) * | 1999-06-14 | 2000-12-12 | Realtek Semiconductor Corp. | Phase-locked loop having adjustable delay elements |
US6242956B1 (en) * | 1999-10-22 | 2001-06-05 | Motorola, Inc. | Phase locked loop |
US6229400B1 (en) * | 1999-10-22 | 2001-05-08 | Motorola Inc. | Method and apparatus for a calibrated frequency modulation phase locked loop |
US6204649B1 (en) * | 2000-03-16 | 2001-03-20 | Micrel Incorporated | PWM regulator with varying operating frequency for reduced EMI |
JP3567905B2 (ja) * | 2001-04-06 | 2004-09-22 | セイコーエプソン株式会社 | ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法 |
EP1289150A1 (en) * | 2001-08-24 | 2003-03-05 | STMicroelectronics S.r.l. | A process for generating a variable frequency signal, for instance for spreading the spectrum of a clock signal, and device therefor |
JP4074166B2 (ja) * | 2001-09-25 | 2008-04-09 | 三星電子株式会社 | Emi低減pll |
-
2002
- 2002-09-19 JP JP2002273147A patent/JP4074166B2/ja not_active Expired - Fee Related
- 2002-09-24 US US10/253,072 patent/US6703902B2/en not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703902B2 (en) * | 2001-09-25 | 2004-03-09 | Samsung Electronics Co. Ltd. | Phase locked loop for reducing electromagnetic interference |
JP2010035015A (ja) * | 2008-07-30 | 2010-02-12 | Nec Electronics Corp | Pll回路、並びに通信装置及びその折り返し試験方法 |
JP4562787B2 (ja) * | 2008-07-30 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | Pll回路 |
US8270553B2 (en) | 2008-07-30 | 2012-09-18 | Renesas Electronics Corporation | PLL circuit, communication device, and loopback test method of communication device |
US8660223B2 (en) | 2008-07-30 | 2014-02-25 | Renesas Electronics Corporation | PLL circuit, communication device, and loopback test method of communication device |
JP2010206344A (ja) * | 2009-03-02 | 2010-09-16 | Texas Instr Japan Ltd | ディザ処理型クロック発生器 |
JP2010283830A (ja) * | 2010-06-08 | 2010-12-16 | Renesas Electronics Corp | 通信装置及びその折り返し試験方法 |
JP4666670B2 (ja) * | 2010-06-08 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 通信装置及びその折り返し試験方法 |
JP2012195826A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | スペクトラム拡散クロック発生回路 |
Also Published As
Publication number | Publication date |
---|---|
US6703902B2 (en) | 2004-03-09 |
JP4074166B2 (ja) | 2008-04-09 |
US20030058053A1 (en) | 2003-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4074166B2 (ja) | Emi低減pll | |
US8667038B1 (en) | Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation | |
US7406144B2 (en) | Clock generator circuit using phase modulation technology and method thereof | |
KR100629285B1 (ko) | 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로 | |
CN1945974B (zh) | 半导体装置、扩频时钟发生器及其方法 | |
US8024598B2 (en) | Apparatus and method for clock generation with piecewise linear modulation | |
JP5672092B2 (ja) | スペクトラム拡散クロック発生回路 | |
US6553089B2 (en) | Fractional-N frequency synthesizer with fractional compensation method | |
US6147561A (en) | Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain | |
US6181213B1 (en) | Phase-locked loop having a multi-phase voltage controlled oscillator | |
US20100214031A1 (en) | Spectrum spread clock generation device | |
KR20120047379A (ko) | 확산 스펙트럼 클럭 발생 회로 | |
KR20110126571A (ko) | Pll 회로, 통신 디바이스, 및 통신 디바이스의 루프백 테스트 방법 | |
US5422604A (en) | Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value | |
JP2007081935A (ja) | クロック発生回路及びクロック発生方法 | |
KR20030001825A (ko) | 전자파를 감소시키기 위한 위상동기루프회로 및 그의제어방법 | |
KR20100077548A (ko) | 위상동기회로 | |
KR100937305B1 (ko) | 분수분주형 pll에서 과도 응답을 감소시키는 시스템 및방법 | |
JPH0473328B2 (ja) | ||
KR100493024B1 (ko) | Emi 감소 pll | |
EP1262016B1 (en) | Fractional-n phase locked loop | |
KR100665006B1 (ko) | 위상 동기 루프 장치 | |
KR20020074980A (ko) | 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치 | |
CN102377413B (zh) | 展频时钟系统及其展频时钟产生器 | |
KR100949275B1 (ko) | 스프레드 스펙트럼 클럭 발생회로와 생성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070315 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070914 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4074166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |