KR102511077B1 - 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기 - Google Patents

선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기 Download PDF

Info

Publication number
KR102511077B1
KR102511077B1 KR1020150135834A KR20150135834A KR102511077B1 KR 102511077 B1 KR102511077 B1 KR 102511077B1 KR 1020150135834 A KR1020150135834 A KR 1020150135834A KR 20150135834 A KR20150135834 A KR 20150135834A KR 102511077 B1 KR102511077 B1 KR 102511077B1
Authority
KR
South Korea
Prior art keywords
signal
linear ramp
hush
output
delete delete
Prior art date
Application number
KR1020150135834A
Other languages
English (en)
Other versions
KR20170036962A (ko
Inventor
김승진
김지현
김태익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150135834A priority Critical patent/KR102511077B1/ko
Priority to US15/229,499 priority patent/US10256826B2/en
Priority to DE102016115958.1A priority patent/DE102016115958A1/de
Priority to TW105128316A priority patent/TWI711276B/zh
Priority to CN201610849295.9A priority patent/CN106559074B/zh
Publication of KR20170036962A publication Critical patent/KR20170036962A/ko
Priority to US16/290,067 priority patent/US10804907B2/en
Application granted granted Critical
Publication of KR102511077B1 publication Critical patent/KR102511077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0975—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation in the phase locked loop at components other than the divider, the voltage controlled oscillator or the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 실시 예에 따른 선형 조합을 이용한 비선형 확산 스펙트럼 클록 발생기는 기준 신호를 입력받는 위상 고정 루프 및 분주비를 제어하는 분주비 제어 회로를 포함할 수 있다. 상기 위상 고정 루프는 상기 위상 고정 루프의 출력 신호를 보상하기 위해 상기 출력 신호를 입력받아 분주비로 분주하여 피드백 신호를 생성하는 분주기를 포함할 수 있다. 상기 분주비 제어 회로는, 전압 기울기 및 발생 시점이 서로 다른 복수의 선형 램프 전압들을 생성하고 상기 복수의 선형 램프 전압들 중 절대값이 가장 큰 선형 램프 전압을 선택적으로 출력하는 허시-키스 프로파일 발생기, 그리고 상기 출력된 선형 램프 전압을 입력받아 상기 분주비가 변화하도록 제어하는 델타-시그마 모듈레이터를 포함하는 비선형 확산 스펙트럼 클록 발생기를 포함할 수 있다.

Description

선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기{NON-LINEAR SPREAD SPECTRUM PROFILE GENERATOR USING LINARR COMBINATION}
본 발명은 확산 스펙트럼 클록 발생기(spread spectrum profile generator)에 관한 것으로, 좀 더 상세하게는, 선형 조합을 이용함으로써, 허시-키스 프로파일을 취하는, 비선형적으로 주파수가 변하는 클록들을 생성하는 확산 스펙트럼 클록 발생기에 관한 것이다.
전자 장치에서의 전자기 간섭(Electromagnetic Interference; EMI) 현상을 감소시키기 위한 하나의 기법으로 시간에 따라 동작 주파수를 변화시켜 피크 전력(peak power)을 감소시키는 확산 스펙트럼 클록 발생(spread spectrum clock generation; SSCG)이라는 기술이 있다. 이 기술에서 시간에 따라 변화하는 주파수의 프로파일은 피크 전력의 감소량을 결정짓는 중요한 요소이다.
전자기 간섭 현상을 감소시키기 위해 지금까지 다양한 비선형적 프로파일 생성 방법이 많이 보고되었다. 그러나, 일반적으로 비선형 프로파일을 생성하기 위해 복잡한 회로들을 필요로 하거나, 그러한 복잡한 구성으로 인하여 확산 스펙트럼 클록 발생기의 성능에 많은 문제가 있었다. 뿐만 아니라, 그러한 복잡한 구성은 칩 면적을 증가시키는 단점도 있다.
따라서, 더욱 단순한 알고리즘을 사용하여 비선형 프로파일을 생성하는 기법의 개발이 절실히 요구된다.
본 발명의 기술적 사상은 복수의 선형 조합을 이용하여 허시-키스 프로파일을 취하는, 비선형적으로 주파수가 변하는 클록들을 생성하는 확산 스펙트럼 클록 발생기를 제공한다.
본 발명의 실시 예에 따른 선형 조합을 이용한 비선형 확산 스펙트럼 클록 발생기는, 기준 신호를 입력받는 위상 고정 루프로써, 상기 위상 고정 루프는 상기 위상 고정 루프의 출력 신호를 보상하기 위해 상기 출력 신호를 입력받아 분주비로 분주하여 피드백 신호를 생성하는 분주기를 포함하는 것, 그리고 상기 분주비를 제어하는 분주비 제어 회로를 포함하되, 상기 분주비 제어 회로는, 기울기 및 발생 시점이 서로 다른 복수의 선형 램프 함수들을 생성하고 상기 복수의 선형 램프 함수들 중 절대값이 가장 큰 선형 램프 함수를 선택적으로 출력하는 허시-키스 프로파일 발생기, 그리고 상기 출력된 선형 램프 함수를 입력받아 상기 분주비가 변화하도록 제어하는 델타-시그마 모듈레이터를 포함할 수 있다.
예를 들어, 상기 허시-키스 프로파일 발생기는 상기 복수의 선형 램프 함수들 중, 제 1 기울기를 갖는 제 1 선형 램프 함수 및 제 2 기울기를 갖는 제 2 선형 램프 함수를 생성할 수 있다. 그리고, 상기 제 1 선형 램프 함수는 상기 제 2 선형 램프 함수보다 빨리 생성되고, 상기 제 1 기울기의 절대값은 상기 제 2 기울기의 절대값보다 작을 수 있다. 그리고, 상기 허시-키스 프로파일 발생기는 상기 제 1 선형 램프 함수를 생성하는 제 1 선형 램프 발생기, 상기 제 2 선형 램프 함수를 생성하는 제 2 선형 램프 발생기, 그리고 상기 제 1 선형 램프 함수와 제 2 선형 램프 함수 중 절대값이 더 큰 램프 함수를 출력하는 디지털 멀티플렉서를 포함할 수 있다. 그리고, 상기 디지털 멀티플렉서는, 상기 제 1 선형 램프 전압을 입력받는 제 1 비교기, 그리고 상기 제 2 선형 램프 전압을 입력받는 제 2 비교기를 포함할 수 있다. 그리고, 상기 제 1 선형 램프 함수 및 상기 제 2 선형 램프 함수의 생성이 종료되는 종점은 동일할 수 있다.
예를 들어, 상기 허시-키스 프로파일 발생기는 상기 제 1 선형 램프 함수의 생성이 종료되는 시점에 제 3 기울기를 갖는 제 3 선형 램프 함수, 및 상기 제 2 선형 램프 함수의 생성이 종료되는 시점에 제 4 기울기를 갖는 제 4 선형 램프 함수를 생성하고, 상기 제 3 기울기는 상기 제 1 기울기와 크기는 동일하고 부호는 반대이고, 상기 제 4 기울기는 상기 제 2 기울기와 크기는 동일하고 부호는 반대일 수 있다. 그리고, 상기 제 4 선형 램프 함수의 생성이 종료되는 종점은 상기 제 3 선형 램프 함수의 생성이 종료되는 종점보다 빠를 수 있다. 그리고, 상기 제 1 기울기와 상기 제 3 기울기는 연속적이고, 상기 제 2 기울기와 상기 제 4 기울기는 연속적일 수 있다.
예를 들어, 상기 위상 고정 루프는, 상기 기준 신호와 상기 피드백 신호를 입력받고, 상기 기준 신호와 상기 피드백 신호의 위상차를 검출하여 업 신호 및 다운 신호를 출력하는 위상 검출기, 상기 업 신호와 상기 다운 신호를 입력받아 제어 전류를 출력하는 차지 펌프, 상기 제어 전류를 입력받아 제어 전압을 출력하는 루프 필터, 그리고 상기 제어 전압을 입력받아 상기 출력 신호를 출력하는 전압 제어 오실레이터를 더 포함할 수 있다.
본 발명의 실시 예에 따른 선형 조합을 이용한 비선형 확산 스펙트럼 클록 발생기는, 기준 신호와 피드백 신호를 입력받고, 상기 기준 신호와 상기 피드백 신호의 위상차를 검출하여 업 신호와 다운 신호를 출력하는 위상 검출기, 선형적으로 증가하는 펄스 폭을 갖는 복수의 스텝 펄스들을 생성하는 허시-키스 프로파일 발생기, 상기 업 신호, 상기 다운 신호, 및 상기 복수의 스텝 펄스들을 입력받아 제어 전류를 출력하는 차지 펌프, 상기 제어 전류를 입력받아 제어 전압을 출력하는 루프 필터, 그리고 상기 제어 전압을 입력받아 상기 출력 신호를 출력하는 전압 제어 오실레이터를 포함할 수 있다.
예를 들어, 상기 허시-키스 프로파일 발생기는 상기 복수의 스텝 펄스들 중, 펄스 폭이 제 1 증분씩 증가하는 제 1 스텝 펄스들 및 펄스 폭이 제 2 증분씩 증가하는 제 2 스텝 펄스들을 생성하되, 상기 제 2 증분은 상기 제 1 증분보다 클 수 있다. 그리고, 상기 제 2 스텝 펄스들은 상기 제 1 스텝 펄스들보다 적어도 한 주기 지연되어 생성될 수 있다. 그리고, 상기 허시-키스 프로파일 발생기는, 상기 제 1 스텝 펄스들을 생성하는 제 1 스텝 펄스 발생기, 그리고 상기 제 2 스텝 펄스들을 생성하는 제 2 스텝 펄스 발생기를 포함할 수 있다.
예를 들어, 상기 업 신호, 상기 제 1 스텝 펄스들, 및 상기 제 2 스텝 펄스들을 입력받아 제 1 OR 연산을 실행하고, 상기 제 1 OR 연산 결과를 상기 차지 펌프로 전달하는 제 1 OR 게이트, 그리고 상기 다운 신호, 상기 제 1 스텝 펄스들, 및 상기 제 2 스텝 펄스들을 입력받아 제 2 OR 연산을 실행하고, 상기 제 2 OR 연산 결과를 상기 차지 펌프로 전달하는 제 2 OR 게이트를 더 포함할 수 있다. 그리고, 상기 제 1 OR 게이트는 상기 제 1 스텝 펄스들, 상기 제 2 스텝 펄스들, 및 상기 업 신호를 입력받아 OR 연산을 실행하도록 구성될 수 있다.
본 발명의 실시 예에 따른 선형 조합을 이용한 비선형 확산 스펙트럼 클록 발생기는, 기준 신호와 피드백 신호를 입력받고, 상기 기준 신호와 상기 피드백 신호의 위상차를 검출하여 업 신호와 다운 신호를 출력하는 위상 검출기, 상기 업 신호 및 상기 다운 신호를 입력받아 제어 전류를 출력하는 차지 펌프, 상기 제어 전류를 입력받아 제어 전압을 출력하는 루프 필터, 전압 기울기 및 발생 시점이 서로 다른 복수의 선형 램프 전압들을 생성하고 상기 복수의 선형 램프 전압들 중 절대값이 가장 큰 선형 램프 전압을 선택적으로 출력하는 허시-키스 프로파일 발생기, 그리고 상기 제어 전압, 및 상기 선택적으로 출력된 선형 램프 전압을 입력받아 상기 출력 신호를 출력하는 전압 제어 오실레이터를 포함할 수 있다.
예를 들어, 상기 허시-키스 프로파일 발생기는 상기 복수의 선형 램프 전압들 중, 제 1 전압 기울기를 갖는 제 1 선형 램프 전압 및 제 2 전압 기울기를 갖는 제 2 선형 램프 전압을 생성하고, 상기 제 1 선형 램프 전압은 상기 제 2 선형 램프 전압보다 빨리 생성되고, 상기 제 1 전압 기울기의 절대값은 상기 제 2 전압 기울기의 절대값보다 작을 수 있다. 그리고, 상기 허시-키스 프로파일 발생기는, 상기 제 1 선형 램프 전압을 생성하는 제 1 선형 램프 전압 발생기, 상기 제 2 선형 램프 전압을 생성하는 제 2 선형 램프 전압 발생기, 그리고 상기 제 1 선형 램프 전압과 제 2 선형 램프 전압 중 절대값이 더 큰 램프 전압을 출력하는 전압 버퍼를 포함할 수 있다. 그리고, 상기 전압 버퍼는, 상기 제 1 선형 램프 전압을 입력받는 제 1 전압 추종기, 그리고 상기 제 2 선형 램프 전압을 입력받는 제 2 전압 추종기를 포함할 수 있다.
예를 들어, 상기 허시-키스 프로파일 발생기는 상기 제 1 선형 램프 전압의 인가가 종료되는 시점에 제 3 전압 기울기를 갖는 제 3 선형 램프 전압, 및 상기 제 2 선형 램프 전압의 인가가 종료되는 시점에 제 4 전압 기울기를 갖는 제 4 선형 램프 전압을 생성하고, 상기 제 3 전압 기울기는 상기 제 1 전압 기울기와 크기는 동일하고 부호는 반대이고, 상기 제 4 전압 기울기는 상기 제 2 전압 기울기와 크기는 동일하고 부호는 반대일 수 있다. 그리고, 상기 제 4 선형 램프 전압의 인가가 종료되는 종점은 상기 제 3 선형 램프 전압의 인가가 종료되는 종점보다 빠를 수 있다.
예를 들어, 상기 업 신호, 상기 다운 신호, 상기 기준 신호, 및 상기 출력 신호를 입력받아, 상기 위상 주파수 검출기, 상기 차지 펌프, 상기 루프 필터, 및 상기 전압 제어 오실레이터를 포함하는 위상 고정 루프가 락(lock) 되었는지 여부를 판단하는 검출기를 더 포함할 수 있다. 그리고, 상기 허시-키스 프로파일 발생기는 상기 위상 고정 루프가 락 된 후에 상기 제 1 선형 램프 전압 및 상기 제 2 선형 램프 전압을 생성할 수 있다.
본 발명의 실시 예에 따르면, 복수의 선형 조합을 이용하여 허시-키스 프로파일을 취하는, 비선형적으로 주파수가 변하는 클록들을 생성하는 확산 스펙트럼 클록 발생기를 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기를 보여주는 블록도이다.
도 2는 삼각파의 프로파일과 스펙트럼을 보여주는 그래프이다.
도 3은 허시-키스 프로파일과 스펙트럼을 보여주는 그래프이다.
도 4는 도 1에 도시된 허시-키스 프로파일 발생기의 구성을 보여주는 블록도이다.
도 5는 도 4의 허시-키스 프로파일 발생기의 예시적인 구성을 보여주는 블록도이다.
도 6은 도 4 또는 도 5의 허시-키스 프로파일 발생기로부터 출력된 디지털 값의 파형을 보여주는 그래프이다.
도 7은 도 4 또는 도 5의 허시-키스 프로파일 발생기로부터 출력된 디지털 값의 전체적인 파형을 보여주는 그래프이다.
도 8은 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기를 보여주는 블록도이다.
도 9는 도 8에 도시된 확산 스펙트럼 클록 발생기의 일부를 보여주는 블록도이다.
도 10은 도 9에 도시된 허시-키스 프로파일 발생기와 제 1 OR 게이트의 구성을 보여주는 블록도이다.
도 11은 도 10에 도시된 제 1 OR 게이트의 예시적인 구성을 보여주는 블록도이다.
도 12는 스텝 펄스들(SP1 내지 SPn)의 예시적인 파형을 보여주는 도면이다.
도 13은 허시-키스 프로파일 발생기의 출력 신호에 대해 OR 연산을 수행한 결과(UP_OR)의 파형을 보여주는 도면이다.
도 14는 스텝 펄스 발생기에 의해 생성된 스텝 펄스들이 위상 고정 루프를 거치면서 변환되는 과정을 개략적으로 보여주는 도면이다.
도 15는 본 발명의 실시 예에 따른 제어 전압의 출력 파형을 보여주는 그래프이다.
도 16은 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기를 보여주는 블록도이다.
도 17은 도 16에 도시된 확산 스펙트럼 클록 발생기의 일부를 보여주는 블록도이다.
도 18은 도 16에 도시된 허시-키스 프로파일 발생기의 구성을 보여주는 블록도이다.
도 19는 도 18의 허시-키스 프로파일 발생기의 예시적인 구성을 보여주는 블록도이다.
도 20은 도 18 또는 도 19에 도시된 허시-키스 프로파일 발생기의 출력 전압을 보여주는 그래프이다.
도 21은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 보여주는 블록도이다.
도 22는 본 발명이 적용된 모바일 기기를 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
한 요소 또는 층이 다른 요소 또는 층에 "연결되는", "결합하는", 또는 "인접하는" 것으로 언급되는 때에는, 다른 요소 또는 층에 직접적으로 연결되거나, 결합 되거나, 또는 인접하는 것일 수 있고, 혹은 그 사이에 끼워지는 요소 또는 층이 존재할 수 있음이 잘 이해될 것이다. 본 명세서에서 사용되는 "및/또는"이라는 용어는 나열된 요소들의 하나 또는 그 이상의 가능한 조합들을 포함할 것이다.
비록 "제 1", "제 2" 등의 용어가 여기서 다양한 요소를 설명하기 위해 사용될 수 있다 하더라도, 이들 요소는 이 용어들에 의해 한정되지 않는다. 이 용어들은 단지 다른 것들로부터 하나의 구성요소를 구별하기 위해 사용될 수 있다. 따라서, 본 명세서에서 사용된 제 1 구성요소, 구간, 층과 같은 용어는 본 발명의 사상을 벗어나지 않는 범위 내에서 제 2 구성요소, 구간, 층 등으로 사용될 수 있다.
"아래의", "하부의", "위의", "상부의", 및 이와 유사한 용어들은 직접적으로(directly) 또는 다른 층을 개재하여(indirectly) 배치되는 경우를 모두 포함한다. 그리고, 공간적으로 상대적인 이러한 용어들은 도면에 도시된 방향에 더하여 다른 방향을 포함하는 것으로 이해되어야 한다. 예를 들어, 만일 장치가 뒤집히면, "아래의"로 설명된 구성요소는 "위의"가 될 것이다.
본 명세서에서 설명되는 용어는 단지 특정한 실시 예를 설명하기 위한 목적으로 사용되며, 그것에 한정되지 않는다. "하나의"와 같은 용어는 달리 명백하게 지칭하지 않으면 복수의 형태를 포함하는 것으로 이해되어야 한다. "포함하는" 또는 "구성되는"과 같은 용어는 설명된 특징, 단계, 동작, 성분, 및/또는 구성요소의 존재를 명시하며, 추가적인 하나 또는 그 이상의 특징, 단계, 동작, 성분, 구성요소 및/또는 그들의 그룹의 존재를 배제하지 않는다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시 예를 첨부된 도면을 참조하여 설명할 것이다.
도 1은 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기(spread spectrum profile generator)를 보여주는 블록도이다. 확산 스펙트럼 클록 발생기(1000)는 위상 고정 루프(phase locked loop)(1100) 및 분주비 제어 회로(1200)를 포함할 수 있다.
도 1을 참조하면, 위상 고정 루프(1100)는 위상 주파수 검출기(Phase Frequency Detector)(1110), 차지 펌프(charge pump)(1120), 루프 필터(loop filter)(1130), 전압 제어 오실레이터(voltage controlled oscillator)(1140), 및 분주기(divider)(1150)를 포함할 수 있다. 위상 고정 루프(1100)는 출력 신호(CLK_out)의 위상이 흔들리지 않도록, 출력 신호(CLK_out)의 위상을 동기화시킬 수 있다. 그리고, 위상 고정 루프(1100)는 전자기 간섭 (Electromagnetic Interference; EMI)을 감소시키기 위해 출력 신호(CLK_out)의 주파수-시간 그래프가 허시-키스 프로파일을 취하도록 변조시킬 수 있다.
위상 주파수 검출기(1110)는 기준 신호(CLK_ref)와 피드백 신호(CLK_div)를 입력받아, 기준 신호(CLK_ref)와 피드백 신호(CLK_div)의 주파수 및 위상을 비교할 수 있다. 예를 들어, 기준 신호(CLK_ref)가 피드백 신호(CLK_div)보다 앞선 경우, 위상 주파수 검출기(1110)는 로직 하이(high)인 업(UP) 신호와 로직 로우(low)인 다운(DN) 신호를 출력할 수 있다. 반면, 기준 신호(CLK_ref)가 피드백 신호(CLK_div)보다 뒤진 경우, 위상 주파수 검출기(1110)는 로직 로우(low)인 업(UP) 신호와 로직 하이(high)인 다운(DN) 신호를 출력할 수 있다. 예를 들어, 피드백 신호(CLK_div)는 출력 신호(CLK_out)가 1/N 만큼 분주 된 신호일 수 있다. 여기서, N은 분주기(1150)의 분주비(divisional ratio)일 수 있다.
차지 펌프(1120)는 업 신호 및 다운 신호를 입력받아, 제어 전류(ICTRL)를 발생시킬 수 있다. 차지 펌프(1120)는 적어도 하나의 전류원, 업 신호 및 다운 신호의 제어하에 각각 제어되는 적어도 두 개의 스위치들, 및 적어도 하나의 커패시터로 구성될 수 있다. 그러나, 차지 펌프(1120)는 이러한 구성에 한정되지 않으며, 차지 펌프(1120)로 입력되는 신호를 전류로 변환시킬 수 있는 다양한 구성으로 구현될 수 있다.
루프 필터(1130)는 차지 펌프(1120)로부터 출력된 제어 전류(ICTRL)를 제어 전압(VCTRL)으로 변환시키는 미분기 또는 적분기로써 동작할 수 있다. 뿐만 아니라, 루프 필터(1130)는 차지 펌프(1120)로부터 출력된 신호(ICTRL)로부터 고주파를 제거할 수 있다. 즉, 루프 필터(1130)는 저역 통과 필터(low pass filter)로써 동작할 수 있다. 예를 들어, 루프 필터(1130)는 적어도 하나의 커패시터 및 적어도 하나의 저항으로 구성될 수 있다. 그러나, 루프 필터(1130)는 이러한 구성에 한정되지 않으며, 미분기 또는 적분기로써 동작하거나, 저역 통과 필터로써 동작할 수 있는 다양한 구성으로 구현될 수 있다.
전압 제어 오실레이터(1140)는 제어 전압(VCTRL)을 입력받아 출력 신호(CLK_out)를 출력할 수 있다. 이때, 출력 신호(CLK_out)의 주파수-시간 그래프는 제어 전압(VCTRL)-시간 그래프의 파형을 따를 수 있다. 예를 들어, 제어 전압(VCTRL)-시간 그래프의 파형이 허시-키스 프로파일을 취한다면, 출력 신호(CLK_out)의 주파수-시간 그래프 역시 허시-키스 프로파일을 취할 것이다.
분주기(1150)는 출력 신호(CLK_out)를 입력받고, 출력 신호(CLK_out)를 분주비(N)로 분주할 수 있다. 즉, 분주기(1150)는 기준 신호(CLK_ref)를 정밀하게 제어하기 위해, 출력 신호(CLK_out)를 1 이상의 정수인 N으로 나누어, 위상 주파수 검출기(1110)의 입력 신호(CLK_div)의 주파수를 조절할 수 있다. 분주기(1150)는 출력 신호(CLK_out)를 N으로 나눈 신호를 피드백 신호(CLK_div)로써 출력할 수 있다.
위상 고정 루프(1100)는 상술 된 구성 요소들에 의한 동작들을 반복하여 실행함으로써, 출력 신호(CLK_out)를 안정화시킬 수 있다. 다만, 본 실시 예에 따르면, 출력 신호(CLK_out)의 주파수-시간 그래프의 파형이 허시-키스 프로파일을 취하도록 여러 제어 방법들이 사용될 수 있다. 그 중 한 예로써, 분주기(1150)의 분주비(N)을 실시간으로 변화시키는 방법이 있다.
분주비(N)를 실시간으로 변화시키기 위해, 분주비 제어 회로(1200)가 제공될 수 있다. 분주비(divisional ratio) 제어 회로(1200)는 허시-키스(Hershey-Kiss) 프로파일 발생기(1210), 및 델타 시그마 모듈레이터(1220)를 포함할 수 있다.
허시-키스 프로파일 발생기(1210)는 서로 다른 기울기를 갖는 복수의 선형 램프 함수들의 조합을 출력할 수 있다. 허시-키스 프로파일 발생기(1210)에 의해 출력되는 디지털 값-시간 그래프의 파형은 허시-키스 프로파일을 취할 것이다. 그 결과, 출력 신호(CLK_out)의 주파수-시간 그래프의 파형도 허시-키스 프로파일을 취할 것이다. 이에 대해서는 도 4 이하에서 상세하게 설명될 것이다.
델타 시그마 모듈레이터(1220)는 허시-키스 프로파일 발생기(1210)에 의해 생성된 디지털 값을 입력받아, 제어 신호(DCTRL)를 분주기(1150)로 전달할 수 있다. 일반적으로 분주기(1150)가 취할 수 있는 분주비(N)는 자연수이다. 그러나, 출력 신호(CLK_out)의 파형이 허시-키스 프로파일을 취하도록 제어하려면, 분주비(N)가 반드시 소수가 되어야 할 때가 있다. 이러한 효과를 얻기 위해 델타 시그마 모듈레이터(1220)가 이용될 수 있는데, 이에 대한 상세한 동작은 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자에게 자명하므로, 생략하기로 한다.
본 실시 예에 따르면, 서로 다른 전압 기울기를 갖는 1차 선형 램프 함수들의 조합을 이용하여, 비선형 허시-키스 프로파일을 생성할 수 있다. 그 결과, 회로의 구성 및 알고리즘을 단순화시킬 수 있을 뿐만 아니라, 연산 속도도 향상시킬 수 있다.
도 2는 삼각파의 프로파일과 스펙트럼을 보여주는 그래프이다. 도 3은 허시-키스 프로파일과 스펙트럼을 보여주는 그래프이다.
우선 도 2를 참조하면, 중심 주파수(f0)를 중심으로 시간에 따라 Δf만큼 증감을 반복하는 삼각파가 도시되었다. 이러한 삼각파의 스펙트럼을 주파수 도메인에서 보면, 주파수가 f0-Δf와 f0+Δf 사이에서 가변하는 동안에, 전력이 ΔP1 만큼 변하는 것을 알 수 있다. 반면, 도 3을 참조하면, 중심 주파수(f0)를 중심으로 시간에 따라 Δf만큼 증감을 반복하는 허시-키스 프로파일이 도시되었다. 마찬가지로, 허시-키스 프로파일의 스펙트럼을 주파수 도메인에서 보면, 주파수가 f0-Δf와 f0+Δf 사이에서 가변하는 동안에, 전력이 ΔP2 만큼 변하는 것을 알 수 있다.
전자기 간섭의 세기는 주파수가 시간에 따라 변화하는 동안, 변화하는 전력의 최대값에 따라 결정된다. 즉, 주파수가 시간에 따라 변화하는 동안, 변화하는 전력의 최대값이 적을수록 전자기 간섭 효과는 감소한다. 삼각파에서는 주파수가 대략 f0-Δf, f0+Δf인 지점에서 변화하는 전력이 최대값을 갖는다. 반면, 허시-키스 프로파일에서는, 변화하는 전력의 최대값이 삼각파의 경우보다 적다. 그리고 비록 ΔP2의 편차가 있긴 하지만, 허시-키스 프로파일에서는 f0-Δf과 f0+Δf 사이의 전 영역에서 상대적으로 일정한 전력값이 유지된다. 허시-키스 프로파일에서는 f0-Δf, f0+Δf 부근의 주파수가 유지되는 시간을 보다 짧게 하였기 때문에, 주파수 도메인에서 변화하는 전력의 최대값이 상대적으로 적고 전반적으로 일정한 전력값을 얻을 수 있는 것이다. 그 결과, 허시-키스 프로파일을 취하는 클럭을 사용함으로써, 전자기 간섭 효과를 감소시킬 수 있다. 이하, 전압 제어 오실레이터(도 1 참조, 1140)의 출력 파형이 허시-키스 프로파일을 취하도록 제어하는 구성 및 방법이 설명될 것이다.
도 4는 도 1에 도시된 허시-키스 프로파일 발생기(1210)의 구성을 보여주는 블록도이다. 도 4를 참조하면, 허시-키스 프로파일 발생기(1210)는 복수의 램프 함수 발생기들(1211 내지 121n), 및 디지털 멀티플렉서(1218)를 포함할 수 있다.
복수의 램프 함수 발생기들(1211 내지 121n) 각각은 선형 램프 함수를 생성할 수 있다. 이때, 선형 램프 함수들은 서로 다른 기울기를 갖는다. 그리고 선형 램프 함수들의 발생 시점은 서로 다를 수 있다. 예를 들어, 더 큰 값의 기울기를 갖는 선형 램프 함수는, 더 작은 값의 기울기를 갖는 선형 램프 함수보다 더 늦게 생성될 수 있다.
예를 들어, 도 4를 참조하여 설명하면, 제 1 램프 함수 발생기(1211)는 ①로 표시된 제 1 선형 램프 함수를 생성할 수 있다. 제 1 램프 함수 발생기(1211)가 생성하는 제 1 선형 램프 함수는, 복수의 램프 함수 발생기들(1211 내지 121n)이 생성하는 램프 함수들 중 가장 작은 값의 기울기를 갖는다. 그리고, 제 2 램프 함수 발생기(1212)는 ②로 표시된 제 2 선형 램프 함수를 생성할 수 있다. 제 2 선형 램프 함수는 제 1 선형 램프 함수보다 기울기가 크다. 그리고, 제 2 선형 램프 함수는 제 1 선형 램프 함수보다 늦게 생성될 수 있다. 마지막으로, 제 n 램프 함수 발생기(121n)는 ⓝ으로 표시된 제 n 선형 램프 함수를 생성할 수 있다. 제 n 선형 램프 함수는 복수의 램프 함수 발생기들(1211 내지 121n)이 생성하는 램프 함수들 중 가장 큰 값의 기울기를 가지며, 가장 늦게 생성될 수 있다.
디지털 멀티플렉서(1218)는 복수의 램프 함수 발생기들(1211 내지 121n)이 생성한 복수의 선형 램프 함수들을 입력받을 수 있다. 그리고, 디지털 멀티플렉서(1218)는 복수의 선형 램프 함수들 중, 절대값이 가장 큰 램프 함수를 출력하도록 구성될 수 있다. 이러한 구성의 예가 도 5에 예시적으로 도시되었다.
도 5는 도 4의 허시-키스 프로파일 발생기(1210)의 예시적인 구성을 보여주는 블록도이다. 앞서 설명된 바와 같이, 허시-키스 프로파일 발생기(1210)가 절대값이 가장 큰 램프 함수(결과적으로, 디지털 값)를 출력하기 위한 구성의 예로써, 도 4의 디지털 멀티플렉서(1218)는 복수의 비교기들(comparator)(1218_1 내지 1218_n)로 구현될 수 있다. 각각의 비교기들은 대응하는 램프 함수 발생기로부터 수신된 디지털 값을 비교하여 가장 큰 디지털 값을 출력하도록 구성될 수 있다. 그 결과, 복수의 선형 램프 함수들 중 절대값이 가장 큰 램프 함수가 선택적으로 출력될 수 있다. 비록, 도 4의 디지털 멀티플렉서(1218)의 구현 예로써, 복수의 비교기들(1218_1 내지 1218_n)이 사용되었지만, 이에 한정되지 않는다. 디지털 멀티플렉서(1218)는 각각의 램프 함수 발생기로부터 출력된 디지털 값 중 가장 큰 디지털 값을 선택적으로 출력할 수 있는 다양한 구성으로 구현될 수 있다.
도 6은 도 4 또는 도 5의 허시-키스 프로파일 발생기로부터 출력된 디지털 값의 파형을 보여주는 그래프이다. 본 도면에서는, 도 3의 A 구간에 대응하는 파형을 생성하기 위한 방법이 설명된다. 설명의 편의를 위해, 예시적으로 4개의 램프 함수 발생기들이 사용되었다고 가정한다.
제 1 램프 함수 발생기(1211)는 ①로 표시된 제 1 선형 램프 함수를 t1 시점에 생성할 수 있다. 제 2 램프 함수 발생기(1212)는 ②로 표시된 제 2 선형 램프 함수를 t2 시점에 생성할 수 있다. 제 3 램프 함수 발생기(1213)는 ③으로 표시된 제 3 선형 램프 함수를 t3 시점에 생성할 수 있다. 마지막으로, 제 4 램프 함수 발생기(1214)는 ④로 표시된 제 4 선형 램프 함수를 t4 시점에 생성할 수 있다. 제 1 램프 함수 발생기(1211) 내지 제 4 램프 함수 발생기(1214)로부터 출력된 디지털 값들은 복수의 비교기들(1218_1 내지 1218_4)로 입력된다. 그리고, 허시-키스 프로파일 발생기(1210)는 가장 높은 레벨의 디지털 값만을 출력한다.
그래프에서, A-1 구간에서는, 제 1 선형 램프 함수의 레벨이 가장 높으므로, 제 1 선형 램프 함수만이 출력될 것이다. A-2 구간에서는, 제 2 선형 램프 함수의 레벨이 가장 높으므로, 제 2 선형 램프 함수만이 출력될 것이다. A-3 구간에서는, 제 3 선형 램프 함수의 레벨이 가장 높으므로, 제 3 선형 램프 함수만이 출력될 것이다. 마지막으로, A-4 구간에서는, 제 4 선형 램프 함수의 레벨이 가장 높으므로, 제 4 선형 램프 함수만이 출력될 것이다. 단지 4 개의 선형 조합만을 이용하였기 때문에, 전체적인 파형이 러프하게 표현되었지만, 개략적인 출력 값의 파형은 허시-키스 프로파일을 취한다는 것을 알 수 있다.
도 7은 도 4 또는 도 5의 허시-키스 프로파일 발생기로부터 출력된 디지털 값의 전체적인 파형을 보여주는 그래프이다. 본 도면에 표시된 A 구간은 도 6에 도시된 그래프와 동일하다. 그리고, B, C, D 구간은 도 3에 도시된 B, C, D 구간에 각각 대응한다. 허시-키스 프로파일 발생기(1210)에 의해 생성된 디지털 값은 도면에 도시된 바와 같이 k 값을 기준으로 주기적으로 증감할 수 있다. 그리고, 허시-키스 프로파일 발생기(1210)에 의해 생성된 디지털 값은 0보다 크다.
본 실시 예에서, 허시-키스 프로파일 발생기(1210)로부터 출력된 디지털 값의 파형이 완전한 허시-키스 프로파일을 취하도록 하기 위해, 복수의 램프 함수 발생기들(1211 내지 1214) 각각은 램프 함수를 총 4 번 생성할 수 있다. 예를 들어, 제 1 램프 함수 발생기(1211)는 t1, t5, t9, 그리고 t13 시점에 제 1 램프 함수(도면에 ①, ⑤로 도시됨)를 생성할 수 있다. 이와 유사하게, 제 4 램프 함수 발생기(1214)는 t4, t5, t12, 그리고 t13 시점에 제 4 램프 함수(도면에 ④, ⑧로 도시됨)를 생성할 수 있다. 물론, 제 1 램프 함수 발생기(1211)가 생성하는 제 1 선형 램프 함수는 B구간 및 C 구간에서 연속적이며 동일한 기울기를 갖기 때문에, 제 1 램프 함수 발생기(1211)는 램프 값을 총 3번 생성할 수도 있다.
A 구간에서 허시-키스 프로파일을 취하는, 비선형적으로 증가하는 디지털 값들이 생성된 후, B 구간에서 허시-키스 프로파일을 취하는, 비선형적으로 감소하는 디지털 값들이 생성될 수 있다. B 구간에서 복수의 선형 램프 함수들이 생성되는 방법은 앞서 도 4 내지 도 6에서 설명된 것과 유사하다. 다만, 복수의 램프 함수 발생기들(1211 내지 1214)이 복수의 선형 램프 함수들을 생성하는 시점은 t5로서 동일하다. 그리고, 생성되는 선형 램프 함수들의 기울기 및 생성 구간은 서로 다르다. 예를 들어, 제 1 램프 함수 발생기(1211)에 의해 생성되는 제 1 선형 램프 함수(①)는 절대값이 가장 작은 음의 기울기를 갖는다. 그리고, 디지털 값이 출력되는 시간은 t9-t5로서 제일 길다. 반면, 제 4 램프 함수 발생기(1214)에 의해 생성되는 제 4 선형 램프 함수(④)는 절대값이 가장 큰 음의 기울기를 갖는다. 그리고, 디지털 값들이 출력되는 시간은 t6-t5로써 제일 짧다.
이후, C 구간에서 허시-키스 프로파일을 취하는, 비선형적으로 감소하는 디지털 값들이 생성될 수 있다. 도면을 참조하면, B 구간에서 출력되는 제 1 선형 램프 함수(①)와, C 구간에서 출력되는 제 5 선형 램프 함수(⑤)의 기울기는 동일하다. 마찬가지로, B 구간에서 출력되는 제 2 선형 램프 함수(②)와 C 구간에서 출력되는 제 6 선형 램프 함수(⑥), B 구간에서 출력되는 제 3 선형 램프 함수(③)와 C 구간에서 출력되는 제 7 선형 램프 함수(⑦), B 구간에서 출력되는 제 4 선형 램프 함수(④)와 C 구간에서 출력되는 제 8 선형 램프 함수(⑧)의 기울기는 동일하다.
제 1 램프 함수 발생기(1211)는 t9 시점에 음의 기울기를 갖는 제 5 선형 램프 함수(⑤)를 생성할 수 있다. C 구간에서의 제 5 선형 램프 함수는 t13 시점까지 지속될 수 있다. 제 5 선형 램프 함수는, C 구간에서 생성되는 선형 램프 함수들 중 절대값이 가장 작은 음의 기울기를 가지며, 가장 빨리 생성된다.
유사하게, 제 4 램프 함수 발생기(1211)는 t12 시점에 음의 기울기 및 음의 디지털 값들을 갖는 제 8 선형 램프 함수(⑧)를 생성할 수 있다. 제 8 선형 램프 함수는 t13 시점까지 지속될 수 있다. 제 8 선형 램프 함수는, C 구간에서 생성되는 선형 램프 함수들 중 절대값이 가장 큰 음의 기울기를 가지며, 가장 늦게 생성된다. 그리고, 제 8 선형 램프 함수에 의해 t13 시점에서 생성되는 디지털 값은 허시-키스 프로파일 발생기에 의해 생성되는 디지털 값들 중 가장 작다.
마지막으로, D 구간에서 허시-키스 프로파일을 취하는, 비선형적으로 증가하는 디지털 값들이 생성될 수 있다. 도면을 참조하면, D 구간에서 출력되는 제 1 선형 램프 함수(⑤)와, A 구간에서 출력되는 제 1 선형 램프 함수(①)의 기울기는 동일하다. 마찬가지로, D 구간에서 출력되는 제 6 선형 램프 함수(⑥)와 A 구간에서 출력되는 제 2 선형 램프 함수(②), D 구간에서 출력되는 제 7 선형 램프 함수(⑦)와 A 구간에서 출력되는 제 3 선형 램프 함수(③), D 구간에서 출력되는 제 8 선형 램프 함수(⑧)와 A 구간에서 출력되는 제 4 선형 램프 함수(④)의 기울기는 동일하다, 다만, D 구간에서 출력되는 선형 램프 함수는 양의 기울기를 갖는다.
비선형적으로 증가하는 디지털 값들을 출력하기 위해, 도면과 같이, 램프 함수가 생성되는 시점, 램프 함수의 생성이 종료되는 시점, 기울기 등이 조절될 수 있다. D 구간에서는, 제 5 선형 램프 함수(⑤) 내지 제 8 선형 램프 함수(⑧)는 동일한 타이밍(t13)에 양의 기울기를 갖도록 생성될 수 있다. 다만, 제 5 선형 램프 함수의 기울기의 절대값이 가장 작고, 제 8 선형 램프 함수의 기울기가 가장 클 수 있다. D 구간에 도시된 디지털 값을 생성하도록 복수의 램프 함수 발생기들(1211 내지 121n)을 제어함으로써, 허시-키스 프로파일을 취하는, 비선형적으로 증가하는 디지털 값들을 출력할 수 있다.
상술 된 구성 및 방법에 의해, A 내지 D 구간에서 형성되는 디지털 값의 절대값이 가장 큰 부분만이 허시-키스 프로파일 발생기(1210)로부터 출력된다. 즉, 허시-키스 프로파일 발생기(1210)로부터 출력되는 디지털 값-시간 그래프는 도 3의 주파수-시간 그래프의 파형과 유사하다. 이후, 델타 시그마 모듈레이션(도 1 참조, 1220)은 허시-키스 프로파일 발생기(1210)로부터 출력되는 디지털 값을 이용하여 제어 신호(DCTRL)를 생성하고, 분주기(도 1 참조, 1150)의 분주비를 제어한다. 결국, 위상 고정 루프(1100)로부터 출력되는 출력 신호(CLK_out)는 도 3의 주파수-시간 그래프에 도시된 허시-키스 프로파일을 취한다.
본 실시 예에서와 같이, 복수의 선형 램프 함수들을 조합하여 비선형적인 허시-키스 프로파일을 생성함으로써, 전자기 간섭 현상을 완화시키는 확산 스펙트럼 클록 발생기를 구현할 수 있다. 복잡한 회로의 구성이나 복잡한 연산 없이 선형 조합을 이용하여 비선형 허시-키스 프로파일을 구현함으로써, 칩 사이즈를 감소시키고 연산 속도를 향상시킬 수 있다.
도 8은 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기(2000)를 보여주는 블록도이다. 확산 스펙트럼 클록 발생기(2000)는 위상 고정 루프(2100) 및 허시-키스 프로파일 발생기(2200)를 포함할 수 있다. 위상 고정 루프(2100)는 위상 주파수 검출기(2110), 차지 펌프(2120), 루프 필터(2130), 전압 제어 오실레이터(2140), 분주기(2150), 및 OR 게이트(2160)를 포함할 수 있다. 본 실시 예에서는, 차지 펌프(2120)로 입력되는 신호(2210)를 조절하여, 위상 고정 루프(2100)의 출력 신호(CLK_out)의 주파수-시간 그래프가 허시-키스 프로파일을 취하도록 하는 방법이 설명될 것이다.
도 9는 도 8에 도시된 확산 스펙트럼 클록 발생기(2000)의 일부를 보여주는 블록도이다. 본 실시 예에서는, 위상 고정 루프(2100)가 락(lock) 된 후에, (즉, 출력 신호(CLK_out)가 안정화된 후에), 허시-키스 프로파일 발생기(2200)가 생성하는 스텝 펄스들(2210)이 생성된다. 그러나, 위상 고정 루프(2100)가 락(lock) 되기 전이라도, 스텝 펄스들(2210)이 생성될 수도 있다.
위상 주파수 검출기(2110)는 외부로부터 기준 신호(CLK_ref)와 피드백 신호(CLK_div)를 입력받아, 기준 신호(CLK_ref)와 피드백 신호(CLK_div)의 주파수 및 위상을 비교할 수 있다. 위상 주파수 검출기(2110)는, 기준 신호(CLK_ref)가 피드백 신호(CLK_div)보다 앞선 경우, 로직 하이인 업(UP) 신호와 로직 로우(low)인 다운(DN) 신호를 출력할 수 있다. 반면, 위상 주파수 검출기(2110), 기준 신호(CLK_ref)가 피드백 신호(CLK_div)보다 뒤진 경우, 로직 로우인 업(UP) 신호와 로직 하이(high)인 다운(DN) 신호를 출력할 수 있다.
만일, 위상 고정 루프(2100)가 락(lock) 된다면, 위상 주파수 검출기(2110)는, 동일한 타이밍에 출력되는, 펄스 폭이 매우 짧은 숏-펄스들로 구성된 업(UP) 신호 및 다운(DN) 신호를 출력한다. 기준 신호(CLK_ref)와 피드백 신호(CLK_div)의 위상 차이가 없다면, 위상 고정 루프(2100)는 락(lock) 되어 출력 신호(CLK_out)가 안정화 되기 때문에, 기준 신호(CLK_ref)의 상승 엣지 구간에서 펄스 폭이 매우 짧은 펄스만 출력되는 것이다.
OR 게이트(2160)는 제 1 OR 게이트(2162) 및 제 2 OR 게이트(2164)를 포함할 수 있다. 제 1 OR 게이트(2162)는 업(UP) 신호와 허시-키스 프로파일 발생기(2200)로부터의 출력 신호(2210)에 대해 OR 연산을 수행하고, 그 결과(UP_OR)를 출력할 수 있다. OR 연산에 따라, 업(UP) 신호와 허시-키스 프로파일 발생기(2200)의 출력 신호(2210) 중 높은 레벨의 값이 출력될 것이다. 만일, 위상 고정 루프(2100)가 락(lock) 되었다면, 실질적으로 허시-키스 프로파일 발생기(2200)로부터의 출력 신호(2210) 중 높은 레벨의 값이 출력될 것이다.
그리고, 제 2 OR 게이트(2164)는 다운 신호와 허시-키스 프로파일 발생기(2200)로부터의 출력 신호에 대해 OR 연산을 수행하고, 그 결과(DN_OR)를 출력할 수 있다. 마찬가지로, OR 연산에 따라, 다운(DN) 신호와 허시-키스 프로파일 발생기(2200)의 출력 신호(2210) 중 높은 레벨의 값이 출력될 것이다. 제 2 OR 게이트(2164)는 업(UP) 신호가 아닌 다운(DN) 신호를 수신한다는 점을 제외하고는, 제 1 OR 게이트(2162)는 실질적으로 동일하다.
차지 펌프(2120)는 OR 게이트(2160)의 출력 신호(UP_OR 및 DN_OR)의 제어에 따라 동작하며, 제어 전류(ICTRL)를 발생시킬 수 있다. 차지 펌프(2120)는 허시-키스 프로파일 발생기(2200)의 출력 신호(2210)를 전류로 변환시킬 수 있다.
도 10은 도 9에 도시된 허시-키스 프로파일 발생기(2200)와 제 1 OR 게이트(2162)의 구성을 보여주는 블록도이다. 도 11은 도 10에 도시된 제 1 OR 게이트(2162)의 예시적인 구성을 보여주는 블록도이다.
허시-키스 프로파일 발생기(2200)는 복수의 스텝 펄스 발생기들(2201 내지 220n)로 구성될 수 있다. 복수의 스텝 펄스 발생기들(2201 내지 220n)은 각각 스텝 펄스들(SP1 내지 SPn)을 생성할 수 있다. 제 1 OR 게이트(2162)는 스텝 펄스들(SP1 내지 SPn) 및 업(UP) 신호를 수신하여 OR 연산을 수행할 수 있다.
제 1 OR 게이트(2162)의 예시적인 구성이 도 11에 도시되었다. 제 1 OR 게이트(2162)는 스텝 펄스들(SP1 내지 SPn)을 수신하는 복수의 OR 게이트들(2162_1 내지 2162_(n-1)) 및 업(UP) 신호를 수신하는 OR 게이트(2162_n)를 포함할 수 있다. 제 1 OR 게이트(2162)에 의한 OR 연산에 따라 UP_OR 신호가 출력될 수 있다. 그러나, 제 1 OR 게이트(2162)의 구조는 이에 한정되지 않으며, 스텝 펄스들(SP1 내지 SPn) 및 업(UP) 신호 중 높은 레벨의 값을 선택적으로 출력할 수 있는 다양한 구성들로 구현될 수 있다.
도 12는 스텝 펄스들(SP1 내지 SPn)의 예시적인 파형을 보여주는 도면이다. 설명의 단순화를 위해, 허시-키스 프로파일 발생기(2200)는 4 개의 스텝 펄스 발생기들로 구성되어 있으며, 제 1 OR 게이트(2162)는 3 개의 OR 게이트들 및 UP 신호를 수신하는 하나의 OR 게이트로 구성되어 있다고 가정한다. 맨 위의 펄스들(a1 내지 a5)은 제 1 스텝 펄스들(SP1)을 나타내며, 이후 순차적으로 제 2 스텝 펄스들(SP2) 내지 제 4 스텝 펄스들(SP4)을 나타낸다.
제 1 스텝 펄스 발생기(2201)에 의해 생성되는 제 1 스텝 펄스들의 펄스 폭은 △a의 증분을 가질 수 있다. 즉, 제 1 스텝 펄스들 중, 인접한 두 펄스들의 펄스 폭은 △a만큼 차이가 난다. 마찬가지로, 제 2 스텝 펄스 발생기(2202)에 의해 생성되는 제 2 스텝 펄스들 중, 인접한 두 펄스들의 펄스 폭은 △b만큼 차이가 난다. 제 3 스텝 펄스 발생기(2203)에 의해 생성되는 제 3 스텝 펄스들 중, 인접한 두 펄스들의 펄스 폭은 △c만큼 차이가 난다. 제 4 스텝 펄스 발생기(2204)에 의해 생성되는 제 4 스텝 펄스들 중, 인접한 두 펄스들은 펄스 폭은 △d만큼 차이가 난다. 이때, △a<△b<△c<△d이다.
제 2 스텝 펄스 발생기(2202)는 제 1 스텝 펄스들에 비해 펄스의 한 주기만큼 딜레이된 제 2 스텝 펄스들을 출력할 수 있다. 제 3 스텝 펄스 발생기(2203)는 제 2 스텝 펄스들에 비해 펄스의 한 주기만큼 딜레이된 제 3 스텝 펄스들을 출력할 수 있다. 제 4 스텝 펄스 발생기(2204)는 제 3 스텝 펄스들에 비해 펄스의 한 주기만큼 딜레이된 제 3 스텝 펄스들을 출력할 수 있다.
다만, 각각의 스텝 펄스 발생기들이 생성하는 두 번째 펄스의 펄스 폭은, 동일한 타이밍에 생성되는 펄스들 중 가장 넓은 펄스 폭을 가질 수 있다. 예를 들어, 제 1 스텝 펄스 발생기(2201)에 의해 두 번째로 생성되는 펄스(a2)의 펄스 폭은, 동일한 타이밍에 생성되는 펄스들(a2 및 b1) 중 펄스 폭이 가장 넓다. 유사하게, 제 4 스텝 펄스 발생기(2204)에 의해 두 번째로 생성되는 펄스(d2)의 펄스 폭은, 동일한 타이밍에 생성되는 펄스들(a5, b4, c3, d2) 중 펄스 폭이 가장 넓다. 이는 도면에 음영 처리된 부분으로 도시되었다.
도 13은 허시-키스 프로파일 발생기(2000)의 출력 신호(2210)에 대해 OR 연산을 수행한 결과(UP_OR)의 파형을 보여주는 도면이다. 제 1 스텝 펄스(SP1)들 내지 제 4 스텝 펄스들(SP4)에 대해 OR 연산이 수행되면, 펄스 폭이 가장 넓은 펄스들만 출력된다. 결과적으로, 비선형적으로 펄스 폭이 증가하는 펄스들(a1, a2, b2, c2, d2)이 출력된다. 좀더 상세하게 설명하면, 펄스(a2)는 펄스(a1)에 비해 펄스 폭이 △a만큼 크다. 펄스(b2)는 펄스(a2)에 비해 펄스 폭이 △b-△a만큼 크다. 펄스(c2)는 펄스(b2)에 비해 펄스 폭이 △c-△b만큼 크다. 마지막으로, 펄스(d2)는 펄스(c2)에 비해 펄스 폭이 △d-△c만큼 크다.
이와 같이, 비선형적으로 펄스 폭이 증가하는 전압 펄스들은 차지 펌프(2120), 루프 필터(2130), 및 전압 제어 오실레이터(2140)를 거치면서 허시-키스 프로파일을 취하는 주파수-시간 그래프를 생성하는데 이용될 것이다.
도 14는 스텝 펄스 발생기에 의해 생성된 전압 펄스들이 위상 고정 루프를 거치면서 변환되는 과정을 개략적으로 보여주는 도면이다.
본 도면의 왼쪽 부분은 제 1 스텝 펄스 발생기(2201)에 의해 생성된 제 1 스텝 펄스들의 변환 과정을 보여주고, 오른쪽 부분은 제 2 스텝 펄스 발생기(2202)에 의해 생성된 제 2 스텝 펄스들의 변환 과정을 보여준다. 제 1 스텝 펄스들의 처리 과정과 제 2 스텝 펄스들의 처리 과정의 차이점을 보여주기 위해, OR 게이트에 의한 연산 과정은 생략되었다.
우선, 왼쪽의 제 1 스텝 펄스들의 변환 과정을 보면, 제 1 스텝 펄스 발생기(2201)에 의해 생성된 제 1 스텝 펄스들(SP1)은 차지 펌프(2120)를 거치면서 제어 전류(ICTRL)로 변환된다. 이때, 펄스 폭은 대체로 동일하게 유지될 수 있다.
제어 전류(ICTRL)는 루프 필터(2130)를 거치면서 도면에 도시된 것과 같은 계단형 파형으로 변환될 수 있다. 루프 필터(2130)는 고주파 성분을 제거하는 저역 통과 필터로써의 동작뿐만 아니라, 적분기로써 동작할 수 있다. 루프 필터(2130)의 출력 파형을 보면, 제어 전류(ICTRL)의 레벨이 하이인 구간에 대응하는 구간에서는 기울기를 가지고 전압 레벨이 상승하지만, 제어 전류(ICTRL)의 레벨이 로우인 구간에 대응하는 구간에서는 기울기가 0이다. 따라서, 개략적으로 도면과 같은 파형(VCTRL)이 형성될 수 있다.
한편, 제 2 스텝 펄스들(SP2)의 펄스 폭 변화량은 제 1 스텝 펄스들(SP1)의 펄스 폭 변화량보다 크기 때문에, 도면과 같이 전압의 상승 폭이 큰 파형(VCTRL)이 형성될 수 있다. 비록 도면에는 제 1 스텝 펄스들(SP1) 및 제 2 스텝 펄스들(SP2)의 출력 결과만이 도시되었지만, 더 많은 전압 펄스들에 대해 OR 연산을 수행하면, 그 출력 결과(VCTRL)는 개략적으로 허시-키스 프로파일을 취할 수 있다.
도 15는 본 발명의 실시 예에 따른 제어 전압(VCTRL)의 출력 파형을 보여주는 그래프이다. 본 도면에서는 복수의 스텝 펄스 발생기들(2201 내지 2204)에 의해 생성된 스텝 펄스들이 OR 게이트(2160), 차지 펌프(2120), 및 루프 필터(2130)를 거쳐 처리된 출력 결과가 예시적으로 도시되었다. 즉, 본 도면은 도 13에 도시된 펄스들이 OR 게이트(2160), 차지 펌프(2120), 및 루프 필터(2130)를 통과하였을 때의 파형을 개략적으로 보여준다.
실선으로 도시된 부분은, 루프 필터(2130)의 출력인 제어 전압(VCTRL)의 실제 파형을 나타낸다. 그리고, 점선으로 도시된 부분은 제어 전압(VCTRL)의 상승 엣지를 연결한 것을 나타낸다. 비록 4 개의 스텝 펄스 발생기들만을 사용하였기에 상대적으로 러프한 허시-키스 프로파일을 취하는 전압이 출력되었으나, 스텝 펄스 발생기들의 개수를 증가시킴으로써, 좀 더 매끈한 형태의 허시-키스 프로파일을 취하는 전압을 출력할 수 있다. 이러한 형태의 파형이 전압 제어 오실레이터(2140)를 거쳐 출력됨으로써, 도면에 도시된 것과 동일한 형태의 주파수-시간 그래프를 얻을 수 있다.
본 도면에 도시된 그래프는, 도 3의 A 구간에서의 파형에 대응한다. 상술 된 방법을 적절히 변형하여, 도 3의 B, C, D 구간에 대응하는 제어 전압(VCTRL)을 생성할 수 있다. 예를 들어, 각각의 스텝 펄스 발생기에 의해 생성되는 펄스들의 펄스 폭이 감소하도록 제어함으로써, 음의 전압 기울기를 갖는 제어 전압(VCTRL)을 생성할 수 있다. 그리고, 각각의 스텝 펄스 발생기에 의해 생성되는 펄스들이 음의 값을 갖도록 인버터 등을 사용함으로써, 음의 값을 갖는 제어 전압(VCTRL)을 생성할 수 있다.
본 실시 예와 같이, 복수의 스텝 펄스 발생기들에 의해 생성되는 펄스들을 선형 조합함으로써, 비선형 허시-키스 프로파일을 취하는 출력 신호(CLK_out)를 생성할 수 있다. 비선형 허시-키스 프로파일을 직접 생성하는 것이 아니라, 선형 조합을 이용하여 비선형 허시-키스 프로파일을 생성하기 때문에, 회로의 구성을 단순화하여 칩 면적을 감소시킬 수 있다. 뿐만 아니라, 복잡한 연산을 필요로 하지 않으므로, 연산 속도도 향상시킬 수 있다.
도 16은 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기(3000)를 보여주는 블록도이다. 본 실시 예에서는, 허시-키스 프로파일을 취하는 제어 전압(VCTRL)을 직접 생성하여 전압 제어 오실레이터(3140)로 입력함으로써, 출력 신호(CLK_out)의 주파수-시간 곡선이 허시-키스 프로파일을 취하도록 하는 방법이 설명될 것이다.
확산 스펙트럼 클록 발생기(3000)는 위상 고정 루프(3100) 및 허시-키스 프로파일 발생기(3200)를 포함할 수 있다. 위상 고정 루프(3100)는 위상 주파수 검출기(3110), 차지 펌프(3120), 루프 필터(3130), 전압 제어 오실레이터(3140), 분주기(3150), 및 검출기(3160)를 포함할 수 있다. 앞선 실시 예에서 설명된 것과 중복되는 것들은 생략하기로 한다.
다만, 본 실시 예에서는, 위상 고정 루프(3100)가 락(lock) 되었는지 여부를 감지하는 검출기(3160)를 더 포함할 수 있다. 검출기(3160)는 위상 고정 루프(3100)가 락(lock) 되었는지 여부를 감지하여, 허시-키스 프로파일 발생기(3200)가 출력 신호(3210)를 생성하도록 제어할 수 있다.
도 17은 도 16에 도시된 확산 스펙트럼 클록 발생기(3000)의 일부를 보여주는 블록도이다. 검출기(3160)는 기준 신호(CLK_ref) 및 피드백 신호(CLK_div)를 수신할 수 있다. 비록 도면에서는 위상 주파수 검출기(3110)를 경유하여 수신하는 것으로 도시되었지만, 위상 주파수 검출기(3110)를 경유하지 않고 직접 수신할 수도 있다. 그리고, 검출기(3160)는 위상 주파수 검출기(3100)로부터 업(UP) 신호 및 다운(DN) 신호를 수신할 수 있다.
검출기(3160)는 수신된 4 개의 신호를 이용하여 위상 고정 루프(3100)가 락(lock) 되었는지 여부를 판단할 수 있다. 예를 들어, 기준 신호(CLK_ref) 및 피드백 신호(CLK_div)의 위상 차이가 없고, 업(UP) 신호 및 다운(DN) 신호의 위상 차이가 없다면, 이는 위상 고정 루프(3100)가 락(lock) 되었다는 것을 의미할 수 있다. 이때, 검출기(3160)는 허시-키스 프로파일 발생기(3200)가 허시-키스 프로파일을 취하는 출력 전압을 생성하도록 제어할 수 있다.
도 18은 도 16에 도시된 허시-키스 프로파일 발생기(3200)의 구성을 보여주는 블록도이다.
도 18을 참조하면, 허시-키스 프로파일 발생기(3200)는 복수의 램프 전압 발생기들(3211 내지 321n) 및 전압 버퍼(3220)를 포함할 수 있다. 제 1 램프 전압 발생기(3211)는 복수의 선형 램프 전압들 중 전압 기울기가 가장 작은 제 1 선형 램프 전압(①)을 생성할 수 있다. 유사하게, 제 2 램프 전압 발생기(3212)는 제 1 선형 램프 전압보다 큰 전압 기울기를 갖지만, 생성 시점은 제 1 선형 램프 전압보다 늦은 제 2 선형 램프 전압(②)을 생성할 수 있다. 마지막으로, 제 n 선형 램프 전압 발생기(321n)는 복수의 선형 램프 전압들 중 전압 기울기가 가장 크지만, 생성 시점은 가장 늦은 제 n 선형 램프 전압(ⓝ)을 생성할 수 있다.
전압 버퍼(3220)는 복수의 선형 램프 전압들을 수신하여, 레벨이 가장 높은 전압을 선택적으로 출력할 수 있다. 이러한 구성의 예가 도 19에 예시적으로 도시되었다.
도 19는 도 18의 허시-키스 프로파일 발생기(3200)의 예시적인 구성을 보여주는 블록도이다. 전압 버퍼(3220)는 복수의 램프 전압 발생기들 각각에 연결되는 복수의 전압 추종기들(3221 내지 322n)로 구현될 수 있다. 각각의 전압 추종기는 대응하는 램프 전압 발생기로부터 수신된 전압의 레벨을 유지할 수 있다. 그 결과, 복수의 선형 램프 전압들 중 절대값이 가장 큰 전압이 선택적으로 출력될 수 있다. 비록, 도 18의 전압 버퍼(3220)의 구현 예로써, 복수의 전압 추종기들(3221 내지 322n)이 사용되었지만 이에 한정되지 않는다. 전압 버퍼(3220)는 각각의 램프 전압 발생기로부터 입력된 전압의 레벨을 일정하게 유지시키고, 선택적으로 출력할 수 있는 다양한 구성으로 구현될 수 있다.
도 20은 도 18 또는 도 19에 도시된 허시-키스 프로파일 발생기(3200)의 출력 전압을 보여주는 그래프이다. 예시적으로 6 개의 램프 전압 발생기들이 사용되었다고 가정한다. 인접한 타이밍에 생성되는 두 개의 선형 램프 전압들(예를 들어, ②와 ③)을 비교해 보면, 더 먼저 생성되는 선형 램프 전압(②)은 더 늦게 생성되는 선형 램프 전압(③)보다 작은 값의 기울기를 갖는다.
본 도면에 도시된 그래프는 도 3에 도시된 A 구간에 대응한다. 복수의 램프 전압 발생기들이 생성하는 선형 램프 전압이 음의 전압 기울기를 갖도록 조절하거나, 선형 램프 전압이 음의 전압 레벨을 갖도록 제어함으로써, 나머지 B, C, D 구간에 대응하는, 허시-키스 프로파일을 취하는 전압을 생성할 수 있다. 허시-키스 프로파일을 취하는 전압은 전압 제어 오실레이터(3140)를 거침으로써, 최종적으로 허시-키스 프로파일을 취하는 출력 신호(CLK_out)가 생성될 수 있다.
본 실시 예에 따르면, 선형 램프 전압의 조합을 이용하여 비선형 허시-키스 프로파일을 취하는 출력 신호를 얻을 수 있다. 비선형 허시-키스 프로파일을 직접 생성하는 것이 아니라, 선형 조합을 이용하여 구현하기 때문에, 회로의 구성을 단순화시켜 칩 사이즈를 감소시킬 수 있다. 뿐만 아니라, 확산 스펙트럼 클록 발생기의 연산 속도도 향상시킬 수 있다.
도 21은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(solid state drive; SSD)(4000)를 보여주는 블록도이다. 도 21을 참조하면, SSD(4000)는 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기(4110)가 구비된 컨트롤러(4100)를 포함할 수 있다. 그리고, SSD(4000)는 복수의 불휘발성 메모리들(4200) 및 버퍼(4300)를 포함할 수 있다.
컨트롤러(4100)는 호스트와 SSD(4000)와의 물리적 연결을 제공할 수 있다. 즉, 컨트롤러(4100)는 호스트의 버스 포맷(Bus format)에 대응하여 SSD(4000)와의 인터페이싱을 제공한다. 특히, 컨트롤러(4100)는 호스트로부터 제공되는 명령어를 디코딩한다. 디코딩된 결과에 따라, 컨트롤러(4100)는 불휘발성 메모리 장치(1230)를 액세스한다. 호스트의 버스 포맷(Bus format)으로 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등이 포함될 수 있다.
컨트롤러(4100)는 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기(4110)를 구비할 수 있다. 확산 스펙트럼 클록 발생기(4110)는 선형 조합을 이용하여, 허시-키스 프로파일을 취하는, 비선형적으로 주파수가 변하는 클록들을 생성할 수 있다. 확산 스펙트럼 클록 발생기(4110)에 의해 생성된 클록들은 호스트 또는 불휘발성 메모리들(4200)과의 인터페이싱을 위해 사용될 수 있다. 그 결과, EMI 현상을 감소시켜 SSD(4000)의 신뢰성을 향상시킬 수 있다.
불휘발성 메모리들(4200)은 SSD(4000)의 저장 매체로서 제공된다. 예를 들면, 불휘발성 메모리들(4200)은 대용량의 저장 능력을 가지는 낸드 플래시 메모리(NAND-type Flash memory)로 제공될 수 있다. 불휘발성 메모리들(4200)은 복수의 메모리 장치로 구성될 수 있다. 이 경우, 각각의 메모리 장치들은 채널 단위로 컨트롤러(4100)와 연결된다. 저장 매체로서 불휘발성 메모리들(4200)이 낸드 플래시 메모리를 예로 들어 설명되었으나, 또 다른 불휘발성 메모리 장치들로 구성될 수 있다. 예를 들어, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 메모리 시스템도 적용될 수 있다.
버퍼(4300)에는 호스트로부터 제공되는 쓰기 데이터 또는 불휘발성 메모리들(4200)로부터 읽혀진 데이터가 일시적으로 저장될 수 있다. 버퍼(4300)는 대용량의 보조 기억 장치로 사용되는 SSD(4000)에서 충분한 버퍼링을 제공하기 위해 동기식 DRAM(Synchronous DRAM)으로 제공될 수 있다. 그러나, 버퍼(4300)가 여기의 개시에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 22는 본 발명이 적용된 모바일 기기를 보여주는 블록도이다. 도 22를 참조하면, 모바일 기기(5000)는 MIPI(mobile industry processor interface) 표준 또는 eDP(Embedded DisplayPort) 표준을 지원할 수 있도록 구성될 수 있다. 모바일 기기(5000)는 애플리케이션 프로세서(5100), 디스플레이부(5200), 이미지 처리부(5300), 데이터 스토리지(5400), 무선 송수신부(5500), 및 유저 인터페이스(5600)를 포함할 수 있다.
애플리케이션 프로세서(5100)는 모바일 기기(5000)의 전반적인 동작을 제어할 수 있다. 애플리케이션 프로세서(5100)는 본 발명의 실시 예에 따른 확산 스펙트럼 클록 발생기(5110)를 포함할 수 있다. 확산 스펙트럼 클록 발생기(5110)는 선형 조합을 이용하여, 허시-키스 프로파일을 취하는, 비선형적으로 주파수가 변하는 클록들을 생성할 수 있다. 확산 스펙트럼 클록 발생기(5110)에 생성된 클록들은 모바일 기기(5000)에서 다양하게 사용될 수 있다. 예를 들어, 확산 스펙트럼 클록 발생기(5110)에 생성된 클록들은 애플리케이션 프로세서(5100) 자체에서의 연산을 위해 사용될 수 있다. 확산 스펙트럼 클록 발생기(5110)에 생성된 클록들은 데이터 스토리지(5400)와의 인터페이싱을 위해 사용될 수 있다. 확산 스펙트럼 클록 발생기(5110)에 생성된 클록들은 디스플레이 패널(5210)을 구동하는데 사용될 수도 있다.
디스플레이부(5200)는 디스플레이 패널(5210) 및 DSI (display serial interface) 주변 회로(5220)를 포함할 수 있다. 디스플레이 패널(5210)은 영상 데이터를 디스플레이할 수 있다. 애플리케이션 프로세서(5100)에 내장된 DSI 호스트는 DSI를 통하여 디스플레이 패널(5210)과 시리얼 통신을 수행할 수 있다. DSI 주변 회로(5220)는 디스플레이 패널(5210)을 구동하는데 필요한 타이밍 컨트롤러, 데이터 드라이버 등을 포함할 수 있다.
이미지 처리부(5300)는 카메라 모듈(5310) 및 CSI (camera serial interface) 주변 회로(5320)를 포함할 수 있다. 카메라 모듈(5310) 및 CSI 주변 회로(5320)는 렌즈, 이미지 센서, 이미지 프로세서 등을 포함할 수 있다. 카메라 모듈(5310)에서 생성된 이미지 데이터는 이미지 프로세서에서 처리될 수 있으며, 처리된 이미지는 CSI를 통하여 애플리케이션 프로세서(5100)로 전달될 수 있다.
데이터 스토리지(5400)는 임베디드 UFS 스토리지(5410) 및 탈착형 UFS 카드(5420)를 포함할 수 있다. 임베디드 UFS 스토리지(5410) 및 탈착형 UFS 카드(5420)는 M-PHY 계층을 통하여 애플리케이션 프로세서(5100)와 통신을 수행할 수 있다. 한편, 호스트(애플리케이션 프로세서, 5100)는 탈착형 UFS 카드(5420)와 UFS 프로토콜이 아닌 다른 프로토콜에 의해 통신하도록 브릿지(bridge)를 구비할 수 있다. 애플리케이션 프로세서(5100)와 탈착형 UFS 카드(5520)는 다양한 카드 프로토콜(예를 들어, UFDs, MMC, eMMC SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다. 베디드 UFS 스토리지(5410) 및 탈착형 UFS 카드(5420)는 메모리 셀이 연결되는 셀 스트링이 기판과 수직으로 형성되는 3차원 불휘발성 메모리 장치로 구성될 수 있다.
무선 송수신부(5500)는 안테나(5510), RF 부(5520), 및 모뎀(5530)을 포함할 수 있다. 모뎀(5530)은 M-PHY 계층을 통하여 애플리케이션 프로세서(5100)와 통신하는 것으로 도시되었다. 그러나, 실시 예에 따라서, 모뎀(5530)은 애플리케이션 프로세서(5100)에 내장될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
1000: 확산 스펙트럼 클록 발생기
1100: 위상 고정 루프
1110: 위상 주파수 검출기
1120: 차지 펌프
1130: 루프 필터
1140: 전압 제어 오실레이터
1150: 분주기
1200: 분주비 제어 회로
1210: 허시-키스 프로파일 발생기
1211~121n: 램프 전압 발생기
1218: OR 게이트
1218-1~1218-n: 전압 추종기
1220: 델타 시그마 모듈레이터

Claims (23)

  1. 복수의 신호들을 생성하고, 상기 복수의 신호들 중 가장 큰 절대값에 따라 가변하는 디지털 값을 갖는 비선형 신호들을 출력하는 비선형 프로파일 생성기를 포함하되,
    상기 복수의 신호들의 각각은 별개의 선형 램프 함수들에 따라 가변하는 다른 절대값들을 갖는 별개의 디지털 값들을 갖고,
    상기 별개의 선형 램프 함수들은 시간에 대하여 상기 디지털 값들의 다른 기울기들을 갖고,
    상기 별개의 선형 램프 함수들의 각각은 다른 초기 시간 값들을 갖고, 상기 초기 시간 값들은 상기 선형 램프 함수들이 초기에 생성되는 시점들에 대응하는 장치.
  2. 제 1 항에 있어서,
    상기 비선형 프로파일 생성기는, 상기 복수의 신호들 중 가장 큰 절대값에 따라 가변하는 상기 디지털 값을 갖는 비선형 신호를 출력하는 허시-키스 프로파일 생성기이고,
    상기 출력된 비선형 신호는 허시-키스 프로파일을 갖는 허시-키스 신호인 장치.
  3. 제 2 항에 있어서,
    상기 허시-키스 프로파일 생성기는:
    상기 복수의 신호들 중 별개의 신호들을 생성하는 복수의 선형 램프 함수 생성기; 그리고
    상기 복수의 신호들 중 상기 가장 큰 절대값을 갖는 신호에 기반하여, 상기 허시-키스 신호로써 상기 복수의 신호들 중 선택된 신호를 출력하는 디지털 멀티플렉서를 포함하는 장치.
  4. 제 3 항에 있어서,
    상기 디지털 멀티플렉서는:
    상기 복수의 신호들 중 별개의 신호들을 수신하는 복수의 비교기들을 포함하는 장치.
  5. 제 2 항에 있어서,
    수신된 기준 신호 및 상기 허시-키스 신호에 따라 출력 신호를 생성하는 위상 고정 루프를 더 포함하되,
    상기 위상 고정 루프는:
    상기 출력 신호를 분주비로 나누는 것에 기반하여 피드백 신호를 생성하는 분주기; 그리고
    상기 허시-키스 신호에 따라 상기 분주비를 제어하는 분주비 제어 회로를 포함하는 장치.
  6. 제 5 항에 있어서,
    상기 위상 고정 루프는:
    상기 기준 신호 및 상기 피드백 신호를 수신하고, 상기 기준 신호와 상기 피드백 신호의 위상 차이를 검출하고, 상기 검출된 위상 차이에 기반하여 업 신호 및 다운 신호를 생성하는 위상 검출기;
    상기 업 신호 및 상기 다운 신호를 수신하고, 상기 업 신호와 상기 다운 신호에 기반하여 제어 전류를 생성하는 차지 펌프;
    상기 제어 전류를 수신하고, 상기 제어 전류에 기반하여 제어 전압을 출력하는 루프 필터; 그리고
    상기 제어 전압을 수신하고, 상기 제어 전압에 기반하여 상기 출력 신호를 생성하는 전압 제어 오실레이터를 포함하는 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020150135834A 2015-09-24 2015-09-24 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기 KR102511077B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150135834A KR102511077B1 (ko) 2015-09-24 2015-09-24 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기
US15/229,499 US10256826B2 (en) 2015-09-24 2016-08-05 Non-linear spread spectrum profile generator using linear combination
DE102016115958.1A DE102016115958A1 (de) 2015-09-24 2016-08-26 Erzeuger für ein nichtlineares Spread-Spektrum-Profil, der eine Linearkombination verwendet
TW105128316A TWI711276B (zh) 2015-09-24 2016-09-02 非線性擴展頻譜時脈產生器以及訊號產生設備
CN201610849295.9A CN106559074B (zh) 2015-09-24 2016-09-23 使用线性组合的非线性扩展频谱轮廓发生器
US16/290,067 US10804907B2 (en) 2015-09-24 2019-03-01 Non-linear spread spectrum profile generator using linear combination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150135834A KR102511077B1 (ko) 2015-09-24 2015-09-24 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기

Publications (2)

Publication Number Publication Date
KR20170036962A KR20170036962A (ko) 2017-04-04
KR102511077B1 true KR102511077B1 (ko) 2023-03-17

Family

ID=58282087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135834A KR102511077B1 (ko) 2015-09-24 2015-09-24 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기

Country Status (5)

Country Link
US (2) US10256826B2 (ko)
KR (1) KR102511077B1 (ko)
CN (1) CN106559074B (ko)
DE (1) DE102016115958A1 (ko)
TW (1) TWI711276B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102511077B1 (ko) * 2015-09-24 2023-03-17 삼성전자주식회사 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기
JP6665476B2 (ja) * 2015-10-06 2020-03-13 富士電機株式会社 スイッチング電源装置の制御回路
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US10367522B2 (en) 2016-11-21 2019-07-30 MY Tech, LLC High efficiency power amplifier architectures for RF applications
KR102371668B1 (ko) 2018-02-06 2022-03-08 삼성전자주식회사 신호의 emi를 감소시키는 집적 회로, 방법 및 전자 장치
CN109639259B (zh) * 2018-12-05 2022-07-22 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
TWI794538B (zh) * 2019-09-06 2023-03-01 群聯電子股份有限公司 展頻時脈產生器、記憶體儲存裝置及訊號產生方法
US10924013B1 (en) * 2019-11-06 2021-02-16 Alpha And Omega Semiconductor (Cayman) Ltd. Voltage-controlled oscillator for current mode hysteretic modulator
US11031943B1 (en) 2020-03-06 2021-06-08 Apple Inc. Linear frequency ramp generator using multi-point injection
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004868A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 拡散スペクトラムクロック生成装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US6553057B1 (en) 1999-11-09 2003-04-22 Cypress Semiconductor Corp. Circuit and method for linear control of a spread spectrum transition
US6980581B1 (en) * 2000-07-18 2005-12-27 Cypress Semiconductor Corp. Adaptive spread spectrum
US6404834B1 (en) * 2000-09-20 2002-06-11 Lexmark International, Inc. Segmented spectrum clock generator apparatus and method for using same
JP4074166B2 (ja) * 2001-09-25 2008-04-09 三星電子株式会社 Ｅｍｉ低減ｐｌｌ
US7362191B2 (en) 2004-04-29 2008-04-22 Linear Technology Corporation Methods and circuits for frequency modulation that reduce the spectral noise of switching regulators
JP2006197308A (ja) * 2005-01-14 2006-07-27 Renesas Technology Corp クロック生成方法とクロック生成回路
US7961059B1 (en) * 2005-06-30 2011-06-14 Cypress Semiconductor Corporation Phase lock loop control system and method with non-consecutive feedback divide values
US7813411B1 (en) * 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
US8072277B1 (en) 2005-06-30 2011-12-06 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer
US20070200597A1 (en) * 2006-02-28 2007-08-30 Oakland Steven F Clock generator having improved deskewer
US7590163B1 (en) * 2006-05-19 2009-09-15 Conexant Systems, Inc. Spread spectrum clock generation
KR100824049B1 (ko) * 2007-01-31 2008-04-22 고려대학교 산학협력단 구분 선형 변조 방식을 이용한 클럭 발생기 및 구분 선형변조 방식을 이용한 클럭 발생 방법
CN101842986A (zh) * 2007-11-02 2010-09-22 松下电器产业株式会社 扩频时钟产生装置
TWI345881B (en) * 2007-12-03 2011-07-21 Ind Tech Res Inst Spread spectrum clock generating appartus
US7970042B2 (en) * 2008-01-11 2011-06-28 Lexmark International, Inc. Spread spectrum clock interoperability control and inspection circuit
US8269536B2 (en) * 2009-12-30 2012-09-18 Industrial Technology Research Institute Onion waveform generator and spread spectrum clock generator using the same
JP5473669B2 (ja) * 2010-02-23 2014-04-16 ルネサスエレクトロニクス株式会社 クロック生成回路と半導体装置
KR101002244B1 (ko) 2010-05-11 2010-12-20 인하대학교 산학협력단 듀얼 델타-시그마 모듈레이터를 이용한 허쉬-키스 변조 파형의 대역 확산 클록 발생기
KR101159247B1 (ko) 2010-06-30 2012-06-25 고려대학교 산학협력단 변조 프로파일 생성기 및 이를 구비한 확산 스펙트럼 클럭 생성기
CN102340307B (zh) * 2011-10-09 2014-02-12 中国科学院微电子研究所 压控振荡器装置及压控振荡器的校正方法
US8736324B2 (en) 2011-10-13 2014-05-27 Texas Instruments Incorporated Differentiator based spread spectrum modulator
CN103023490B (zh) * 2012-12-07 2015-05-27 广州润芯信息技术有限公司 一种稳定锁相环路特性的电路
KR101401504B1 (ko) 2012-12-28 2014-06-11 성균관대학교산학협력단 멀티플 차지 펌프를 사용하는 허쉬-키스 변조 확산 대역 클록 발생기
KR101447803B1 (ko) 2013-02-12 2014-10-13 중앙대학교 산학협력단 변조 프로파일 생성장치 및 이를 이용한 다중모드 확산대역 클록발생장치
US9048851B2 (en) 2013-03-15 2015-06-02 Intel Corporation Spread-spectrum apparatus for voltage regulator
KR20150135834A (ko) 2014-05-26 2015-12-04 한국전자통신연구원 멀티-코어 파이버 상에서의 링크 설정 방법, 링크 설정 디바이스, 및 링크 파트너 디바이스
CN204425319U (zh) * 2015-03-26 2015-06-24 成都爱洁隆信息技术有限公司 带dac补偿与电荷泵线性化技术的小数分频频率综合器
KR102511077B1 (ko) * 2015-09-24 2023-03-17 삼성전자주식회사 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004868A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 拡散スペクトラムクロック生成装置

Also Published As

Publication number Publication date
CN106559074A (zh) 2017-04-05
CN106559074B (zh) 2021-07-13
US20190199357A1 (en) 2019-06-27
TWI711276B (zh) 2020-11-21
TW201713041A (zh) 2017-04-01
US10256826B2 (en) 2019-04-09
US20170093407A1 (en) 2017-03-30
US10804907B2 (en) 2020-10-13
DE102016115958A1 (de) 2017-03-30
KR20170036962A (ko) 2017-04-04

Similar Documents

Publication Publication Date Title
KR102511077B1 (ko) 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기
TWI554037B (zh) 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
US11625063B2 (en) Memory system with multiple channel interfaces and method of operating same
CN101039108B (zh) 延迟同步电路及半导体集成电路器件
TWI525999B (zh) 頻率鎖定裝置及方法
US7932760B2 (en) System and method for implementing a digital phase-locked loop
US10038451B2 (en) All digital phase locked loop
TW201705710A (zh) 訊號調變方法、可適性等化器及記憶體儲存裝置
CN104104385A (zh) 一种高精度锁相环和锁相方法
US11170829B2 (en) Semiconductor device performing duty ratio adjustment operation
CN109450439B (zh) 时脉数据恢复电路模块、存储器存储装置及相位锁定方法
CN105024701A (zh) 一种用于杂散抑制的分频比调制器
KR20220158474A (ko) 아날로그-디지털 변환기 및 그의 동작 방법
TW202133561A (zh) 時脈資料回復電路、記憶體儲存裝置及訊號產生方法
EP4030627A1 (en) Integrated device having phase interpolator and input controller thereof
US10476510B2 (en) Clock and data recovery device and method using current-controlled oscillator
CN117424594A (zh) 展频时钟产生器、存储器存储装置及展频时钟产生方法
CN116112006A (zh) 数字环路滤波器以及包括数字环路滤波器的时钟数据恢复电路
KR20240079078A (ko) 전자 장치, 그 동작 방법 및 전자 시스템
KR20230068985A (ko) 저 지연 및 저 연산의 디지털 루프 필터 및 이를 포함하는 클럭 데이터 복원 회로
KR20150132714A (ko) 클럭 데이터 복원 회로 및 그의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant