JP2006197308A - クロック生成方法とクロック生成回路 - Google Patents

Abstract

【課題】 簡単な構成で効果的に均一なスペクトラム拡散を実現したクロック生成方法とクロック生成回路を提供する。
【解決手段】 ＰＬＬ回路と変調器とを用いて、上記ＰＬＬ回路における帰還用分周器の分周比を上記変調器の変調プロファイルを基に生成された変調データに従って変化させて周波数変調を施してスペクトラム拡散を行う際に、上記変調プロファイルの折り返しポイントを移動させて周波数頻度を分散させて上記拡散スペクトラムを再拡散させる。ＰＬＬ回路と変調器からなり、上記変調器に多重変調プロファイル生成回路を設けて、変調プロファイルの折り返しポイントを移動させ、周波数頻度を分散させることにより拡散スペクトラムを再拡散させる。
【選択図】 図１

Description

この発明は、クロック生成方法とクロック生成回路に関し、ＰＬＬ（フェーズ・ロックド・ループ）回路によってクロック生成する際のＥＭＩ低減技術に利用して好適な回路技術に関するものである。

発振周波数のスペクトラムをわずかに拡散して、不要な電磁波輻射のピ−クを低減させるスペクトラム拡散クロック生成回路は、一般的にＰＬＬ（Phase Locked Loop)と変調器から構成される。ＰＬＬは位相周波数比較器、チャージポンプ、ループフィルタ、電圧制御発振器、帰還用Ｎ分周器からなり、帰還用Ｎ分周器に分周比を変更可能なプログラムカウンタ機能を持たせ、変調器が変調プロファイルを基に生成する変調データを付加して周波数変調することでスペクトラム拡散を実現する。このようなスペクトラム拡散クロック発振器において、周波数変調を行うための変調プロファイルを単一の大きさ（振幅および周期が一定）で変調器により変換して、繰り返し周波数変調することでスペクトラム拡散している。このようなクロック生成回路の例として、米国特許５４８８６２７（対応国内出願：特開平０７−２３５８６２号）、特開２００１−２０２１５３、特開２００４−１０４６５５等がある。

米国特許５４８８６２７（対応国内出願：特開平０７−２３５８６２号） 特開２００１−２０２１５３ 特開２００４−１０４６５５

スペクトラム拡散を実現する方式の中で、特にフィードバックループに配置される分周器の分周比を変更可能なプログラムカウンタに、変調器が生成する変調データを付加して周波数変調するスペクトラム拡散クロック発振器は、変調プロファイルに対応した変調周波数成分が、ＰＬＬのループフィルタ（＝ロ−パスフィルタ）を通過する。このため変調周波数の高調波成分を通過させることができない帯域で設計されたループフィルタでは、折り返し部で変調プロファイルに周波数変調が追従できずに停滞することで、拡散したスペクトラムの両端にピークが発生して拡散した効果が減少する。また、前記特許文献１では、「Hershey Kiss」と称される変調プロファイルは、折り返し近傍の周波数変調速度を上げた波形で、周波数変調が停滞する期間を短くしてスペクトラム両端のピークを減少させた分、中央部に緩やかなピ−クを発生させ、全体としてピークを下げる技術である。しかし、後段に配置されるＰＬＬを含め、この変調プロファイルを通過させるための特殊なループフィルタ設計が必要になる。

この発明の目的は、簡単な構成で効果的に均一なスペクトラム拡散を実現したクロック生成方法とクロック生成回路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。ＰＬＬ回路と変調器とを用いて、上記ＰＬＬ回路における帰還用分周器の分周比を上記変調器の変調プロファイルを基に生成された変調データに従って変化させて周波数変調を施してスペクトラム拡散を行う際に、上記変調プロファイルの折り返しポイントを移動させて周波数頻度を分散させて上記拡散スペクトラムを再拡散させる。

本願において開示される発明のうち他の代表的なものの概要を簡単に説明すれば、下記の通りである。ＰＬＬ回路における帰還用分周器の分周比を変調器の変調プロファイルを基に生成された変調データに従って変化させて周波数変調を施してスペクトラム拡散を行うクロック生成回路の上記変調器に多重変調プロファイル生成回路を設けて、上記変調プロファイルの折り返しポイントを移動させ、周波数頻度を分散させることにより上記拡散スペクトラムを再拡散させる。

簡単な構成で効果的により均一なスペクトラム拡散を実現することができる。

図１には、この発明に係るクロック生成回路の一実施例のブロック図が示されている。この実施例のクロック生成回路は、位相周波数比較器１、チャージポンプ２、ループフィルタ３、電圧制御発振器４、プログラマブルＮ分周器５からなるＰＬＬ回路と、加算器６、多重変調プロファイル生成回路７、ΔΣbit変換回路８、変調度切換回路９からなる変調器から構成される。

上記ＰＬＬ回路を構成する位相周波数比較器１は、リファレンスクロックとプログラマブルＮ分周器５が出力するフィードバッククロックの位相差を検出して、制御信号ＵＰまたはＤＯＷＮを出力する。上記制御信号ＵＰは後段の電圧制御発振器４の発振周波数を上昇させる信号であり、ＤＯＷＮは発振周波数を降下させる信号を意味する。位相周波数比較器１が出力するＵＰ、ＤＯＷＮ信号は、リファレンスクロックとフィードバッククロックの位相差に対応したパスル幅を持つ信号となる。

上記位相周波数比較器１が出力するＵＰまたはＤＯＷＮの制御信号は、チャージポンプ２によってパルス幅信号から電圧信号に変換される。チャージポンプ２は次段のループフィルタ３に対して、ＵＰまたはＤＯＷＮのパルス幅に相当する電荷の充放電を行う。ループフィルタ３はＰＬＬ回路のループ帯域を決める回路であり、ＲＣの直列回路で構成される。ループフィルタ３の出力電圧は、制御電圧として電圧制御発振器４に供給される。電圧制御発振器４は、制御電圧により発振周波数を変更可能な発振器であり、リングオシレータ型等により構成される。

上記電圧制御発振器４の出力はプログラマブルＮ分周器５に入力され、上記位相周波数比較器１の入力信号であるフィードバッククロックとされる。プログラマブルＮ分周器５は、リファレンスクロックの周期毎に分周数を切り換えられる構成の可変分周器を用いる。以上によりＰＬＬ回路が構成され、リファレンスクロック対してプログラマブルＮ分周器５の平均分周数のＮ倍された発振クロックを発生させることができる。

この実施例では、上記プログラマブルＮ分周器５の分周数を変調器の変調プロファイルを基に生成する変調データを付加して周波数変調することでスペクトラム拡散を実現する。つまり、上記プログラマブルＮ分周器５の分周数の制御を行う変調器は、多重変調プロファイル生成回路７、ΔΣbit変換回路８及び変調度切換回路９から構成され、その出力が平均分周数Ｎと加算された値で行われる。多重変調プロファイル生成回路７は、デジタル値で表した周波数拡散のための変調プロファイルを出力するものである。

図２には、図１の多重変調プロファイル生成回路７の一実施例のブロック図が示されている。多重変調プロファイル生成回路７は、減算器１０、比較器１１、アップダウンカウンタ１２、比較器１３、アップダウンカウンタ１４から構成される。上記比較器１１と１３は、比較１及び比較３に入力された最小値及び最大値を参照値として比較２に入力された入力値とを比較する。アップダウンカウンタ１２と１４は、制御入力downに入力された信号のハイレベル／ロウレベル（カウントアップ／カウントダウン）に対応してクロック端子に入力されたクロック（パルス）の計数動作を行う。

上記アップダウンカウンタ１２は、周波数拡散のための周波数変調プロファイルを出力する回路であり、上記比較器１１が出力するカウントアップまたはカウントダウンの切換信号によってカウントアップかダウンの制御が行われる。上記比較器１１はアップダウンカウンタ１２の出力と、拡散したスペクトラムのピークを再拡散するための、再拡散プロファイルを生成するアップダウンカウンタ１４が出力する比較判定値を、比較する回路である。つまり、比較器１１の比較１には、アップダウンカウンタ１４の出力値が供給され、比較器１１の比較３には、上記減算器１０の出力値が供給される。そして、それらと比較される比較入力は、アップダウンカウンタ１２の出力値とされる。

これによって、上記アップダウンカウンタ１２をカウントアップに切り換えるための比較最小値は、アップダウンカウンタ１４の出力値とされる。また、カウントダウンに切り換えるための比較最大値は、アップダウンカウンタ１２が出力できる最大値（比較最大値）からアップダウンカウンタ１４の出力を減算器１０で減算した値とされる。上記アップダウンカウンタ１４は、比較器１３が出力するカウントアップまたはカウントダウン切換信号によってカウントアップかカウントダウンかを制御する。比較器１３はアップダウンカウンタ１４の出力と、再拡散の範囲を決めるシフト最小値とシフト最大値を比較する回路である。

前記図１において、ΔΣbit変換回路８は、上記多重変調プロファイル生成回路７が出力する多重変調プロファイルを、１ビットにビット変換する１ビットのパルス幅変調回路である。変調度切換回路９は、分周数Ｎと分周数Ｎに加算する値によって決まる変調度（周波数拡散幅）を上記ΔΣbit変換回路８の出力に応じて切り換える回路である。以上により、スペクトラム拡散クロック発振器が構成され、多重変調プロファイル生成回路７によって生成された多重変調プロファイルによって、再拡散されたスペクトラム拡散クロックが発生できる。

図４には、前記図２の多重変調プロファイル生成回路７が出力する多重変調プロファイルの説明図が示されている。多重変調プロファイル生成回路７のシフト最小値を０、シフト最大値を４とし、比較最大値を周波数拡散幅とした時、アップダウンカウンタ１４からは再拡散プロファイル２０、アップダウンカウンタ１２からは、周波数変調プロファイル２１が出力される。つまり、アップダンウカウンタ１２により形成される周波数変調プロファイル２１は、アップダウンカウンタ１４により形成される再拡散プロファイル２０によって再拡散される。

図７には、単一の周波数変調プロファイル２３の説明図が示されている。前記アップダウンカウンタ１４を設けない場合には、アップダウンカウンタ１２は、図７のような単一の周波数変調プロファイル２３を形成することになる。つまり、比較器１１の比較１と比較３には固定の最小値と最大値が入力されるから、それを周波数拡散幅とする単一の周波数（三角波）変調プロファイルとされる。

図８には、上記図７の単一の周波数変調プロファイル２３による周波数頻度の説明図が示されている。周波数変調プロファイル２３の折り返し頻度は１／２で、周波数変調の停滞が発生した場合にはスペクトラムのピークが発生する。このようなスペクトラムのピークを低減させるために、前記図２の多重変調プロファイル生成回路が用いられる。つまり、アップダウンカウンタ１４により形成される再拡散プロファイル２０によって再拡散が実施される。

図６には、この発明に係る多重変調プロファイル生成回路７が出力する多重変調プロファイルの周波数頻度の説明図が示されている。前記アップダウンカウンタ１４による再拡散プロファイルによって、周波数変調プロファイルが４段シフトされ、周波数拡散の両端である周波数変調プロファイル２１の折り返し頻度は、１／４以下に減少することになる。このような折り返し頻度の減少によって、周波数変調の停滞よって発生したスペクトラムのピークも１／４以下に減少する。

図１２には、単一変調プロファイルによる周波数スペクトラム波形図が示されている。同図には、拡散しないスペクトラムと、図７のように単一周波数変調プロファイル２３で拡散し、基本波のみループフィルタ３を通過させたスペクトラム波形が示されている。単一周波数変調プロファイル２３では、スペクトラム拡散されピークは減衰するが、拡散後のスペクトラムの両端（変調プロファイル２３の折り返し部）でピークが発生し減衰効果が低減する。

図１３には、前記図１、図２に示したような多重変調プロファイルによるスペクトラム波形図が示されている。前記アップダウンカウンタ１４による再拡散によって頻度は１／４に減少することからスペクトラムのピーク自体は６ｄＢ減衰することなる。

図１４には、この発明との比較のための単一周波数変調プロファイル２３で拡散し１５次高調波までループフィルタ３を通過させたスペクトラム波形図が示されている。単一周波数変調プロファイル２３では、拡散後のスペクトラムの両端（変調プロファイル２３の折り返し部）でピークが発生し減衰効果が低減する。このような１５次高調波まで通過させることができるループフィルタ３を用いることなく、同様な効果を得ることができる。

この実施例では、変調プロファイルの折り返しポイントを、周波数変調の範囲内の振幅方向で意図的に変更することにより、ピーク発生の原因である折り返し部の変調された周波数の停滞ポイントを移動・分散させ、拡散スペクトラム両端に発生するピークの再拡散を実現しピークを下げることに特徴がある。

ここでいう、変調プロファイル折り返しポイントの意図的な変更とは、周波数変調を行うための変調プロファイル（前記周波数変調プロファイル）に対して、周波数変調プロファイルよりも周期の長い変調プロファイル、例えば周波数変調プロファイルの１周期以で１ステップ以上変動させる三角波（前記再拡散プロファイル）により、周波数変調プロファイルの折り返しポイントを移動して、変調された周波数の停滞ポントが重ならないように多重変調することである。再拡散プロファイルは、下限と上限の再拡散プロファイルは同じである必要はなく、前記図４に示した三角波（再拡散用変調プロファイル２０）以外に任意の形状（例えば、鋸波、正弦波）を選択することができる。変動させるステップ数を任意の数列の繰り返しで表現してもよい。例えば、１up，１up，１down，１downの繰り返し、あるいは別の例として１up，２up，２down，１down，２up，２downの繰り返し等としてもよい。

また、例えば周波数変調プロファイルの１周期以上に１回、後述するような乱数によって周波数変調プロファイルの折り返しポイントを周波数変調の範囲内の振幅方向で不規則に移動することで、変調された周波数の停滞ポイントを不規則に移動して多重変調による周波数成分を加えることなく同じ効果が得られる。

本発明のような多重変調プロファイル生成回路を用いることにより、拡散後のスペクトラムにおいて変調された周波数の停滞ポイントで発生するスペクトラムピークを再拡散でき、拡散後のスペクトラムピークを下げることができる。変調された周波数の停滞ポイントの移動量及び移動範囲は変更可能で、スペクトラムピークに応じて再拡散の幅を変更できる。

例えば、前記のように周波数変調プロファイルの１周期に１回、（周波数変調プロファイル振幅の５％のステップ量を１ステップとする変化量で）１ステップ変化する三角波の再拡散プロファイルで変調された周波数の停滞ポイントを単純に３段階移動させる。このときの停滞ポイント頻度は再拡散しない場合の１／３回の頻度になり、拡散後のスペクトラムに発生したピークが４．７ｄＢ減衰したことになる。６段階の移動では１／６回の頻度になり、拡散後のスペクトラムのピーク自体が７．５ｄＢ減衰したことになる。

本発明をクロック生成方法及びクロック生成回路に適用することにより、周波数変調プロファイルの高調波を減衰するループ帯域を持ち、変調周波数がループフィルタを通過するスペクトラム拡散クロック発振器においても、変調された周波数の停滞ポイントで発生するスペクトラムピークを再拡散でき、拡散後のスペクトラムピークを下げることができる。

本発明の多重変調プロファイル生成回路を用いることにより、電圧制御発振器の制御電圧を、変調器からの変調プロファイルデータをＤＡＣ（Digital to Analog Converter)で変換して直接制御するスペクトラム拡散クロック発振器において、周波数変調プロファイルに対して、周波数変調に追従するための分解能を下げても同じ拡散減衰効果を得られるため、ＤＡＣの基準電流または基準電圧の絶対値を下げることができる。これにより、スペクトラム拡散クロック発振器の消費電流を下げることができる。また、電圧制御発振器の発振ゲインを高くするこができ、発振レンジを広げる効果がある。

図３には、本発明に係る多重変調プロファイル生成回路７の他の一実施例のブロック図が示されている。この実施例の多重変調プロファイル生成回路７は、減算器１５、比較器１６、アップダウンカウンタ１７、乱数発生器１８、レジスタ１９から構成される。この実施例の多重変調プロファイル生成回路７は、リファレンスクロックと、アップダウンカウンタ１７のアップダウン切換信号をクロック信号として動作する。アップダウンカウンタ１７は、周波数拡散のための変調プロファイルを出力する回路で、比較器１６が出力するカウントアップまたはカウントダウン切換信号によってカウントアップがダウンを制御する。比較器１６はアップダウンカウンタ１７の出力と、拡散したスペクトラムのピークを再拡散するための再拡散データを保持するレジスタ１９の出力から生成する比較判定値を比較する回路である。

上記アップダウンカウンタ１７をカウントアップに切り換えるための比較最小値は、レジスタ１９の出力値とされる。カウントダウンに切り換えるための比較最大値はアップダウンカウンタ１７が出力できる最大値（比較最大値）からレジスタ１９の出力値を引いた値とされる。レジスタ１９は、乱数発生器１８が出力する値を、比較器１６の切換信号が変化するまで保持する回路である。つまり、前記図２の比較器１３とアップダンウカウンタ１４が、乱数発生器１８とレジスタ１９に置き換えられる。

図５には、前記図３の多重変調プロファイル生成回路７が出力する多重変調プロファイルの説明図が示されている。多重変調プロファイル生成回路７の乱数の最小値を０、最大値を４とし比較最大値を周波数拡散幅とした時、レジスタ１９からは再拡散用データ、アップダウンカウンタ１７からは周波数変調プロファイル２２が出力される。変調された周波数の停滞ポイントが再拡散によって平均的に分散した場合、頻度は１／４に減少することからスペクトラムのピーク自体は１２ｄＢ減衰する。

図９には、この発明に係るクロック生成回路の他の一実施例のブロック図が示されている。この実施例のクロック生成回路は、前記同様な位相周波数比較器１、チャージポンプ２、ループフィルタ３、電圧制御発振器４、プログラマブルＮ分周器５からなるＰＬＬ回路に、加算器６、多重変調プロファイル生成回路７、ΔΣbit変換回路８、変調度切換回路９から構成される変調器が加えられる。上記ΔΣbit変換回路８は、再拡散用プロファイルを生成するための再拡散用データ２４を出力する。

図１０には、図９のΔΣbit変換回路８の一実施例のブロック図が示されている。ΔΣbit変換回路８は、アダー２５、量子化器２６、アダー２７、レジスタ２８から構成され、多重変調プロファイル生成回路７が出力する多重変調プロファイルを１ビットにビット変換する１ビットのパルス幅変調回路である。

再拡散用データ２４は、例えばレジスタ２８の出力１０ビットの内、任意のビットから３ビット選択し出力する。また、再拡散用データ２４はアダー２５の出力、またはアダー２７の出力の内、任意のビットから３ビット選択してもよい。ここでは、１次ΔΣBit変換回路の例を示したが、ΔΣbit変換回路は２次以上の多次の回路でもよい。また、再拡散用データ２４は、３ビットである必要はなく、各ビットを組み替えてもよい。

図１１には、図９の多重変調プロファイル生成回路７の一実施例のブロック図が示されている。この実施例の多重変調プロファイル生成回路７は、減算器２９、比較器３０、アップダウンカウンタ３１、レジスタ３２、レジスタ３３から構成される。この実施例の多重変調プロファイル生成回路７は、リファレンスクロックを入力し、アップダウンカウンタ３１のアップダウン切替信号をクロック信号として動作する構成とされる。アップダウンカウンタ３１は、周波数拡散のための変調プロファイルを出力する回路で、比較器３０が出力するカウントアップまたはカウントダウン切換信号によってカウントアップがダウンを制御する。

比較器３０はアップダウンカウンタ３１の出力と、拡散したスペクトラムのピークを再拡散するための再拡散データを保持するレジスタ３２の出力から生成する比較判定値を比較する回路である。ここで、アップダウンカウンタ３１をカウントアップに切り換えるための比較最小値は、レジスタ３２の出力値とする。カウントダウンに切り換えるための比較最大値はアップダウンカウンタ３１が出力できる最大値（比較最大値）からレジスタ３２の出力値を減算器２９によって減算した減算値とされる。レジスタ３３は、前記ΔΣbit変換回路８が出力する再拡散用データ２４の値を保持する回路で、レジスタ３２は比較器３０の切換信号が変化するまで値を保持する回路である。

以上の実施例では、減算器を用いて変調プロファイルの折り返しポイントの両側を同じ移動量で移動させているが、移動量と移動範囲は任意変更でき、且つ片側だけでもよい。つまり、図１５に示したような鋸波を使用した再拡散プロファイルを用いるもの、図１６に示したような鋸波を使用した別の再拡散プロファイルを用いるもの、図１７に示したように三角波を使用した別の再拡散プロファイルを用いるもの、図１８に示したように鋸波と三角波を組み合わせて使用した再拡散プロファイルを用いるもの等のように種々の実施例形態を採ることができる。また、拡散プロファイルの生成方法として、アップダウンカウンタを使った実施例を示したが、周期性を取り除くためにΔΣbit変換回路によりビット変換し再変調した結果を用いてもよい。

以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、電圧制御発振器としては、電圧電流変換器とリングオシレータにより構成し、リングオシレータは制御電流に対応した動作電流が流れるようにされた差動増幅器を用いるもの、あるいはＣＭＯＳインバータ回路を用いるものであってもよい。ＣＭＯＳインバータ回路を用いたものは、ＣＭＯＳインバータ回路を構成するＰチャネルＭＯＳＦＥＴ及びＮチャネルＭＯＳＦＥＴのそれぞれに、電流制御されたＰチャネルＭＯＳＦＥＴ及びＮチャネルＭＯＳＦＥＴを直列接続して、インバータ回路段での遅延時間を制御してリングオシレータを構成することができる。この発明は、ＥＭＩ低減を行うクロック生成方法及びクロック生成回路として広く利用できる。

この発明に係るクロック生成回路の一実施例を示すブロック図である。 図１の多重変調プロファイル生成回路７の一実施例を示すブロック図である。 図１の多重変調プロファイル生成回路７の他の一実施例を示すブロック図である。 図２の多重変調プロファイル生成回路７が出力する多重変調プロファイルの説明図である。 図３の多重変調プロファイル生成回路７が出力する多重変調プロファイルの説明図である。 この発明に係る多重変調プロファイル生成回路７が出力する多重変調プロファイルの周波数頻度の説明図である。 単一の周波数変調プロファイル２３の説明図である。 図７の単一の周波数変調プロファイル２３による周波数頻度の説明図である。 この発明に係るクロック生成回路の他の一実施例を示すブロック図である。 図９のΔΣbit変換回路８の一実施例を示すブロック図である。 図９の多重変調プロファイル生成回路７の一実施例を示すブロック図である。 単一変調プロファイルによる周波数スペクトラム波形図である。 図１、図２に示したような多重変調プロファイルによるスペクトラム波形図である。 この発明との比較のためのスペクトラム波形図である。 本発明の変形例を示す多重変調プロファイルの説明図である。 本発明の変形例を示す多重変調プロファイルの説明図である。 本発明の変形例を示す多重変調プロファイルの説明図である。 本発明の変形例を示す多重変調プロファイルの説明図である。

符号の説明

１…位相周波数比較器、２…チャージポンプ、３…ループフィルタ、４…電圧制御発振器、５…プログラマブルＮ分周器、６…加算器、７…多重変調プロファイル生成回路、８…ΔΣbit 変換回路、９…変調度切換回路、
１０，１５…減算器、１１，１３，１６…比較器、１２，１４，１７…アップダウンカウンタ、１８…乱数発生器、１９…レジスタ、２０…再拡散用プロファイル
２１，２２，２３…周波数変調プロファイル、２４…再拡散データ、
２５，２７…アダー、２６…量子化器、２８…レジスタ、
２９…減算器、３０…比較器、３１…アップダンウカウンタ、３２，３３…レジスタ。

Claims (9)

1. ＰＬＬ回路と変調器とを用い、上記ＰＬＬ回路における帰還用分周器の分周比を上記変調器の変調プロファイルを基に生成された変調データに従って変化させて周波数変調を施してスペクトラム拡散を行うクロック生成方法であって、
   上記変調プロファイルの折り返しポイントを移動させ、周波数頻度を分散させることにより上記拡散スペクトラムを再拡散してなることを特徴とするクロック生成方法。
2. 請求項１において、
   上記拡散スペクトラムの再拡散は、上記変調プロファイルよりも周期の長い三角波状の再拡散変調プロファイルにより、上記変調プロファイルの折り返しポイントを移動させるものであることを特徴とするクロック生成方法。
3. 請求項１において、
   上記拡散スペクトラムの再拡散は、上記変調プロファイルの周期毎、若しくは上記変調プロファイルより周期が長く、上記折り返しポイントが同じポイントに集中しないことを条件に所定の順序に従って上記変調プロファイルの折り返しポイントを移動させるものであることを特徴とするクロック生成方法。
4. 請求項１において、
   上記拡散スペクトラムの再拡散は、上記変調プロファイルの周期毎、若しくは上記変調プロファイルよりも長い周期により生成される乱数に従って不規則に上記変調プロファイルの折り返しポイントを移動させるものであることを特徴とするクロック生成方法。
5. ＰＬＬ回路と変調器とを備え、
   上記ＰＬＬ回路における帰還用分周器の分周比を上記変調器の変調プロファイルを基に生成された変調データに従って変化させて周波数変調を施してスペクトラム拡散を行うクロック生成回路であって、
   上記変調器は、多重変調プロファイル生成回路を備えて、上記変調プロファイルの折り返しポイントを移動させ、周波数頻度を分散させることにより上記拡散スペクトラムを再拡散してなることを特徴とするクロック生成回路。
6. 請求項５において、
   上記変調器は、
   ΔΣbit 変換回路と変調度切換回路とを更に備え、
   上記ΔΣbit 変換回路は、上記多重変調プロファイル生成回路が出力する多重変調プロファイルを１ビットに変換するというパルス幅変調を行い、
   上記変調度切換回路は、上記帰還用分周器の分周比と分周比に加算する値によって決まる周波数拡散幅を上記ΔΣbit 変換回路の出力に応じて切り換えることを特徴とするクロック生成回路。
7. 請求項６において、
   上記多重変調プロファイル生成回路は、
   減算器と、第１と第２比較器及び第１と第２アップダウンカウンタとを備え、
   上記第１アップダウンカウンタは、上記第１比較器が出力するカウントアップ又はカウントダウンの切り換え信号に従って基準クロックのアップ又はダウン計数動作を行って周波数拡散のための変調プロファイルを出力するものであり、
   上記第２アップダウンカウンタは、再拡散の範囲を決めるシフト最小値とシフト最大値及び自身の出力とを比較する第２比較器が出力するカウントアップ又はカウントダウンの切り換え信号に従って上記第１比較器の出力の計数動作を行うものであり、
   上記第１比較器は、上記第２アップダウンカウンタの出力信号を比較最小値とし、所定の比較最大値から上記第２アップダウンカウンタの出力信号を上記減算器で減算した出力信号を比較最大値として受けて、上記第１アップダウンカウンタの計数動作を制御するものであることを特徴とするクロック生成回路。
8. 請求項６において、
   上記多重変調プロファイル生成回路は、
   減算器と、比較器と、乱数発生器と、アップダウンカウンタと、レジスタとを備え、
   上記アップダウンカウンタは、上記比較器が出力するカウントアップ又はカウントダウンの切り換え信号に従って基準クロックのアップ又はダウン計数動作を行って周波数拡散のための変調プロファイルを出力するものであり、
   上記レジスタは、上記乱数発生器で生成された乱数を上記比較器が出力するカウントアップとカウントダウンの切り換え信号に従って取り込み、
   上記比較器は、上記レジスタの出力信号を比較最小値とし、所定の比較最大値から上記レジスタの出力信号を上記減算器で減算した出力信号を比較最大値として受けて、上記アップダウンカウンタの計数動作を制御するものであることを特徴とするクロック生成回路。
9. 請求項６において、
   上記ΔΣbit変換回路は、
   第１と第２加算器、量子化器、レジスタを備え、
   上記レジスタの出力の内、任意のビットを選択して再拡散用データとして多重変調プロファイル生成回路に帰還させるものであり、
   上記多重変調プロファイル生成回路は、
   減算器と、比較器と、アップダウンカウンタと、第１と第２レジスタとを備え、
   上記アップダウンカウンタは、上記比較器が出力するカウントアップ又はカウントダウンの切り換え信号に従って基準クロックのアップ又はダウン計数動作を行って周波数拡散のための変調プロファイルを出力するものであり、
   上記第１レジスタは、上記ΔΣbit変換回路で形成された再拡散用データを上記基準クロックに従って取り込み、
   上記第２レジスタは、上記第１レジスタの出力信号を上記比較器が出力するカウントアップとカウントダウンの切り換え信号に従って取り込み、
   上記比較器は、上記第２レジスタの出力信号を比較最小値とし、所定の比較最大値から上記第２レジスタの出力信号を上記減算器で減算した出力信号を比較最大値として受けて、上記アップダウンカウンタの計数動作を制御するものであることを特徴とするクロック生成回路。
   

Images