TW201713041A - 非線性擴展頻譜時脈產生器以及訊號產生設備 - Google Patents

非線性擴展頻譜時脈產生器以及訊號產生設備 Download PDF

Info

Publication number
TW201713041A
TW201713041A TW105128316A TW105128316A TW201713041A TW 201713041 A TW201713041 A TW 201713041A TW 105128316 A TW105128316 A TW 105128316A TW 105128316 A TW105128316 A TW 105128316A TW 201713041 A TW201713041 A TW 201713041A
Authority
TW
Taiwan
Prior art keywords
signal
voltage
linear
generator
output
Prior art date
Application number
TW105128316A
Other languages
English (en)
Other versions
TWI711276B (zh
Inventor
金昇辰
金志炫
金泰翼
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201713041A publication Critical patent/TW201713041A/zh
Application granted granted Critical
Publication of TWI711276B publication Critical patent/TWI711276B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種使用線性組合的非線性擴展頻譜時脈產生器可包括相位鎖定回路，所述相位鎖定回路用以接收參考訊號且根據參考訊號而產生輸出訊號以及補償輸出訊號的回饋訊號。鎖定相位回路可包括用以藉由以分頻比率對輸出訊號進行分頻而產生回饋訊號的分頻器。非線性擴展頻譜時脈產生器可包括：非線性輪廓產生器，用以藉由根據多個訊號的絕對大小選擇性地輸出所述訊號中的所選擇訊號而產生非線性訊號；及δ-σ調變器，用以接收輸出的線性斜坡函數且改變分頻比率。訊號可根據不同線性斜坡函數而變化。不同斜坡函數可包括不同斜率及起始時間值。

Description

使用線性組合的非線性擴展頻譜輪廓產生器
本文所述的本發明概念是有關於一種擴展頻譜時脈產生器，且更具體而言，是有關於一種使用多個線性組合來產生時脈的擴展頻譜時脈產生器，其中所述時脈的頻率非線性地改變且所述時脈呈現非線性波形輪廓。   [相關申請案的交叉參考] 本申請案主張於2015年9月24日在韓國智慧財產局提出申請的韓國專利申請案第10-2015-0135834號的優先權，所述韓國專利申請案的全部內容併入本案供參考。
正使用被稱為「擴展頻譜時脈產生」的技術來減少電子裝置處的電磁干擾（electromagnetic interference，EMI）現象。亦即，擴展頻譜時脈產生使得藉由使運作頻率隨著時間而改變來減小峰值功率成為可能。在此種技術中，隨著時間而改變的頻率的輪廓對於確定峰值功率的減量是重要的。
在某些情形中，已報導各種非線性輪廓產生方法來減少電磁干擾現象。在某些情形中，可使用複雜電路來產生具有非線性波形輪廓的訊號。擴展頻譜時脈產生器的效能可能會因用於產生訊號的電路的複雜性而降低。此外，電路複雜性的增加可導致晶片面積增加。
因此，需要開發一種使用簡單演算法來產生具有非線性波形輪廓的訊號的方法。
本發明概念的某些示例性實施例提供一種使用多個線性組合來產生時脈的擴展頻譜時脈產生器，其中所述擴展頻譜時脈產生器利用近似於非線性波形輪廓的非線性波形輪廓訊號。
根據本發明概念的某些示例性實施例，一種非線性擴展頻譜時脈產生器可包括用以接收參考訊號的相位鎖定回路，其中為補償所述相位鎖定回路的輸出訊號，所述相位鎖定回路包括：分頻器，用以接收所述輸出訊號且藉由以分頻比率對所述輸出訊號進行分頻而產生回饋訊號；以及分頻比率控制器，用以控制所述分頻比率。所述分頻比率控制器可包括非線性輪廓產生器及δ-σ（delta-sigma）調變器。所述非線性輪廓產生器可用以：產生多個訊號，所述多個訊號具有根據單獨線性斜坡函數而變化的單獨大小，所述線性斜坡函數具有不同斜率及起始時間值；且輸出非線性訊號，所述非線性訊號具有根據所述多個訊號的最大絕對大小而變化的大小，以使得所述輸出訊號具有近似於非線性波形輪廓的波形。所述δ-σ調變器可用以接收所述非線性訊號且根據所述輸出訊號而控制所述分頻比率。
根據本發明概念的某些示例性實施例，一種非線性擴展頻譜時脈產生器可包括相位偵測器、非線性輪廓產生器、電荷幫浦、回路濾波器、及壓控振盪器。所述相位偵測器可用以接收參考訊號及回饋訊號，偵測所述參考訊號與所述回饋訊號之間的相位差，且基於所述相位差而產生上行訊號及下行訊號。所述非線性輪廓產生器可用以產生多個階躍脈波，所述階躍脈波中的每一者具有非線性增加的脈波寬度，以使得所述多個階躍脈波近似於具有非線性輪廓波形的訊號。所述電荷幫浦可用以接收所述上行訊號、所述下行訊號、及所述階躍脈波，且基於所述上行訊號、所述下行訊號、及所述階躍脈波而產生控制電流。所述回路濾波器可用以接收所述控制電流，且基於所述控制電流而產生控制電壓。所述壓控振盪器可用以接收所述控制電壓，且基於所述控制電壓而產生輸出訊號。
根據本發明概念的某些示例性實施例，一種非線性擴展頻譜時脈產生器可包括相位偵測器、電荷幫浦、回路濾波器、非線性輪廓產生器、及壓控振盪器。所述相位偵測器可用以接收參考訊號及回饋訊號，偵測所述參考訊號與所述回饋訊號之間的相位差，且根據所述所偵測相位差而輸出上行訊號及下行訊號。所述電荷幫浦可用以接收所述上行訊號及所述下行訊號，且根據所述上行訊號及所述下行訊號而輸出控制電流。所述回路濾波器可用以接收所述控制電流，且根據所述控制電流而輸出控制電壓。所述非線性輪廓產生器可用以：產生多個電壓訊號，所述多個電壓訊號具有根據單獨線性斜坡函數而變化的單獨大小，所述線性斜坡函數中的每一者具有單獨斜率及起始時間值；且選擇性地輸出線性斜坡電壓訊號，所述選擇性輸出的線性斜坡電壓訊號具有所述多個電壓訊號的最大絕對大小，以使得所述選擇性輸出的線性斜坡電壓訊號近似於具有非線性輪廓波形的電壓訊號。所述壓控振盪器可用以接收所述控制電壓及所述選擇性輸出的線性斜坡電壓，且根據所述控制電壓及所述選擇性輸出的線性斜坡電壓而輸出輸出訊號。
根據本發明概念的某些示例性實施例，一種設備可包括非線性輪廓產生器。所述非線性輪廓產生器可用以：產生多個訊號，所述訊號具有根據單獨線性斜坡函數而變化的單獨大小，所述單獨線性斜坡函數具有不同斜率及不同起始時間值；且輸出非線性訊號，所述非線性訊號具有根據所述多個訊號的最大絕對大小而變化的大小，以使得所述輸出的非線性訊號具有近似於非線性波形輪廓的波形。
下文，將更充分地闡述本發明概念的示例性實施例，以使得熟習此項技術者能夠輕易地理解本發明概念。
圖1A為說明根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器的方塊圖。圖1B為根據本發明概念的某些示例性實施例，具有赫爾歇-基斯輪廓的波形的曲線圖。擴展頻譜時脈產生器1000可包括相位鎖定回路1100及分頻比率控制電路1200。
參照圖1A，相位鎖定回路1100可包括相位頻率偵測器1110、電荷幫浦1120、回路濾波器1130、壓控振盪器1140、及分頻器1150。相位鎖定回路1100可使輸出訊號CLK_out的相位穩定以不被改變。此外，為減少電磁干擾（EMI），相位鎖定回路1100可對參考訊號CLK_ref進行調變，以使得輸出訊號CLK_out的頻率-時間曲線圖呈現非線性波形輪廓。
相位頻率偵測器1110可接收參考訊號CLK_ref及回饋訊號CLK_div，可比較參考訊號CLK_ref的頻率與回饋訊號CLK_div的頻率，且可比較參考訊號CLK_ref的相位與回饋訊號CLK_div的相位。舉例而言，當參考訊號CLK_ref的相位領先於回饋訊號CLK_div的相位時，相位頻率偵測器1110可輸出為邏輯1的上行訊號UP及為邏輯0的下行訊號DN。另一方面，當參考訊號CLK_ref的相位滯後於回饋訊號CLK_div的相位時，相位頻率偵測器1110可輸出為邏輯0的上行訊號UP及為邏輯1的下行訊號DN。舉例而言，回饋訊號CLK_div可為藉由以1/N對輸出訊號CLK_out進行分頻所獲得的訊號。此處，‘N’可為分頻器1150的分頻比率。
電荷幫浦1120可接收上行訊號UP及下行訊號DN，且可基於上行訊號UP及下行訊號DN而產生控制電流ICTRL 。電荷幫浦1120可包括至少一個電流源、因應於上行訊號UP及下行訊號DN而運作的至少兩個開關、及至少一個電容器。電荷幫浦1120為實例。然而，本發明概念的範圍及精神可並非僅限於此。舉例而言，電荷幫浦1120可以各種配置來實作，所述配置中的每一者將輸入至電荷幫浦1120的訊號轉換成電流。
回路濾波器1130可作為將自電荷幫浦1120輸出的控制電流ICTRL 轉換成控制電壓VCTRL 的微分器或積分器而運作。此外，回路濾波器1130可自由電荷幫浦1120輸出的訊號（即，控制電流ICTRL ）移除高頻率分量。亦即，回路濾波器1130可作為低通濾波器而運作。舉例而言，回路濾波器可包括至少一個電容器及至少一個電阻器。回路濾波器1130為實例。然而，本發明概念的範圍及精神可並非僅限於此。舉例而言，回路濾波器1130可以各種配置來實作，所述配置中的每一者作為微分器或積分器而運作或可作為低通濾波器而運作。
壓控振盪器1140可接收控制電壓VCTRL ，且可使用控制電壓VCTRL 而輸出輸出訊號CLK_out。此時，關於控制電壓VCTRL 的頻率-至-時間曲線圖可改變為呈現控制電壓VCTRL -至-時間曲線圖的波形。舉例而言，若控制電壓VCTRL -至-時間曲線圖的波形呈現赫爾歇-基斯輪廓，則關於輸出訊號CLK_out的頻率-至-時間曲線圖亦可呈現赫爾歇-基斯輪廓。
分頻器1150可接收輸出訊號CLK_out，且可以分頻比率‘N’對輸出訊號CLK_out進行分頻。亦即，為精確地控制參考訊號CLK_ref，分頻器1150可藉由以為1或大於1的整數的‘N’來對輸出訊號CLK_out進行分頻而調整相位頻率偵測器1110的輸入訊號（即，回饋訊號CLK_div）的頻率。分頻器1150可輸出藉由以‘N’對輸出訊號CLK_out進行分頻所產生的訊號作為回饋訊號CLK_div。
相位鎖定回路1100可重複上述組件的運作，藉此使得使輸出訊號CLK_out穩定成為可能。然而，根據本發明概念的某些示例性實施例，可使用各種控制方法以使得關於輸出訊號CLK_out的頻率-至-時間曲線圖的波形呈現赫爾歇-基斯輪廓。「呈現」赫爾歇-基斯輪廓的波形在本文中可指至少「近似於」赫爾歇-基斯輪廓的波形。可使用即時地改變分頻器1150的分頻比率N的方法作為所述各種控制方法中的一種方法。
可提供分頻比率控制電路1200以即時地改變分頻比率N。分頻比率控制電路1200可包括赫爾歇-基斯輪廓產生器1210及δ-σ調變器1220。
赫爾歇-基斯輪廓產生器1210可輸出赫爾歇-基斯訊號1215，其中訊號1215為根據具有不同斜率的不同線性斜坡函數而變化的多個訊號的組合。如在圖1B中所示，由赫爾歇-基斯輪廓產生器1210輸出的訊號1215的數位值-至-時間曲線圖的波形可呈現（「近似於」）赫爾歇-基斯輪廓。因此，關於輸出訊號CLK_out的頻率-至-時間曲線圖的波形（輸出訊號CLK_out的波形）可呈現（「近似於」）赫爾歇-基斯輪廓。此將參照圖4進行闡述。
δ-σ調變器1220可接收由赫爾歇-基斯輪廓產生器1210產生的訊號1215，且可將控制訊號DCTRL 傳送至分頻器1150。一般而言，分頻器1150所具有的分頻比率‘N’可為自然數。然而，在某些情形中，為十進制值的分頻比率N需要調整輸出訊號CLK_out的波形以呈現赫爾歇-基斯輪廓。可使用δ-σ調變器1220來獲得上述結果。
根據本發明概念的某些示例性實施例，可使用根據具有不同電壓斜率的不同線性斜坡函數而具有不同波形的訊號的組合來產生非線性赫爾歇-基斯輪廓（例如，近似於赫爾歇-基斯輪廓的輪廓）。結果，可簡化電路的配置及演算法並提高運作速度。
在某些示例性實施例中，赫爾歇-基斯輪廓產生器1210為可輸出非線性輸出訊號1215的非線性輪廓產生器，其中訊號1215為根據具有不同斜率的不同線性斜坡函數而變化的多個訊號的組合。由非線性輪廓產生器1210輸出的非線性訊號1215的數位值-至-時間曲線圖的波形可呈現（「近似於」）非線性波形輪廓。舉例而言，非線性訊號1215可近似於正弦波形輪廓。因此，關於輸出訊號CLK_out的頻率-至-時間曲線圖的波形（輸出訊號CLK_out的波形）可呈現（「近似於」）非線性波形輪廓。
δ-σ調變器1220可接收由非線性輪廓產生器1210產生的非線性訊號1215，且可將控制訊號DCTRL 傳送至分頻器1150。一般而言，分頻器1150所具有的分頻比率‘N’可為自然數。然而，在某些情形中，為十進制值的分頻比率N需要調整輸出訊號CLK_out的波形以呈現非線性波形輪廓。可使用δ-σ調變器1220來獲得上述結果。
根據本發明概念的某些示例性實施例，可使用根據具有不同電壓斜率的不同線性斜坡函數而具有不同波形的訊號的組合來產生非線性波形輪廓（例如，近似於非線性波形輪廓的輪廓）。因此，可簡化電路的配置及演算法並提高運作速度。非線性波形輪廓可為赫爾歇-基斯輪廓，以使得非線性輪廓產生器1210為如圖1A所示的赫爾歇-基斯輪廓產生器1210。
圖2為說明根據本發明概念的某些示例性實施例的三角波的輪廓及頻譜的曲線圖。圖3為說明根據本發明概念的某些示例性實施例的赫爾歇-基斯輪廓及其頻譜的曲線圖。
參照圖2，說明其中頻率以中心頻率f0作為中心隨著時間週期性地增加或減小Δf的三角波。自頻率域處的三角波的頻譜應理解，當頻率在‘f0-Δf’與‘f0+Δf’之間改變時功率改變了ΔP1。另一方面，參照圖3，說明其中頻率以中心頻率f0作為中心隨著時間週期性地增加或減小Δf的赫爾歇-基斯輪廓。同樣地，自頻率域處的赫爾歇-基斯輪廓的頻譜應理解，當頻率在‘f0-Δf’與‘f0+Δf’之間改變時功率改變了ΔP2。
當頻率隨著時間而改變時，電磁干擾的強度可根據改變的功率的最大值來確定。亦即，當頻率隨著時間而改變時，由於改變的功率的最大值變小，因此電磁干擾影響可減小。在三角波中，改變的功率可在當頻率為約‘f0-Δf’或‘f0+Δf’時的時間點處具有最大值。另一方面，在赫爾歇-基斯輪廓中，改變的功率的最大值可小於三角波的最大值。此外，儘管在赫爾歇-基斯輪廓中存在ΔP2的差異，但可在‘f0-Δf’與‘f0+Δf’之間的整個區域處維持相對恆定的功率值。在赫爾歇-基斯輪廓中，由於維持接近‘f0-Δf’及‘f0+Δf’的頻率時的時間短，因此頻率域處改變的功率的最大值的波動可相對較小，且因此可獲得大致穩定的功率。因此，可使用呈現赫爾歇-基斯輪廓的時脈，藉此使得減小電磁干擾影響成為可能。下文，將闡述使得壓控振盪器1140（參照圖1）的輸出波形能夠呈現赫爾歇-基斯輪廓的配置及方法。
圖4為說明圖1中所說明的非線性輪廓產生器1210的方塊圖。參照圖4，可包括赫爾歇-基斯輪廓產生器1210的非線性輪廓產生器1210可包括多個斜坡函數產生器121-1至121-n以及數位多工器1218。
斜坡函數產生器121-1至121-n中的每一者可產生分別根據單獨線性斜坡函數而變化的單獨訊號（在本文中亦被稱為根據單獨線性斜坡函數而具有單獨波形的單獨訊號）。單獨線性斜坡函數可相對於彼此具有不同斜率。此外，最初產生線性斜坡函數的時間點（在本文中亦被稱為「起始時間值」）可相對於彼此不同。舉例而言，具有依據於具有大斜率值的線性斜坡函數的波形的訊號可遲於具有依據於具有小斜率值的線性斜坡函數的波形的訊號而產生。
參照圖4來闡述第一斜坡函數產生器121-1至第n斜坡函數產生器121-n。舉例而言，第一斜坡函數產生器121-1可產生根據與①對應的第一線性斜坡函數而變化的訊號。由第一斜坡函數產生器121-1產生的訊號可根據在分別由斜坡函數產生器121-1至121-n產生的訊號的斜坡函數的斜率中具有最小值的斜率的第一線性斜坡函數而變化。此外，第二斜坡函數產生器121-2可產生根據與②對應的第二線性斜坡函數而變化的訊號。第二線性斜坡函數的斜率可大於第一線性斜坡函數的斜率。此外，根據第二線性斜坡函數變化的訊號可遲於根據第一線性斜坡函數變化的訊號而產生。最後，第n線性斜坡函數產生器121-n可產生根據與ⓝ對應的第n線性斜坡函數而變化的訊號。第n線性斜坡函數可具有在分別由斜坡函數產生器121-1至121-n產生的訊號的斜坡函數的斜率中具有最大值的斜率。此外，根據第n線性斜坡函數變化的訊號可遲於根據第一線性斜坡函數至第（n-1）線性斜坡函數變化的訊號而產生。
數位多工器1218可接收根據單獨線性斜坡函數而變化且分別由斜坡函數產生器121-1至121-n產生的多個訊號。此外，數位多工器1218可用以在給定時間輸出根據斜坡函數而變化的訊號，所述斜坡函數的絕對值（「絕對大小」）在所述給定時間所述多個所產生訊號的絕對大小中為最大的。
圖5為說明圖4中所說明的非線性輪廓產生器1210的方塊圖。非線性輪廓產生器1210可為赫爾歇-基斯輪廓產生器。如上所述，非線性輪廓產生器1210可為用於輸出根據絕對值在任何給定時間皆為最大的斜坡函數（因此，數位值）而變化的訊號的實例。圖4所示數位多工器1218可包括多個比較器1218_1至1218_n-1。第一比較器1218_1可用以比較自斜坡函數產生器121-1及121-2所接收的訊號的數位值。比較器1218_2至1218_n中的每一者可用以比較自對應斜坡函數產生器及對應前一比較器所接收的訊號的數位值。舉例而言，比較器1218_2可用以比較自第二斜坡函數產生器121-2及第一比較器1218_1所接收的訊號的數位值。因此，可選擇性地輸出根據絕對值（「絕對大小」）為多個線性斜坡函數中的最大者的斜坡函數而變化的訊號。在某些示例性實施例中，比較器1218_1至1218_n-1可為圖4所示數位多工器1218的實施例。然而，本發明概念的範圍及精神可並非僅限於此。舉例而言，數位多工器1218可包括各種配置，所述配置中的每一者用以輸出具有經由來自斜坡函數產生器的訊號而輸出的數位值中的最大數位值（「絕對大小」）的訊號。
圖6為說明根據某些示例性實施例，根據自非線性輪廓產生器輸出的數位值而變化的訊號的波形的曲線圖。在圖6中將闡述一種產生與圖3所示間隔A對應的波形的方法。為闡述方便性起見，假定使用四個斜坡函數產生器。
第一斜坡函數產生器121-1可在時間T1處產生根據與①對應的第一線性斜坡函數而變化的訊號。第二斜坡函數產生器121-2可在時間T2處產生根據與②對應的第二線性斜坡函數而變化的訊號。第三斜坡函數產生器121-3可在時間T3處產生根據與③對應的第三線性斜坡函數而變化的訊號。最後，第四斜坡函數產生器121-4可在時間T4處產生根據與④對應的第四線性斜坡函數而變化的訊號。分別自第一斜坡函數產生器121-1至第四斜坡函數產生器121-4輸出的訊號的數位值可分別輸入至比較器1218_1至1218_4。非線性輪廓產生器1210可輸出數位值（「絕對大小」）為由第一斜坡函數產生器121-1至第四斜坡函數產生器121-4輸出的訊號的數位值中的最大值的訊號。
在圖6所示曲線圖中，在時間間隔A-1處，由於根據第一線性斜坡函數而變化的訊號（1）的值（「絕對大小」）為所述多個訊號（1）至（4）中的最高者（「最大者」），因此可由產生器1210輸出訊號（1）。在時間間隔A-2處，由於根據第二線性斜坡函數而變化的訊號（2）的值（「絕對大小」）為所述多個訊號（1）至（4）中的（「最大者」），因此可由產生器1210輸出訊號（2）。在時間間隔A-3處，由於根據第三線性斜坡函數而變化的訊號（3）的值（「絕對大小」）為所述多個訊號（1）至（4）中的（「最大者」），因此可由產生器1210輸出訊號（3）。最後，在時間間隔A-4處，由於根據第四線性斜坡函數而變化的訊號（4）的值（「絕對大小」）為所述多個訊號（1）至（4）中的最高者（「最大者」），因此可由產生器1210輸出訊號（4）。由於僅使用四個線性組合，因此由產生器1210輸出的訊號的總波形可粗略地表達（「近似」）。然而，應理解所輸出訊號的輸出值的粗略（「近似」）波形與非線性波形輪廓相關聯。非線性波形輪廓可為赫爾歇-基斯輪廓。
圖7為說明自圖4或圖5中的非線性輪廓產生器輸出的赫爾歇-基斯訊號的總體波形的曲線圖。與圖7中所說明的間隔A對應的曲線圖可等同於圖6中所說明的曲線圖。此外，間隔B、C、及D可對應於圖3中所說明的間隔B、C、及D。如在圖7中所說明，由赫爾歇-基斯輪廓產生器1210產生的訊號（「赫爾歇-基斯訊號」）可具有基於值‘k’週期性地增加或減小的數位值（「大小」）。此外，由赫爾歇-基斯輪廓產生器1210產生的數位值可大於‘0’。
根據本發明概念的某些示例性實施例，斜坡函數產生器121-1至121-4中的每一者可產生根據單獨、相應斜坡函數而變化四次的訊號以使得自赫爾歇-基斯輪廓產生器1210輸出的訊號的波形具有完整赫爾歇-基斯輪廓。舉例而言，第一斜坡函數產生器121-1可產生在時間t1、t5、t9、及t13處根據第一斜坡函數（對應於圖7中的①及⑤）而變化的訊號。當第一斜坡函數產生器121-1產生根據第一斜坡函數而變化的訊號時，第四斜坡函數產生器1214可產生在時間t4、t5、t12、及t13處根據第四斜坡函數（對應於圖7中的④及⑧）而變化的訊號。相比之下，由第一斜坡函數產生器121-1產生的訊號可在間隔B及間隔C處連續變化，且在間隔B處第一線性斜坡函數的斜率可等於在間隔C處第一線性斜坡函數的斜率。因此，第一斜坡函數產生器121-1可產生根據斜坡值（即，第一線性斜坡函數）而變化至少三次的訊號。
在產生於間隔A處具有非線性增加的數位值且呈現赫爾歇-基斯輪廓的訊號之後，可產生在間隔B處具有非線性減小的數位值且呈現赫爾歇-基斯輪廓的訊號。其中在間隔B處產生多個線性斜坡函數的方法可類似於參照圖4至圖6所述的方法。然而，斜坡函數產生器121-1至121-4可在t5處分別產生根據單獨線性斜坡函數而變化的多個訊號。此外，關於所產生訊號的斜率可彼此不同，且關於所產生訊號的產生間隔可彼此不同。舉例而言，由第一斜坡函數產生器121-1產生的第一訊號①可根據其絕對值為最小的負斜率而變化。此外，期間輸出具有數位值的訊號（即，第一訊號①）的間隔可為‘t9至t5’，且可為最長的。此外，由第四斜坡函數產生器121-4產生的根據第四線性斜坡函數④而變化的訊號可根據其絕對值為最大的負斜率而變化。此外，期間輸出具有數位值的訊號（即，訊號④）的間隔可為‘t6至t5’，且可為最短的。
在某些示例性實施例中，可產生在間隔C處具有非線性減小的數位值且呈現赫爾歇-基斯輪廓的訊號。參照圖7，在間隔B處輸出的訊號①的第一線性斜坡函數的斜率可等於在間隔C處輸出的訊號⑤的第五線性斜坡函數的斜率。同樣地，在間隔B處輸出的訊號②的第二線性斜坡函數的斜率可等於在間隔C處輸出的訊號⑥的第六線性斜坡函數的斜率。在間隔B處輸出的訊號③的第三線性斜坡函數的斜率可等於在間隔C處輸出的訊號⑦的第七線性斜坡函數的斜率。在間隔B處輸出的訊號④的第四線性斜坡函數的斜率可等於在間隔C處輸出的訊號⑧的第八線性斜坡函數的斜率。
第一斜坡函數產生器121-1可在時間t9處產生根據具有負斜率的第五線性斜坡函數⑤而變化的訊號。在間隔C處，根據第五線性斜坡函數⑤而變化的訊號可被維持直至時間t13。根據第五線性斜坡函數⑤而變化的訊號可具有負斜率，所述負斜率的絕對值在根據在間隔C處所產生的線性斜坡函數而變化的訊號的斜率中為最小的且可最早產生。
當產生根據第五線性斜坡函數⑤而變化的訊號時，在時間t12處，第四斜坡函數產生器121-4可產生根據具有負斜率及負數位值的第八線性斜坡函數⑧而變化的訊號。根據第八線性斜坡函數⑧而變化的訊號可一直被維持直至時間t13。根據第八線性斜坡函數⑧而變化的訊號可具有負斜率，所述負斜率的絕對值在根據在間隔C處所產生的線性斜坡函數而變化的訊號的斜率中為最大的且可最晚產生。在某些示例性實施例中，在時間t13處根據第八線性斜坡函數⑧而變化的訊號的數位值可為由赫爾歇-基斯輪廓產生器產生的訊號的數位值中的最小者。
在間隔D處，可產生具有非線性增加的數位值且呈現赫爾歇-基斯輪廓的訊號。參照圖7，在間隔D處輸出的訊號⑤的第五線性斜坡函數的斜率可等於在間隔A處輸出的訊號①的第一線性斜坡函數。同樣地，在間隔D處輸出的訊號⑥的第六線性斜坡函數的斜率可等於在間隔A處輸出的訊號②的第二線性斜坡函數。在間隔D處輸出的訊號⑦的第七線性斜坡函數的斜率可等於在間隔A處輸出的訊號③的第三線性斜坡函數。在間隔D處輸出的訊號⑧的第八線性斜坡函數的斜率可等於在間隔A處輸出的訊號④的第四線性斜坡函數。在間隔D處輸出的訊號可具有正斜率以使得所述訊號的值在時間間隔D期間隨著時間而增加。
如在圖7中所說明，可調整產生根據斜坡函數而變化的訊號時的時間點、根據斜坡函數而變化的訊號的產生結束時的時間點、斜率等以輸出具有非線性增加的數位值的訊號。在時間間隔D處，根據第五線性斜坡函數⑤至第八線性斜坡函數⑧而變化的訊號可被產生為在同一時間（即，時間t13）具有正斜率。然而，關於訊號⑤的第五線性斜坡函數的斜率的絕對值可為最小的，且關於訊號⑧的第八線性斜坡函數的斜率的絕對值可為最大的。可藉由控制斜坡函數產生器121-1至121-n以產生具有在時間間隔D處所說明的數位值的訊號而輸出具有赫爾歇-基斯輪廓的訊號的非線性增加的數位值。
可使用上述配置及方法而自非線性輪廓產生器1210輸出根據線性斜坡函數而變化的訊號，所述訊號的關於在間隔A至間隔D處產生的數位值的絕對值為最大的。亦即，自非線性輪廓產生器1210輸出的訊號的數位值-至-時間曲線圖可類似於圖3所示頻率-至-時間曲線圖的波形。δ-σ調變器1220（參照圖1）可使用自非線性輪廓產生器1210輸出的訊號的數位值而產生控制訊號DCTRL ，且可基於控制訊號DCTRL 而控制分頻器1150（參照圖1）的分頻比率。因此，自相位鎖定回路1100輸出的輸出訊號CLK_out可具有根據在圖3所示頻率-至-時間曲線圖中所說明的非線性波形輪廓而變化的值。
根據本發明概念的某些示例性實施例，可藉由將根據多個線性斜坡函數而變化的多個訊號進行組合來產生具有根據非線性波形輪廓而變化的值的訊號，藉此實作使得減少電磁干擾現象成為可能的擴展頻譜時脈產生器。此外，可使用線性組合而無需使用複雜電路的配置或複雜運算來實作訊號值的非線性波形輪廓，藉此使得減小晶片尺寸及提高運作速度成為可能。
圖8為說明根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器2000的方塊圖。擴展頻譜時脈產生器2000可包括相位鎖定回路2100及非線性輪廓產生器2200。如圖8中所示，非線性輪廓產生器2200可為赫爾歇-基斯輪廓產生器。相位鎖定回路2100可包括相位頻率偵測器2110、電荷幫浦2120、回路濾波器2130、壓控振盪器2140、分頻器2150、及「或」閘2160。根據本發明概念的某些示例性實施例，將闡述一種其中輸出訊號CLK_out的頻率-至-時間曲線圖藉由調整輸入至電荷幫浦2120的訊號2210而呈現非線性波形輪廓的方法。
圖9為說明圖8中所說明的非線性輪廓產生器2000的一部分的方塊圖。根據本發明概念的某些示例性實施例，在鎖定相位鎖定回路2100之後（即，在使輸出訊號CLK_out穩定之後），可產生非線性輪廓產生器2200分別產生的階躍脈波2210。然而，階躍脈波2210甚至可在相位鎖定回路2100被鎖定之前產生。
相位頻率偵測器2110可接收參考訊號CLK_ref及回饋訊號CLK_div，可比較參考訊號CLK_ref的頻率與回饋訊號CLK_div的頻率，且比較參考訊號CLK_ref的相位與回饋訊號CLK_div的相位。當參考訊號CLK_ref的相位領先於回饋訊號CLK_div的相位時，相位頻率偵測器2110可輸出為邏輯1的上行訊號UP及為邏輯0的下行訊號DN。另一方面，當參考訊號CLK_ref的相位滯後於回饋訊號CLK_div的相位時，相位頻率偵測器2110可輸出為邏輯0的上行訊號UP及為邏輯1的下行訊號DN。
當相位鎖定回路2100被鎖定時，相位鎖定回路2110可輸出上行訊號UP及下行訊號DN，上行訊號UP與下行訊號DN同時輸出且上行訊號UP及下行訊號DN中的每一者是由脈波寬度極短的短脈波構成。若及/或當參考訊號CLK_ref與回饋訊號CLK_div之間不存在或實質上不存在相位差時，可鎖定相位鎖定回路2100，且因此可使輸出訊號CLK_out穩定。此時，可在上升的邊緣間隔處輸出寬度極短的脈波。
「或」閘2160可包括第一「或」閘2162及第二「或」閘2164。第一「或」閘2162可針對上行訊號UP及來自非線性輪廓產生器2200的輸出訊號2210而執行「或」運算，且可輸出結果UP_OR。可根據「或」運算的結果而輸出上行訊號UP及非線性輪廓產生器2200的輸出訊號（例如，階躍脈波中的一者）2210中具有高位準的訊號的值。當相位鎖定回路2100被鎖定時，可輸出非線性輪廓產生器2200的階躍脈波2210中具有高位準的訊號的值。
此外，第二「或」閘2164可針對下行訊號DN及來自非線性輪廓產生器2200的輸出訊號（例如，階躍脈波）2210而執行「或」運算，且可輸出結果DN_OR。同樣地，可根據「或」運算的結果而輸出下行訊號DN及非線性輪廓產生器2200的輸出訊號2210中具有高位準的訊號的值。除了第二「或」閘2164不接收上行訊號UP而接收下行訊號DN以外，第一「或」閘2162可實質上等同於第二「或」閘2164。
電荷幫浦2120可在「或」閘2160的輸出訊號UP_OR及DN_OR的控制下運作，且可產生控制電流ICTRL 。電荷幫浦2120可將非線性輪廓產生器2200的輸出訊號2210轉換成電流。
圖10為說明圖9中所說明的非線性輪廓產生器2200及第一「或」閘2162的方塊圖。圖11為說明圖10中所說明的第一「或」閘2162的方塊圖。
非線性輪廓產生器2200可包括多個階躍脈波產生器220-1至220-n。階躍脈波產生器220-1至220-n中的每一者可產生階躍脈波SP1至SPn中的每一者。第一「或」閘2162可接收階躍脈波SP1至SPn及上行訊號UP，且可針對階躍脈波SP1至SPn及上行訊號UP而執行「或」運算。
在圖11中說明根據某些示例性實施例的第一「或」閘2162的配置。第一「或」閘2162可包括接收階躍脈波SP1至SPn的多個「或」閘2162_1至2162_(n-1) 以及接收上行訊號UP的「或」閘2162_n。第一「或」閘2162可根據「或」運算的結果而輸出訊號UP_OR。第一「或」閘2162的結構為實例。然而，本發明概念的範圍及精神可並非僅限於此。舉例而言，第一「或」閘2162可以各種配置來實作，所述配置中的每一者選擇性地輸出階躍脈波SP1至SPn及上行訊號UP中具有高位準的訊號的值。
圖12為說明階躍脈波SP1至SPn的波形的時序圖。為闡述簡化起見，非線性輪廓產生器2200可包括四個階躍脈波產生器。假定第一「或」閘2162包括三個「或」閘及接收上行訊號UP的一個「或」閘。置於頂部線處的脈波a1至a5可對應於第一階躍脈波SP1，且然後，可依序說明第二階躍脈波SP2至第四階躍脈波SP4。
由第一階躍脈波產生器220-1產生的第一階躍脈波中每一者的脈波寬度可具有為Δa的增量。亦即，第一階躍脈波中彼此相鄰的兩個脈波的脈波寬度之差可為Δa。同樣地，由第二階躍脈波產生器220-2產生的第二階躍脈波中彼此相鄰的兩個脈波的脈波寬度可具有為Δb的差。由第三階躍脈波產生器220-3產生的第三階躍脈波中彼此相鄰的兩個脈波的脈波寬度可具有為Δc的差。由第四階躍脈波產生器220-4產生的第四階躍脈波中彼此相鄰的兩個脈波的脈波寬度可具有為Δd的差。此處，Δa＜Δb＜Δc＜Δd。
相較於第一階躍脈波，第二階躍脈波產生器2202可輸出延遲一個脈波週期的第二階躍脈波。相較於第二階躍脈波，第三階躍脈波產生器220-3可輸出延遲一個脈波週期的第三階躍脈波。相較於第三階躍脈波，第四階躍脈波產生器220-4可輸出延遲一個脈波週期的第四階躍脈波。
然而，由每一階躍脈波產生器產生的第二脈波可具有同時產生的脈波的寬度中最寬的寬度。舉例而言，由第一階躍脈波產生器220-1產生的第二脈波a2可具有同時產生的脈波（即，a2及b1）的脈波寬度中的最寬脈波寬度。類似地，由第四階躍脈波產生器220-4產生的第二脈波d2可具有同時產生的脈波（即，a5、b4、c3、及d2）的脈波寬度中的最寬脈波寬度。如所成型在圖12中對此進行說明。
圖13為說明其中針對非線性輪廓產生器2000的輸出訊號2210執行「或」運算的結果UP_OR的波形的時序圖。當針對第一階躍脈波SP1至第四階躍脈波SP4執行「或」運算時，可輸出脈波寬度最寬的脈波。因此，可輸出脈波寬度非線性增加的脈波a1、a2、b2、c2、及d2。更詳細而言，脈波a2的脈波寬度可較脈波a1的脈波寬度寬Δa。脈波b2的脈波寬度可較脈波a2的脈波寬度寬Δb-Δa。脈波c2的脈波寬度可較脈波b2的脈波寬度寬Δc-Δb。最後，脈波d2的脈波寬度可較脈波c2的脈波寬度寬Δd-Δc。
如此一來，脈波寬度非線性增加的電壓脈波可穿過電荷幫浦2120、回路濾波器2130、及壓控振盪器2140，且可用於產生呈現非線性波形輪廓的頻率-至-時間曲線圖。所述非線性波形輪廓可為赫爾歇-基斯輪廓。
圖14A及圖14B為用於闡述其中藉由穿過相位鎖定回路而變換由階躍脈波產生器產生的電壓脈波的程序的方塊圖。
圖14A說明關於由第一階躍脈波產生器2201產生的第一階躍脈波的變換程序，且圖14B說明關於由第二階躍脈波產生器2202產生的第二階躍脈波的變換程序。為顯示關於第一階躍脈波的處理程序與關於第二階躍脈波的處理程序之間的差異，可省略由「或」閘執行的運算程序。
參照顯示第一階躍脈波的變換的圖14A，可藉由電荷幫浦2120而將由第一階躍脈波產生器2201產生的第一階躍脈波SP1變換成控制電流ICTRL 。此時，變換後的脈波寬度可維持與變換前的脈波寬度相同。
如在圖14A至圖14B中所說明，可藉由穿過回路濾波器21而將控制電流ICTRL 變換成階躍波形。回路濾波器2130可作為積分器以及移除高頻率分量的低通濾波器而運作。參照回路濾波器2130的輸出波形，電壓位準可在與其中控制電流ICTRL 的位準為邏輯1的間隔對應的間隔處以正斜率增加，但在與其中控制電流ICTRL 的位準為邏輯0的間隔對應的間隔處斜率可為‘0’。如在圖14A至圖14B中所說明，可示意性地形成波形（即，控制電壓VCTRL ）。
同時，由於第二階躍脈波SP2中每一者的脈波寬度的改變大於第一階躍脈波SP1中每一者的脈波寬度的改變，因此如在圖14A至圖14B中所說明，可形成電壓增加為大的波形（即，控制電壓VCTRL ）。儘管在圖14A至圖14B中說明第一階躍脈波SP1及第二階躍脈波SP2的輸出結果，但若針對諸多電壓脈波而執行「或」運算，則輸出結果（即，控制電壓VCTRL ）可示意性地呈現非線性波形輪廓。非線性波形輪廓可為赫爾歇-基斯輪廓。
圖15為說明根據本發明概念的某些示例性實施例，控制電壓VCTRL 的輸出波形的流程圖。本發明概念的實施例在圖15中被例證為由階躍脈波產生器2201至2204產生的階躍脈波藉由「或」閘2160、電荷幫浦2120、及回路濾波器2130進行處理以及經處理輸出結果。亦即，圖15示意性地說明當圖13中所說明的脈波穿過「或」閘2160、電荷幫浦2120、及回路濾波器2130時的波形。
實線可表示為回路濾波器2130的輸出的控制電壓VCTRL 的實際波形。此外，虛線可表示連接控制電壓VCTRL 的邊緣的線。由於僅使用四個階躍脈波產生器，因此可輸出呈現相對粗略（「近似」）的非線性波形輪廓的電壓波形。然而，若階躍脈波產生器的數目增加，則可輸出呈現相對平滑的非線性波形輪廓的電壓波形。具有所述形式的波形可穿過壓控振盪器2140且可被輸出。因此，可獲得為與圖15中所說明的曲線圖相同的形式的頻率-至-時間曲線圖。
圖15中所說明的曲線圖可對應於圖3所示間隔A。可使用適當改變的上述方法來產生與間隔B、間隔C、及間隔D中的每一者對應的控制電壓VCTRL 。舉例而言，可藉由減小由階躍脈波產生器中的每一者產生的脈波的脈波寬度而產生具有負電壓斜率的控制電壓VCTRL 。此外，可使用反相器而產生具有負值的控制電壓VCTRL 以使得由階躍脈波產生器中的每一者產生的脈波具有負值。
根據本發明概念的某些示例性實施例，可藉由將由多個階躍脈波產生器中的每一者產生的多個脈波進行線性組合而產生呈現非線性赫爾歇-基斯輪廓的輸出訊號CLK_out。如上所述，由於可使用線性組合來產生非線性赫爾歇-基斯輪廓而非直接產生非線性赫爾歇-基斯輪廓，因此可簡化電路的配置，藉此使得減小晶片面積成為可能。此外，由於不需要複雜運算，因此可提高運作速度。
圖16為說明根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器3000的方塊圖。本發明概念的實施例被例證為輸出訊號CLK_out的頻率-至-時間曲線圖藉由直接產生呈現非線性波形輪廓的控制電壓VCTRL 且將所產生控制電壓VCTRL 輸入至壓控振盪器2140而呈現非線性波形輪廓。非線性波形輪廓可為赫爾歇-基斯輪廓。
擴展頻譜時脈產生器3000可包括相位鎖定回路3100及非線性波形輪廓產生器3200。非線性波形輪廓產生器3200可為如圖16所示的赫爾歇-基斯輪廓產生器3200。相位鎖定回路3100可包括相位頻率偵測器3110、電荷幫浦3120、回路濾波器3130、壓控振盪器3140、分頻器3150、及偵測器3160。對與參照上述實施例所給出的說明重複的說明可不再予以贅述。
然而，根據本發明概念的某些示例性實施例，相位鎖定回路3100可更包括偵測相位鎖定回路3100是否被鎖定的偵測器3160。偵測器3160可偵測相位鎖定回路3100是否被鎖定，且因此非線性輪廓產生器3200產生輸出訊號3210。
圖17為說明圖16中所說明的非線性時脈產生器3000的一部分的方塊圖。偵測器3160可接收參考訊號CLK_ref及回饋訊號CLK_div。儘管說明偵測器3160藉由相位頻率偵測器3110而接收參考訊號CLK_ref及回饋訊號CLK_div，但偵測器3160亦可直接接收參考訊號CLK_ref及回饋訊號CLK_div而無需穿過相位頻率偵測器3110。此外，偵測器3160可自相位頻率偵測器3110接收上行訊號UP及下行訊號DN。
偵測器3160可使用四個所接收訊號（即，參考訊號CLK_ref、回饋訊號CLK_div、上行訊號UP、及下行訊號DN）來判斷相位鎖定回路3100是否被鎖定。舉例而言，當參考訊號CLK_ref與回饋訊號CLK_div之間不存在相位差且上行訊號UP與下行訊號DN之間不存在相位差時，此可意味著相位鎖定回路3100被鎖定。此時，偵測器3160可控制非線性輪廓產生器3200以產生呈現非線性波形輪廓的輸出電壓。
圖18為說明圖16中所說明的非線性輪廓產生器3200的方塊圖。
參照圖18，非線性輪廓產生器3200可包括多個斜坡函數產生器321-1至321-n以及電壓緩衝器3220。第一斜坡電壓產生器321-1可產生多個線性斜坡電壓中其電壓斜率為最小的第一線性斜坡電壓①。當第一斜坡電壓產生器321-1產生第一線性斜坡電壓①時，第二斜坡電壓產生器321-2可產生其電壓斜率（線性斜坡電壓的大小隨時間的改變率）大於第一線性斜坡電壓①的電壓斜率的第二線性斜坡電壓②。然而，產生第二線性斜坡電壓②的時間點（「起始時間值」）滯後於產生第一線性斜坡電壓①的時間點。最後，第n斜坡電壓產生器321-n可產生多個線性斜坡電壓中其電壓斜率為最大的第n線性斜坡電壓ⓝ。然而，產生第n線性斜坡電壓ⓝ的時間點可為最晚。
電壓緩衝器3220可接收多個線性斜坡電壓，且可選擇性地輸出大小為由產生器321-1至321-n輸出的線性斜坡電壓的大小中的最大者的電壓。
圖19為說明圖18中所說明的非線性輪廓產生器3200的方塊圖。電壓緩衝器3220可包括分別連接至多個斜坡電壓產生器321-1至321-n的多個電壓跟隨器322-1至322-n。電壓跟隨器中的每一者可維持自對應斜坡電壓產生器接收的電壓的位準。因此，可選擇性地輸出多個線性斜坡電壓中絕對值最大的電壓。本發明概念的實施例被例證為電壓跟隨器322-1至322-n用作圖18中所說明的電壓緩衝器3220的實施例。然而，本發明概念的範圍及精神可並非僅限於此。舉例而言，電壓緩衝器3220可以各種配置來實作，所述配置中的每一者維持自斜坡電壓產生器中的每一者輸入的電壓的恆定位準，且可選擇性地輸出所述電壓。
圖20為說明圖18或圖19中所說明的非線性輪廓產生器3200的輸出電壓的方塊圖。假定使用六個斜坡電壓產生器。對於在間隔（例如，自產生線性斜坡電壓②的時間點至產生線性斜坡電壓③的時間點）處產生的兩個線性斜坡電壓（例如，線性斜坡電壓②及線性斜坡電壓③），較線性斜坡電壓③更早產生的線性斜坡電壓②的改變率可小於線性斜坡電壓③的改變率。
圖20中所說明的曲線圖可對應於圖3中所說明的間隔A。可藉由以下方式而產生與其餘間隔B、C、及D對應的呈現非線性波形輪廓的電壓：控制斜坡電壓產生器以使得斜坡電壓產生器中的每一者產生的線性斜坡電壓具有負電壓改變率，或控制斜坡電壓產生器以使得線性斜坡電壓具有負電壓位準。非線性波形輪廓可為赫爾歇-基斯輪廓。呈現非線性波形輪廓的電壓可穿過壓控振盪器3140，且最終，可產生呈現非線性波形輪廓的輸出訊號CLK_out。
根據本發明概念的某些示例性實施例，可使用線性斜坡電壓的組合來獲得呈現非線性波形輪廓的輸出訊號。由於可使用線性組合來產生非線性波形輪廓而非直接產生非線性波形輪廓，因此可簡化電路的配置，藉此使得減小晶片面積成為可能。此外，可提高擴展頻譜時脈產生器的運作速度。
圖21為說明根據本發明概念的某些示例性實施例的固體狀態驅動機（solid state drive，SSD）4000的方塊圖。參照圖21，固體狀態驅動機4000可包括控制器4100，控制器4100具有根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器4110。此外，固體狀態驅動機4000可包括多個非揮發性記憶體4200及緩衝器4300。
控制器4100可提供主機與固體狀態驅動機4000之間的物理連接。亦即，控制器4100可按照主機的匯流排格式而與固體狀態驅動機4000介接。具體而言，控制器4100可對自主機提供的命令進行解碼。控制器4100可基於所解碼結果而存取非揮發性記憶體4200。主機的匯流排格式可包括通用串列匯流排（universal serial bus，USB）、小型電腦系統介面（small computer system interface，SCSI）、快速周邊組件互連（peripheral component interconnect，PCI）、先進技術附接（advanced technology attachment，ATA）、並行先進技術附接（parallel ATA，PATA）、串列先進技術附接（serial ATA，SATA）、或串列附接小型電腦系統介面（serial attached SCSI，SAS）。
控制器4100可包括根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器4110。擴展頻譜時脈產生器4110可使用多個線性組合來產生呈現（「具有」）非線性波形輪廓且其頻率非線性改變的時脈訊號（「時脈」）。由擴展頻譜時脈產生器4110產生的時脈可用於與主機或非揮發性記憶體4200介接。因此，可減少電磁干擾現象，藉此使得提高固體狀態驅動機4000的可靠性成為可能。
非揮發性記憶體4200可提供作為固體狀態驅動機4000的儲存媒體。舉例而言，非揮發性記憶體4200可提供作為具有高儲存容量的反及型快閃記憶體。非揮發性記憶體4200可包括多個記憶體裝置。在此種情形下，記憶體裝置中的每一者可藉由通道連接至控制器4100。本發明概念的實施例被例證為非揮發性記憶體4200以反及快閃記憶體作為儲存媒體來實作。然而，本發明概念的範圍及精神可並非僅限於此。舉例而言，非揮發性記憶體4200可以其他非揮發性記憶體裝置來實作。亦即，非揮發性記憶體4200的儲存媒體可以相變隨機存取記憶體（phase-change random access memory，PRAM）、磁電阻隨機存取記憶體（magneto-resistive RAM，MRAM）、電阻式隨機存取記憶體（resistive RAM，ReRAM）、及鐵電式隨機存取記憶體（ferroelectric RAM，FRAM）、反或快閃記憶體等來實作，且可使用包括不同類型的記憶體裝置的記憶體系統作為非揮發性記憶體4200的儲存媒體。
自主機提供的寫入資料或自非揮發性記憶體4200讀取的資料可暫時性地儲存在緩衝器4300中。緩衝器4300可為同步動態隨機存取記憶體（synchronous dynamic random access memory，SDRAM）以向用作具有高容量的輔助記憶體裝置的固體狀態驅動機4000提供足夠緩衝。然而，對熟習此項技術者而言顯而易見的是緩衝器4300並非僅限於此。
圖22為說明應用本發明概念的行動裝置3000的方塊圖。參照圖22，行動裝置5000可用以支援行動行業處理器介面（mobile industry processor interface，MIPI）標準或嵌式顯示埠（embedded DisplayPort，eDP）標準。行動裝置5000可包括應用程式處理器5100、顯示單元5200、影像處理單元5300、資料儲存器5400、無線收發器單元5500、及使用者介面5600。
應用程式處理器5100可控制行動裝置5000的總體運作。應用程式處理器5100可包括根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器5110。擴展頻譜時脈產生器5110可使用多個線性組合而產生呈現非線性波形輪廓且頻率非線性改變的時脈。由擴展頻譜時脈產生器5110產生的時脈可在行動裝置5000處以各種方式使用。舉例而言，由擴展頻譜時脈產生器5110產生的時脈可用於應用程式處理器5100處的運作。由擴展頻譜時脈產生器5110產生的時脈可用於與資料儲存器5400介接。由擴展頻譜時脈產生器5110產生的時脈可用於驅動顯示面板5210。
顯示單元5200可包括顯示面板5210及顯示器串列介面（display serial interface，DSI）周邊電路5220。顯示面板5210可顯示影像資料。安裝於應用程式處理器5100上的DSI主機可藉由顯示器串列介面而執行與顯示面板5210的串列通訊。顯示器串列介面周邊電路5220可包括驅動顯示面板5210所需的時序控制器、資料驅動器等。
影像處理單元5300可包括照相機模組5310及照相機串列介面（camera serial interface，CSI）周邊電路5320。影像處理單元5300可包括透鏡、影像感測器、影像處理器等。自照相機模組5310產生的影像資料可經影像處理器處理，且經處理影像可藉由照相機串列介面而傳輸至應用程式處理器5100。
資料儲存器5400可包括嵌式通用快閃儲存（universal flash storage，UFS）儲存器5410及可移除UFS卡5420。嵌式通用快閃儲存儲存器5410及可移除UFS卡5420可藉由M-PHY層而與應用程式處理器5100通訊。同時，主機（即，應用程式處理器5100）可包括橋接件以基於不同於UFS協定的另一協定與可移除UFS卡5420通訊。應用程式處理器5100及可移除UFS卡5420可基於各種卡協定（例如，通用串列匯流排（USB）快閃驅動機（universal serial bus flash drive，UFD）、多媒體卡（multimedia card，MMC）、嵌式多媒體卡（embedded multimedia card，eMMC）、安全數位（secure digital，SD）卡、迷你SD卡、微型SD卡等）而彼此通訊。嵌式通用快閃儲存儲存器5410及可移除UFS卡5420可以其中記憶體胞元的胞元字符串被形成為垂直於基板的三維非揮發性記憶體裝置來實作。
無線收發器單元5500可包括天線5510、射頻（radio frequency，RF）單元5520、及調變器/解調變器（數據機）5530。本發明概念的實施例被例證為數據機5530藉由M-PHY層而與應用程式處理器5100通訊。然而，本發明概念的範圍及精神可並非僅限於此。舉例而言，數據機5530可包括在應用程式處理器5100中。
根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器可使用多個線性組合來產生頻率非線性改變且呈現非線性波形輪廓的時脈。
儘管已闡述了本發明概念的詳細實施例，但應理解熟習此項技術者可設想出眾多其他潤飾、改變、變化、及替代形式。此外，應理解本發明概念涵蓋可基於上述實施例而被輕易修改及實施的各種技術。
①‧‧‧第一訊號/訊號/第一線性斜坡電壓
②‧‧‧訊號/第二線性斜坡電壓/線性斜坡電壓
③‧‧‧訊號/線性斜坡電壓
④‧‧‧第四線性斜坡函數/訊號
⑤‧‧‧訊號/第五線性斜坡函數
⑥‧‧‧訊號
⑦‧‧‧訊號
⑧‧‧‧訊號/第八線性斜坡函數
ⓝ‧‧‧第n線性斜坡電壓
121-1‧‧‧斜坡函數產生器/第一斜坡函數產生器
121-2‧‧‧斜坡函數產生器/第二斜坡函數產生器
121-3‧‧‧斜坡函數產生器/第三斜坡函數產生器
121-n‧‧‧斜坡函數產生器/第n斜坡函數產生器
220-1‧‧‧階躍脈波產生器/第一階躍脈波產生器
220-2‧‧‧階躍脈波產生器/第二階躍脈波產生器
220-n‧‧‧階躍脈波產生器/第n階躍脈波產生器
321-1‧‧‧斜坡電壓產生器/第一斜坡電壓產生器/產生器
321-2‧‧‧斜坡電壓產生器/第二斜坡電壓產生器/產生器
321-n‧‧‧斜坡電壓產生器/第n斜坡電壓產生器/產生器
322-1、322-2、322-n‧‧‧電壓跟隨器
1000‧‧‧擴展頻譜時脈產生器
1100‧‧‧相位鎖定回路
1110‧‧‧相位頻率偵測器
1120‧‧‧電荷幫浦
1130‧‧‧回路濾波器
1140‧‧‧壓控振盪器
1150‧‧‧分頻器
1200‧‧‧分頻比率控制電路
1210‧‧‧赫爾歇-基斯輪廓產生器/非線性輪廓產生器/產生器
1215‧‧‧赫爾歇-基斯訊號/訊號/非線性輸出訊號/非線性訊號
1218‧‧‧數位多工器
1218_1‧‧‧比較器/第一比較器
1218_2‧‧‧比較器/第二比較器
1218_n‧‧‧比較器/第n比較器
1220‧‧‧δ-σ調變器
2000‧‧‧擴展頻譜時脈產生器/非線性輪廓產生器
2100‧‧‧相位鎖定回路
2110‧‧‧相位頻率偵測器
2120‧‧‧電荷幫浦
2130‧‧‧回路濾波器
2140‧‧‧壓控振盪器
2150‧‧‧分頻器
2160‧‧‧「或」閘
2162‧‧‧第一「或」閘
2162_1、2162_(n-1)、2162_n‧‧‧「或」閘
2164‧‧‧第二「或」閘
2200‧‧‧非線性輪廓產生器
2201‧‧‧第一階躍脈波產生器/階躍脈波產生器
2202‧‧‧第二階躍脈波產生器
2210‧‧‧訊號/階躍脈波/輸出訊號
3000‧‧‧擴展頻譜時脈產生器/非線性時脈產生器
3100‧‧‧相位鎖定回路
3110‧‧‧相位頻率偵測器
3120‧‧‧電荷幫浦
3130‧‧‧回路濾波器
3140‧‧‧壓控振盪器
3150‧‧‧分頻器
3160‧‧‧偵測器
3200‧‧‧非線性波形輪廓產生器/赫爾歇-基斯輪廓產生器/非線性輪廓產生器
3210‧‧‧輸出訊號
3220‧‧‧電壓緩衝器
4000‧‧‧固體狀態驅動機（SSD）
4100‧‧‧控制器
4110‧‧‧擴展頻譜時脈產生器
4200‧‧‧非揮發性記憶體
4300‧‧‧緩衝器
5100‧‧‧應用程式處理器
5110‧‧‧擴展頻譜時脈產生器
5200‧‧‧顯示單元
5210‧‧‧顯示面板
5220‧‧‧顯示器串列介面（DSI）周邊電路
5300‧‧‧影像處理單元 5310：照相機模組
5320‧‧‧照相機串列介面（CSI）周邊電路
5400‧‧‧資料儲存器
5410‧‧‧嵌式通用快閃儲存（UFS）儲存器
5420‧‧‧可移除UFS卡
5500‧‧‧無線收發器單元
5510‧‧‧天線
5520‧‧‧射頻單元
5530‧‧‧調變器/解調變器／數據機
5600‧‧‧使用者介面
A‧‧‧間隔
a1‧‧‧脈波
a2‧‧‧第二脈波/脈波
a3~a5‧‧‧脈波
A-1~A-4‧‧‧時間間隔
B‧‧‧間隔
b1~b4‧‧‧脈波
C‧‧‧間隔
c1~c3‧‧‧脈波
CLK_div‧‧‧回饋訊號
CLK_out‧‧‧輸出訊號
CLK_ref‧‧‧參考訊號
D‧‧‧間隔
d1‧‧‧脈波
d2‧‧‧第二脈波/脈波
DCTRL‧‧‧控制訊號
DN‧‧‧下行訊號
DN_OR‧‧‧訊號/輸出訊號/「或」運算的結果
D-PHY‧‧‧層
f0‧‧‧中心頻率
f0-Δf‧‧‧頻率
f0+Δf‧‧‧頻率
ICTRL‧‧‧控制電流
k‧‧‧值
M-PHY‧‧‧層
SP1‧‧‧階躍脈波/第一階躍脈波
SP2‧‧‧第二階躍脈波
SPn‧‧‧階躍脈波
t1~t16‧‧‧時間
UP‧‧‧上行訊號
UP_OR‧‧‧訊號/輸出訊號/「或」運算的結果
VCTRL‧‧‧控制電壓
Δa、Δb、Δc、Δd‧‧‧差
ΔP1、ΔP2‧‧‧功率變化
參照下圖閱讀以下說明，以上及其他目標及特徵將變得顯而易見，其中除非另外指明，否則通篇各圖中相似參考編號指代相似部件，且在圖中： 圖1A為說明根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器的方塊圖。 圖1B為根據本發明概念的某些示例性實施例，具有赫爾歇-基斯（Hershey-Kiss）輪廓的波形的曲線圖。 圖2為說明根據本發明概念的某些示例性實施例的三角波的輪廓及其頻譜的曲線圖。 圖3為說明根據本發明概念的某些示例性實施例的赫爾歇-基斯輪廓及其頻譜的曲線圖。 圖4為說明圖1中所說明的非線性輪廓產生器的方塊圖。 圖5為說明圖4中所說明的非線性輪廓產生器的方塊圖。 圖6為說明自圖4或圖5中的非線性輪廓產生器輸出的數位值的波形的曲線圖。 圖7為說明自圖4或圖5中的非線性輪廓產生器輸出的數位值的總體波形的曲線圖。 圖8為說明根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器的方塊圖。 圖9為說明圖8中所說明的非線性輪廓產生器的一部分的方塊圖。 圖10為說明圖9中所說明的非線性輪廓產生器及第一「或（OR）」閘的方塊圖。 圖11為說明圖10中所說明的第一「或」閘的方塊圖。 圖12為說明根據本發明概念的某些示例性實施例的階躍脈波的波形的時序圖。 圖13為說明根據本發明概念的某些示例性實施例，其中針對非線性輪廓產生器的輸出訊號執行「或」運算的結果的波形的時序圖。 圖14A及圖14B為根據本發明概念的某些示例性實施例，用於闡述其中藉由穿過相位鎖定回路而變換由階躍脈波產生器產生的電壓脈波的程序的方塊圖。 圖15為說明根據本發明概念的某些示例性實施例，控制電壓的輸出波形的流程圖。 圖16為說明根據本發明概念的某些示例性實施例的擴展頻譜時脈產生器的方塊圖。 圖17為說明圖16中所說明的非線性時脈產生器的一部分的方塊圖。 圖18為說明圖16中所說明的非線性輪廓產生器的方塊圖。 圖19為說明圖18中所說明的非線性輪廓產生器的方塊圖。 圖20為說明圖18或圖19中所說明的非線性輪廓產生器的輸出電壓的方塊圖。 圖21為說明根據本發明概念的某些示例性實施例的固體狀態驅動機（solid state drive，SSD）的方塊圖。 圖22為說明應用本發明概念的行動裝置3000的方塊圖。
1000‧‧‧擴展頻譜時脈產生器
1100‧‧‧相位鎖定回路
1110‧‧‧相位頻率偵測器
1120‧‧‧電荷幫浦
1130‧‧‧回路濾波器
1140‧‧‧壓控振盪器
1150‧‧‧分頻器
1200‧‧‧分頻比率控制電路
1210‧‧‧赫爾歇-基斯輪廓產生器/非線性輪廓產生器/產生器
1215‧‧‧赫爾歇-基斯訊號/訊號/非線性輸出訊號/非線性訊號
1220‧‧‧δ-σ調變器
CLK_div‧‧‧回饋訊號
CLK_out‧‧‧輸出訊號
CLK_ref‧‧‧參考訊號
DCTRL‧‧‧控制訊號
DN‧‧‧下行訊號
ICTRL‧‧‧控制電流
UP‧‧‧上行訊號
VCTRL‧‧‧控制電壓

Claims (20)

  1. 一種非線性擴展頻譜時脈產生器，包括： 相位偵測器，用以： 接收參考訊號及回饋訊號， 偵測所述參考訊號與所述回饋訊號之間的相位差，且 基於所述相位差而產生上行訊號及下行訊號； 非線性輪廓產生器，用以產生多個階躍脈波，所述階躍脈波中的每一者具有非線性增加的脈波寬度，以使得所述多個階躍脈波近似於具有非線性輪廓波形的訊號； 電荷幫浦，用以： 接收所述上行訊號、所述下行訊號、及所述階躍脈波，且 基於所述上行訊號、所述下行訊號、及所述階躍脈波而產生控制電流； 回路濾波器，用以： 接收所述控制電流，且 基於所述控制電流而產生控制電壓；以及 壓控振盪器，用以： 接收所述控制電壓，且 基於所述控制電壓而產生輸出訊號。
  2. 如申請專利範圍第1項所述的非線性擴展頻譜時脈產生器，其中所述非線性輪廓產生器為用以產生所述多個階躍脈波的赫爾歇-基斯輪廓產生器，所述階躍脈波中的每一者具有非線性增加的脈波寬度，以使得所述多個階躍脈波近似於具有赫爾歇-基斯輪廓波形的訊號；且 所述赫爾歇-基斯輪廓產生器更用以： 產生所述多個階躍脈波中的第一階躍脈波，所述第一階躍脈波具有根據第一增量增加的脈波寬度，且 產生所述多個階躍脈波中的第二階躍脈波，所述第二階躍脈波具有根據第二增量增加的脈波寬度，所述第二增量大於所述第一增量。
  3. 如申請專利範圍第2項所述的非線性擴展頻譜時脈產生器，其中所述赫爾歇-基斯輪廓產生器用以根據滯後時間在產生所述第一階躍脈波中的單獨一者之後產生所述第二階躍脈波中的每一者，所述滯後時間為至少一個循環。
  4. 如申請專利範圍第2項所述的非線性擴展頻譜時脈產生器，其中所述赫爾歇-基斯輪廓產生器包括： 第一階躍脈波產生器，用以產生所述第一階躍脈波；以及 第二階躍脈波產生器，用以產生所述第二階躍脈波。
  5. 如申請專利範圍第4項所述的非線性擴展頻譜時脈產生器，更包括： 第一「或」閘，用以： 接收所述上行訊號、所述第一階躍脈波、及所述第二階躍脈波， 針對所述上行訊號、所述第一階躍脈波、及所述第二階躍脈波而執行第一「或」運算，且 將所述第一「或」運算的結果傳輸至所述電荷幫浦；以及 第二「或」閘，用以： 接收所述下行訊號、所述第一階躍脈波、及所述第二階躍脈波， 針對所述下行訊號、所述第一階躍脈波、及所述第二階躍脈波而執行第二「或」運算，且 將所述第二「或」運算的結果傳輸至所述電荷幫浦。
  6. 一種非線性擴展頻譜時脈產生器，包括： 相位偵測器，用以： 接收參考訊號及回饋訊號， 偵測所述參考訊號與所述回饋訊號之間的相位差，且 根據所述所偵測相位差而輸出上行訊號及下行訊號； 電荷幫浦，用以： 接收所述上行訊號及所述下行訊號，且 根據所述上行訊號及所述下行訊號而輸出控制電流； 回路濾波器，用以： 接收所述控制電流，且 根據所述控制電流而輸出控制電壓； 非線性輪廓產生器，用以： 產生多個電壓訊號，所述多個電壓訊號具有根據單獨線性斜坡函數而變化的單獨大小，所述線性斜坡函數中的每一者具有單獨斜率及起始時間值，且 選擇性地輸出線性斜坡電壓訊號，所述選擇性輸出的線性斜坡電壓訊號具有所述多個電壓訊號的最大絕對大小，以使得所述選擇性輸出的線性斜坡電壓訊號近似於具有非線性輪廓波形的電壓訊號；以及 壓控振盪器，用以： 接收所述控制電壓及所述選擇性輸出的線性斜坡電壓，且 根據所述控制電壓及所述選擇性輸出的線性斜坡電壓而輸出輸出訊號。
  7. 如申請專利範圍第6項所述的非線性擴展頻譜時脈產生器，其中所述非線性輪廓產生器為用以選擇性地輸出所述線性斜坡電壓訊號的赫爾歇-基斯輪廓產生器，所述選擇性輸出的線性斜坡電壓訊號具有所述多個電壓訊號的最大絕對大小，以使得所述選擇性輸出的線性斜坡電壓訊號近似於具有赫爾歇-基斯輪廓波形的電壓訊號；且 所述赫爾歇-基斯輪廓產生器更用以： 根據第一線性斜坡函數而產生第一電壓訊號，所述第一線性斜坡函數具有第一斜率，且 根據第二線性斜坡函數而產生第二電壓訊號，所述第二線性斜坡函數具有第二斜率，所述第二電壓訊號在所述第一電壓訊號產生之後產生，所述第二斜率具有較所述第一斜率的絕對值大的絕對值。
  8. 如申請專利範圍第7項所述的非線性擴展頻譜時脈產生器，其中所述赫爾歇-基斯輪廓產生器包括： 第一線性斜坡電壓產生器，用以產生所述第一電壓訊號； 第二線性斜坡電壓產生器，用以產生所述第二電壓訊號；以及 電壓緩衝器，用以輸出所述第一電壓訊號及所述第二電壓訊號中的所選擇電壓訊號，所述所選擇電壓訊號具有所述第一電壓訊號及所述第二電壓訊號的最大絕對值。
  9. 如申請專利範圍第8項所述的非線性擴展頻譜時脈產生器，其中所述電壓緩衝器包括： 第一電壓跟隨器，用以接收所述第一電壓訊號；以及 第二電壓跟隨器，用以接收所述第二電壓訊號。
  10. 如申請專利範圍第7項所述的非線性擴展頻譜時脈產生器，其中所述赫爾歇-基斯輪廓產生器用以： 根據第三線性斜坡函數而產生第三電壓訊號，第三電壓訊號產生起始與第一電壓訊號產生中止同時進行，所述第三線性斜坡函數具有第三斜率，所述第三斜率具有與所述第一斜率的所述絕對值相等的絕對值，所述第三斜率具有與所述第一斜率相反的符號；且 根據第四線性斜坡函數而產生第四電壓訊號，第四電壓訊號產生起始與第二電壓訊號產生中止同時進行，所述第四線性斜坡函數具有第四斜率，所述第四斜率具有與所述第二斜率的所述絕對值相等的絕對值，所述第四斜率具有與所述第二斜率相反的符號。
  11. 如申請專利範圍第10項所述的非線性擴展頻譜時脈產生器，其中所述赫爾歇-基斯輪廓產生器用以在中止第三電壓訊號產生之前中止第四電壓訊號產生。
  12. 如申請專利範圍第7項所述的非線性擴展頻譜時脈產生器，更包括： 偵測器，用以： 接收所述上行訊號、所述下行訊號、所述參考訊號、及所述輸出訊號，且 根據所述上行訊號、所述下行訊號、所述參考訊號、及所述輸出訊號而判斷相位鎖定回路是否鎖定，所述相位鎖定回路包括所述相位頻率偵測器、所述電荷幫浦、所述回路濾波器、及所述壓控振盪器。
  13. 如申請專利範圍第12項所述的非線性擴展頻譜時脈產生器，其中所述赫爾歇-基斯輪廓產生器用以： 基於對所述相位回路被鎖定的判斷而產生所述第一電壓訊號及所述第二電壓訊號。
  14. 一種設備，包括： 非線性輪廓產生器，用以 產生多個訊號，所述訊號具有根據單獨線性斜坡函數而變化的單獨大小，所述單獨線性斜坡函數具有不同斜率及不同起始時間值；且 輸出非線性訊號，所述非線性訊號具有根據所述多個訊號的最大絕對大小而變化的大小，以使得所述輸出的非線性訊號具有近似於非線性波形輪廓的波形。
  15. 如申請專利範圍第14項所述的設備，其中所述非線性輪廓產生器為用以輸出所述非線性訊號的赫爾歇-基斯輪廓產生器，所述非線性訊號具有根據所述多個訊號的最大絕對大小而變化的所述大小，以使得所述輸出的非線性訊號為具有近似於赫爾歇-基斯輪廓的波形的赫爾歇-基斯訊號。
  16. 如申請專利範圍第15項所述的設備，其中所述赫爾歇-基斯輪廓產生器包括： 多個線性斜坡函數產生器，用以產生所述多個訊號中的單獨訊號；以及 數位多工器，用以基於具有所述多個訊號的所述最大絕對大小的所述所選擇訊號而輸出所述多個訊號中的所選擇訊號作為所述赫爾歇-基斯訊號。
  17. 如申請專利範圍第16項所述的設備，其中所述數位多工器包括： 多個比較器，分別用以接收所述多個訊號中的單獨訊號。
  18. 如申請專利範圍第15項所述的設備，其中所述赫爾歇-基斯輪廓產生器用以與起始產生所述多個訊號中的另一訊號同時地中止產生所述多個訊號中的至少一個訊號。
  19. 如申請專利範圍第15項所述的設備，更包括： 相位鎖定回路，用以根據所接收參考訊號及所述赫爾歇-基斯訊號而產生輸出訊號，其中所述相位鎖定回路包括： 分頻器，用以基於藉由分頻比率來對所述輸出訊號進行分頻而產生回饋訊號；以及 分頻比率控制器，用以根據所述赫爾歇-基斯訊號而控制所述分頻比率。
  20. 如申請專利範圍第19項所述的設備，其中所述相位鎖定回路更包括： 相位偵測器，用以： 接收所述參考訊號及所述回饋訊號， 偵測所述參考訊號與所述回饋訊號之間的相位差，且 根據所述所偵測相位差而產生上行訊號及下行訊號； 電荷幫浦，用以： 接收所述上行訊號及所述下行訊號，且 基於所述上行訊號及所述下行訊號而產生控制電流； 回路濾波器，用以： 接收所述控制電流，且 基於所述控制電流而輸出控制電壓；以及 壓控振盪器，用以： 接收所述控制電壓，且 基於所述控制電壓而產生所述輸出訊號。
TW105128316A 2015-09-24 2016-09-02 非線性擴展頻譜時脈產生器以及訊號產生設備 TWI711276B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0135834 2015-09-24
KR1020150135834A KR102511077B1 (ko) 2015-09-24 2015-09-24 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기

Publications (2)

Publication Number Publication Date
TW201713041A true TW201713041A (zh) 2017-04-01
TWI711276B TWI711276B (zh) 2020-11-21

Family

ID=58282087

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128316A TWI711276B (zh) 2015-09-24 2016-09-02 非線性擴展頻譜時脈產生器以及訊號產生設備

Country Status (5)

Country Link
US (2) US10256826B2 (zh)
KR (1) KR102511077B1 (zh)
CN (1) CN106559074B (zh)
DE (1) DE102016115958A1 (zh)
TW (1) TWI711276B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112783245A (zh) * 2019-11-06 2021-05-11 万国半导体国际有限合伙公司 用于电流型迟滞调制器的电压控制振荡器
TWI794538B (zh) * 2019-09-06 2023-03-01 群聯電子股份有限公司 展頻時脈產生器、記憶體儲存裝置及訊號產生方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102511077B1 (ko) * 2015-09-24 2023-03-17 삼성전자주식회사 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기
JP6665476B2 (ja) * 2015-10-06 2020-03-13 富士電機株式会社 スイッチング電源装置の制御回路
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US10367522B2 (en) 2016-11-21 2019-07-30 MY Tech, LLC High efficiency power amplifier architectures for RF applications
KR102371668B1 (ko) 2018-02-06 2022-03-08 삼성전자주식회사 신호의 emi를 감소시키는 집적 회로, 방법 및 전자 장치
CN109639259B (zh) * 2018-12-05 2022-07-22 惠科股份有限公司 扩展频谱的方法、芯片、显示面板及可读存储介质
US11031943B1 (en) 2020-03-06 2021-06-08 Apple Inc. Linear frequency ramp generator using multi-point injection
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US6553057B1 (en) 1999-11-09 2003-04-22 Cypress Semiconductor Corp. Circuit and method for linear control of a spread spectrum transition
US6980581B1 (en) * 2000-07-18 2005-12-27 Cypress Semiconductor Corp. Adaptive spread spectrum
US6404834B1 (en) * 2000-09-20 2002-06-11 Lexmark International, Inc. Segmented spectrum clock generator apparatus and method for using same
JP4074166B2 (ja) * 2001-09-25 2008-04-09 三星電子株式会社 Ｅｍｉ低減ｐｌｌ
US7362191B2 (en) 2004-04-29 2008-04-22 Linear Technology Corporation Methods and circuits for frequency modulation that reduce the spectral noise of switching regulators
JP2006197308A (ja) * 2005-01-14 2006-07-27 Renesas Technology Corp クロック生成方法とクロック生成回路
US7961059B1 (en) * 2005-06-30 2011-06-14 Cypress Semiconductor Corporation Phase lock loop control system and method with non-consecutive feedback divide values
US7813411B1 (en) * 2005-06-30 2010-10-12 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer with high order accumulation for frequency profile generation
US8072277B1 (en) 2005-06-30 2011-12-06 Cypress Semiconductor Corporation Spread spectrum frequency synthesizer
US20070200597A1 (en) * 2006-02-28 2007-08-30 Oakland Steven F Clock generator having improved deskewer
US7590163B1 (en) * 2006-05-19 2009-09-15 Conexant Systems, Inc. Spread spectrum clock generation
KR100824049B1 (ko) * 2007-01-31 2008-04-22 고려대학교 산학협력단 구분 선형 변조 방식을 이용한 클럭 발생기 및 구분 선형변조 방식을 이용한 클럭 발생 방법
JP2009004868A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 拡散スペクトラムクロック生成装置
CN101842986A (zh) * 2007-11-02 2010-09-22 松下电器产业株式会社 扩频时钟产生装置
TWI345881B (en) * 2007-12-03 2011-07-21 Ind Tech Res Inst Spread spectrum clock generating appartus
US7970042B2 (en) * 2008-01-11 2011-06-28 Lexmark International, Inc. Spread spectrum clock interoperability control and inspection circuit
US8269536B2 (en) * 2009-12-30 2012-09-18 Industrial Technology Research Institute Onion waveform generator and spread spectrum clock generator using the same
JP5473669B2 (ja) * 2010-02-23 2014-04-16 ルネサスエレクトロニクス株式会社 クロック生成回路と半導体装置
KR101002244B1 (ko) 2010-05-11 2010-12-20 인하대학교 산학협력단 듀얼 델타-시그마 모듈레이터를 이용한 허쉬-키스 변조 파형의 대역 확산 클록 발생기
KR101159247B1 (ko) 2010-06-30 2012-06-25 고려대학교 산학협력단 변조 프로파일 생성기 및 이를 구비한 확산 스펙트럼 클럭 생성기
CN102340307B (zh) * 2011-10-09 2014-02-12 中国科学院微电子研究所 压控振荡器装置及压控振荡器的校正方法
US8736324B2 (en) 2011-10-13 2014-05-27 Texas Instruments Incorporated Differentiator based spread spectrum modulator
CN103023490B (zh) * 2012-12-07 2015-05-27 广州润芯信息技术有限公司 一种稳定锁相环路特性的电路
KR101401504B1 (ko) 2012-12-28 2014-06-11 성균관대학교산학협력단 멀티플 차지 펌프를 사용하는 허쉬-키스 변조 확산 대역 클록 발생기
KR101447803B1 (ko) 2013-02-12 2014-10-13 중앙대학교 산학협력단 변조 프로파일 생성장치 및 이를 이용한 다중모드 확산대역 클록발생장치
US9048851B2 (en) 2013-03-15 2015-06-02 Intel Corporation Spread-spectrum apparatus for voltage regulator
KR20150135834A (ko) 2014-05-26 2015-12-04 한국전자통신연구원 멀티-코어 파이버 상에서의 링크 설정 방법, 링크 설정 디바이스, 및 링크 파트너 디바이스
CN204425319U (zh) * 2015-03-26 2015-06-24 成都爱洁隆信息技术有限公司 带dac补偿与电荷泵线性化技术的小数分频频率综合器
KR102511077B1 (ko) * 2015-09-24 2023-03-17 삼성전자주식회사 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI794538B (zh) * 2019-09-06 2023-03-01 群聯電子股份有限公司 展頻時脈產生器、記憶體儲存裝置及訊號產生方法
CN112783245A (zh) * 2019-11-06 2021-05-11 万国半导体国际有限合伙公司 用于电流型迟滞调制器的电压控制振荡器
TWI771793B (zh) * 2019-11-06 2022-07-21 加拿大商萬國半導體國際有限合夥公司 用於電流型遲滯調製器的電壓控制振盪器及方法

Also Published As

Publication number Publication date
KR102511077B1 (ko) 2023-03-17
CN106559074A (zh) 2017-04-05
CN106559074B (zh) 2021-07-13
US20190199357A1 (en) 2019-06-27
TWI711276B (zh) 2020-11-21
US10256826B2 (en) 2019-04-09
US20170093407A1 (en) 2017-03-30
US10804907B2 (en) 2020-10-13
DE102016115958A1 (de) 2017-03-30
KR20170036962A (ko) 2017-04-04

Similar Documents

Publication Publication Date Title
TWI711276B (zh) 非線性擴展頻譜時脈產生器以及訊號產生設備
TWI554037B (zh) 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
CN101867357B (zh) 信号频率改变电路及其频率改变方法
KR102647421B1 (ko) 반도체장치
US9385730B2 (en) Phase-rotating phase locked loop and method of controlling operation thereof
WO2011077573A1 (ja) 信号受信回路、メモリコントローラ、プロセッサ、コンピュータ及び位相制御方法
TWI525999B (zh) 頻率鎖定裝置及方法
US10038451B2 (en) All digital phase locked loop
KR20170091286A (ko) 지터감지회로 및 이를 이용한 반도체시스템
KR102001692B1 (ko) 멀티 채널 지연 고정 루프
TW201705710A (zh) 訊號調變方法、可適性等化器及記憶體儲存裝置
US11170829B2 (en) Semiconductor device performing duty ratio adjustment operation
KR20210124152A (ko) 위상 감지 회로, 이를 포함하는 클럭 생성 회로 및 반도체 장치
CN109450439B (zh) 时脉数据恢复电路模块、存储器存储装置及相位锁定方法
TW201832069A (zh) 隨機資料產生電路、記憶體儲存裝置及隨機資料產生方法
US20210327478A1 (en) System for performing phase matching operation
WO2007076007A2 (en) Method and apparatus for pre-clocking
KR102517462B1 (ko) 반도체장치
US10613577B2 (en) Semiconductor device
US11756598B2 (en) Electronic device for performing data alignment operation