JP6665476B2 - スイッチング電源装置の制御回路 - Google Patents

Description

本発明はスイッチング電源装置の制御回路に関し、特にスイッチング周波数にジッタ（周波数拡散）を与えてノイズの発生を低減したスイッチング電源装置の制御回路に関する。

スイッチング電源装置では、商用の交流電圧を整流・平滑し、その平滑した電圧をスイッチング素子によりスイッチングすることで所定の直流電圧を生成し、負荷に出力するようにしている。スイッチング素子が所定のスイッチング周波数でスイッチングされているとき、その所定のスイッチング周波数を基本波とする高次の高調波も同時に発生している。この高次の高調波は、放射ＥＭＩ（Electromagnetic Interference：電磁妨害）ノイズおよび伝導ＥＭＩノイズとしてスイッチング電源装置の外に放出される。このようなＥＭＩノイズは、他の電子機器の動作に悪影響を与えるために一定量以上出さないよう、規格によりリミットが定められている。スイッチング電源装置の外に電波として放出される放射ＥＭＩノイズは、３０ＭＨｚ〜１ＧＨｚの測定周波数範囲においてリミットが定められている。一方、商用の交流電圧に接続されているスイッチング電源装置の電源コードを経由して外部に伝えられる伝導ＥＭＩノイズは、１５０ｋＨｚ〜３０ＭＨｚの測定周波数範囲においてリミットが定められている。

ところで、パワーエレクトロニクスの分野においては、現行の伝導ＥＭＩ規格に対し、ＥＭＩノイズの測定周波数範囲を１５０ｋＨｚよりも低域側に拡大して、より低い測定周波数範囲においても伝導ＥＭＩノイズを抑制するように規定することが検討されている。具体的には、測定周波数範囲は、その下限の周波数を９ｋＨｚにすることが検討されている。

測定周波数範囲が広がると、その９ｋＨｚ〜１５０ｋＨｚの測定周波数範囲において、新たに、伝導ＥＭＩノイズ低減対策が必要になる。つまり、スイッチング周波数を一般的に採用されている６５ｋＨｚとすると、その基本波とその第２高調波（１３０ｋＨｚ）とが新たに測定対象に加えられる。しかも、スイッチング周波数のエネルギは、その基本波が最も大きく、第２、第３高調波になるに従って小さくなるが、そのノイズエネルギの大きな基本波および第２高調波が新たに測定対象になるのである。これは、現行規格がスイッチング周波数の第２高調波よりもさらにエネルギの小さな第３高調波からノイズ低減対策をすればよいことに比較して、より強力なノイズ低減のための対策が必要になることを意味している。

スイッチング電源装置におけるこのような伝導ＥＭＩのノイズ低減対策としては、交流電圧を受ける位置にＥＭＩフィルタを設けること、およびスイッチング電源装置の制御を行う電源ＩＣ（Integrated Circuit）の内部において回路的な工夫をすることが一般に行われている。

ＥＭＩフィルタは、インダクタおよびコンデンサの部品を組み合わせて構成される。ＥＭＩフィルタは、抑制しようとする周波数が低域になるほど、部品の定数が大きく、逆に、高域になるほど、部品の定数が小さくなる。測定周波数範囲が現行規格よりも低域側に拡大されるとなると、部品の定数が大きくなるため、部品サイズが大きくなり、現行のＥＭＩフィルタのスペースに納めることが難しくなったり、コストが高くなったりする。このため、９ｋＨｚ〜１５０ｋＨｚの測定周波数範囲における伝導ＥＭＩのノイズ低減対策を電源ＩＣの側で実現できれば、ＥＭＩフィルタ側の対策が不要になり、たとえ対策が必要であったとしても、その規模は、小さくて済むことになる。

ＥＭＩフィルタによる伝導ＥＭＩのノイズ低減対策に対し、電源ＩＣによる伝導ＥＭＩのノイズ低減対策としては、スペクトラム拡散クロックもしくは拡散スペクトラムクロックという技術が知られている（たとえば、特許文献１参照）。これは、スイッチング周波数にジッタ（周波数拡散）を与え、ノイズを分散させて特定の周波数に集中させないようにするものであって、放射電力自体は変わらないが、スペクトルのピークレベルが下がることでノイズエネルギを低減させるものである。

図６はスイッチング周波数の変調前後のスペクトル分布の一例を示す図である。この図６において、横軸は周波数、縦軸は低減量を示している。なお、図の低減量は、変調前の振幅を０ｄＢ（デシベル）として表示してある。

この図６によれば、破線で示した変調前のスペクトル１０１は、高周波成分の中心周波数に集中して狭い周波数帯域に発生していることがわかる。このようなスペクトル１０１をスペクトラム拡散クロックにより変調すると、実線で示したスペクトル１０２のようにある周波数帯域に拡散される。図示の例では、スペクトル１０２は、スペクトル１０１よりもピークが１２ｄＢも低減されており、伝導ＥＭＩのノイズ低減効果は、スペクトラム拡散クロック技術によって少なくとも１２ｄＢであることがわかる。

なお、図示のスペクトル１０２は、変調周波数を決める変調信号として正弦波を用いているが、正弦波以外の波形を用いることもある。実際、スイッチング電源装置では、一般に、変調周波数信号に三角波を用いており、この三角波の波形を用いた場合のスペクトル分布は、図６のスペクトル１０２とは異なるが、概ね、同様のスペクトル分布となる。

すなわち、変調周波数に三角波の波形を用いた場合のスペクトル分布は、スペクトル１０２のスペクトル分布と同様、両端近傍の振幅が中央近傍の振幅よりも上方にオーバシュートした凸部１０３が形成される。このような凸部１０３は、伝導ＥＭＩノイズの低減効果を劣化させるものであるので、なくすことができれば、伝導ＥＭＩノイズの低減効果をさらに増すことが可能になる。

周波数拡散したスペクトルの両端近傍に現れる上記の凸部を、変調周波数の波形を特殊な形状の波形にすることによってなくす技術が知られている（たとえば、非特許文献１参照）。

図７は周波数拡散技術における変調信号の波形（変調波形）およびスペクトルを示す図であって、（Ａ）は最適変調波形を示し、（Ｂ）はクロック周波数を最適変調波形で変調したスペクトル分布の一例を示している。

図７の（Ａ）に示した最適変調波形は、ハーシーキッス（HERSHEY'S KISSES：登録商標）と呼ばれる曲線を持った波形である。このハーシーキッス波形は、その形状が特殊で容易に形成することができないため、信号回路の分野では、ＳＳＣＧ（スプレッド・スペクトラム・クロック・ジェネレータ）という専用のＩＣを用いて形成している。

このハーシーキッス波形をクロックの変調波形として用いることで、図７の（Ｂ）に示したように、スペクトルは、その両端近傍にあったオーバシュートがなくなり、平坦になっている。これにより、周波数拡散技術による伝導ＥＭＩノイズのさらなる低減効果を得ることができるので、スイッチング電源装置に適用しても、同様の伝導ＥＭＩノイズ低減効果を得ることが可能となる。

国際公開第２００６／０１９１９６号（図２）

松本泰、藤井勝巳、杉浦行、「拡散スペクトラムクロックシステムのための最適変調パターンの決定法」、電子情報通信学会技術研究報告：信学技報、一般社団法人電子情報通信学会、２００４年７月３０日、第１０４巻、第２３２号、ｐ．１５−２２

しかしながら、スイッチング電源装置では、ハーシーキッス波形を得るためだけに専用のＩＣを用いたり、制御用の電源ＩＣの中に、簡単な構成の三角波形成回路に代えて複雑かつ回路規模の大きなハーシーキッス波形生成回路を形成したりすることは、現実的には難しいという問題点があった。

本発明はこのような点に鑑みてなされたものであり、変調波にハーシーキッス波形を用いた場合に近い伝導ＥＭＩノイズ低減効果を得ることができるスイッチング電源装置の制御回路を提供することを目的とする。

本発明では上記の課題を解決するために、入力電圧に接続されたスイッチング素子をスイッチングすることにより所定の直流電圧を生成するように制御するスイッチング電源装置の制御回路が提供される。このスイッチング電源装置の制御回路は、スイッチング素子のスイッチング周期を制御する発振信号を生成する発振回路と、発振回路の発振信号に対して周波数拡散を行う変調信号としてハーシーキッス変調波形を線形近似したハーシーキッス近似信号を生成する変調信号生成回路とを有する発振器を備え、変調信号生成回路は、コンデンサの定電流充電および定電流放電を繰り返して三角波の信号を生成する三角波生成部と、三角波の信号から充電初期の所定の期間を表す第１信号、充電終期の所定の期間を表す第２信号、放電初期の所定の期間を表す第３信号、および放電終期の所定の期間を表す第４信号を生成する傾き切替信号生成部と、第１信号および第２信号を受けてコンデンサに充電する電流を増加させて三角波の充電初期および充電終期の期間における傾きを増加させる充電電流追加部と、第３信号および第４信号を受けてコンデンサから放電する電流を増加させて三角波の放電初期および放電終期の期間における傾きを増加させる放電電流追加部と、を有している。

上記構成のスイッチング電源装置の制御回路は、発振回路のスイッチング信号に対しハーシーキッス近似信号で変調するので、簡単な構成で、伝導ＥＭＩノイズの低減効果を最大限発揮することができるという利点がある。このため、ＥＭＩフィルタの性能を強化する必要がなく、たとえＥＭＩフィルタの性能を強化する必要があったとしても、小規模の強化で済むことになる。

実施の形態に係るスイッチング電源装置の代表的な構成例を示す回路図である。 制御ＩＣの回路構成の例を示すブロック図である。 ハーシーキッス近似信号生成回路の構成例を示す回路図である。 ハーシーキッス近似信号の生成過程を示す図であって、（Ａ）および（Ｂ）は傾き切替点生成のための準備段階を示し、（Ｃ）は近似信号生成段階を示している。 発振器の電圧制御発振回路の構成例を示す回路図である。 スイッチング周波数の変調前後のスペクトル分布の一例を示す図である。 周波数拡散技術における変調波形およびスペクトルを示す図であって、（Ａ）は最適変調波形を示し、（Ｂ）はクロック周波数を最適変調波形で変調したスペクトル分布の一例を示している。

以下、本発明の実施の形態について、部品点数が少なく、広い入力電圧範囲に対しても対応可能なフライバック式のスイッチング電源装置に適用した場合を例に図面を参照して詳細に説明する。なお、以下の説明においては、端子名とその端子における電圧、電流、信号などは、同じ符号を用いることがある。

図１は実施の形態に係るスイッチング電源装置の代表的な構成例を示す回路図である。
このスイッチング電源装置１００は、ＰＷＭ（Pulse Width Modulation）制御用の制御回路である制御ＩＣ８を有し、少なくとも図中のトランスＴ、ダイオード１９、コンデンサ２０およびスイッチング素子を備えている。スイッチング素子としては、ここでは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１７を用いている。

商用の交流電源１は、入力のノイズフィルタを構成するコモンモードチョークコイル２およびＸコンデンサ３を介して、ダイオードブリッジ４に供給され、このダイオードブリッジ４によって全波整流される。

コンデンサ５は、ダイオードブリッジ４と接地との間に設けられて、出力に安定してエネルギを供給するための入力電圧を保持する機能、およびＭＯＳＦＥＴ１７によるスイッチング動作によって発生されるスイッチングノイズを吸収する機能を有している。また、ダイオード６は、交流電源１を半波整流し、電流制限抵抗７を介して制御ＩＣ８のＶＨ端子に給電し、起動時における制御ＩＣ８への電力供給を確保している。この電流制限抵抗７は、ＶＨ端子へ供給される入力電流の制限をしている。

制御ＩＣ８には、そのＬＡＴ端子にサーミスタ９が接続され、制御ＩＣ８に過熱ラッチ保護をかけるようにしている。また、制御ＩＣ８のＣＳ端子には、コンデンサ１０および抵抗１１からなるノイズフィルタを介してセンス抵抗１２の電圧が入力されている。

制御ＩＣ８のＶＣＣ端子は、コンデンサ１３の一端と接続されるとともに、ダイオード１４を介してトランスＴの補助巻線１５と接続されている。このコンデンサ１３は、ＰＷＭ制御動作時に制御ＩＣ８へ供給される電源電圧を保持する。また、ダイオード１４は、起動後に補助巻線１５からＶＣＣ端子に電圧を供給するためのものである。

トランスＴの一次巻線１６は、一端がコンデンサ５に接続され、他端がＭＯＳＦＥＴ１７のドレイン端子に接続される。また、ＭＯＳＦＥＴ１７のソース端子は、センス抵抗１２を介して接地され、センス抵抗１２によってＭＯＳＦＥＴ１７を流れるドレイン電流Ｉｄｓが検出される。すなわち、センス抵抗１２では、ＭＯＳＦＥＴ１７のオン電流が、それに比例した大きさの電圧信号に変換され、この電圧信号（電流検出信号）がノイズフィルタを介して制御ＩＣ８のＣＳ端子に入力される。

トランスＴの二次巻線１８は、一端がダイオード１９と接続され、さらにコンデンサ２０を介して接地されている。コンデンサ２０の端子電圧は、負荷２５に供給される出力電圧であり、この電圧に関する情報がフォトカプラ２１によって二次側から一次側へ伝えられる。フォトカプラ２１は、シャントレギュレータ２２と直列に接続され、シャントレギュレータ２２には、出力電圧を分圧する抵抗２３，２４の接続点が接続され、シャントレギュレータ２２により出力電圧の分圧値と内蔵の基準電圧とが比較される。二次側の出力電圧の基準電圧に対する誤差情報は、シャントレギュレータ２２にて電流信号に変換され、この電流信号がフォトカプラ２１を構成するＬＥＤ（Light Emitting Diode）に流れて光信号に変換される。この光信号は、フォトカプラ２１を構成するフォトトランジスタに伝えられ、フォトトランジスタで光電変換された信号は、制御ＩＣ８のＦＢ端子に入力される。このようにして、二次側の出力電圧の情報、すなわち、負荷情報が一次側の制御ＩＣ８へ伝達される。

ＰＷＭ制御用の制御ＩＣ８を用いて構成されたスイッチング電源装置１００では、ＭＯＳＦＥＴ１７のスイッチング動作を制御することにより、交流入力電圧の整流電圧がトランスＴを介して所定の直流電圧に変換される。

ＩＣ回路により構成される制御ＩＣ８では、トランスＴの二次側の負荷２５に出力される負荷情報を、上記のようにシャントレギュレータ２２、フォトカプラ２１を介して制御ＩＣ８のＦＢ端子にフィードバックされた信号により検出している。

また、ＭＯＳＦＥＴ１７のドレイン電流Ｉｄｓは、センス抵抗１２にて電圧に変換され、この電圧を制御ＩＣ８は、ＣＳ端子で検出している。制御ＩＣ８は、ＦＢ端子電圧とＣＳ端子電圧とを直接または間接的に比較してＯＵＴ端子からの出力信号を決定している。この出力信号がＭＯＳＦＥＴ１７のオン幅を可変制御することで、スイッチング電源をＰＷＭ制御することができ、これにより二次側の負荷２５への供給電力を調整することができる。

図２は制御ＩＣ８の回路構成の例を示すブロック図である。
制御ＩＣ８において、起動回路３１は、起動時にＶＨ端子からＶＣＣ端子へ電流を供給するものであって、交流電源１が印加されると、制御ＩＣ８では、ＶＨ端子から起動回路３１を通してＶＣＣ端子へ電流が流れる。これにより、ＶＣＣ端子に外部接続されたコンデンサ１３が充電されて、その電圧値が上昇する。

低電圧誤動作防止回路（ＵＶＬＯ）３２は、ＶＣＣ端子と基準電源Ｖ１とに接続されている。この低電圧誤動作防止回路３２では、ＶＣＣ端子の電圧値が基準電源Ｖ１以上になると、低電圧誤動作防止回路３２の出力であるＵＶＬＯ信号がＬ（Ｌｏｗ）レベルとなり、内部電源回路３３が起動して、制御ＩＣ８内の各回路に電源供給が行われる。反対に、ＶＣＣ端子電圧が基準電源Ｖ１に達しないとき、または、ＶＣＣ端子電圧が基準電源Ｖ１より低下したとき、低電圧誤動作防止回路３２は、ＵＶＬＯ信号をＨ（Ｈｉｇｈ）レベルにして制御ＩＣ８の動作を停止する。

発振器（ＯＳＣ）３４は、ＦＢ端子と接続され、ＭＯＳＦＥＴ１７のスイッチング動作で発生するＥＭＩノイズ低減のために周波数拡散を行う周波数変調機能が内蔵されている。この発振器３４は、制御ＩＣ８によるＭＯＳＦＥＴ１７の動作周波数を決めるものであって、上記の周波数変調機能とは別に軽負荷時には発振周波数を低下させる可変周波数機能も有し、発振信号（デューティマックス信号）Ｄｍａｘを出力する。

この発振信号Ｄｍａｘは、Ｈレベルの時間が長く、周期毎に短時間だけＬレベルになる信号であって、その周期がスイッチング電源のスイッチング周期となる。その周期と周期中のＨレベルの時間との比がスイッチング電源の最大時比率（デューティマックス）を与える。また、スロープ補償回路３５は、ＣＳ端子と接続され、後述のサブハーモニック発振を防止する機能を備えている。

ＦＢコンパレータ３６の入力端子は、ＦＢ端子と基準電源Ｖ２とに接続されている。ＦＢ端子電圧が基準電源Ｖ２より低下したとき、ＦＢコンパレータ３６は、負荷電力が小さいと判断して、ＦＢコンパレータ３６から後段のワンショット回路３７にクリア信号ＣＬＲを出力し、ワンショット回路３７からの出力を停止させることによりスイッチング動作を停止させる。また、ＦＢ端子電圧が基準電源Ｖ２より高くなったとき、ＦＢコンパレータ３６は、スイッチング動作を開始させる。これにより、ＦＢコンパレータ３６は、軽負荷時にスイッチング動作を一時的に停止させるバースト動作を実現させている。

ワンショット回路３７は、発振器３４の発振信号Ｄｍａｘの立ち上がりでトリガされて後段のＲＳフリップフロップ３８に対するセットパルスを生成する。また、このセットパルスは、ＭＯＳＦＥＴ１７のターンオン時にＣＳ端子に発生するノイズにより、ＭＯＳＦＥＴ１７が誤ってターンオフしてしまうことを防ぐブランキング信号ともなっている。ワンショット回路３７は、Ｈレベルのクリア信号ＣＬＲが入力されている間、ＲＳフリップフロップ３８に対するセットパルスを出力しない。

ＲＳフリップフロップ３８は、オアゲート３９およびアンドゲート４０とともにＰＷＭ信号を生成している。すなわち、オアゲート３９では、入力されているワンショット回路３７の出力信号とＲＳフリップフロップ３８の出力信号より、２つの出力信号の論理和（ＯＲ）信号を生成する。

基本的には、このオアゲート３９の出力信号がＰＷＭ信号となるが、さらに、発振器３４の発振信号Ｄｍａｘに基づきアンドゲート４０でＰＷＭ信号の最大デューティを決めている。

低電圧誤動作防止回路３２から出力されたＵＶＬＯ信号は、オアゲート４１を介してドライブ回路（ＯＵＴＰＵＴ）４２に供給されてドライブ回路４２の動作を許可するか否かを制御する。ドライブ回路４２は、ドライブ回路４２からＯＵＴ端子を介して出力されるスイッチ信号Ｓｏｕｔにより、ＭＯＳＦＥＴ１７のスイッチングを制御している。すなわち、ＶＣＣ端子電圧が低くてＵＶＬＯ信号がＨレベルとなっているときは、ドライブ回路４２の出力をオフさせる（ＭＯＳＦＥＴ１７をオフさせる信号を出力する）。反対に、ＶＣＣ端子電圧が高くてＵＶＬＯ信号がＬレベル、かつラッチ回路４９の出力信号がＬレベルとなっているときは、アンドゲート４０の出力信号に従い、ドライブ回路４２がＭＯＳＦＥＴ１７のスイッチングを制御する。

レベルシフト回路４３は、ＦＢ端子の電圧をＣＳコンパレータ４４に入力可能な電圧範囲にレベルシフトする機能を有し、その出力信号がＣＳコンパレータ４４の反転入力端子（−）に供給される。ＣＳコンパレータ４４の非反転入力端子（＋）には、スロープ補償回路３５の出力信号が供給されている。なお、ＦＢ端子には、内部電源電圧が抵抗Ｒ０を介して接続され、この抵抗Ｒ０がフォトカプラ２１を構成するフォトトランジスタの負荷抵抗（プルアップ抵抗）となっている。これにより、ＦＢ端子の電圧は、内部電源回路３３から抵抗Ｒ０による電圧降下分だけ電圧ドロップした電圧となり、スイッチング電源装置１００に接続されている負荷２５に印加されている電圧と基準電圧との差を増幅した誤差信号の大きさが検知される。なお、誤差信号（ＦＢ端子の電圧）は、その値が大きいほど負荷がより重いことを示している信号である。

ＣＳコンパレータ４４では、後述のサブハーモニック発振を防ぐためのスロープ補償が施されたＣＳ端子電圧とレベルシフトされたＦＢ端子電圧とが比較され、ＭＯＳＦＥＴ１７のオフのタイミングを決めている。

また、制御ＩＣ８のＣＳ端子には、ＭＯＳＦＥＴ１７の過電流検出レベルを決めるＯＣＰコンパレータ４５が接続されている。ＯＣＰコンパレータ４５では、その非反転入力端子（＋）がＣＳ端子に、反転入力端子（−）が基準電源Ｖ３にそれぞれ接続され、ＭＯＳＦＥＴ１７の過電流検出レベルを決めている。

そして、ＣＳコンパレータ４４からのオフ信号と、遅延時間制御回路５０によって遅延時間が調整された後のＯＣＰコンパレータ４５からのオフ信号とは、いずれもオアゲート４６を介してＲＳフリップフロップ３８のリセット端子に供給されている。

なお、サーミスタ９には、ＬＡＴ端子を介して電流源４７から電流が供給される。ＬＡＴコンパレータ４８は、ＬＡＴ端子と基準電源Ｖ４とに接続され、ＬＡＴ端子の電圧（すなわち、サーミスタ９の電圧）が基準電源Ｖ４の電圧以下に低下したことを検出すると、過熱状態であると判断してラッチ回路４９に対するセット信号を出力する。

ラッチ回路４９は、ＬＡＴコンパレータ４８のセット信号を受けて、Ｈレベルのラッチ信号Ｌａｔｃｈをオアゲート４１およびオアゲート５１に出力する。これにより、ドライブ回路４２がオフ、起動回路３１がオンにされる。また、ラッチ回路４９のリセット端子には、低電圧誤動作防止回路３２のＵＶＬＯ信号が供給されていて、ＶＣＣ端子の電位が低下するとラッチ状態が解除される。

内部電源回路３３が起動して内部回路に電源が供給されると、抵抗Ｒ０およびＦＢ端子を介してフォトカプラ２１を構成するフォトトランジスタに電圧が印加されて、ＦＢ端子電圧が上昇する。

ＦＢ端子の電圧信号が一定電圧値以上になると、発振器３４から発振信号Ｄｍａｘが出力され、発振信号Ｄｍａｘの立ち上がりでトリガされるワンショット回路３７からＲＳフリップフロップ３８に対するセットパルスが出力される。

このセットパルスは、ＲＳフリップフロップ３８の出力信号とともにオアゲート３９に入力される。そして、オアゲート３９の出力信号がＰＷＭ信号としてアンドゲート４０およびドライブ回路４２を通じて、ＯＵＴ端子からＭＯＳＦＥＴ１７のゲート端子に出力され、スイッチ信号ＳｏｕｔとなってＭＯＳＦＥＴ１７を駆動する。

これにより、発振信号Ｄｍａｘの立ち上がりでＭＯＳＦＥＴ１７がターンオンすることになる。なお、ＲＳフリップフロップ３８の出力信号と、ワンショット回路３７からのセットパルスとの論理和をとるのは、上述のようにＭＯＳＦＥＴ１７のターンオン時にＣＳ端子に発生するノイズによりＲＳフリップフロップ３８がリセットされてＭＯＳＦＥＴ１７がターンオン直後にターンオフすることを防ぐためである。

ＭＯＳＦＥＴ１７がターンオンすると、センス抵抗１２にドレイン電流Ｉｄｓが流れるから、制御ＩＣ８のＣＳ端子の電圧が上昇する。そして、制御ＩＣ８のスロープ補償回路３５によってスロープ補償されたＣＳ端子の電圧が、ＦＢ端子電圧をレベルシフト回路４３によってレベルシフトした電圧に達すると、ＣＳコンパレータ４４からオアゲート４６を介してＲＳフリップフロップ３８にリセット信号が出力される。

ＲＳフリップフロップ３８がリセットされることで、オアゲート３９の出力がＬレベルとなり（通常動作では、この時点でワンショット回路３７からのセットパルスは、Ｌレベルになっている。）、これによりアンドゲート４０の出力もＬレベルとなるため、スイッチ信号ＳｏｕｔによりＭＯＳＦＥＴ１７はターンオフされる。

また、スイッチング電源装置に接続される負荷２５が極端に重くなり、制御ＩＣ８のＦＢ端子にフィードバックされる電圧値が（高電圧側の）制御範囲外になっても、ＭＯＳＦＥＴ１７をターンオフすることができる。すなわち、ＯＣＰコンパレータ４５がＣＳ端子の電圧値と基準電源Ｖ３の値とを比較し、ＣＳ端子の電圧値が基準電源Ｖ３の値以上になった場合に、ＭＯＳＦＥＴ１７は、ターンオフされる。

ＣＳコンパレータ４４でＦＢ端子電圧をレベルシフトした電圧を、ＣＳ端子の電圧と比較する前に、ＣＳ端子の電圧に対し、スロープ補償回路３５によってＭＯＳＦＥＴ１７のオン幅に比例したスロープ補償電圧を加算するスロープ補償がなされている。

一般に、定常状態でＭＯＳＦＥＴ１７が動作していれば、それぞれのスイッチング周期の最初にＭＯＳＦＥＴ１７に流れる電流の大きさが一定となる。ところが、ＭＯＳＦＥＴ１７のデューティ（オン時比率＝オン幅／スイッチング周期）が大きくなりすぎると、スイッチング周期の最初の電流の大きさが一定ではなくなって、スイッチング周期毎にＭＯＳＦＥＴ１７に流れる電流の状態が変動する。この現象が生じると、ＭＯＳＦＥＴ１７に流れる電流は、スイッチング周波数の信号に低周波の信号が重畳した状態となる。

こうした低周波数での発振は、サブハーモニック発振として知られているものであるが、このサブハーモニック発振にはそれが生じる条件がある。サブハーモニック発振は、ＣＳ端子の電圧に単調増加する信号を重畳するスロープ補償によりこの条件が成立しないようにして防止できる。

ここで、スイッチング電源装置１００では、制御ＩＣ８の発振器３４がＭＯＳＦＥＴ１７をスイッチング動作させるための発振信号Ｄｍａｘを生成しており、代表的には、６５ｋＨｚ、２５ｋＨｚおよびこれらの間の周波数が用いられている。すなわち、負荷２５が重負荷のとき、スイッチング周波数は、６５ｋＨｚ固定で動作し、負荷２５が軽負荷になるに従って周波数を６５ｋＨｚから２５ｋＨｚまで可変する。周波数が２５ｋＨｚまで低下すると、周波数を２５ｋＨｚに固定し、トランスＴの音鳴りの原因となる可聴周波数まで低下しないようにしている。このように、軽負荷になるに従って、動作周波数を低減させることで、スイッチング電源装置１００の効率を上げることができる。

次に、制御ＩＣ８の発振器３４の構成例について説明する。この発振器３４では、周波数拡散の変調信号として、従来は３０ＭＨｚ以上の高周波領域における放射ＥＭＩノイズを低減するためにしか使われていないハーシーキッス波形を使うことにする。ただし、ハーシーキッス波形を生成するのに必要な回路構成の規模を抑えるために、この発振器３４では、ハーシーキッス波形に近似した波形を生成することにする。この近似波形は、ハーシーキッス波形が最大周波数偏移（＋Δｆ／２）および最小周波数偏移（−Δｆ／２）の近傍でそれぞれ変化率（傾き）が大きいという特性を利用する。すなわち、三角波の傾きを周波数偏移が最大および最小となる近傍で大きくなるように線形傾きを切替えることでハーシーキッス曲線波形を直線近似した波形にしている。したがって、発振器３４は、変調信号のハーシーキッス近似波形を生成するハーシーキッス近似信号生成回路６０と、ハーシーキッス近似信号が入力されて発振信号Ｄｍａｘを生成する電圧制御発振回路７０とを備える。

図３はハーシーキッス近似信号生成回路６０の構成例を示す回路図、図４はハーシーキッス近似信号の生成過程を示す図であって、（Ａ）および（Ｂ）は傾き切替点生成のための準備段階を示し、（Ｃ）は近似信号生成段階を示している。

発振器３４において、変調信号を生成するハーシーキッス近似信号生成回路６０は、三角波・ハーシーキッス近似信号生成部６１と、三角波生成制御部６２と、傾き切替信号生成部６３とを備えている。

三角波・ハーシーキッス近似信号生成部６１は、三角波生成回路を基本に、充電および放電の電流を一時的に増加させる回路を付加する回路構成を有している。すなわち、三角波・ハーシーキッス近似信号生成部６１は、４つのトランジスタ（ｐチャネル型のＭＯＳＦＥＴ）ＰＭ１，ＰＭ２，ＰＭ３，ＰＭ４を備えている。トランジスタＰＭ１，ＰＭ２，ＰＭ３，ＰＭ４のそれぞれのソース端子は、電源に接続され、トランジスタＰＭ１のゲート端子およびドレイン端子とトランジスタＰＭ２，ＰＭ３，ＰＭ４のそれぞれのゲート端子とは、電流源ｉｂの一端に接続されている。電流源ｉｂの他端は、グランドＧＮＤに接続されている。ここで、トランジスタＰＭ１とトランジスタＰＭ２，ＰＭ３，ＰＭ４とは、カレントミラー回路を構成し、トランジスタＰＭ２，ＰＭ３，ＰＭ４のドレイン端子からそれぞれ電流源ｉｂの電流ｉｂと同じ電流がコピーされて出力される。

トランジスタＰＭ２，ＰＭ３のドレイン端子は、それぞれトランジスタ（ｎチャネル型のＭＯＳＦＥＴ）ＮＭ２，ＮＭ３のドレイン端子に接続され、トランジスタＮＭ２，ＮＭ３のソース端子は、グランドＧＮＤに接続されている。トランジスタＮＭ２，ＮＭ３は、それぞれのゲート端子を互いに接続し、かつ、トランジスタＮＭ２のドレイン端子とゲート端子とを接続することで、カレントミラー回路を構成している。ただし、このカレントミラー回路では、トランジスタＮＭ２が電流ｉｂを流すことができるのに対し、トランジスタＮＭ３は、電流ｉｂの２倍の電流（２×ｉｂ）を流すことができるように、ミラー比が１：２に設定されている。

トランジスタＰＭ２のドレイン端子およびトランジスタＮＭ２のドレイン端子は、また、トランジスタ（ｎチャネル型のＭＯＳＦＥＴ）ＮＭ１のドレイン端子に接続され、トランジスタＮＭ１のソース端子は、グランドＧＮＤに接続されている。トランジスタＮＭ１のゲート端子は、三角波生成制御部６２に接続されている。

トランジスタＰＭ３のドレイン端子およびトランジスタＮＭ３のドレイン端子は、また、コンデンサＣＴの一端に接続され、コンデンサＣＴの他端は、グランドＧＮＤに接続されている。この構成により、トランジスタＮＭ３がオフのとき、トランジスタＰＭ３は、電流源ｉｂの電流ｉｂをコンデンサＣＴに充電することで、ある傾きで上昇する信号Ｖｃｔを生成することができる。トランジスタＮＭ３がオンのときは、このトランジスタＮＭ３がカレントミラー回路によって電流（２×ｉｂ）を流すように設定され、トランジスタＰＭ３からは電流ｉｂが流れてきているので、コンデンサＣＴからは、電流ｉｂが放電されることになる。トランジスタＮＭ３がコンデンサＣＴから電流ｉｂを放電させることにより、ある傾きで降下する信号Ｖｃｔを生成することができる。つまり、トランジスタＰＭ１〜ＰＭ３，ＮＭ２，ＮＭ３、電流源ｉｂ、コンデンサＣＴは、三角波生成部を構成している。

トランジスタＰＭ４のドレイン端子は、トランジスタ（ｎチャネル型のＭＯＳＦＥＴ）ＮＭ５のドレイン端子に接続され、トランジスタＮＭ５のソース端子は、コンデンサＣＴの一端に接続され、トランジスタＮＭ５のゲート端子は、傾き切替信号生成部６３に接続されている。この構成により、トランジスタＮＭ３がオフでトランジスタＮＭ５がオンのとき、コンデンサＣＴは、トランジスタＰＭ３からの電流ｉｂとトランジスタＰＭ４からの電流ｉｂとによって充電され、急な傾きで上昇する信号Ｖｃｔが生成される。つまり、トランジスタＰＭ４，ＮＭ５は、充電電流追加部を構成している。

トランジスタＮＭ３のドレイン端子は、また、トランジスタ（ｎチャネル型のＭＯＳＦＥＴ）ＮＭ４のドレイン端子に接続され、トランジスタＮＭ４のソース端子は、トランジスタ（ｎチャネル型のＭＯＳＦＥＴ）ＮＭ６のドレイン端子に接続され、トランジスタＮＭ４のゲート端子は、傾き切替信号生成部６３に接続されている。トランジスタＮＭ６のソース端子は、グランドＧＮＤに接続され、トランジスタＮＭ６のゲート端子は、トランジスタＮＭ２のゲート端子に接続されている。したがって、トランジスタＮＭ６は、トランジスタＮＭ２とカレントミラー回路を構成している。この構成により、トランジスタＮＭ３およびトランジスタＮＭ４がオンのとき、コンデンサＣＴは、トランジスタＮＭ３およびトランジスタＮＭ４，ＮＭ６を介してそれぞれ流れる電流ｉｂにより放電され、急な傾きで降下する信号Ｖｃｔが生成される。つまり、トランジスタＮＭ４，ＮＭ６は、放電電流追加部を構成している。

コンデンサＣＴの一端は、また、抵抗ＲＴの一端に接続され、抵抗ＲＴの他端は、トランジスタ（ｎチャネル型のＭＯＳＦＥＴ）ＮＭ７のドレイン端子に接続されている。トランジスタＮＭ７のソース端子は、グランドＧＮＤに接続され、トランジスタＮＭ７のゲート端子は、低電圧誤動作防止回路３２の出力端子に接続され、スイッチング電源装置１００の起動時および遮断時にオン、通常動作時にはオフとなるＵＶＬＯ信号が入力される。これにより、起動時および遮断時には、コンデンサＣＴに並列に抵抗ＲＴおよびトランジスタＮＭ７からなる放電回路を接続してコンデンサＣＴに蓄積された電荷を確実に放電し、コンデンサＣＴの電位（信号Ｖｃｔの値）が不定にならないようにしている。

三角波生成制御部６２は、コンパレータＣＰ５，ＣＰ６を有し、コンパレータＣＰ５の非反転入力端子およびコンパレータＣＰ６の反転入力端子には、コンデンサＣＴの充電電位を表す信号Ｖｃｔが入力される。コンパレータＣＰ５の反転入力端子には、生成しようとする三角波の最大電位を規定する電圧ＶＨが入力され、コンパレータＣＰ６の非反転入力端子には、三角波の最小電位を規定する電圧ＶＬが入力される。コンパレータＣＰ５の出力端子は、ノアゲートＱ８の一方の入力に接続され、コンパレータＣＰ６の出力端子は、ノアゲートＱ９の一方の入力に接続される。ノアゲートＱ８，Ｑ９は、ノアゲートＱ８の他方の入力にノアゲートＱ９の出力を接続し、ノアゲートＱ９の他方の入力にノアゲートＱ８の出力を接続してＲＳフリップフロップを構成している。すなわち、コンパレータＣＰ５の出力を受けるノアゲートＱ８の一方の入力がＲＳフリップフロップのリセット入力端子、コンパレータＣＰ６の出力を受けるノアゲートＱ９の一方の入力がＲＳフリップフロップのセット入力端子、ノアゲートＱ８の出力がＲＳフリップフロップの出力を構成している。

これにより、コンデンサＣＴの信号Ｖｃｔが電圧ＶＬより低いと、コンパレータＣＰ５の出力がＬレベル、コンパレータＣＰ６の出力がＨレベルになるので、ノアゲートＱ８は、Ｈレベルの信号Ｖｓｗを出力する。信号Ｖｃｔが電圧ＶＬを超えて高くなると、コンパレータＣＰ５，ＣＰ６の出力がＬレベルになるので、ノアゲートＱ８の出力の信号Ｖｓｗは、Ｈレベルを維持する。信号Ｖｃｔが電圧ＶＨを超えて高くなると、コンパレータＣＰ５の出力がＨレベル、コンパレータＣＰ６の出力がＬレベルになるので、ノアゲートＱ８は、Ｌレベルの信号Ｖｓｗを出力する。そして、信号Ｖｃｔが電圧ＶＨより低くなると、コンパレータＣＰ５，ＣＰ６の出力がＬレベルになるので、ノアゲートＱ８の出力の信号Ｖｓｗは、Ｌレベルを維持する。信号Ｖｃｔが電圧ＶＬより低下すると、コンパレータＣＰ５の出力がＬレベル、コンパレータＣＰ６の出力がＨレベルになるので、ノアゲートＱ８は、Ｈレベルの信号Ｖｓｗを出力する。すなわち、この三角波生成制御部６２は、信号Ｖｃｔが電圧ＶＬから電圧ＶＨに上昇するまでの充電の間、Ｈレベルの信号Ｖｓｗを出力し、信号Ｖｃｔが電圧ＶＨから電圧ＶＬに降下するまでの放電の間、Ｌレベルの信号Ｖｓｗを出力する。

この信号Ｖｓｗは、三角波・ハーシーキッス近似信号生成部６１のトランジスタＮＭ１のゲート端子に入力される。トランジスタＮＭ１がＨレベルの信号Ｖｓｗを受けているとき、すなわち、充電期間の間は、トランジスタＮＭ１がオンとなり、トランジスタＮＭ２，ＮＭ３，ＮＭ６がオフにされて三角波・ハーシーキッス近似信号生成部６１における定電流放電の機能が無効にされる。

傾き切替信号生成部６３は、コンパレータＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４を有し、コンパレータＣＰ１，ＣＰ３の非反転入力端子およびコンパレータＣＰ２，ＣＰ４の反転入力端子には、信号Ｖｃｔが入力される。コンパレータＣＰ１の反転入力端子には、設定レベルの電圧Ｖ１ａが入力され、コンパレータＣＰ２の非反転入力端子には、設定レベルの電圧Ｖ１ｂが入力され、コンパレータＣＰ３の反転入力端子には、設定レベルの電圧Ｖ２ａが入力され、コンパレータＣＰ４の非反転入力端子には、設定レベルの電圧Ｖ２ｂが入力される。なお、設定レベルの電圧Ｖ１ａ，Ｖ１ｂ，Ｖ２ａ，Ｖ２ｂの詳細については、後述する。コンパレータＣＰ１の出力端子は、アンドゲートＱ２の一方の入力に接続され、コンパレータＣＰ２の出力端子は、アンドゲートＱ３の一方の入力に接続され、コンパレータＣＰ３の出力端子は、アンドゲートＱ４の一方の入力に接続され、コンパレータＣＰ４の出力端子は、アンドゲートＱ５の一方の入力に接続される。アンドゲートＱ３，Ｑ４の他方の入力は、三角波生成制御部６２の出力端子に接続され、アンドゲートＱ２，Ｑ５の他方の入力は、インバータＱ１を介して三角波生成制御部６２の出力端子に接続される。アンドゲートＱ２，Ｑ５の出力は、オアゲートＱ６の入力に接続され、オアゲートＱ６の出力は、信号Ｖｓｗ３として三角波・ハーシーキッス近似信号生成部６１のトランジスタＮＭ４のゲート端子に接続される。アンドゲートＱ３，Ｑ４の出力は、オアゲートＱ７の入力に接続され、オアゲートＱ７の出力は、信号Ｖｓｗ２として三角波・ハーシーキッス近似信号生成部６１のトランジスタＮＭ５のゲート端子に接続される。

次に、この傾き切替信号生成部６３の動作について、図４を参照しながら説明する。まず、図４において、電圧ＶＨは、三角波の最大電位を規定する電圧であり、電圧ＶＬは、三角波の最小電位を規定する電圧であって、三角波は、コンデンサＣＴの充放電による電位を電圧ＶＨ，ＶＬで規定することで生成される。

コンパレータＣＰ１に設定レベルとして入力される電圧Ｖ１ａは、図４の（Ａ），（Ｂ）に示したように、電圧ＶＨよりも若干小さい値を有し、コンパレータＣＰ２に設定レベルとして入力される電圧Ｖ１ｂは、電圧ＶＬよりも若干大きい値を有している。コンパレータＣＰ３に設定レベルとして入力される電圧Ｖ２ａは、電圧Ｖ１ａより小さく、電圧ＶＨよりも所定値だけ小さい値を有している。そして、コンパレータＣＰ４に設定レベルとして入力される電圧Ｖ２ｂは、電圧Ｖ１ｂより大きく、電圧ＶＬよりも所定値だけ大きい値を有している。したがって、設定レベルの関係は、ＶＨ＞Ｖ１ａ＞Ｖ２ａ＞Ｖ２ｂ＞Ｖ１ｂ＞ＶＬとなる。

ここで、コンパレータＣＰ１は、信号Ｖｃｔと電圧Ｖ１ａとを比較して信号Ｖｒ１を生成する。コンパレータＣＰ２は、信号Ｖｃｔと電圧Ｖ１ｂとを比較して信号Ｖｓ１を生成する。コンパレータＣＰ３は、信号Ｖｃｔと電圧Ｖ２ａとを比較して信号Ｖｒ２を生成する。コンパレータＣＰ４は、信号Ｖｃｔと電圧Ｖ２ｂとを比較して信号Ｖｓ２を生成する。

次に、アンドゲートＱ２は、信号Ｖｒ１と三角波生成制御部６２の信号ＶｓｗをインバータＱ１で論理反転した信号（／Ｖｓｗ）（“／”は反転信号を意味する。）とを受けて、信号Ｖｒ１＆（／Ｖｓｗ）（“＆”は論理積を意味する。）を出力する。アンドゲートＱ３は、信号Ｖｓ１と信号Ｖｓｗとを受けて、信号Ｖｓ１＆Ｖｓｗを出力する。アンドゲートＱ４は、信号Ｖｒ２と信号Ｖｓｗとを受けて、信号Ｖｒ２＆Ｖｓｗを出力する。アンドゲートＱ５は、信号Ｖｓ２と信号（／Ｖｓｗ）とを受けて、信号Ｖｓ２＆（／Ｖｓｗ）を出力する。これにより、充電初期の期間を規定する第１信号とする信号Ｖｓ１＆Ｖｓｗ、充電終期の期間を規定する第２信号とする信号Ｖｒ２＆Ｖｓｗ、放電初期の期間を規定する第３信号とする信号Ｖｒ１＆（／Ｖｓｗ）、および、放電終期の期間を規定する第４信号とする信号Ｖｓ２＆（／Ｖｓｗ）が生成される。

次に、オアゲートＱ７は、信号Ｖｓ１＆Ｖｓｗおよび信号Ｖｒ２＆Ｖｓｗを受けて、信号Ｖｓｗ２＝（Ｖｓ１＆Ｖｓｗ）ｏｒ（Ｖｒ２＆Ｖｓｗ）（“ｏｒ”は論理和を意味する。）を出力する。この信号Ｖｓｗ２は、図４の（Ｃ）に示したように、充電初期および終期の傾きの大きな期間Ｔ１，Ｔ３を規定し、三角波・ハーシーキッス近似信号生成部６１のトランジスタＮＭ５のゲート端子に入力される。これにより、充電初期および終期の期間Ｔ１，Ｔ３において、トランジスタＮＭ５がオンされ、コンデンサＣＴには、トランジスタＰＭ３からの電流ｉｂおよびトランジスタＰＭ４からの電流ｉｂが充電される。トランジスタＮＭ５がオフのときの充電中期の期間Ｔ２では、コンデンサＣＴには、トランジスタＰＭ３からの電流ｉｂだけが充電される。このため、充電初期および終期の期間Ｔ１，Ｔ３での傾きは、充電中期の期間Ｔ２の２倍の傾きになっている。

また、オアゲートＱ６は、信号Ｖｒ１＆（／Ｖｓｗ）および信号Ｖｓ２＆（／Ｖｓｗ）を受けて、信号Ｖｓｗ３＝（Ｖｒ１＆／Ｖｓｗ）ｏｒ（Ｖｓ２＆／Ｖｓｗ）を出力する。この信号Ｖｓｗ３は、放電初期および終期の傾きの大きな期間Ｔ４，Ｔ６を規定し、三角波・ハーシーキッス近似信号生成部６１のトランジスタＮＭ４のゲート端子に入力される。これにより、放電初期および終期の期間Ｔ４，Ｔ６において、トランジスタＮＭ４がオンされ、コンデンサＣＴからは、トランジスタＮＭ３を介して放電される電流ｉｂに加えてトランジスタＮＭ６よる電流ｉｂの放電が追加される。トランジスタＮＭ４がオフのときの放電中期の期間Ｔ５では、コンデンサＣＴからは、トランジスタＮＭ３による電流ｉｂの放電だけとなる。このため、放電初期および終期の期間Ｔ４，Ｔ６での傾きは、放電中期の期間Ｔ５の２倍の傾きになっている。

以上のようにして、充電初期の期間Ｔ１と充電中期の期間Ｔ２との境界、充電中期の期間Ｔ２と充電終期の期間Ｔ３との境界、放電初期の期間Ｔ４と放電中期の期間Ｔ５との境界、および、放電中期の期間Ｔ５と放電終期の期間Ｔ６との境界で傾き切替を行うことにより、直線近似されたハーシーキッス近似信号が生成される。ハーシーキッス近似信号生成回路６０で生成されたハーシーキッス近似信号とする信号Ｖｃｔは、変調信号として発振器３４の電圧制御発振回路に出力される。なお、図４に示すタイミングチャートの波形は、コンパレータＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４の応答遅れが加味された形で示されている。

図５は発振器の電圧制御発振回路の構成例を示す回路図である。
この電圧制御発振回路７０は、オペアンプＯＡ、コンパレータＣＰ１１，ＣＰ１２、トランジスタ（ｐチャネル型のＭＯＳＦＥＴ）ＰＭ１１〜ＰＭ１５、トランジスタ（ｎチャネル型のＭＯＳＦＥＴ）ＮＭ１１〜ＮＭ１４、抵抗Ｒ１、ノアゲートＱ１１，Ｑ１２、およびコンデンサＣ１を有している。

オペアンプＯＡは、その反転入力端子にハーシーキッス近似信号生成回路６０から出力された信号Ｖｃｔが入力される。オペアンプＯＡの出力端子は、トランジスタＰＭ１１，ＰＭ１２のゲート端子にそれぞれ接続される。トランジスタＰＭ１１のドレイン端子は、オペアンプＯＡの非反転入力端子に接続されるとともに、抵抗Ｒ１の一端に接続される。抵抗Ｒ１の他端は、グランドＧＮＤに接続される。

トランジスタＰＭ１２のドレイン端子は、トランジスタＮＭ１１のドレイン端子に接続され、トランジスタＮＭ１１のソース端子は、グランドＧＮＤに接続される。トランジスタＮＭ１１のドレイン端子は、また、自身のゲート端子およびトランジスタＮＭ１２，ＮＭ１３のゲート端子に接続され、トランジスタＮＭ１２，ＮＭ１３のソース端子は、グランドＧＮＤに接続される。トランジスタＮＭ１１は、トランジスタＮＭ１２，ＮＭ１３とカレントミラー回路を構成している。

トランジスタＮＭ１２のドレイン端子は、トランジスタＰＭ１３のドレイン端子およびゲート端子と、トランジスタＰＭ１４のゲート端子とに接続され、トランジスタＰＭ１３は、トランジスタＰＭ１４とカレントミラー回路を構成している。

トランジスタＰＭ１１，ＰＭ１２，ＰＭ１３，ＰＭ１４のソース端子は、電源端子にそれぞれ接続される。
トランジスタＰＭ１４のドレイン端子は、トランジスタＰＭ１５のソース端子に接続され、トランジスタＰＭ１５のドレイン端子は、トランジスタＮＭ１４のドレイン端子に接続され、トランジスタＮＭ１４のソース端子は、トランジスタＮＭ１３のドレイン端子に接続される。トランジスタＰＭ１５およびトランジスタＮＭ１４のドレイン端子は、コンデンサＣ１の一端に接続され、コンデンサＣ１の他端は、グランドＧＮＤに接続されている。

トランジスタＰＭ１５およびトランジスタＮＭ１４のドレイン端子は、また、コンパレータＣＰ１１の非反転入力端子およびコンパレータＣＰ１２の反転入力端子にそれぞれ接続されている。コンパレータＣＰ１１の反転入力端子には、コンデンサＣ１の充放電電圧の上限を設定する電圧Ｖｈｏｓｃが入力され、コンパレータＣＰ１２の非反転入力端子には、コンデンサＣ１の充放電電圧の下限を設定する電圧Ｖｌｏｓｃが入力される。コンパレータＣＰ１１の出力端子は、ノアゲートＱ１１の一方の入力に接続され、コンパレータＣＰ１２の出力端子は、ノアゲートＱ１２の一方の入力に接続される。ノアゲートＱ１１，Ｑ１２は、ノアゲートＱ１１の他方の入力にノアゲートＱ１２の出力を接続し、ノアゲートＱ１２の他方の入力にノアゲートＱ１１の出力を接続してＲＳフリップフロップを構成している。ノアゲートＱ１２の出力は、トランジスタＰＭ１５，ＮＭ１４のゲート端子に接続される。ノアゲートＱ１１の出力は、発振器３４の出力端子を構成している。

この電圧制御発振回路７０を構成するオペアンプＯＡの反転入力端子には、ハーシーキッス近似波形を有する信号Ｖｃｔが入力される。このとき、抵抗Ｒ１に流れる電流ｉ１の大きさは、オペアンプＯＡの入力端子の仮想短絡によりＶｃｔ／Ｒ１となる。また、トランジスタＰＭ１２は、トランジスタＰＭ１１とゲート端子が共通であり、ゲート・ソース間電圧が等しいため、トランジスタＰＭ１２のドレイン電流ｉ２は、電流ｉ１にトランジスタＰＭ１２とトランジスタＰＭ１１のゲート幅／ゲート長の比をかけた値になる。このことは、他のトランジスタＰＭ１３，ＰＭ１４，ＮＭ１３を流れる電流ｉ３，ｉ４，ｉ５に対しても同様に成り立つ。

トランジスタＰＭ１５およびトランジスタＮＭ１４のゲートには、ＲＳフリップフロップを構成するノアゲートＱ１２の出力が接続され、その出力信号Ｖｃが入力される。ＲＳフリップフロップの出力信号ＶｃがＬレベルのとき、トランジスタＮＭ１４がオフ、トランジスタＰＭ１５がオンになるため、コンデンサＣ１は、トランジスタＰＭ１４，ＰＭ１５を介して流れる電流ｉ４により充電される。ＲＳフリップフロップの出力信号ＶｃがＨレベルのときには、トランジスタＮＭ１４がオン、トランジスタＰＭ１５がオフになるため、コンデンサＣ１から電流ｉ５の電流がトランジスタＮＭ１４，ＮＭ１３を介して放電される。

コンデンサＣ１の充電電圧として出力される三角波信号Ｖｏｓｃは、コンパレータＣＰ１１，ＣＰ１２によってＶｈｏｓｃ，Ｖｌｏｓｃ（Ｖｈｏｓｃ＞Ｖｌｏｓｃ）と比較されている。すなわち、ＲＳフリップフロップの出力信号ＶｃがＬレベルのとき、三角波信号Ｖｏｓｃは、電位が上がり、それが電圧Ｖｈｏｓｃを超えた時点でコンパレータＣＰ１１の出力がＨレベルになって出力信号ＶｃがＨレベルに変わる。その後、三角波信号Ｖｏｓｃは、電位が下がり、それが電圧Ｖｌｏｓｃより低くなった時点で、コンパレータＣＰ１２の出力がＨレベルになって、出力信号Ｖｃは、再びＬレベルになる。発振器３４が出力する発振信号Ｄｍａｘは、出力信号Ｖｃとは論理反転された形でノアゲートＱ１１から出力される。

なお、この実施の形態では、電圧制御発振回路７０の三角波信号Ｖｏｓｃの基本波６５ｋＨｚに対し、ハーシーキッス近似波形の信号Ｖｃｔによって周波数拡散される拡散幅を±７％としている。このため、スイッチング電源装置１００は、スイッチング周波数＝６５ｋＨｚ±４．５５ｋＨｚの範囲で動作することになる。なお、上記の±７％は一例であって、測定条件を含むノイズの規格に応じて、ハーシーキッス近似信号生成回路６０における回路定数、例えば電圧ＶＨ，Ｖ１ａ，Ｖ２ａ，Ｖ２ｂ，Ｖ１ｂ，ＶＬ、抵抗ＲＴの抵抗値や電流ｉｂの電流値など、を変えることにより最適な値を設定することができる。

また、上記の電圧制御発振回路７０は、説明を簡単にするために、三角波信号Ｖｏｓｃの基本波を固定周波数として説明したが、実際には、ＦＢ端子電圧で負荷の大きさを判断し、負荷の大きさに応じて基本周波数を変更するようにしている。たとえば、負荷が重いときには、基本周波数を６５ｋＨｚとし、負荷が軽くなるにつれて基本周波数を下げていき、２５ｋＨｚ以下では、スイッチング動作を一時的に停止させるバースト動作を行うように制御する。

さらに、上記の実施の形態において、商用の交流電源を入力とするフライバック式のスイッチング電源装置を例に説明を行ってきた。しかし、本発明はこの方式のスイッチング電源装置に限定されるものではなく、入力がバッテリーなどの直流電源であってもよいし、トランスではなく単独のインダクタンスを用いるスイッチング電源にも適用できることは言うまでもないことである。

１ 交流電源
２ コモンモードチョークコイル
３ Ｘコンデンサ
４ ダイオードブリッジ
５ コンデンサ
６ ダイオード
７ 電流制限抵抗
８ 制御ＩＣ
９ サーミスタ
１０ コンデンサ
１１ 抵抗
１２ センス抵抗
１３ コンデンサ
１４ ダイオード
１５ 補助巻線
１６ 一次巻線
１７ ＭＯＳＦＥＴ
１８ 二次巻線
１９ ダイオード
２０ コンデンサ
２１ フォトカプラ
２２ シャントレギュレータ
２３，２４ 抵抗
２５ 負荷
３１ 起動回路
３２ 低電圧誤動作防止回路
３３ 内部電源回路
３４ 発振器
３５ スロープ補償回路
３６ ＦＢコンパレータ
３７ ワンショット回路
３８ ＲＳフリップフロップ
３９ オアゲート
４０ アンドゲート
４１ オアゲート
４２ ドライブ回路
４３ レベルシフト回路
４４ ＣＳコンパレータ
４５ ＯＣＰコンパレータ
４６ オアゲート
４７ 電流源
４８ ＬＡＴコンパレータ
４９ ラッチ回路
５０ 遅延時間制御回路
５１ オアゲート
６０ ハーシーキッス近似信号生成回路
６１ 三角波・ハーシーキッス近似信号生成部
６２ 三角波生成制御部
６３ 傾き切替信号生成部
７０ 電圧制御発振回路
１００ スイッチング電源装置
Ｃ１，ＣＴ コンデンサ
ＣＰ１〜ＣＰ６，ＣＰ１１，ＣＰ１２ コンパレータ
ＮＭ１〜ＮＭ７，ＮＭ１１〜ＮＭ１４ トランジスタ
ＯＡ オペアンプ
ＰＭ１〜ＰＭ４，ＰＭ１１〜ＰＭ１５ トランジスタ
Ｑ１ インバータ
Ｑ２〜Ｑ５ アンドゲート
Ｑ６，Ｑ７ オアゲート
Ｑ８，Ｑ９，Ｑ１１，Ｑ１２ ノアゲート
Ｒ０，Ｒ１，ＲＴ 抵抗
Ｔ トランス

Claims (5)

1. 入力電圧に接続されたスイッチング素子をスイッチングすることにより所定の直流電圧を生成するように制御するスイッチング電源装置の制御回路において、
   前記スイッチング素子のスイッチング周期を制御する発振信号を生成する発振回路と、前記発振回路の前記発振信号に対して周波数拡散を行う変調信号としてハーシーキッス変調波形を線形近似したハーシーキッス近似信号を生成する変調信号生成回路とを有する発振器を備え、
   前記変調信号生成回路は、
   コンデンサの定電流充電および定電流放電を繰り返して三角波の信号を生成する三角波生成部と、
   前記三角波の信号から充電初期の所定の期間を表す第１信号、充電終期の所定の期間を表す第２信号、放電初期の所定の期間を表す第３信号、および放電終期の所定の期間を表す第４信号を生成する傾き切替信号生成部と、
   前記第１信号および前記第２信号を受けて前記コンデンサに充電する電流を増加させて前記三角波の前記充電初期および前記充電終期の期間における傾きを増加させる充電電流追加部と、
   前記第３信号および前記第４信号を受けて前記コンデンサから放電する電流を増加させて前記三角波の前記放電初期および前記放電終期の期間における傾きを増加させる放電電流追加部と、
   を有していることを特徴とするスイッチング電源装置の制御回路。
2. 前記変調信号生成回路は、前記三角波の信号の電圧と前記三角波の最大電位および最小電位を規定する電圧とを比較して前記コンデンサが充電される期間および放電される期間を表す第５信号を出力する三角波生成制御部と、前記三角波生成制御部から前記第５信号の中で前記コンデンサが充電される期間を表す信号を受けたとき前記三角波生成部が行う定電流放電の機能を無効にする回路とを有していることを特徴とする請求項１記載のスイッチング電源装置の制御回路。
3. 前記傾き切替信号生成部は、前記三角波の信号の電圧と前記三角波の最大電位および最小電位の間の値を有する異なる設定レベルとを比較する第１ないし第４コンパレータと、前記第１コンパレータの出力信号と前記第５信号の論理反転信号とから前記第３信号を出力する第１アンドゲートと、前記第２コンパレータの出力信号と前記第５信号とから前記第１信号を出力する第２アンドゲートと、前記第３コンパレータの出力信号と前記第５信号とから前記第２信号を出力する第３アンドゲートと、前記第４コンパレータの出力信号と前記第５信号の論理反転信号とから前記第４信号を出力する第４アンドゲートと、前記第２アンドゲートおよび前記第３アンドゲートの出力を受けて前記充電電流追加部に前記第１信号および前記第２信号を出力する第１オアゲートと、前記第１アンドゲートおよび前記第４アンドゲートの出力を受けて前記放電電流追加部に前記第３信号および前記第４信号を出力する第２オアゲートとを有していることを特徴とする請求項２記載のスイッチング電源装置の制御回路。
4. 前記三角波生成部は、前記コンデンサに並列に接続されて起動時および遮断時に前記コンデンサに蓄積された電荷を放電する放電回路を有していることを特徴とする請求項１記載のスイッチング電源装置の制御回路。
5. 前記発振回路は電圧制御発振回路であることを特徴とする請求項１から４のいずれか１項に記載のスイッチング電源装置の制御回路。

Images