JP2005237127A - スイッチングレギュレータ - Google Patents

Abstract

【課題】可飽和リアクトルを有するスイッチングレギュレータにおいて、入力電圧が変動する場合に可飽和リアクトルの大型化を抑制することのできるスイッチングレギュレータを提供する。
【解決手段】入力電圧を整流して直流電圧に変換するスイッチング回路３と、トランスＴの二次巻線に接続され、負荷電流でオン状態となり、かつ二次巻線の出力電圧と予め定める基準電圧との差に基づいてリセット電流が流れることによりオフ状態となる可飽和リアクトルＬ１と、を備え、入力電圧の予め定める基準値に対する電圧超過値を検出する電圧検出回路５と、電圧検出回路５によって検出された電圧超過値が増大するのに応じてスイッチング回路３によるスイッチング周波数を大きくするようにスイッチング周波数制御回路６と、を備え、スイッチング周波数制御回路６によってスイッチング周波数を変化させることにより可飽和リアクトルＬ１のオン状態の時間を変化させる。
【選択図】図１

Description

本発明は、可飽和リアクトルを有する、マグアンプ方式を用いたスイッチングレギュレータに関するものである。

従来、スイッチングレギュレータにおいては、トランスの二次巻線側で出力電圧の安定化を図るため、トランスの二次巻線側にヒステリシス特性を有する可飽和リアクトルをスイッチング素子として備えた、いわゆるマグアンプ方式が用いられたものが実用化されている（例えば、特許文献１参照）。

特開昭５２−４０３５号公報

図９は、マグアンプ方式が用いられたスイッチングレギュレータの一例を示す構成図である。このスイッチングレギュレータは、例えば交流電源を供給する外部の商用電源Ｐに整流回路２１が接続され、整流回路２１に、供給された交流電源を平滑化するための例えば平滑用コンデンサＣ１１からなる平滑回路２２が接続されている。平滑回路２２には、平滑化された交流電源をスイッチングしてパルス状の交流電圧を生成するためのスイッチング回路２３が接続されている。スイッチング回路２３には、トランスＴの一次巻線が接続され、トランスＴの二次巻線の一方端には可飽和リアクトルＬ１が接続されている。可飽和リアクトルＬ１には、その出力電圧を平滑化するための平滑コイルＬ２及び平滑コンデンサＣ１２からなる平滑回路２４が接続されている。また、平滑回路２４には、出力電圧と予め定める基準電圧とを比較してその誤差を増幅する誤差検出増幅回路２５と、その誤差分に基づいてリセット電流Ｉｒの値を設定し、可飽和リアクトルＬ１に対してそのリセット電流Ｉｒを付与するリセット電流設定回路２６とが接続されている。なお、図中、Ｄ１１は整流ダイオード、Ｄ１２は逆電流防止用ダイオード、Ｄ１３はフライホイールダイオードをそれぞれ示す。

上記構成によると、商用電源Ｐからの入力電圧は、整流回路２１及び平滑回路２２において整流平滑化されて直流電圧に変換された後、スイッチング回路２３において所定の周波数を有する交流電圧に変換される。変換された交流電圧は、トランスＴにおいて所望の電圧に変換された後、トランスＴの二次巻線側の可飽和リアクトルＬ１に対して出力される。

ここで、可飽和リアクトルＬ１は、図１０に示すようなＢ−Ｈ特性を有している。すなわち、可飽和リアクトルＬ１は、磁界Ｈが変化しても磁束密度Ｂはほとんど変化しない飽和領域（同図のＡ₁参照）と、磁界Ｈが変化することにより磁束密度Ｂが急激に変化する遷移領域（同図のＡ₂参照）とをもつ特性を有しており、飽和領域では、オン状態にある一方、遷移領域では、オフ状態にある。従って、マグアンプ方式が用いられたスイッチングレギュレータでは、可飽和リアクトルＬ１を飽和領域と遷移領域とに切り換えることによりトランスＴの二次巻線側の出力電圧をスイッチングし、これにより出力電圧の安定化が図られるようになっている。

図１１は、上記構成における可飽和リアクトルＬ１の入力電圧の波形及び電流の波形を示す図であるが、トランスＴの二次巻線の出力電圧が正のとき（同図のＴａ参照）、可飽和リアクトルＬ１に一定値以上の負荷電流が流れると、可飽和リアクトルＬ１は図１０におけるＢ−Ｈ特性において磁界Ｈが増大して飽和領域に移行し（(3)の状態参照）、オン状態となる。図１１の可飽和リアクトルの電流波形のＴａ期間における(1)から(3)は、可飽和リアクトルＬ１のＢ−Ｈ特性が図１０において(1)から(3)に移行することを示している。

その後、可飽和リアクトルＬ１に流れる負荷電流が減少し、磁界Ｈが減少すると、可飽和リアクトルＬ１の磁束密度Ｂも減少していくが、高い残留磁束密度Ｂｒを有するといったヒステリシス特性のため、負荷電流がゼロになっても磁束密度Ｂは十分に減少せず、可飽和リアクトルＬ１は飽和領域に留まり、遷移領域に移行せず（(4)の状態）、オフ状態にならない。

そこで、マグアンプ方式を用いたスイッチングレギュレータでは、可飽和リアクトルＬ１に負荷電流とは逆方向のリセット電流Ｉｒを流して可飽和リアクトルＬ１を強制的に遷移領域（(5)の状態参照）に移行させるようにしている。つまり、図１１に示すように、トランスＴの二次巻線の出力が正から負に反転するタイミング（図１１のタイミングＴ１参照）でリセット電流設定回路３から飽和領域にある可飽和リアクトルＬ１に負荷電流とは逆向きにリセット電流Ｉｒを流している。可飽和リアクトルＬ１にリセット電流Ｉｒが流れると、残留磁束密度Ｂｒが小さくなり、飽和領域から遷移領域（図１０のＡ₂参照）に移行し、可飽和リアクトルＬ１は、オフ状態になる（図１０及び図１１の(5)参照）。

そして、その後、トランスＴの二次巻線の出力電圧がタイミングＴ２で負から正に変化し、再び、可飽和リアクトルＬ１に負荷電流が流れると、可飽和リアクトルＬ１は、飽和領域に移行し、オフ状態からオン状態になり（図１０及び図１１の(1)→(2)→(3)参照）、以下、上記の動作が繰り返される。なお、リセット電流Ｉｒが大きいほど、トランスＴの二次巻線の出力電圧が再び負から正になったとき、可飽和リアクトルＬ１に負荷電流が流れるまでの時間（図１１のΔＴ参照）が遅れるようになる。図１１では、点線Ｌａで示すように、リセット電流Ｉｒが大きいほど負荷電流が流れるまでの時間が右方向に移行することを示している。また、図１０では、点線Ｌで示すように、リセット電流Ｉｒが大きいほど可飽和リアクトルＬ１の動作軌跡が下方向に移行することを示している。

ところで、可飽和リアクトルＬ１をＢ−Ｈ特性のオン状態（図１０の(4)参照）からオフ状態（図１０の(5)参照）に移行させるには、リセット電流Ｉｒを付与することにより磁束密度Ｂを下げなければならないが、磁束密度Ｂの変化量ΔＢは、可飽和リアクトルＬ１の態様（例えばコアの大きさ、巻線の巻数、線径等）に依存する。すなわち、トランスＴの二次巻線に出力される（可飽和リアクトルＬ１に供給される）出力電圧を「Ｖ」、可飽和リアクトルＬ１の巻線の巻数を「ｎ」、スイッチングされた出力電圧の周波数を「ｆ」、可飽和リアクトルＬ１の巻線の断面積を「Ａ」とすれば、磁束密度Ｂの変化量ΔＢは、Ｖ／（２ｎｆＡ）といった式に依存する。つまり、Ｖ／（２ｎｆＡ）の値がある値以上でないと、換言すれば可飽和リアクトルＬ１のサイズが入力電圧に対してある程度の大きさを有しなければ、可飽和リアクトルＬ１は、オン状態からオフ状態に変化せず、スイッチング機能が果たせなくなる。

一方、可飽和リアクトルＬ１のヒステリシス損は、磁束密度Ｂの変化量ΔＢ・ｆに比例するため、コアのヒステリシス損を抑制するためには、磁束密度Ｂの変化量ΔＢを、可飽和リアクトルＬ１がオン状態からオフ状態に移行することのできる範囲内で可及的に小さくする必要がある。

磁束密度Ｂの変化量ΔＢを小さくするには、仮に出力電圧Ｖを一定とした場合、上式から明らかなように、例えば可飽和リアクトルＬ１の巻線の巻数ｎを増やせばよい。しかしながら、巻数ｎを増やすと、可飽和リアクトルＬ１のサイズが大きくなる。また、磁束密度Ｂの変化量ΔＢを小さくするには、上式から巻線の断面積Ａを大きくするとよい。しかしながら、この場合も可飽和リアクトルＬ１のサイズが大きくなる。これらのことより、ヒステリシス損を抑える上で磁束密度Ｂの変化量ΔＢを可及的に小さくしようとすれば、可飽和リアクトルＬ１の形状が肥大化し、それにともなって可飽和リアクトルＬ１の設置スペースが広がることによりスイッチングレギュレータが大型化する。

さらに、磁束密度Ｂの変化量ΔＢを小さくするには、上式よりトランスＴの二次巻線の出力電圧におけるスイッチング周波数ｆを一律に大きくするとよいが、当該出力電圧のスイッチング周波数ｆを大きくすると、漏れインダクタンスやデッドタイムの影響で出力電圧の低下や効率の低下を招く。

ここで、商用電源Ｐから供給される入力電圧（トランスＴの二次巻線の出力電圧）が変動する場合（例えば定格電圧１００Ｖに対して±１０％程度に電圧が変動する場合）には、可飽和リアクトルＬ１に対して出力される出力電圧Ｖも変動するので、可飽和リアクトルＬ１は、出力電圧Ｖが高い値で出力されても適切にオン、オフ動作を行い得るようにその大きさを考慮して設計する必要がある。すなわち、二次出力電圧Ｖが高くなると、巻数ｎ、断面積Ａ、スイッチング周波数ｆのいずれか又は全てを大きな値に設定しなければならない。しかしながら、これらの各パラメータを大きくすると、上記したように、可飽和リアクトルＬ１自体のサイズが大きくなり、ひいてはスイッチングレギュレータの大型化を招く。

本願発明は、上記した事情のもとで考え出されたものであって、可飽和リアクトルを有するスイッチングレギュレータにおいて、入力電圧が変動する場合に可飽和リアクトルの大型化を抑制することのできるスイッチングレギュレータを提供することを、その課題とする。

上記の課題を解決するため、本願発明では、次の技術的手段を講じている。

本願発明によって提供されるスイッチングレギュレータは、トランスの一次巻線に接続され、入力電圧としての交流電圧をスイッチングするスイッチング手段と、トランスの二次巻線に接続され、負荷電流が流れることによりオン状態となり、かつ前記二次巻線から出力される出力電圧と予め定める基準電圧との差に基づいて付与されるリセット電流が流れることによりオフ状態となるリアクトルと、を備え、前記負荷電流の供給時間に基づいて外部に出力される外部出力電圧を調整するスイッチングレギュレータであって、前記入力電圧の予め定める基準値に対する電圧超過値を検出する電圧検出手段と、前記電圧検出手段によって検出された電圧超過値が増大するのに応じて前記スイッチング手段によるスイッチング周波数を大きくするように変化させるスイッチング周波数制御手段と、を備え、前記スイッチング周波数制御手段によってスイッチング周波数を変化させることにより前記リアクトルのオン状態の時間を変化させることを特徴としている（請求項１）。

この構成によれば、電圧検出手段によって入力電圧の基準値に対する電圧超過値が検出されると、スイッチング周波数制御手段によってその電圧超過値に基づいてスイッチング周波数が変化される。これにより、リアクトルのオン状態の時間が変化する。具体的には電圧超過値が増大するのに応じてスイッチング周波数は大きくなるように変化され、リアクトルのオン状態の時間は短くなるように変化する。すなわち、入力電圧が基準値から増大するように変化すると、スイッチング周波数が大きくなるように変化するので、例えば図１１において、可飽和リアクトルの入力電圧のハイレベル期間Ｔａは短くなる。この期間Ｔａにおいて、可飽和リアクトルは時間ΔＴだけ遅れて遷移領域から飽和領域に移行し、（Ｔａ−ΔＴ）の期間、オン状態となるが、期間Ｔａが短くなると、ΔＴは殆ど変化しないので、相対的に（Ｔａ−ΔＴ）の期間、すなわち、オン状態の時間が短くなる。

上述したように、可飽和リアクトルをスイッチング素子として利用可能な磁束密度Ｂの変化量ΔＢはＶ／（２ｎｆＡ）に依存する一方、可飽和リアクトルにおけるヒステリシス損は変化量ΔＢ・ｆに比例する。また、ヒステリシス損は、図１１において、可飽和リアクトルに負荷電流が流れているオン状態の期間に比例する。ここで、可飽和リアクトルには、入力電圧Ｖの変動範囲内でスイッチング素子として利用可能な磁束密度Ｂの変化量ΔＢが確実に確保されるとともに、その変化量ΔＢを可及的に小さくすることが要望されるが、本発明によれば、可飽和リアクトルの入力電圧Ｖが増大するとスイッチング周波数ｆが大きくなるので、Ｖ／（２ｎｆＡ）の式より、スイッチング周波数ｆを固定している場合に比して磁束密度Ｂの変化量ΔＢを小さく設定することができる。

すなわち、本発明では、可飽和リアクトルの入力電圧Ｖが増大するとスイッチング周波数ｆが大きくなり、可飽和リアクトルのオン状態の時間は相対的に短くなるので、スイッチング周波数ｆを固定している場合に比してヒステリシス損は小さくなる。従って、可飽和リアクトルは、そのヒストリシス損を許容し得る範囲でＶ／（２ｎｆＡ）の式に基づきスイッチング素子として利用可能な巻数ｎやコアの断面積Ａを設定することができるので、サイズの小型化が可能になり、ひいてはスイッチングレギュレータの大型化を抑制することができる。

好ましい実施の形態によれば、前記電圧検出手段は、前記入力電圧を分圧するための複数の抵抗と、基準電圧を設定するツェナーダイオードと、これら複数の抵抗によって分圧された前記入力電圧が前記基準電圧を超えたとき、超えた電圧に相当する制御電流を前記スイッチング周波数制御手段に対して供給するトランジスタと、によって構成されるとよい（請求項２）。

他の好ましい実施の形態によれば、前記スイッチング手段は、複数のスイッチがブリッジ回路を構成してなり、前記スイッチング周波数制御手段は、前記電圧検出手段によって供給される前記制御電流に基づいて前記複数のスイッチをオン、オフ動作させるタイミングを変化させる制御信号を付与するとよい（請求項３）。

他の好ましい実施の形態によれば、前記スイッチング手段と前記トランスの一次巻線との間には、前記スイッチング手段によるスイッチング周波数を共振させるための共振手段が設けられているとよい（請求項４）。

他の好ましい実施の形態によれば、前記共振手段は、コイルとコンデンサとが直列接続されることによりなる直列共振回路によって構成されているとよい（請求項５）。

本願発明のその他の特徴及び利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。

図１は、本願発明の実施例１にかかるスイッチングレギュレータの構成図である。このスイッチングレギュレータは、トランスの二次巻線に可飽和リアクトルが接続された、いわゆるマグアンプ方式が採用されたものである。このスイッチングレギュレータでは、トランスの一次巻線側において行われる入力電源のスイッチング制御において入力電圧が変動することにともなってそのスイッチング周波数を変化させることにより可飽和リアクトルのオン時間が制御され、これにより、可飽和リアクトルの大型化を抑制するようにしている。

より詳細に説明すると、図２は、可飽和リアクトルＬ１に対する出力電圧の波形と、可飽和リアクトルＬ１のオン期間（負荷電流が流れる期間）との関係を示す図であるが、スイッチング周波数ｆ１が比較的低い場合、可飽和リアクトルＬ１のオン期間は、図２の期間ｔａ（図中、斜線部参照）で表される。ここで、スイッチング周波数ｆ１を高くしてスイッチング周波数ｆ２（ｆ２＞ｆ１）にすると、可飽和リアクトルＬ１がオンするときの遅れ時間ｔｃが一定とすれば、可飽和リアクトルＬ１のオン時間は、図２の期間ｔｂで表される。すなわち、可飽和リアクトルＬ１のオン期間は、スイッチング周波数が高くなるにつれて、相対的に短くなる。

一方、背景技術の欄で説明したように、可飽和リアクトルＬ１のヒステリシス損は、磁束密度Ｂの変化量ΔＢに比例し、変化量ΔＢは、Ｖ／（２ｎｆＡ）に依存する。また、可飽和リアクトルＬ１のヒステリシス損は、図２に示すオン時間ｔｂに比例する。可飽和リアクトルＬ１には、入力電圧Ｖの変動範囲内でスイッチング素子として利用可能な磁束密度Ｂの変化量ΔＢが確実に確保されるとともに、その変化量ΔＢを可及的に小さくすることが要望されるが、本発明によれば、可飽和リアクトルの入力電圧Ｖが増大するとスイッチング周波数ｆが大きくなるので、Ｖ／（２ｎｆＡ）の式より、スイッチング周波数ｆを固定している場合に比して磁束密度Ｂの変化量ΔＢを小さく設定することができる。

すなわち、スイッチング周波数ｆが大きくなると、可飽和リアクトルＬ１のオン時間ｔｂは相対的に短くなるので、スイッチング周波数ｆを固定している場合に比してヒステリシス損は小さくなる。従って、可飽和リアクトルＬ１は、そのヒストリシス損を許容し得る範囲でＶ／（２ｎｆＡ）の式に基づきスイッチング素子として利用可能な巻数ｎやコアの断面積Ａを設定することができるので、サイズの小型化が可能になる。以下、詳述する。

図１に戻り、このスイッチングレギュレータは、商用電源Ｐに整流回路１が接続され、この整流回路１に平滑回路２を介してスイッチング回路３が接続され、スイッチング回路３の後段にトランスＴの一次巻線が接続されている。トランスＴの二次巻線側には二次巻線回路１０が接続されており、二次巻線回路１０の後段には、出力端子ＯＵＴが接続されている。

整流回路１は、入力された商用電源Ｐからの交流電圧を整流する回路である。整流回路１は、例えば図示しないダイオードブリッジ回路からなる。

平滑回路２は、整流回路１から出力され整流された電圧を平滑化するものであり、例えば整流回路１に対して並列接続された平滑コンデンサＣ５からなる。

スイッチング回路３は、整流回路１及び平滑回路２によって整流平滑化された直流電源をスイッチングして、所定の周波数（例えば５０ｋＨｚ〜２００ｋＨｚ）を有するパルス状の交流電圧に変換するものである。

スイッチング回路３は、図３に示すように、４個のＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）等のスイッチング素子ＳＷ１〜ＳＷ４のブリッジ回路で構成されている。このスイッチング回路３のスイッチング素子ＳＷ１，ＳＷ２の接続点ａとスイッチング素子ＳＷ３，ＳＷ４の接続点ｂとの間にトランスＴの一次巻線が接続されている。

また、スイッチング回路３内の各スイッチング素子ＳＷ１〜ＳＷ４には、スイッチング制御装置６（後述）から当該スイッチング素子ＳＷ１〜ＳＷ４のスイッチング動作を制御するための図４(b) に示す制御信号Ｓ１，Ｓ２が入力されるようになっている。

スイッチング回路３は、スイッチング素子ＳＷ１，ＳＷ４とスイッチング素子ＳＷ２，ＳＷ３とをそれぞれペアとして、スイッチング制御装置６から入力される制御信号Ｓ１，Ｓ２により、各ペアのスイッチング素子が交互にオン・オフされ、これにより高周波トランスＴの一次巻線に直流電源の電圧が交互に極性を反転させて印加される（すなわち、パルス状の交流電圧に変換されて印加される）ようになっている。

なお、図３及び図４(b)において、制御信号Ｓ１は、スイッチング素子ＳＷ１，ＳＷ４のオン・オフ切換えを行うための信号であり、スイッチング素子ＳＷ１，ＳＷ４はこの制御信号Ｓ１がハイレベルの期間にオン状態となり、ローレベルの期間にオフ状態となる。また、制御信号Ｓ２は、スイッチング素子ＳＷ２，ＳＷ３のオン・オフ切換えを行うための信号であり、スイッチング素子ＳＷ２，ＳＷ３はこの制御信号Ｓ２がハイレベルの期間にオン状態となり、ローレベルの期間にオフ状態となる。また、制御信号Ｓ１，Ｓ２が同時にローレベルとなる期間Ｔｄは、スイッチング素子ＳＷ１，ＳＷ４もしくはＳＷ２，ＳＷ３が同時にオンとなってスイッチング回路３に過大な貫通電流が流れないようにするために必要な時間で、「デッドタイム」と呼称されるものである。

各スイッチング素子ＳＷｉ（ｉ＝１，２，３，４）には、それぞれコンデンサＣｉ（ｉ＝１，２，３，４）とダイオードＤｉ（ｉ＝１，２，３，４）とが並列に接続されている。なお、ダイオードＤｉは、スイッチング素子ＳＷｉに内蔵されていてもよく、コンデンサＣｉは、スイッチング素子ＳＷｉの接合容量や端子間容量で構成してもよい。各スイッチング素子ＳＷｉに並列接続されているコンデンサＣｉとダイオードＤｉは、ソフトスイッチングを行わすための素子であり、より具体的には各スイッチング素子ＳＷｉをオン・オフスイッチングする際にゼロ電圧スイッチング（各スイッチング素子ＳＷｉの両端電圧がゼロのときにスイッチングさせること）をさせるための素子である。

スイッチング回路３によってスイッチングされた交流電圧は、トランスＴの一次巻線に供給される。なお、スイッチング回路３及びこれに付加される構成としては、例えばＰＷＭ（pulse width modulation）方式やＰＦＭ（pulse frequency modulation）方式が採用された構成としてもよい。

トランスＴは、一次巻線に入力された電圧値を所定の電圧値に昇圧もしくは降圧して二次巻線から出力させるものである。トランスＴの一次巻線と二次巻線の巻線比をｎ₁：ｎ₂とし、一次巻線に印加される電圧をＥ１とすると、二次巻線にはＥ２＝Ｅ１・ｎ₁／ｎ₂の電圧が誘起される。二次巻線に誘起された交流電圧は、二次巻線側回路１０に供給される。

また、トランスＴの一次巻線側には、起動回路４、電圧検出回路５、スイッチング制御回路６及び定電圧回路７が備えられている。

起動回路４は、入力電源に基づいて定電圧回路７に対してそれを起動させるための電圧を供給する回路であり、図示しないトランジスタや抵抗等からなる。

定電圧回路７は、スイッチング制御回路６に対して所定の一定電圧（例えば＋５Ｖ）を供給するものであり、起動回路４によって起動される。定電圧回路７は、トランスＴの三次巻線に接続されており、起動回路４によって一旦起動されると、以降、トランスＴの三次巻線から供給される交流電圧によって駆動されるようになっている。

電圧検出回路５は、入力電源を検出するための回路であり、後述するように、複数の抵抗とトランジスタとからなる。より詳細には、電圧検出回路５は、所定値（例えば９０Ｖ）以上の入力電圧の値を検出し、検出された電圧値に応じた制御電流をスイッチング制御回路６に供給するものである。

スイッチング制御回路６は、電圧検出回路５から供給される制御電流に基づいてスイッチング回路３においてスイッチング制御されるスイッチング周波数を変化させるものである。例えば、スイッチング制御回路６は、図５に示すように、入力電圧の値がＶｍｉｘからＶｍａｘに大きくなるほど、スイッチングの周波数がｆｍｉｎからｆｍａｘに高くなるようにスイッチング回路３に対して制御信号Ｓ１，Ｓ２を与える。例えば商用電源Ｐが定格１００Ｖの交流電源の場合、±１０％の変動があるため、入力電圧値は、９０〜１１０Ｖの範囲で変動する。図５におけるＶｍｉｘ＝９０Ｖ、Ｖｍａｘ＝１１０Ｖは、この場合を例示している。

図６は、電圧検出回路５及びスイッチング制御回路６の詳細回路図である。電圧検出回路５は、トランジスタＱ１，Ｑ２と、ツェナーダイオードＺＤと、複数の抵抗Ｒ１〜Ｒ５と、可変抵抗Ｒｖと、逆電流防止用ダイオードＤ５と、インピーダンス素子Ｚとによって構成されている。

具体的には、トランジスタＱ１は、そのコレクタ端子が抵抗Ｒ１及び抵抗Ｒ２を介して入力電源Ｖ_inに接続され、エミッタ端子は、ツェナーダイオードＺＤのカソード端子に接続されている。ベース端子は、抵抗Ｒ３を介して抵抗Ｒ１に接続されているとともに抵抗Ｒ４を介して可変抵抗Ｒｖに接続されている。可変抵抗Ｒｖは、抵抗Ｒ５を介してスイッチング制御回路６に接続され、スイッチング制御回路６においてＶssライン（例えば０Ｖ）に接続されている。

トランジスタＱ１は、複数の抵抗Ｒ３，Ｒ４及び可変抵抗Ｒｖによって分圧された電位が所定の電位を、所定の定格電圧（例えば３０Ｖ）を有するツェナーダイオードＺＤに対して供給する。ツェナーダイオードＺＤでは、定格電圧以下の電圧が供給されてもオフ状態を維持し、定格電圧以上の電圧が供給されるとオン状態となる。例えば、複数の抵抗Ｒ３，Ｒ４及び可変抵抗Ｒｖによって入力電源Ｖ_inを約１／３に分圧すれば、入力電源_inが９０Ｖ以上であれば、ツェナーダイオードＺＤがオン状態となり、電流が流れる。

ツェナーダイオードＺＤのアノード端子には、トランジスタＱ２のベース端子が接続され、トランジスタＱ２のコレクタ端子は、逆電流防止用ダイオードＤ５を介してスイッチング制御回路６のトランジスタＱ３（後述）のコレクタ端子に接続されている。また、エミッタ端子は、インピーダンス素子Ｚを介してスイッチング制御回路６のトランジスタＱ４（後述）のコレクタ端子に接続されている。なお、インピーダンス素子Ｚは、例えば抵抗からなり、図５に示すようなスイッチング周波数と入力電圧との特性を設定するものである。

トランジスタＱ２は、ツェナーダイオードＺＤがオン状態となることにより流れる電流によってオン動作し、このオン動作に基づいてスイッチング制御回路６に対して制御電流を付与する。

スイッチング制御回路６は、トランジスタＱ３〜Ｑ５、充放電用コンデンサＣ６、シュミットトリガ回路１１、フリップフロップ回路１２、ＮＯＲ回路ＮＯＲ１，ＮＯＲ２、ＮＯＴ回路Ｎ１、及び複数の抵抗Ｒ６〜Ｒ９，Ｒ１２〜Ｒ１５によって概略構成されている。

接続構成を説明すると、トランジスタＱ３は、コレクタ端子がコンデンサＣ６を介してＶ_DD電源（例えば＋５Ｖ）に接続されているとともに、シュミットトリガ回路１１の出力端Ｇに接続されている。また、コレクタ端子は、電圧検出回路５のダイオードＤ５を介してトランジスタＱ２のコレクタ端子に接続されている。トランジスタＱ３は、エミッタ端子が抵抗Ｒ８を介してトランジスタＱ４のコレクタ端子に接続され、ベース端子が抵抗Ｒ６を介してＶ_DD電源に接続されているとともに、抵抗Ｒ７を介してＶssライン（例えば０Ｖ）に接続されている。

トランジスタＱ４は、コレクタ端子が抵抗Ｒ８に接続され、エミッタ端子が直接Ｖssラインに接続され、ベース端子が抵抗Ｒ１４を介してシュミットトリガ回路１１の出力端Ｇに接続されるとともに、抵抗Ｒ１５を介してＶssラインに接続されている。

また、トランジスタＱ５は、ベース端子が抵抗Ｒ１２を介してＶ_DD電源に接続されるとともに、抵抗Ｒ１３を介してシュミットトリガ回路１１の出力端Ｇに接続され、コレクタ端子がシュミットトリガ回路１１の入力端Ｆに接続され、エミッタ端子が抵抗Ｒ９を介してＶ_DD電源に接続されている。

シュミットトリガ回路１１の出力端Ｇは、ＮＯＴ回路Ｎ１を介してフリップフロップ回路１２のＣＫ端子に接続されている。ＮＯＴ回路Ｎ１の出力端は、ＮＯＲ回路ＮＯＲ１，ＮＯＲ２の一方入力端子にそれぞれ接続されている。フリップフロップ回路１２のＱ端子は、ＮＯＲ回路ＮＯＲ２の他方入力端子に接続され、／Ｑ端子は、ＮＯＲ回路ＮＯＲ１の他方入力端子に接続されている。ＮＯＲ回路ＮＯＲ１，ＮＯＲ２は、その出力端がスイッチング回路３（図１参照）に接続され、スイッチング回路３に対して制御信号Ｓ１，Ｓ２をそれぞれ出力する。

一方、トランスＴの二次巻線側には、二次巻線回路１０が設けられており、二次巻線回路１０については、背景技術の欄で説明した構成（図９参照）と略同様であるため、ここではその説明を省略する。

次に、上記構成におけるスイッチングレギュレータの動作を図７に示す波形図を参照して説明する。

図７において、「Ｖ２」は、トランジスタＱ５のベース電圧Ｖ２の波形、「Ｖ１」は、シュミットトリガ回路１１の入力端Ｆの電圧波形を示している。また、「Ｇ点」はシュミットトリガ回路１１の出力端Ｇの電圧波形を示し、「Ｑ出力」、「／Ｑ出力」はそれぞれフリップフロップ回路１２のＱ端子と／Ｑ端子の出力波形を示し、「Ｓ１」、「Ｓ２」はそれぞれＮＯＲ回路ＮＯＲ１とＮＯＲ回路ＮＯＲ２の出力波形を示している。

トランジスタＱ４がオン状態では、トランジスタＱ３はベース電圧とエミッタ抵抗Ｒ８によって決定される電流Ｉj1を供給する定電流源として動作し、この電流Ｉj1によってコンデンサＣ６の充電が行われる。コンデンサＣ６が充電されると、シュミットトリガ回路１１の入力端Ｆの電圧Ｖ１はコンデンサＣ６の充電動作に応じて低下する。なお、トランジスタＱ４がオン状態になるときは、シュミットトリガ回路１１の出力端ＧのレベルがＨレベルであるから、トランジスタＱ５はオフ状態にある。

シュミットトリガ回路１１の入力電圧Ｖ１が当該シュミットトリガ回路１１によって規定される閾値Ｖ(H−L)まで低下すると、当該シュミットトリガ回路１１の出力端Ｇの出力電圧はＨレベルからＬレベルに反転する（図７において、Ｖ１の右下がり部分の波形とＧ点のパルス信号の立下がり点を参照）。

シュミットトリガ回路１１の出力端ＧがＬレベルになると、トランジスタＱ４がオフになり、トランジスタＱ３による定電流源からのコンデンサＣ６への充電電流Ｉj1の供給は停止され、コンデンサＣ６は、Ｖ_DD電源からコンデンサＣ６、シュミットトリガ回路１１内の抵抗Ｒ１０，Ｒ１１を流れる電流Ｉj2により充電される。また、シュミットトリガ回路１１の出力端ＧがＬレベルになると、トランジスタＱ５はオンになり、コンデンサＣ６の放電経路は、抵抗Ｒ９、トランジスタＱ５及びシュミットトリガ回路１１内の抵抗Ｒ１０，Ｒ１１となる。

充放電経路が切り換えられたとき、放電電流Ｉhが充電電流Ij2より大きく設定されていれば、結果的にコンデンサＣ６は放電され、シュミットトリガ回路１１の入力電圧Ｖ１はコンデンサＣ６の放電動作に応じて上昇する。そして、その入力電圧Ｖ１がシュミットトリガ回路１１によって規定される閾値Ｖ(L−H)まで上昇すると、当該シュミットトリガ回路１１の出力端Ｇの出力電圧はＬレベルからＨレベルに反転する（図７において、Ｖ１の右上がり部分の波形とＧ点のパルス信号の立上がり点を参照）。

シュミットトリガ回路１１の出力端Ｇの出力電圧がＨレベルになると、再びトランジスタＱ４がオンになるとともに、トランジスタＱ５がオフになり、上述したコンデンサＣ６の充電動作が行われ、以下、コンデンサＣ６の充電動作と放電動作とが交互に繰り返される。そして、図４(a) に示すように、このコンデンサＣ６の充放電動作の繰り返しによりシュミットトリガ回路１１でパルス信号Ｓ０のオン期間Ｔ_ONとオフ期間Ｔ_OFFとが生成され、シュミットトリガ回路１１の出力端Ｇからはパルス信号Ｓ０に相当する信号が出力される（図７のＧ点の信号参照）。

シュミットトリガ回路１１から出力されるパルス信号Ｓ０は、ＮＯＴ回路Ｎ１で反転されてフリップフロップ回路１２のＣＫ端子に入力され、このパルス信号Ｓ０の立ち下がりに同期して出力のＨ／Ｌが反転する信号がＱ端子から出力されるとともに、Ｑ端子出力を反転した信号が／Ｑ端子から出力される（図７のＱ出力、／Ｑ出力参照）。

そして、ＮＯＲ回路ＮＯＲ１では、／Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号が制御信号Ｓ１として出力され、ＮＯＲ回路ＮＯＲ２では、Ｑ端子の出力電圧と出力端Ｈの電圧とがＬレベルのときＨレベルとなり、それ以外のときＬレベルとなる信号が制御信号Ｓ２として出力される（図４のＳ１，Ｓ２の波形参照）。

一方、電圧検出回路５では、基準電圧（例えば９０Ｖ）を越える入力電圧が供給されると、トランジスタＱ２によって基準電圧を越えた電圧量に相当する制御電流がスイッチング制御回路６に流れる。上記コンデンサＣ６の充放電動作において、トランジスタＱ３による充電電流Ｉj1は、電圧検出回路５からの制御電流によって変化し、制御電流が上昇するのに応じて増加する。このように、充電電流Ｉj1を制御電流の変化に応じて変化させると、例えば制御電流が増えると、充電電流Ｉj1は増加して充電時間Ｔj（図７参照）が長くなる。このとき、制御信号Ｓ１，Ｓ２は、スイッチング制御回路６によってスイッチング回路３に与えられ、スイッチング回路３では、スイッチＳＷ１〜ＳＷ４がオン、オフ動作を行うことにより、図２に示したように、スイッチング制御におけるスイッチング周波数が変化される。

すなわち、パルス状の交流電圧が、図４(c) に示すように、トランスＴを介してその二次巻線から可飽和リアクトルＬ１に対して出力される。この場合、スイッチング周波数が変化されると、可飽和リアクトルＬ１の遅れ時間を一定とすれば、可飽和リアクトルＬ１に対して負荷電流が流れる期間、すなわちオン期間（図２のｔｂ参照）が短くなる。

上述したように、可飽和リアクトルＬ１をスイッチング素子として利用可能な磁束密度Ｂの変化量ΔＢはＶ／（２ｎｆＡ）に依存する一方、可飽和リアクトルＬ１におけるヒステリシス損は変化量ΔＢ・ｆに比例する。また、ヒステリシス損は、図１１に示したように、可飽和リアクトルＬ１に負荷電流が流れているオン状態の期間に比例する。ここで、可飽和リアクトルＬ１には、入力電圧Ｖの変動範囲内でスイッチング素子として利用可能な磁束密度Ｂの変化量ΔＢが確実に確保されるとともに、その変化量ΔＢを可及的に小さくすることが要望されるが、本実施形態によれば、可飽和リアクトルＬ１の入力電圧Ｖが増大するとスイッチング周波数ｆが大きくなるので、Ｖ／（２ｎｆＡ）の式より、スイッチング周波数ｆを固定している場合に比して磁束密度Ｂの変化量ΔＢを小さく設定することができる。

すなわち、本実施形態では、可飽和リアクトルＬ１の入力電圧Ｖが増大するとスイッチング周波数ｆが大きくなり、可飽和リアクトルＬ１のオン状態の時間は相対的に短くなるので、スイッチング周波数ｆを固定している場合に比してヒステリシス損は小さくなる。従って、可飽和リアクトルＬ１は、そのヒストリシス損を許容し得る範囲でＶ／（２ｎｆＡ）の式に基づきスイッチング素子として利用可能な巻数ｎやコアの断面積Ａを設定することができるので、サイズの小型化が可能になり、ひいてはスイッチングレギュレータの大型化を抑制することができる。

図８は、実施例２にかかるスイッチングレギュレータの構成図である。この実施例２では、上記した実施例１の構成に、直列共振回路８が付加された構成とされている。

具体的には、スイッチング回路３の出力端に、コンデンサＣ７とコイルＬ３とが直列接続されることによりなる直列共振回路８が設けられている。その他の構成については、上記実施例１にかかる構成と略同様である。

この構成によれば、上記実施例１に示した作用効果を奏する上に、この直列共振回路８の共振周波数を最低スイッチング周波数ｆｍｉｎ（図５参照）に選択するようにすれば、入力電圧が高い場合に、スイッチング周波数が共振周波数より高くなるので、トランスＴの一次巻線に印加される電圧が減少する。そのため、トランスＴの二次巻線に接続される可飽和リアクトルＬ１の負担をより軽減することができる。また、直列共振回路８によって、トランスＴの一次巻線に交互に極性を反転させて印加される電圧もしくは電流の波形を正弦波状にすることにより高周波成分を低減してスイッチング時に発生するノイズを低減することができる。また、直列共振回路８のフィルタ効果によりＥＭＩ（electro magnetic interference）等によるスイッチング制御への悪影響を抑制することができるといった利点がある。

もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。

本願発明の実施例１にかかるスイッチングレギュレータの構成図である。 トランスの二次電圧と可飽和リアクトルのオン期間との異なるスイッチング周波数における関係を示した図である。 スイッチング回路の詳細回路図である。 パルス信号、制御信号、及び出力電圧の波形図である。 スイッチング周波数と入力電圧との関係を示す図である。 電圧検出回路及びスイッチング制御回路の詳細回路図である。 図６に示す詳細回路図における各点及び各信号の波形図である。 実施例２にかかるスイッチングレギュレータの構成図である。 従来のスイッチングレギュレータの構成図である。 可飽和リアクトルのＢ−Ｈ特性を示す図である。 従来のスイッチングレギュレータの構成における可飽和リアクトルの入力電圧の波形及び電流の波形を示す波形図である。

符号の説明

３ スイッチング回路
４ 起動回路
５ 電圧検出回路
６ スイッチング制御回路
７ 定電圧回路
８ 直列共振回路
１０ 二次巻線回路
Ｌ１ 可飽和リアクトル
Ｐ 入力電源
Ｔ トランス

Claims (5)

1. トランスの一次巻線に接続され、入力電圧としての交流電圧をスイッチングするスイッチング手段と、
   前記トランスの二次巻線に接続され、負荷電流が流れることによりオン状態となり、かつ前記二次巻線から出力される出力電圧と予め定める基準電圧との差に基づいて付与されるリセット電流が流されることによりオフ状態となるリアクトルと、を備え、前記負荷電流の供給時間に基づいて外部に出力される外部出力電圧を調整するスイッチングレギュレータであって、
   前記入力電圧の予め定める基準値に対する電圧超過値を検出する電圧検出手段と、
   前記電圧検出手段によって検出された電圧超過値が増大するのに応じて前記スイッチング手段によるスイッチング周波数を大きくするように変化させるスイッチング周波数制御手段と、を備え、
   前記スイッチング周波数制御手段によってスイッチング周波数を変化させることにより前記リアクトルのオン状態の時間を変化させることを特徴とする、スイッチングレギュレータ。
2. 前記電圧検出手段は、前記入力電圧を分圧するための複数の抵抗と、基準電圧を設定するツェナーダイオードと、これら複数の抵抗によって分圧された前記入力電圧が前記基準電圧を超えたとき、超えた電圧に相当する制御電流を前記スイッチング周波数制御手段に対して供給するトランジスタと、によって構成される、請求項１に記載のスイッチングレギュレータ。
3. 前記スイッチング手段は、複数のスイッチがブリッジ回路を構成してなり、
   前記スイッチング周波数制御手段は、前記電圧検出手段によって供給される前記制御電流に基づいて前記複数のスイッチをオン、オフ動作させるタイミングを変化させる制御信号を付与する、請求項２に記載のスイッチングレギュレータ。
4. 前記スイッチング手段と前記トランスの一次巻線との間には、前記スイッチング手段によるスイッチング周波数を共振させるための共振手段が設けられている、請求項１ないし３のいずれかに記載のスイッチングレギュレータ。
5. 前記共振手段は、コイルとコンデンサとが直列接続されることによりなる直列共振回路によって構成されている、請求項４に記載のスイッチングレギュレータ。

Images