JP5009655B2 - スイッチングレギュレータ - Google Patents

スイッチングレギュレータ Download PDF

Info

Publication number
JP5009655B2
JP5009655B2 JP2007068057A JP2007068057A JP5009655B2 JP 5009655 B2 JP5009655 B2 JP 5009655B2 JP 2007068057 A JP2007068057 A JP 2007068057A JP 2007068057 A JP2007068057 A JP 2007068057A JP 5009655 B2 JP5009655 B2 JP 5009655B2
Authority
JP
Japan
Prior art keywords
voltage
switching
signal
input
triangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007068057A
Other languages
English (en)
Other versions
JP2008236816A (ja
Inventor
勝久 古瀬
保弘 石坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2007068057A priority Critical patent/JP5009655B2/ja
Publication of JP2008236816A publication Critical patent/JP2008236816A/ja
Application granted granted Critical
Publication of JP5009655B2 publication Critical patent/JP5009655B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、スイッチングレギュレータに関し、特に、携帯機器用電源回路、HDD用電源回路又はDVDレコーダ用電源回路等に使用されるスイッチングレギュレータに関する。
従来、スイッチングレギュレータでは、スイッチングによってノイズが発生し、スイッチングレギュレータからのノイズにより周辺回路に影響を与えることがしばしば問題になっていた。
図14は、従来のスイッチングレギュレータの回路例を示した図である。
図14のスイッチングレギュレータ100は、昇圧型のスイッチングレギュレータをなしており、スイッチ回路103によって、コイル102が直流電源101から入力された入力電圧Vinと接地電圧GNDとの間に接続されるとコイル102は充電され、コイル102と接地電圧GNDとの接続が遮断されると、入力電圧Vinにコイル102に充電されたエネルギーが加わって整流ダイオード104を介して出力される。整流ダイオード104から出力された電圧はコンデンサ105で平滑されて出力電圧Voutとして負荷106に供給される。
一方、抵抗107及び108は、出力電圧Voutを分圧して分圧電圧Vfbを生成し、誤差増幅回路111は、該分圧電圧Vfbと所定の基準電圧Vrefとの電圧差を増幅して出力信号EAoを生成し出力する。三角波発生回路112は、所定の三角波信号TWを生成して出力し、PWMコンパレータ113は、誤差増幅回路111の出力信号EAoと該三角波信号TWからPWM制御を行うためのパルス信号Spwを生成してスイッチ回路103に出力する。スイッチ回路103は、入力されたパルス信号Spwに応じてコイル102と接地電圧GNDとの接続制御を行う。
図15は、図14のスイッチングレギュレータ100の出力電圧Voutの雑音特性の例を示したスペクトラムである。図15から、出力電圧Voutに大きな高調波ノイズが重畳されていることが分かる。このような高調波ノイズを低減させる方法として、スイッチング周波数を拡散する手法があった。この手法は、特に、EMI(Electro-Magnetic-Interference)の低減に効果があり、高調波ノイズの影響を低減させたい場合に効果的である。
スイッチングレギュレータにおけるスイッチングノイズを低減させる方法として、図16で示すようなものがあった(例えば、特許文献1参照。)。
図16では、スイッチング信号の周波数の拡散幅±Δfが、抵抗R101とRonとの抵抗比、又は抵抗R102とRoffとの抵抗比で決定され、出力電圧Voutの雑音特性の例を示したスペクトラムは図17のようになる。図17において、図15のスペクトラム波形と比較すると、スペクトラム波形のピークが押さえられていることが分かる。
特開2005−16128号公報
しかし、例えば携帯電話等では、前記のようなスイッチングレギュレータから発生する高調波ノイズがオーディオ系統に悪影響を与えることが問題となっており、このことからも図17のような特性ではまだ高調波ノイズが大きく、更なる高調波ノイズの低減を図る必要があった。
本発明は、このような問題を解決するためになされたものであり、三角波発生回路で生成される三角波信号を変調させてスイッチ回路のスイッチング周期を変調させることにより、スイッチ回路によるスイッチングノイズを低減させることができ、携帯電話等のオーディオ系統に悪影響を与える高調波ノイズを低減させることができるスイッチングレギュレータを得ることを目的とする。
この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチ回路と、
該スイッチ回路のスイッチングによって前記入力電圧による充電が行われるコイルと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との差電圧を増幅して得られた信号と電圧比較用三角波信号との電圧比較を行って該比較結果を示すパルス信号を前記スイッチ回路に出力して前記スイッチ回路のスイッチング制御を行い、前記電圧比較用三角波信号の周波数を変調させて前記スイッチ回路のスイッチング周期を変調させる制御回路部と、
を備え、
前記制御回路部は、
両端の電圧差が前記電圧比較用三角波信号をなすコンデンサと、
入力された第1の三角波信号に応じた電流を生成して該コンデンサに供給し、該コンデンサへの充電を行う充電回路部と、
入力された前記第1の三角波信号に応じた電流で該コンデンサを放電させる放電回路部と、
前記第1の三角波信号を生成して出力する、前記充電回路部及び該放電回路部の動作制御を行う充放電制御回路部と、
を有し、
前記充放電制御回路部は、前記第1の三角波信号の周波数を変調させて前記スイッチ回路のスイッチング周期を変調させるものである。
更に、前記充電回路部は、入力された上限電圧設定用信号に応じて前記コンデンサへの電流供給を停止し、前記放電回路部は、入力された下限電圧設定用信号に応じて前記コンデンサの放電を停止し、前記充放電制御回路部は、該上限電圧設定用信号及び/又は該下限電圧設定用信号として第2の三角波信号を生成して出力し、該第2の三角波信号の周波数を変調させて前記電圧比較用三角波信号の上限電圧及び/又は下限電圧を変調させ前記スイッチ回路のスイッチング周期を変調させるようにした。
また、この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力するスイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチ回路と、
該スイッチ回路のスイッチングによって前記入力電圧による充電が行われるコイルと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との差電圧を増幅して得られた信号と電圧比較用三角波信号との電圧比較を行って該比較結果を示すパルス信号を前記スイッチ回路に出力して前記スイッチ回路のスイッチング制御を行い、前記電圧比較用三角波信号の上限電圧及び/又は下限電圧を変調させて前記スイッチ回路のスイッチング周期を変調させる制御回路部と、
を備え、
前記制御回路部は、
両端の電圧差が前記電圧比較用三角波信号をなすコンデンサと、
所定の第1電流を該コンデンサに供給して該コンデンサへの充電を行い、入力された上限電圧設定用信号に応じて該コンデンサへの電流供給を停止する充電回路部と、
所定の第2電流で前記コンデンサを放電させ、入力された下限電圧設定用信号に応じて前記コンデンサの放電を停止する放電回路部と、
前記充電回路部及び該放電回路部の動作制御を行う充放電制御回路部と、
を有し、
該充放電制御回路部は、前記上限電圧設定用信号及び/又は前記下限電圧設定用信号として三角波信号を生成して出力し、該三角波信号の周波数を変調させて前記電圧比較用三角波信号の上限電圧及び/又は下限電圧を変調させ前記スイッチ回路のスイッチング周期を変調させるものである。

本発明のスイッチングレギュレータによれば、前記スイッチ回路のスイッチング制御を行うために使用する三角波信号の周波数を変調させて前記スイッチ回路のスイッチング周期を変調させるようにするか、前記三角波信号の上限電圧及び/又は下限電圧を変調させて前記スイッチ回路のスイッチング周期を変調させるようにするかのいずれかを行うようにした。このことから、スイッチ回路によるスイッチングノイズを低減させることができ、携帯電話等のオーディオ系統に悪影響を与える高調波ノイズを低減させることができる。
また、本発明のスイッチングレギュレータによれば、前記スイッチ回路のスイッチング制御を行うために使用する三角波信号の周波数を変調させると共に前記三角波信号の上限電圧及び/又は下限電圧を変調させて前記スイッチ回路のスイッチング周期を変調させるようにした。このことから、スイッチ回路によるスイッチングノイズを更に低減させることができ、携帯電話等のオーディオ系統に悪影響を与える高調波ノイズを更に低減させることができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図1において、スイッチングレギュレータ1は、直流電源20から入力端子INに入力された入力電圧Vinを所定の電圧に昇圧し、出力電圧Voutとして出力端子OUTから負荷21に出力する昇圧型スイッチングレギュレータである。
スイッチングレギュレータ1は、コイル2と、入力された制御信号に応じて入力電圧Vinを昇圧する昇圧動作を行うためのスイッチングを行い、オンして導通状態になると該コイル2に対して入力電圧Vinで充電を行うスイッチ回路3と、整流ダイオード4とを備えている。
更に、スイッチングレギュレータ1は、平滑用のコンデンサ5と、出力電圧検出用の抵抗6,7と、位相補償用のコンデンサ8と、所定の基準電圧Vrefを生成して出力する基準電圧発生回路9と、誤差増幅回路10と、三角波信号TWを生成して出力する三角波発生回路11と、PWMコンパレータ12と、スイッチング周期変調回路13とを備えている。なお、抵抗6,7、コンデンサ8、基準電圧発生回路9、誤差増幅回路10、三角波発生回路11、PWMコンパレータ12及びスイッチング周期変調回路13は制御回路部をなす。また、スイッチングレギュレータ1において、コイル2及びコンデンサ5を除く各回路を1つのICに集積するようにしてもよく、場合によっては、スイッチング回路3及び/又は整流ダイオード4、コイル2、コンデンサ5を除く各回路を1つのICに集積するようにしてもよい。
入力端子INと接地電圧GNDとの間にはコイル2とスイッチ回路3が直列に接続され、コイル2とスイッチ回路3との接続部は整流ダイオード4のアノードに接続され、整流ダイオード4のカソードは出力端子OUTに接続されている。また、出力端子OUTと接地電圧GNDとの間には、コンデンサ5が接続されると共に抵抗6及び7が直列に接続され、抵抗6にはコンデンサ8が並列に接続されており、抵抗6と抵抗7との接続部から分圧電圧Vfbが出力される。また、誤差増幅回路10は、入力された分圧電圧Vfbと基準電圧Vrefとの電圧差を増幅して出力信号EAoを生成し出力する。
また、三角波発生回路11は、スイッチング周期変調回路13から入力される信号に応じて変調させた三角波信号TWを生成して出力し、PWMコンパレータ12は、誤差増幅回路10の出力信号EAoと該三角波信号TWからPWM制御を行うためのパルス信号Spwを生成してスイッチ回路3に出力する。スイッチ回路3は、入力されたパルス信号Spwに応じてオン/オフし、オンすると導通状態になってコイル2の一端を接地電圧GNDに接続し、オフすると遮断状態になりコイル2の一端と接地電圧GNDとの接続を遮断する。
このような構成において、スイッチングレギュレータ1の出力電圧Voutが大きくなると、誤差増幅回路10の出力信号EAoの電圧が低下し、PWMコンパレータ12からのパルス信号Spwのデューティサイクルは小さくなる。この結果、スイッチ回路3がオンする時間が短くなり、出力電圧Voutが低下するように制御される。また、スイッチングレギュレータ1の出力電圧Voutが小さくなると、誤差増幅回路10の出力信号EAoの電圧が上昇し、PWMコンパレータ12からのパルス信号Spwのデューティサイクルは大きくなる。この結果、スイッチ回路3がオンする時間が長くなり、スイッチングレギュレータ1の出力電圧Voutが上昇するように制御される。このような動作を繰り返して、出力電圧Voutを所定の電圧で一定になるように制御する。
ここで、図2は、三角波発生回路11の回路例を示した図である。
図2において、三角波発生回路11は、コンパレータ31,32、NOR回路33,34、インバータ35,36、PMOSトランジスタ37,38、NMOSトランジスタ39,40及びコンデンサ41で構成されている。
コンパレータ31の反転入力端には、三角波信号TWの上限電圧を設定するための所定の電圧VAが入力されており、コンパレータ32の反転入力端には、三角波信号TWの下限電圧を設定するための所定の電圧VBが入力されている。コンパレータ31及び32の各非反転入力端には三角波信号TWがそれぞれ入力されている。
コンパレータ31の出力端は、NOR回路33の一方の入力端に接続され、コンパレータ32の出力端は、インバータ36を介してNOR回路34の一方の入力端に接続されている。NOR回路33及び34はRSフリップフロップを形成しており、NOR回路33の他方の入力端はNOR回路34の出力端に、NOR回路34の他方の入力端はNOR回路33の出力端にそれぞれ接続されている。RSフリップフロップの出力端をなすNOR回路33の出力端は、インバータ35を介してPMOSトランジスタ38及びNMOSトランジスタ39の各ゲートに接続されている。
入力電圧Vinと接地電圧GNDとの間には、PMOSトランジスタ37、38、NMOSトランジスタ39及び40が直列に接続されている。PMOSトランジスタ37及びNMOSトランジスタ40の各ゲートにはスイッチング周期変調回路13からの信号Vrがそれぞれ入力されており、PMOSトランジスタ38及びNMOSトランジスタ39の接続部と接地電圧GNDとの間にコンデンサ41が接続され、PMOSトランジスタ38、NMOSトランジスタ39及びコンデンサ41との接続部から三角波信号TWが出力される。
このような構成において、三角波発生回路11は、電圧VAと電圧VBにより、三角波信号TWの振幅を決定する。三角波信号TWの電圧が電圧VB以下になると、コンパレータ31及び32の各出力端はそれぞれローレベルになり、PMOSトランジスタ38及びNMOSトランジスタ39の各ゲートにはローレベルの信号がそれぞれ入力される。このため、PMOSトランジスタ38がオンして導通状態になると共にNMOSトランジスタ39がオフして遮断状態になり、コンデンサ41は、PMOSトランジスタ37から供給される電流i1で充電される。PMOSトランジスタ37はゲート電圧に応じた電流を流す電流源をなしている。
一方、三角波信号TWの電圧が電圧VA以上になると、コンパレータ31及び32の各出力端はそれぞれハイレベルになり、PMOSトランジスタ38及びNMOSトランジスタ39の各ゲートにはハイレベルの信号がそれぞれ入力される。このため、PMOSトランジスタ38がオフして遮断状態になると共にNMOSトランジスタ39がオンして導通状態になり、コンデンサ41は、NMOSトランジスタ40に流れる電流i2で放電される。NMOSトランジスタ40はゲート電圧に応じた電流を流す電流源をなしている。
コンデンサ41の容量をCとすると、三角波信号TWの周波数Fは、下記(1)式のようになる。
F=(i1×i2)/{(i1+i2)×C×(VA−VB)}……(1)
また、スイッチング周期変調回路13からPMOSトランジスタ37及びNMOSトランジスタ40の各ゲートに入力される信号Vrの電圧が所定値で一定である場合、三角波信号TWの波形は図3のようになり、このときのPWMコンパレータ12から出力されるパルス信号Spwは、例えば図4のようになる。
これに対して、スイッチング周期変調回路13は、図5で示すような三角波を変調させた信号Vrを生成して三角波発生回路11に出力する。このようにすることにより、三角波発生回路11から出力される三角波信号TWは図6のようになり、このときのPWMコンパレータ12から出力されるパルス信号Spwは、例えば図7のようになる。このようにしたときのスイッチングレギュレータ1における出力電圧Voutの雑音特性を示したスペクトラムは図8のようになり、従来の図17と比較して、高調波ノイズ成分が緩和されノイズが低減されていることが分かる。なお、スイッチング周期変調回路13は、図9で示すような三角波信号を信号Vrとして出力するようにしてもよく、このようにした場合でも、スイッチングレギュレータ1における出力電圧Voutの雑音特性において、従来の図17よりも高調波ノイズ成分を緩和させることができノイズを低減させることができる。
このように、本第1の実施の形態におけるスイッチングレギュレータは、三角波発生回路11で生成される三角波信号TWの周波数を変調させて、スイッチ回路3のスイッチング周期を変調させるようにしたことから、スイッチ回路3によるスイッチングノイズを低減させることができ、携帯電話等のオーディオ系統に悪影響を与える高調波ノイズを低減させることができる。
第2の実施の形態.
前記第1の実施の形態では、三角波発生回路11におけるコンデンサ41の充放電電流i1,i2を変調させることによりスイッチ回路3のスイッチング周期を変調させるようにしたが、三角波発生回路11で生成される三角波信号TWの上限電圧及び下限電圧をそれぞれ変調させてスイッチ回路3のスイッチング周期を変調させるようにしてもよく、このようにしたものを本発明の第2の実施の形態とする。
なお、本発明の第2の実施の形態におけるスイッチングレギュレータの回路例を示した図は図1と同じであり、三角波発生回路11の回路例を示した図は図2と同じであるのでそれぞれ省略し、図1及び図2を用いて前記第1の実施の形態との相違点のみ説明する。
本発明の第2の実施の形態におけるスイッチングレギュレータの前記第1の実施の形態との相違点は、三角波発生回路11のPMOSトランジスタ37及びNMOSトランジスタ40の各ゲートには、所定の定電圧が信号Vrとして入力され、スイッチング周期変調回路13からは図3の電圧VA及びVBを変調させた図10で示すような電圧VA及びVBが三角波発生回路11に出力されている。
このようにすることにより、三角波発生回路11から出力される三角波信号TWは図10のようになり、このときのPWMコンパレータ12から出力されるパルス信号Spwは、例えば図11のようになる。このようにしたときのスイッチングレギュレータ1における出力電圧Voutの雑音特性を示したスペクトラムは図12のようになり、従来の図17と比較して、高調波ノイズ成分が緩和されノイズが低減されていることが分かる。
なお、前記説明において、電圧VA及びVBを異なる周波数、振幅又は位相になるようにそれぞれ変調させるようにしてもよく、このようにした場合も前記のような効果を得ることができる。また、前記説明においては、電圧VA及びVBをそれぞれ変調させる場合を例にしたが、電圧VA又はVBのいずれか一方だけを図10のように変調させるようにしてもよく、このようにした場合も従来の図17と比較して、高調波ノイズ成分を緩和させることができノイズを低減させることができる。
このように、本第2の実施の形態におけるスイッチングレギュレータは、三角波発生回路11で生成される三角波信号TWの上限電圧及び/又は下限電圧を変調させて、スイッチ回路3のスイッチング周期を変調させるようにしたことから、前記第1の実施の形態と同様の効果を得ることができる。
第3の実施の形態.
前記第1の実施の形態で示したように信号Vrを変調させると共に前記第2の実施の形態で示したように電圧VA及び/又はVBを変調させるようにしてもよく、このようにしたものを本発明の第3の実施の形態とする。
なお、本発明の第3の実施の形態におけるスイッチングレギュレータの回路例を示した図は図1と同じであり、三角波発生回路11の回路例を示した図は図2と同じであるのでそれぞれ省略する。
スイッチング周期変調回路13は、前記第1の実施の形態で説明したような変調させた信号Vrを、三角波発生回路11のPMOSトランジスタ37及びNMOSトランジスタ40の各ゲートにそれぞれ出力すると共に、前記第2の実施の形態で説明したような電圧VA及びVBをコンパレータ31及び32の各反転入力端に対応して出力する。このようにすることにより、スイッチングレギュレータ1における出力電圧Voutの雑音特性を示したスペクトラムは図13のようになり、従来の図17と比較して、高調波ノイズ成分が緩和されノイズが低減されていることが分かる。
このように、本第3の実施の形態におけるスイッチングレギュレータは、三角波発生回路11で生成される三角波信号TWの周波数を変調させると共に上限電圧及び/又は下限電圧を変調させて、スイッチ回路3のスイッチング周期を変調させるようにしたことから、前記第1及び第2の各実施の形態と同様の効果を得ることができる。
なお、前記第1から第3の各実施の形態では、昇圧型のスイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、降圧型のスイッチングレギュレータにも適用することができる。この場合、スイッチ回路3は入力端子INとコイル2の一端との間に接続されると共にコイル2の他端に整流ダイオード4のカソードが接続され、該接続部が出力端子OUTに接続され、整流ダイオード4のアノードは接地電圧GNDに接続される。この場合の動作は、前記第1から第3の実施の形態で説明した動作と同様である。また、本発明は、同期整流型のスイッチングレギュレータにも適用することでき、この場合、整流ダイオード4を、スイッチ回路3と相補的にスイッチングを行う同期整流用トランジスタに置き換えるようにすればよい。
本発明の第1の実施の形態におけるスイッチングレギュレータの回路例を示した図である。 図1の三角波発生回路11の回路例を示した図である。 従来の三角波信号TWの波形例を示した図である。 図3の三角波信号TWを使用した場合のパルス信号Spwの波形例を示した図である。 信号Vrの波形例を示した図である。 図5の信号Vrを使用した場合の三角波信号TWの波形例を示した図である。 図6の三角波信号TWを使用した場合のパルス信号Spwの波形例を示した図である。 出力電圧Voutの雑音特性例を示した図である。 信号Vrの他の波形例を示した図である。 本発明の第2の実施の形態におけるスイッチングレギュレータにおける三角波信号TWの例を示した図である。 図10の三角波信号TWを使用した場合のパルス信号Spwの波形例を示した図である。 出力電圧Voutの雑音特性例を示した図である。 本発明の第2の実施の形態におけるスイッチングレギュレータの出力電圧Voutの雑音特性例を示した図である。 従来のスイッチングレギュレータの回路例を示した図である。 図14のスイッチングレギュレータにおける出力電圧の雑音特性例を示した図である。 従来のスイッチングレギュレータの他の回路例を示した図である。 図16のスイッチングレギュレータにおける出力電圧の雑音特性例を示した図である。
符号の説明
1 スイッチングレギュレータ
2 コイル
3 スイッチ回路
4 整流ダイオード
5,8,41 コンデンサ
6,7 抵抗
9 基準電圧発生回路
10 誤差増幅回路
11 三角波発生回路
12 PWMコンパレータ
13スイッチング周期変調回路
20 直流電源
21 負荷
31,32 コンパレータ
33,34 NOR回路
35,36 インバータ
37,38 PMOSトランジスタ
39,40 NMOSトランジスタ

Claims (3)

  1. 入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力するスイッチングレギュレータにおいて、
    入力された制御信号に応じてスイッチングを行うスイッチ回路と、
    該スイッチ回路のスイッチングによって前記入力電圧による充電が行われるコイルと、
    前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との差電圧を増幅して得られた信号と電圧比較用三角波信号との電圧比較を行って該比較結果を示すパルス信号を前記スイッチ回路に出力して前記スイッチ回路のスイッチング制御を行い、前記電圧比較用三角波信号の周波数を変調させて前記スイッチ回路のスイッチング周期を変調させる制御回路部と、
    を備え、
    前記制御回路部は、
    両端の電圧差が前記電圧比較用三角波信号をなすコンデンサと、
    入力された第1の三角波信号に応じた電流を生成して該コンデンサに供給し、該コンデンサへの充電を行う充電回路部と、
    入力された前記第1の三角波信号に応じた電流で該コンデンサを放電させる放電回路部と、
    前記第1の三角波信号を生成して出力する、前記充電回路部及び該放電回路部の動作制御を行う充放電制御回路部と、
    を有し、
    前記充放電制御回路部は、前記第1の三角波信号の周波数を変調させて前記スイッチ回路のスイッチング周期を変調させることを特徴とするスイッチングレギュレータ。
  2. 前記充電回路部は、入力された上限電圧設定用信号に応じて前記コンデンサへの電流供給を停止し、前記放電回路部は、入力された下限電圧設定用信号に応じて前記コンデンサの放電を停止し、前記充放電制御回路部は、該上限電圧設定用信号及び/又は該下限電圧設定用信号として第2の三角波信号を生成して出力し、該第2の三角波信号の周波数を変調させて前記電圧比較用三角波信号の上限電圧及び/又は下限電圧を変調させ前記スイッチ回路のスイッチング周期を変調させることを特徴とする請求項1記載のスイッチングレギュレータ。
  3. 入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力するスイッチングレギュレータにおいて、
    入力された制御信号に応じてスイッチングを行うスイッチ回路と、
    該スイッチ回路のスイッチングによって前記入力電圧による充電が行われるコイルと、
    前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との差電圧を増幅して得られた信号と電圧比較用三角波信号との電圧比較を行って該比較結果を示すパルス信号を前記スイッチ回路に出力して前記スイッチ回路のスイッチング制御を行い、前記電圧比較用三角波信号の上限電圧及び/又は下限電圧を変調させて前記スイッチ回路のスイッチング周期を変調させる制御回路部と、
    を備え、
    前記制御回路部は、
    両端の電圧差が前記電圧比較用三角波信号をなすコンデンサと、
    所定の第1電流を該コンデンサに供給して該コンデンサへの充電を行い、入力された上限電圧設定用信号に応じて該コンデンサへの電流供給を停止する充電回路部と、
    所定の第2電流で前記コンデンサを放電させ、入力された下限電圧設定用信号に応じて前記コンデンサの放電を停止する放電回路部と、
    前記充電回路部及び該放電回路部の動作制御を行う充放電制御回路部と、
    を有し、
    該充放電制御回路部は、前記上限電圧設定用信号及び/又は前記下限電圧設定用信号として三角波信号を生成して出力し、該三角波信号の周波数を変調させて前記電圧比較用三角波信号の上限電圧及び/又は下限電圧を変調させ前記スイッチ回路のスイッチング周期を変調させることを特徴とするスイッチングレギュレータ。
JP2007068057A 2007-03-16 2007-03-16 スイッチングレギュレータ Expired - Fee Related JP5009655B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007068057A JP5009655B2 (ja) 2007-03-16 2007-03-16 スイッチングレギュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007068057A JP5009655B2 (ja) 2007-03-16 2007-03-16 スイッチングレギュレータ

Publications (2)

Publication Number Publication Date
JP2008236816A JP2008236816A (ja) 2008-10-02
JP5009655B2 true JP5009655B2 (ja) 2012-08-22

Family

ID=39908940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007068057A Expired - Fee Related JP5009655B2 (ja) 2007-03-16 2007-03-16 スイッチングレギュレータ

Country Status (1)

Country Link
JP (1) JP5009655B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5470765B2 (ja) 2008-07-17 2014-04-16 株式会社リコー スイッチング電源回路
JP2011254665A (ja) * 2010-06-03 2011-12-15 On Semiconductor Trading Ltd 発光素子の制御回路
JP5857680B2 (ja) * 2011-11-28 2016-02-10 株式会社デンソー 位相補償回路および半導体集積回路
KR102231317B1 (ko) 2013-12-16 2021-03-24 삼성전자주식회사 전압 레귤레이터 및 그것을 포함하는 전력 전달 장치
CN103997206B (zh) 2014-05-20 2017-04-12 华为技术有限公司 一种开关电源
JP6665476B2 (ja) * 2015-10-06 2020-03-13 富士電機株式会社 スイッチング電源装置の制御回路
CN106019113A (zh) * 2016-05-25 2016-10-12 陕西开尔文测控技术有限公司 一种采用pwm控制igbt功放的测试用电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004159418A (ja) * 2002-11-06 2004-06-03 Canon Inc スイッチング電源装置
JP2006211881A (ja) * 2005-01-26 2006-08-10 Yoshihiro Sekino Ac−dcコンバータ

Also Published As

Publication number Publication date
JP2008236816A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
KR100744592B1 (ko) Dc-dc 컨버터, dc-dc 컨버터의 제어 회로 및dc-dc 컨버터의 제어 방법
JP3994953B2 (ja) 力率改善回路
KR100971232B1 (ko) 승강압형 스위칭 레귤레이터
US7923977B2 (en) DC-DC converters with transient response control
CN108063553B (zh) Dc/dc转换器
US8624566B2 (en) Current-mode control switching regulator and operations control method thereof
US7876073B2 (en) Switching regulator with slope compensation and control method therefor
JP5169333B2 (ja) 電流モード制御型スイッチングレギュレータ
CN108418429B (zh) 开关调节器及其控制装置
TWI581547B (zh) 用於限制轉換器之電流的裝置、調變器和方法
JP6024188B2 (ja) 電源装置の制御回路
US10581325B1 (en) Power converter with slope compensation
JP5009655B2 (ja) スイッチングレギュレータ
TWI436594B (zh) Step-up and down power supply converter and control method thereof and sawtooth wave generator and method for applying the same in the step-up and step-down power supply converter
JP2010200450A (ja) 半導体集積回路および電源装置
KR20160061907A (ko) 역률 개선 회로
US20110037443A1 (en) Parallel connected pfc converter
US20110085356A1 (en) Switching element driving control circuit and switching power supply device
JP2012217247A (ja) 電源回路
US20190020274A1 (en) Pwm control scheme for providing minimum on time
JP6932056B2 (ja) スイッチングレギュレータ
EP2293423B1 (en) Power supply and DC-DC conversion
JP6153732B2 (ja) スイッチングレギュレータ
JP5340721B2 (ja) 電源装置
JP6993867B2 (ja) スイッチングレギュレータ及びその制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120531

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees