JP3567905B2 - ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法 - Google Patents

ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法 Download PDF

Info

Publication number
JP3567905B2
JP3567905B2 JP2001108967A JP2001108967A JP3567905B2 JP 3567905 B2 JP3567905 B2 JP 3567905B2 JP 2001108967 A JP2001108967 A JP 2001108967A JP 2001108967 A JP2001108967 A JP 2001108967A JP 3567905 B2 JP3567905 B2 JP 3567905B2
Authority
JP
Japan
Prior art keywords
oscillator
data
noise reduction
reduction function
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001108967A
Other languages
English (en)
Other versions
JP2002305446A (ja
Inventor
高志 遠藤
陽一 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001108967A priority Critical patent/JP3567905B2/ja
Priority to US10/117,687 priority patent/US6650193B2/en
Priority to EP02007734A priority patent/EP1248394B1/en
Priority to DE60216349T priority patent/DE60216349T2/de
Priority to CNB021054592A priority patent/CN1206802C/zh
Publication of JP2002305446A publication Critical patent/JP2002305446A/ja
Application granted granted Critical
Publication of JP3567905B2 publication Critical patent/JP3567905B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Description

【0001】
【発明の属する技術分野】
本発明は、この発振器を内蔵した電子機器のEMIノイズを低減するノイズ低減機能付き発振器、この発振器の設定を変更することができる書き込み装置及び書き込み装置の制御方法に関する。
【0002】
【従来の技術】
近年、パーソナルコンピュータ、ファクシミリなどの電子機器の安全対策が重要な問題となっている。現状では、国内外を問わず、EMI(電磁妨害:Electromagnetic Interference)規格に適合しない製品は販売することができない。このEMIノイズは、ディジタル信号に含まれる高調波成分が伝送ラインから輻射することによって生ずる。このため、EMIノイズを低減するためには、高調波成分を少なくし、ループ電流を小さくすることが重要となる。
【0003】
一方で、近年の電子機器においては、高性能化・高スループット化の要求からマイクロプロセッサの基本動作周波数が50[MHz]を越え、今も上昇を続けている。しかし、電子機器の高速化に伴ってしばしばEMIノイズが増加する。そこで、従来は、クロック信号を基準とする信号(各種クロック信号、データバスやクロックバス上の信号)がEMIノイズの一因となる場合は、クロック信号などの信号の高調波成分をフィルタで除去する手法が採られている。また、フィルタ以外のEMI削減のための技術としては、ケースシールドやグランドプレーンによるシールドがある。
【0004】
【発明が解決しようとする課題】
しかし、フィルタを設ける手法は回路基板上にフィルタのスペースが必要となるため、電子機器の小型化に不利な問題があった。特に、32bitマイクロプロセッサでは、データバスとアドレスバスが配線の大多数を占めるため、これら配線にフィルタを設けるのはスペース的に困難である。また、EMI規格の変更によってオープンボックスでEMI試験に合格することが要求される場合もあるため、ケースシールドを用いる手法が使用できない事態が生じている。さらに、フィルタの追加、ケースシールド及びグランドプレーンによるシールドの手法は、製造コストが高くなってしまうという問題もあった。
【0005】
このような状況を背景として、近年の発振器においては、図10に示すように、クロック信号の周波数帯域を拡散させることによって、周波数基準のピークエネルギーを下げ、EMIノイズの低減を図るようにしたスペクトラム拡散(spread spectrum)機能を備えたものが実現されている。これにより、このクロック信号やクロック信号に由来する信号から発したEMIノイズのピークエネルギーが下がり、EMI規格値(放射限界値)をピーク値で規定するEMI規格に適合させることができる。
【0006】
しかし、この種のスペクトラム拡散機能を有する発振器は、拡散レンジや拡散方向等が固定されていたため、この発振器を組み込んだ電子機器がEMI規格値に適合しなかった場合は発振器をそっくり交換する必要があった。なお、拡散レンジとは、スペクトラム拡散変調を行ったクロック信号の周波数帯域幅をいい(図10に符号αにより示す)、拡散方向には、発振器の仕様周波数fsが中心周波数fcになるように拡散させるセンター拡散と、仕様に基づく周波数が最大周波数になるように拡散させるダウン拡散等がある。なお、図10は、ダウン拡散の場合を示している。
【0007】
また、発振器を電子機器に組み込むユーザにとっては、拡散レンジや拡散方向などをどのように設定したらEMI規格値に適合させることができるか事前に調べる必要があり、そのためには拡散レンジ等が異なる発振器をその都度製作依頼するか、予め用意しておく必要があり煩雑な問題があった。
【0008】
そこで本発明においては、スペクトラム拡散変調の設定を任意に変更して電子機器のノイズを簡易に低減させることができるノイズ低減機能付き発振器、この発振器の設定を変更することができる書き込み装置及び書き込み装置の制御方法を提供することを目的としている。
【0009】
【課題を解決するための手段】
上記課題を解決するため本発明は、ノイズ低減機能付き発振器において、第1の基準信号を出力する発振手段と、スペクトラム拡散変調を行うための変調データが記憶される記憶手段と、外部から入力したデータに従って前記記憶手段への前記変調データの書き込み、前記記憶手段に記憶された前記変調データの書き換え及び消去を行う書き込み制御手段と、前記変調データから変調信号を生成して出力する変調信号出力手段と、前記変調信号を入力しない場合は、前記第1の基準信号の周波数を逓倍した周波数の第2の基準信号を出力する一方、前記変調信号を入力している場合は、前記第2の基準信号を前記変調信号に基づいてスペクトラム拡散変調した第3の基準信号を出力する基準信号出力手段とを備え、前記基準信号出力手段は、前記基準信号出力手段から出力される前記第2または第3の基準信号を分周して分周信号を出力する分周手段と、前記分周信号と前記第1の基準信号との位相差を検出し、位相差に対応する制御電圧を出力する制御電圧出力手段と、前記変調信号出力手段から出力される前記変調信号を前記制御電圧に重畳して出力する混合手段と、前記混合手段の出力電圧によって当該ノイズ低減機能付き発振器の出力信号の周波数が制御されることにより、前記第2または前記第3の基準信号を出力する電圧制御発振手段とを有することを特徴としている。
【0010】
この発明によれば、ノイズ低減機能付き発振器は、変調信号出力手段により記憶手段に記憶される変調データから変調信号を生成し、基準信号出力手段により変調信号に基づいてスペクトラム拡散変調した第3の基準信号を出力するので、記憶手段に記憶される変調データを書き換えればスペクトラム拡散変調の設定を変更でき、記憶手段に変調データを記憶しなければスペクトラム拡散変調されない第2の基準信号を出力することができる。
【0011】
また、本発明は、上記ノイズ低減機能付き発振器の記憶手段にデータを書き込む書き込み装置であって、ノイズ低減機能付き発振器の各端子と接続する接続手段と、前記ノイズ低減機能付き発振器に設定しようとする設定情報を入力する入力手段と、前記設定情報に含まれるスペクトラム拡散変調の仕様に基づいて、対応する変調データを生成する変調データ生成手段と、前記変調データを前記ノイズ低減機能付き発振器に転送する転送手段と、前記ノイズ低減機能付き発振器に対して、転送した前記変調データの書き込みを指示する制御手段とを備えることを特徴としている。
【0012】
この発明によれば、書き込み装置は、入力されたノイズ低減機能付き発振器に設定しようとするスペクトラム拡散変調の仕様に基づいて、変調データ生成手段が対応する変調データを生成して、転送手段によりノイズ低減機能付き発振器の記憶手段にデータを書き込ませることができる。従って、ノイズ低減機能付き発振器のスペクトラム拡散変調の仕様をユーザが所望する仕様に任意に設定することが可能となる。
【0013】
また、本発明は、上記ノイズ低減機能付き発振器の記憶手段にデータを書き込む書き込み装置の制御方法において、前記ノイズ低減機能付き発振器に設定しようとする設定情報を入力する入力手順と、前記設定情報に含まれるスペクトラム拡散変調の仕様に基づいて、対応する変調データを生成する変調データ生成手順と、前記変調データを前記ノイズ低減機能付き発振器に転送する転送手順と、前記ノイズ低減機能付き発振器に対して、転送した前記変調データの書き込みを指示する指示手順とを有することを特徴としている。
【0014】
【発明の実施の形態】
以下、適宜図面を参照しながら本発明の実施形態について説明する。
【0015】
(1) 実施形態
(1−1) 実施形態の構成
図1は、本発明の実施形態に係るプログラマブル発振器のブロック図である。このプログラマブル発振器(ノイズ低減機能付き発振器)10において、発振回路20は、水晶振動子等の振動子21を発振させる発振回路である。この発振回路20は、可変容量回路22を有しており、可変容量回路22がコントローラ30から入力する設定データD1に応じて発振回路20の合成容量値を設定するようになっている。なお、可変容量回路22は、具体的には、容量可変用の容量アレイの接続/非接続を制御する回路または可変容量ダイオード(バリキャップ)を電圧制御する回路が適用される。
【0016】
可変分周回路(他の分周手段)40は、発振回路20から出力される基準信号CL1(周波数f1)を1/N分周して分周信号(第1の基準信号)CL2(周波数fs=f1/N)を出力する。この可変分周回路40は、分周比Nをコントローラ30から入力する設定データD2に応じて設定するようになっている。
【0017】
PLL回路(基準信号出力手段)50は、位相比較器51、チャージポンプ52、ミキサ(混合手段)53、電圧制御発振器(VCO)54及び可変分周回路(分周手段)55から構成され、周波数逓倍回路として機能すると共にスペクトラム拡散(spread spectrum)変調を行う変調回路として機能する。すなわち、このPLL回路50において、電圧制御発振器54の出力信号CLv(周波数fv)は、可変分周回路55によって1/M分周された後、位相比較器51にフィードバックされる。そして、位相比較器51において、1/M分周された電圧制御発振器54の出力信号CLv(周波数fv/M)と、可変分周回路40から出力される分周信号CL2(周波数fs)との位相差が検出され、位相差に比例する信号が出力される。位相比較器51の出力信号は、チャージポンプ52により電圧制御発振器54を制御するための制御電圧VCに変換された後、ミキサ53により変調信号出力回路60から出力された変調信号SMが重畳されて電圧制御発振器54に供給されるようになっている。なお、位相比較器51及びチャージポンプ52により、特許請求の範囲における「制御電圧出力手段」が構成されている。
【0018】
従って、PLL回路50は、制御電圧VCによって、1/M分周された電圧制御発振器54の出力信号CLv(周波数fv/M)が分周信号CL2(周波数fs)と同一位相、同一周波数になるように電圧制御発振器54を制御することとなり、入力した分周信号CL2の周波数fsをM逓倍した信号(第2の基準信号)を電圧制御発振器54から出力させる周波数逓倍回路として機能する。さらに、PLL回路50は、制御電圧VCに変調信号SMを重畳して電圧制御発振器54に供給することにより、電圧制御発振器54の出力信号(第3の基準信号)CLvが事前に定義された周波数帯に拡散するように周波数変調(スペクトラム拡散変調)するようになっている(図10参照)。そして、このPLL回路50の出力信号CLvは、バッファ70を介して出力端子foutから外部に出力されるようになっている。
【0019】
また、このPLL回路50は、コントローラ30から入力する設定データD3に応じて可変分周回路55の分周比M、つまり、このPLL回路50の逓倍率Mを設定するようになっている。さらに、バッファ70は、コントローラ30から入力する設定データD4に応じて出力ドライバーの仕様(出力レベルやデューティ)をCMOS用やTTL用に設定するようになっている。
【0020】
変調信号出力回路(変調信号出力手段)60は、コントローラ30から入力する変調データDMからスペクトラム拡散変調を行うための変調信号SMを生成してPLL回路50のミキサ53に供給する回路である。ここで、図2は変調信号SMの信号波形を示す図である。この変調信号SMの波形を拡散プロファイルといい、スペクトラム拡散変調されたPLL回路50の出力信号CLvにおける周波数の時間領域の変化形状を表している。この拡散プロファイルには、図3(a)に示す三角波、図3(b)に示す正弦波などがあり、拡散プロファイルの変更は変調データの変更により可能となっている。なお、図2に示す拡散プロファイルは、最も効果的なEMI低減性能を発揮するとされる波形の場合を示している。
【0021】
また、変調信号SMのpeak to peakがスペクトラム拡散変調されたPLL回路50の出力信号CLvにおける周波数の拡散レンジ(図10に符号αで示す)に対応している。通常は、出力信号CLvの中心周波数fc(図10参照)の±0.5[%]または±1[%]になるように設定される。例として、±0.5[%]変調した100[MHz]の信号では、99.5[MHz]と100.5[MHz]の間に出力信号CLvの周波数が拡散されるようになっている。すなわち、変調データDMは、拡散プロファイル及び拡散レンジが決まれば設定されるデータである。
【0022】
メモリ(記憶手段)80は、発振回路20の設定データD1(容量調整値)、可変分周回路40の設定データD2(分周比N)、PLL回路50の設定データD3(分周比M)、バッファ70の設定データD4(出力ドライバーの仕様)及び変調データDMなどが選択的に記憶されるPROM(Programmable Read Only
Memory)である。
【0023】
コントローラ(書き込み制御手段)30は、データ選択回路31、データ変換制御回路32、書き込み制御回路33とから構成されている。コントローラ30において、データ選択回路31は、発振回路20、可変分周回路40、PLL回路50、変調信号出力回路60及びバッファ70に伝える設定データD1〜D4及び変調データDMを、メモリ80に記憶されたデータにするか、データ変換制御回路32に保持されるデータにするかを選択する回路である。ここで、データ選択回路31は、通常はメモリ80に記憶されているデータを設定データD1〜D4及び変調データDMとして上記各回路に伝えるように設定されており、出力端子foutを介して外部から切替指示を入力した場合にデータ変換制御回路32に保持されたデータを各回路に伝えるように選択する。
【0024】
データ変換制御回路32は、出力端子foutを介して外部から入力した設定データD1〜D4及び変調データDMをシリアルパラレル変換して保持し、データ選択回路31とメモリ80の対応する領域にそれぞれ出力する回路である。また、書き込み制御回路33は、制御端子OEを介して入力した書込指示に基づいて、データ変換制御回路32から入力する設定データD1〜D4及び変調データDMのメモリ80への書き込み制御を行う回路である。すなわち、このプログラマブル発振器10においては、外部から入力したデータに基づいてメモリ80に記憶する設定データD1〜D4及び変調データDMの書き換えや消去を行うことができるようになっている。
【0025】
図4は、このプログラマブル発振器10の設定を行う書き込み装置100の構成を示す概略図である。同図において、110は、接続ユニット(接続手段)であり、上記プログラマブル発振器10を内蔵する電子機器(プリンタや携帯電話等の実際の製品)120と接続され、プログラマブル発振器10の各端子と電気的に接続するようになっている。この接続ユニット110は、パーソナルコンピュータ(以下、「PC」という。)130の制御の下に電子機器120内のプログラマブル発振器10や電子機器120全体の駆動制御を行ったり、プログラマブル発振器10のメモリ80にデータを書き込んだり、データの読み出しを行う。
【0026】
また、PC130は、ユーザから各種情報を入力するためのキーボードやマウスなどの入力装置131と、CRTやLCDなどの表示装置132と、CPU、ROM、RAM、HDD、接続ユニット110などが接続される通信インターフェース等を備える本体装置133とから構成される。このPC130は、CPUがHDDに格納される設定用アプリケーションプログラムを読み出して実行することにより、このPC130の操作者の操作に従って接続ユニット110に接続された電子機器120内のプログラマブル発振器10の設定を行うことができるようになっている。また、160は、接続ユニット110に接続された電子機器120から放射されるEMIノイズを測定するEMI測定装置である。
【0027】
図5は、書き込み装置100の構成を機能的に示すブロック図である。
同図に示すように、接続ユニット110においては、制御部111がD/A変換部(駆動手段)112及び電流増幅部(駆動手段)113を介して電子機器120内のプログラマブル発振器10の電源端子VDD及びGNDと接続されている。これにより、制御部111がディジタル信号をD/A変換部112に供給することにより、プログラマブル発振器10の電源端子VDD及びGND間に駆動電源を供給して駆動できるようになっている。
【0028】
また、制御部111は、EMI測定装置160により電子機器120のEMIノイズを測定する際の電子機器120の駆動もできるようになっている。また、制御部111は、電流測定部(消費電力測定手段)114により駆動電流を測定したり、周波数測定部(周波数測定手段)115によりプログラマブル発振器10の出力端子foutから出力される基準信号CL3の周波数を測定し、測定結果をPC130に出力するようになっている。
【0029】
また、制御部111は、PC130からプログラマブル発振器10のメモリ80に書き込むデータを入力した場合は、データ制御部116によりプログラマブル発振器10の出力端子foutを介してプログラマブル発振器10に転送し、プログラマブル発振器10のメモリ80に書き込ませることができる。一方、制御部111は、PC130からデータの読み出し指示を入力した場合は、データ制御部(転送手段)116によりプログラマブル発振器10の制御端子OEを介してプログラマブル発振器10のメモリ80からデータを読み出すことができ、読み出したデータをPC130に出力することができる。
【0030】
これらの場合に、データ制御部116は、プログラマブル発振器10の出力端子foutから出力される基準信号CL3を入力して、この基準信号CL3に基づいてプログラマブル発振器10との間で通信の同期をとるようになっている。なお、データ制御部116は、データの書き込み時に制御端子OEに印加する電圧及び波形を監視して、プログラマブル発振器10のメモリ80内のデータが消失したり、破壊されたりするのを防止する機能も有している。
【0031】
PC130は、CPUがHDD150に格納される設定用アプリケーションプログラムを読み出して実行することにより、制御部140、パラメータ設定部141、拡散プロファイル設定部142、拡散レンジ設定部143、拡散方向設定部144、データ取得・書き込み部145として機能するようになっている。
【0032】
制御部(変調データ生成手段、設定データ生成手段、制御手段)140は、入力装置131を介して入力したユーザの操作に基づいてPC130全体を制御することにより、プログラマブル発振器10に設定しようとする設定情報の入力画面や各種情報を表示装置132に表示させたり、接続ユニット110の制御や接続ユニット110を介してプログラマブル発振器10に各種データを転送する。
【0033】
パラメータ設定部(設定データ生成手段)141は、制御部140の制御の下にプログラマブル発振器10の発振周波数(出力信号CLvの周波数)を決定するための設定データD1〜D4の設定を行うと共に、電子機器120のEMIノイズの判定に使用するEMI規格値の設定を行う。なお、各国のEMI規格の情報はHDD150に格納されている。パラメータ設定部141は、使用国、電子機器の種類、EMI規格の名称などを検索キーとしてEMI規格値を検索するようになっており、例えば、日本を検索キーとした場合は、VCCI(情報処理装置等電波障害自主規制協議会:Voluntary Control Council for Interference by Information Technology Equipment)の規格値を検索し、米国を検索キーとすれば、FCC(米連邦通信委員会:Federal Communications Commission)の規格値を検索できるようになっている。
【0034】
拡散プロファイル設定部(変調データ生成手段)142は、制御部140の制御の下にプログラマブル発振器10の拡散プロファイル(「三角波」、「正弦波」など)の設定を行い、拡散レンジ設定部(変調データ生成手段)143は、プログラマブル発振器10の発振周波数の拡散レンジ(±0.5[%]、±1[%]など)の設定を行う。具体的には、例えば、ユーザが入力した拡散プロファイルについて、拡散プロファイル設定部142がHDD150に格納されているそれに対応する拡散プロファイルを選択して設定する、そして、拡散レンジ設定部143では、ユーザが併せて入力した拡散レンジについて、目的とする最大周波数偏移量を得るために必要な電圧値、ここでは、図2のグラフの縦軸に示す電圧値を設定する。このように、変調データDMは、それらにより設定された拡散プロファイル及び拡散レンジの2つのデータから成り立っている。
【0035】
また、拡散方向設定部(変調データ生成手段)144は、制御部140の制御の下に仕様周波数fsを中心周波数fcにするように拡散させるか(センター拡散)、仕様周波数fsを最大周波数近傍にするように拡散させるか(ダウン拡散)、仕様周波数fsを最小周波数近傍にするように拡散させるか(アップ拡散)の設定を行う。ここで、図6(a)はセンター拡散の場合の周波数−信号強度特性を示し、図6(b)はダウン拡散の場合の周波数−信号強度特性を示し、図6(c)はアップ拡散の場合の周波数−信号強度特性を示している。
【0036】
データ取得・書込部(転送手段)145は、制御部140の制御の下に上述した設定部141〜144により設定された設定データD1〜D4及び変調データDMを取得して制御部140に通知したり、プログラマブル発振器10のメモリ80から読み出されたデータや測定したプログラマブル発振器10の発振周波数や入力された電子機器120のEMIノイズ測定値などをHDD150に記憶させる。
【0037】
(1−2) 実施形態の動作
次に、図7〜図9に示すフローチャートを参照しながら、プログラマブル発振器10の設定時のPC130の動作を説明する。図7は、PC130のメインルーチンを示すフローチャートである。まず、PC130において、入力装置131を介してユーザからプログラマブル発振器10の設定指示を入力すると、制御部140は、HDD150に格納される設定用アプリケーションプログラムを読み出して実行することにより、仕様周波数fsと出力ドライバーの設定処理を開始する(ステップS1)。すなわち、制御部140は、仕様周波数(設定情報)fs及び出力ドライバーの仕様(設定情報)の入力を促す入力画面を表示装置132に表示し、入力装置131を介してユーザにより仕様周波数fsや出力ドライバーの仕様が入力されると、パラメータ設定部141により対応する設定データD1〜D4を設定する。
【0038】
次に、制御部140は、EMI規格値の設定処理を行う(ステップS2)。すなわち、制御部140は、EMI規格値の検索キーの入力を促す画面を表示装置132に表示し、ユーザに入力された検索キーに基づいてHDD150に格納されたEMI規格値の情報を検索することにより、対応するEMI規格値を検索してEMIノイズの判断基準値として設定する。そして、制御部140は、データ取得・書込部145によりパラメータ設定部141で設定された設定データD1〜D4のみを取得し、接続ユニット110を介してプログラマブル発振器10に転送する。この結果、上記設定データD1〜D4がプログラマブル発振器10のデータ変換制御回路32の対応する領域にそれぞれ格納されるようになっている。
【0039】
このとき、制御部140は、接続ユニット110を介してプログラマブル発振器10に切替指示を送信することにより、コントローラ30のデータ選択回路31によりメモリ80に格納されたデータに代えてデータ変換制御回路32に格納されたデータを発振回路20、可変分周回路40、PLL回路50及びバッファ70に伝えるように設定した後にEMIノイズの検査処理を行う(ステップS3)。
【0040】
EMIノイズの検査処理においては、制御部140は、接続ユニット110からプログラマブル発振器10の発振周波数(クロック信号CL3の周波数)の測定結果と駆動電流の測定結果とを入力して、プログラマブル発振器10の発振周波数と消費電力の値を表示装置132に表示してユーザに通知する。また、制御部140は、EMI測定装置160によるノイズ測定値を入力する画面を表示装置132に表示させる。そして、EMI測定装置160を使って電子機器120から放射されるノイズが測定され、ノイズ測定値がユーザにより入力されると、制御部140は、入力された値が先に設定したEMI規格値以下か否かを判定する(ステップS4)。
【0041】
ここで、制御部140は、ノイズ測定値が設定したEMI規格値以下と判定した場合は(ステップS4:YES)、その電子機器120がEMI規格を満足している旨を表示装置132に表示してユーザに通知した後、処理をステップS6に移行して検証処理を行う(ステップS6)。この場合、まず、制御部140は、接続ユニット110を介してプログラマブル発振器10に書込指示を送信することにより、書き込み制御回路33によりデータ変換制御回路32に格納された設定データD1〜D4をメモリ80に書き込ませる。また、制御部140は、接続ユニット110を介してプログラマブル発振器10のデータ選択回路31に切替指示を送信することにより、コントローラ30からメモリ80に格納されたデータ(設定データD1〜D4)が発振回路20、可変分周回路40などに伝わるように設定する。
【0042】
以上の設定が終了すると、制御部140は、接続ユニット110によりプログラマブル発振器10を駆動し、接続ユニット110から入力されたプログラマブル発振器10の発振周波数を表示装置132に表示する。これにより、ユーザは、メモリ80に書き込んだデータによりプログラマブル発振器10が所期の性能を得ているかの検証と、メモリ80に正常にデータが書き込まれたか否かを検証できるようになっている。
【0043】
これに対して、制御部140は、入力されたノイズ測定値がEMI規格値以上と判定した場合は(ステップS4:NO)、EMI規格を満足していない旨を表示装置132に表示してユーザに通知し、スペクトラム拡散変調の設定処理を開始する(ステップS5)。以下、図8及び図9に示すフローチャートを参照しながら、スペクトラム拡散変調の設定処理を行う場合のPC130の動作を説明する。
【0044】
まず、PC130において、制御部140は、ユーザが設定しようとするスペクトラム拡散変調の仕様(拡散プロファイル及び拡散方向(設定情報))を選択する画面を表示装置132に表示し(ステップS10)、入力装置131を介してユーザにより拡散プロファイルと拡散方向が選択されると、選択された拡散方向がセンター拡散か否かを判定する(ステップS11)。
【0045】
このとき、制御部140は、センター拡散が選択されたと判定した場合は(ステップS11:YES)、拡散レンジを予め定めた最小値(例えば±0.5[%])に設定し(ステップS12)、これら拡散プロファイル、拡散方向及び拡散レンジに基づいて対応する変調データDMを生成する(ステップS13)。これに対して、制御部140は、センター拡散以外、つまり、ダウン拡散またはアップ拡散が選択されたと判定した場合は(ステップS11:NO)、スペクトラム拡散後の中心周波数fcがステップS1(図7参照)で入力された仕様周波数fsに対してダウン方向の周波数またはアップ方向の周波数になるように(図6(b)、(c)参照)、パラメータ設定部141により設定データD1〜D3の再設定を行った後(ステップS14)、拡散レンジを予め定めた最小値に設定して(ステップS12)、対応する変調データDMを生成する(ステップS13)。
【0046】
そして、制御部140は、変調データDMを生成すると、データ取得・書込部145によりパラメータ設定部141が設定した設定データD1〜D4を取得して、変調データDMと共に、接続ユニット110を介してプログラマブル発振器10に転送する(ステップS15)。この結果、接続ユニット110によりプログラマブル発振器10のデータ変換制御回路32に設定データD1〜D4及び変調データDMが対応する領域にパラレルデータ形式で保持されるようになっている(図1参照)。
【0047】
次に、制御部140は、EMIノイズの検査処理を行う(ステップS16)。このEMIノイズの検査処理はステップS3と同様の処理であるため説明は省略する。そして、制御部140は、EMI測定装置160を使って測定された電子機器120のノイズ測定値が先に設定したEMI規格値以下か否かを判定する(ステップS17)。
【0048】
ここで、制御部140は、ノイズ測定値がEMI規格値以上と判定した場合は(ステップS17:No)、ステップS12で設定した拡散レンジを予め定めた値(例えば±0.5[%])だけ増加した値に再設定し(ステップS18)、この再設定後の拡散レンジが予め定めた範囲内であると判定すれば(ステップS19:YES)、ステップS15に処理を戻す。これにより、制御部140は、拡散レンジ設定部143により再設定した拡散レンジになるように変調データDMを生成した後、この変調データDMを接続ユニット110を介してプログラマブル発振器10に転送し、プログラマブル発振器10のデータ変換制御回路32に格納する。そして、制御部140は、EMIノイズの検査処理を再び行って電子機器120のノイズ測定値がEMI規格値以下か否かを判定するようになっている(ステップS15〜S17)。
【0049】
このようにして制御部140は、EMIノイズの検査処理を行って電子機器120のノイズ測定値が先に設定したEMI規格値を満足しないと判定する間は、ステップS17→S18→S19→S15→S16→S17の循環処理を繰り返し、スペクトラム拡散変調の拡散レンジを所定量ずつ増大させてEMIノイズの検査処理を行うようになっている。すなわち、拡散レンジを増大させれば、その分プログラマブル発振器10から出力されるクロック信号CL3の周波数基準のピークエネルギーが低減するので、電子機器120のノイズを低減させることができるようになっている。
【0050】
一方、制御部140は、この循環処理において、再設定後の拡散レンジが予め定めた範囲以上であると判定した場合は(ステップS19:NO)、表示装置132に拡散レンジが範囲外である旨を表示(エラー表示)してユーザに通知した後、ステップS10に処理を戻す。これにより、制御部140は、拡散レンジの変更でEMI規格値を満足できなかった場合は、ユーザに対してスペクトラム拡散変調の仕様の変更を促し、変更された仕様で電子機器120のEMIノイズの検査を再び行うようになっている。
【0051】
そして、ステップS17において、ノイズ測定値がEMI規格値以下と判定した場合は、制御部140は、その電子機器120がEMI規格を満足している旨を表示装置132に表示してユーザに通知した後、処理をステップS20に移行して他の設定で検証するか否かの選択を促す画面を表示装置132に表示する。ここで、制御部140は、入力装置131を介してユーザにより「他の設定で検証」が選択されたことを検出すると、ステップS10に処理を戻すのに対して、「他の設定で検証しない」が選択されたことを検出した場合は、スペクトラム拡散変調の設定処理を終了して、上述したステップS6に移行して検証処理を行うようになっている。
【0052】
従って、制御部140は、接続ユニット110を介してプログラマブル発振器10に書込指示を送信することにより、データ変換制御回路32に格納される設定データD1〜D4及び変調データDMをメモリ80に書き込ませると共に、接続ユニット110を介してプログラマブル発振器10のデータ選択回路31に切替指示を送信することにより、コントローラ30によりメモリ80に格納されたデータを発振回路20、可変分周回路40、PLL回路50及びバッファ70に伝えるように設定する。その後、制御部140は、接続ユニット110によりプログラマブル発振器10を駆動し、接続ユニット110から入力されたプログラマブル発振器10の発振周波数を表示装置132に表示するようになっている。
【0053】
この結果、ユーザは、メモリ80に書き込んだデータによりプログラマブル発振器10が所期の性能を得ているかの検証と、メモリ80に正常にデータが書き込まれたか否かを検証することができる。このとき、ユーザがEMI測定装置160を使って電子機器120から放射されるノイズを再測定すれば、ノイズ測定値がEMI規格を満足するか否かも再検証することができる。なお、PC130の制御部140が入力されたノイズ測定値に基づいてEMI規格値を満足しているか否かを再判定するようにしてもよい。
【0054】
これにより、本実施形態に係るプログラマブル発振器10は、発振周波数や出力ドライバーの仕様を任意に変更できるだけでなく、メモリ80に記憶される変調データDMを書き換えることにより、スペクトラム拡散変調の設定も任意に変更できるばかりか、メモリ80に変調データDMを記憶するか否かの選択によってスペクトラム拡散変調を行うか否かも任意に設定することができる。従って、プログラマブル発振器10の設定を変更することにより、このプログラマブル発振器10を内蔵する電子機器120がEMI規格を満足するように簡易に調整することが可能となる。
【0055】
(2) 本願発明は、上述した実施形態に限らず種々の態様にて実施することができる。例えば、以下のような変形実施が可能である。
(2−1) 第1変形例
上述の実施形態において、書き込み装置100が、ユーザが指定した仕様周波数fsと出力ドライバーの仕様にプログラマブル発振器10を設定し、このプログラマブル発振器10を内蔵する電子機器120がEMI規格を満足しなかった場合にスペクトラム拡散変調の設定を促す場合について述べたが、ユーザの指示に基づいてこれらの設定を同時に行うようにしてもよい。
【0056】
(2−2) 第2変形例
上述の実施形態においては、このプログラマブル発振器10が発振周波数と出力ドライバーの仕様とスペクトラム拡散変調の設定を任意に変更可能な場合について述べたが、スペクトラム拡散変調の設定のみを変更可能にしてもよい。
【0057】
(2−3) 第3変形例
上述の実施形態では、スペクトラム拡散変調の設定を行う場合に、ユーザは拡散プロファイルと拡散方向のみを設定する場合について述べたが、ユーザが拡散レンジを設定できるようにしてもよい。また、予め定めた優先順位で拡散スペクトラムの仕様を変更するようにPC130を設定し、PC130がEMI規格を満足するまでプログラマブル発振器10に設定する拡散スペクトラムの仕様を自動で変更するようにしてもよい。
【0058】
さらに、EMI測定装置160を人が操作して電子機器120から放射されるEMIノイズを測定する場合について述べたが、PC130がEMI測定装置160を制御して自動で測定結果を取得するようにしてもよい。つまり、上述したスペクトラム拡散変調の設定処理をPC130が自動で行うようにしてもよい。
【0059】
【発明の効果】
上述したように本発明の発振器は、スペクトラム拡散変調の設定を任意に変更でき、この発振器を内蔵する電子機器のノイズを簡易に低減させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るプログラマブル発振器のブロック図である。
【図2】変調信号の信号波形を示す図である。
【図3】拡散プロファイルの説明に供する図である。
【図4】プログラマブル発振器の設定を行う書き込み装置の構成を示す概略図である。
【図5】書き込み装置の構成を機能的に示すブロック図である。
【図6】拡散方向の説明に供する図である。
【図7】PCのメインルーチンを示すフローチャートである。
【図8】スペクトラム拡散変調の設定処理を示すフローチャートである。
【図9】スペクトラム拡散変調の設定処理を示すフローチャートである。
【図10】スペクトラム拡散変調の説明に供する図である。
【符号の説明】
10……プログラマブル発振器(ノイズ低減機能付き発振器)、
20……発振回路、
30……コントローラ、
40……可変分周回路、
50……PLL回路、
60……変調信号出力回路、
70……バッファ、
80……メモリ、
100……書き込み装置、
110……接続ユニット、
111、140……制御部、
120……電子機器、
130……PC、
160……EMI測定装置、
D1〜D4……設定データ、
DM……変調データ、
SM……変調信号、
VC……制御電圧。

Claims (9)

  1. 第1の基準信号を出力する発振手段と、
    スペクトラム拡散変調を行うための変調データが記憶される記憶手段と、
    外部から入力したデータに従って前記記憶手段への前記変調データの書き込み、前記記憶手段に記憶された前記変調データの書き換え及び消去を行う書き込み制御手段と、
    前記変調データから変調信号を生成して出力する変調信号出力手段と、
    前記変調信号を入力しない場合は、前記第1の基準信号の周波数を逓倍した周波数の第2の基準信号を出力する一方、前記変調信号を入力している場合は、前記第2の基準信号を前記変調信号に基づいてスペクトラム拡散変調した第3の基準信号を出力する基準信号出力手段と
    を備え、
    前記基準信号出力手段は、
    前記基準信号出力手段から出力される前記第2または第3の基準信号を分周して分周信号を出力する分周手段と、
    前記分周信号と前記第1の基準信号との位相差を検出し、位相差に対応する制御電圧を出力する制御電圧出力手段と、
    前記変調信号出力手段から出力される前記変調信号を前記制御電圧に重畳して出力する混合手段と、
    前記混合手段の出力電圧によって当該ノイズ低減機能付き発振器の出力信号の周波数が制御されることにより、前記第2または前記第3の基準信号を出力する電圧制御発振手段と
    を有することを特徴とするノイズ低減機能付き発振器。
  2. 請求項1に記載のノイズ低減機能付き発振器の記憶手段にデータを書き込む書き込み装置であって、
    ノイズ低減機能付き発振器の各端子と接続する接続手段と、
    前記ノイズ低減機能付き発振器に設定しようとする設定情報を入力する入力手段と、
    前記設定情報に含まれるスペクトラム拡散変調の仕様に基づいて、対応する変調データを生成する変調データ生成手段と、
    前記変調データを前記ノイズ低減機能付き発振器に転送する転送手段と、
    前記ノイズ低減機能付き発振器に対して、転送した前記変調データの書き込みを指示する制御手段と
    を備えることを特徴とする書き込み装置。
  3. 前記設定情報に含まれる仕様周波数に基づいて、前記ノイズ低減機能付き発振器の出力信号の周波数を設定するための設定データを生成する設定データ生成手段をさらに有し、
    前記転送手段は、前記設定データを前記ノイズ低減機能付き発振器に転送し、
    前記制御手段は、転送した前記設定データの書き込み指示を行う
    ことを特徴とする請求項に記載の書き込み装置。
  4. 前記設定データ生成手段は、
    前記設定情報に含まれるスペクトラム拡散変調の拡散方向がセンター拡散であった場合は、前記ノイズ低減機能付き発振器のスペクトラム拡散変調後の出力信号の中心周波数を前記仕様周波数にするように設定データを生成する一方、
    前記設定情報に含まれるスペクトラム拡散変調の拡散方向がダウン拡散の場合は、前記ノイズ低減機能付き発振器のスペクトラム拡散変調後の出力信号の最大周波数を前記仕様周波数近傍にするように設定データを生成する
    ことを特徴とする請求項に記載の書き込み装置。
  5. 前記ノイズ低減機能付き発振器を駆動させる駆動手段と、
    前記ノイズ低減機能付き発振器の消費電力を測定する消費電力測定手段と、
    前記ノイズ低減機能付き発振器の出力信号の周波数を測定する周波数測定手段と
    をさらに有することを特徴とする請求項乃至のいずれかに記載の書き込み装置。
  6. 請求項1に記載のノイズ低減機能付き発振器の記憶手段にデータを書き込む書き込み装置の制御方法において、
    前記ノイズ低減機能付き発振器に設定しようとする設定情報を入力する入力手順と、
    前記設定情報に含まれるスペクトラム拡散変調の仕様に基づいて、対応する変調データを生成する変調データ生成手順と、
    前記変調データを前記ノイズ低減機能付き発振器に転送する転送手順と、
    前記ノイズ低減機能付き発振器に対して、転送した前記変調データの書き込みを指示する指示手順と
    を有することを特徴とする書き込み装置の制御方法。
  7. 前記設定情報に含まれる仕様周波数に基づいて、前記ノイズ低減機能付き発振器の出力信号の周波数を設定するための設定データを生成する設定データ生成手順をさらに有し、
    前記転送手順においては、前記設定データを前記ノイズ低減機能付き発振器に転送し、
    前記指示手順においては、転送した前記設定データの書き込みも指示している
    ことを特徴とする請求項に記載の書き込み装置の制御方法。
  8. 前記設定データ生成手順においては、
    前記設定情報に含まれるスペクトラム拡散変調の拡散方向がセンター拡散であった場合は、前記ノイズ低減機能付き発振器のスペクトラム拡散変調後の出力信号の中心周波数を前記仕様周波数にするように設定データを生成する一方、
    前記設定情報に含まれるスペクトラム拡散変調の拡散方向がダウン拡散の場合は、前記ノイズ低減機能付き発振器のスペクトラム拡散変調後の出力信号の最大周波数を前記仕様周波数近傍にするように設定データを生成する
    ことを特徴とする請求項に記載の書き込み装置の制御方法。
  9. 請求項1に記載のノイズ低減機能付き発振器の記憶手段にデータを書き込む書き込み装置の制御方法において、
    前記ノイズ低減機能付き発振器に設定しようとする仕様周波数を含む設定情報を入力する第1の入力手順と、
    前記ノイズ低減機能付き発振器の出力信号の周波数が前記仕様周波数になるように設定データを生成する設定データ生成手順と、
    前記設定データを前記ノイズ低減機能付き発振器に転送する第1の転送手順と、
    前記ノイズ低減機能付き発振器を内蔵する電子機器が予め定めたEMI規格を満足しない場合に、前記ノイズ低減機能付き発振器に設定しようとするスペクトラム拡散変調の仕様を入力する第2の入力手順と、
    前記スペクトラム拡散変調の仕様に基づいて、対応する変調データを生成する変調データ生成手順と、
    少なくとも前記変調データを前記ノイズ低減機能付き発振器に転送する第2の転送手順と、
    前記ノイズ低減機能付き発振器を内蔵する電子機器が予め定めたEMI規格を満足した場合に、前記ノイズ低減機能付き発振器に対して、転送した前記設定データと前記変調データの書き込みを指示する指示手順と
    を有することを特徴とする書き込み装置の制御方法。
JP2001108967A 2001-04-06 2001-04-06 ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法 Expired - Fee Related JP3567905B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001108967A JP3567905B2 (ja) 2001-04-06 2001-04-06 ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法
US10/117,687 US6650193B2 (en) 2001-04-06 2002-04-05 Oscillator with a noise reduction function, a writer, and a method of controlling a writer
EP02007734A EP1248394B1 (en) 2001-04-06 2002-04-05 Oscillator with noise reduction function, writing device and method of controlling the writing device
DE60216349T DE60216349T2 (de) 2001-04-06 2002-04-05 Oszillator mit Rauschverminderungsfunktion, Schreibvorrichtung und Steuerverfahren für die Schreibvorrichtung
CNB021054592A CN1206802C (zh) 2001-04-06 2002-04-05 带噪音降低功能的振荡器、写入装置和写入装置的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001108967A JP3567905B2 (ja) 2001-04-06 2001-04-06 ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法

Publications (2)

Publication Number Publication Date
JP2002305446A JP2002305446A (ja) 2002-10-18
JP3567905B2 true JP3567905B2 (ja) 2004-09-22

Family

ID=18961012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001108967A Expired - Fee Related JP3567905B2 (ja) 2001-04-06 2001-04-06 ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法

Country Status (5)

Country Link
US (1) US6650193B2 (ja)
EP (1) EP1248394B1 (ja)
JP (1) JP3567905B2 (ja)
CN (1) CN1206802C (ja)
DE (1) DE60216349T2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074166B2 (ja) * 2001-09-25 2008-04-09 三星電子株式会社 Emi低減pll
KR100510499B1 (ko) * 2002-12-04 2005-08-26 삼성전자주식회사 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치
TWI279988B (en) * 2002-12-24 2007-04-21 Fujitsu Ltd Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device
US7254507B2 (en) * 2003-08-27 2007-08-07 Matsushita Electric Industrial Co., Ltd. Analog circuit automatic calibration system
US7434083B1 (en) 2004-01-06 2008-10-07 Apple Inc. Method and apparatus for the generation and control of clock signals
US8095813B2 (en) * 2004-03-22 2012-01-10 Integrated Device Technology, Inc Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management
US7719371B2 (en) * 2004-03-22 2010-05-18 Integrated Device Technology, Inc. Spread spectrum clock and reference signal generator
US7167059B2 (en) * 2004-04-08 2007-01-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Circuit for generating spread spectrum clock
JP2005354256A (ja) * 2004-06-09 2005-12-22 Fujitsu Ltd クロックジェネレータ、およびその制御方法
US20080012611A1 (en) * 2004-07-22 2008-01-17 Yasuhito Sugimoto Clock Generator Circuit With Spectrum Spreading
JP4819400B2 (ja) * 2005-05-26 2011-11-24 株式会社リコー クロック生成回路のテスト回路
US7541849B2 (en) 2005-08-09 2009-06-02 Seiko Epson Corporation Phase locked circuit
JPWO2007023528A1 (ja) * 2005-08-23 2009-02-26 シアーウォーター株式会社 信号形成回路、信号形成方法及び電子機器
DE102005050147B8 (de) * 2005-10-19 2008-01-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Verringerung elektromagnetischer Beeinflussung
JP4778872B2 (ja) * 2005-10-20 2011-09-21 パナソニック株式会社 楽音出力装置
US7643534B2 (en) 2005-10-26 2010-01-05 Kyocera Mita Corporation Clock signal controlling device
JP4240072B2 (ja) * 2006-07-07 2009-03-18 ヤマハ株式会社 スペクトラム拡散回路
US8144350B2 (en) 2007-02-15 2012-03-27 Samsung Electronics Co., Ltd. Image forming apparatus and method of controlling the same
US8218598B1 (en) * 2007-03-23 2012-07-10 Cypress Semiconductor Corporation Method to program the starting phase of the spread spectrum
CN101542908B (zh) * 2007-07-23 2012-10-03 松下电器产业株式会社 数字pll装置
US8093958B2 (en) * 2007-12-05 2012-01-10 Integrated Device Technology, Inc. Clock, frequency reference, and other reference signal generator with a controlled quality factor
US8134414B2 (en) * 2009-04-24 2012-03-13 Integrated Device Technology, Inc. Clock, frequency reference, and other reference signal generator with frequency stability over temperature variation
US8164159B1 (en) 2009-07-18 2012-04-24 Intergrated Device Technologies, inc. Semiconductor resonators with electromagnetic and environmental shielding and methods of forming same
US8578627B2 (en) * 2010-10-21 2013-11-12 Whirlpool Corporation Method and apparatus for moisture sensor noise immunity
US9495285B2 (en) 2014-09-16 2016-11-15 Integrated Device Technology, Inc. Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM)
US9553570B1 (en) 2014-12-10 2017-01-24 Integrated Device Technology, Inc. Crystal-less jitter attenuator
US9369139B1 (en) 2015-02-14 2016-06-14 Integrated Device Technology, Inc. Fractional reference-injection PLL
US9336896B1 (en) 2015-03-23 2016-05-10 Integrated Device Technology, Inc. System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage
US9455045B1 (en) 2015-04-20 2016-09-27 Integrated Device Technology, Inc. Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM
US9362928B1 (en) 2015-07-08 2016-06-07 Integrated Device Technology, Inc. Low-spurious fractional N-frequency divider and method of use
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US9614508B1 (en) 2015-12-03 2017-04-04 Integrated Device Technology, Inc. System and method for deskewing output clock signals
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631920A (en) 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5742208A (en) * 1996-09-06 1998-04-21 Tektronix, Inc. Signal generator for generating a jitter/wander output
US6167103A (en) * 1998-10-08 2000-12-26 Lexmark International, Inc. Variable spread spectrum clock
US6175259B1 (en) * 1999-02-09 2001-01-16 Cypress Semiconductor Corp. Clock generator with programmable two-tone modulation for EMI reduction
US6404834B1 (en) * 2000-09-20 2002-06-11 Lexmark International, Inc. Segmented spectrum clock generator apparatus and method for using same

Also Published As

Publication number Publication date
EP1248394A2 (en) 2002-10-09
DE60216349T2 (de) 2007-04-26
US6650193B2 (en) 2003-11-18
US20020158694A1 (en) 2002-10-31
EP1248394A3 (en) 2003-11-19
CN1380741A (zh) 2002-11-20
EP1248394B1 (en) 2006-11-29
CN1206802C (zh) 2005-06-15
DE60216349D1 (de) 2007-01-11
JP2002305446A (ja) 2002-10-18

Similar Documents

Publication Publication Date Title
JP3567905B2 (ja) ノイズ低減機能付き発振器、書き込み装置及び書き込み装置の制御方法
US7917796B2 (en) Method and apparatus for the generation and control of clock signals
KR20010080031A (ko) 가변 확장 스펙트럼 클록
JP2002290261A (ja) 情報処理装置、クロック制御方法
JPH1056431A (ja) 無線装置においてクロック周波数を生成する方法および装置
JP2000341165A (ja) 通信装置、通信方法および記録媒体
US6727773B2 (en) Method of generating a clock, a clock generation device, and electronic apparatuses having a clock generation device
US6845462B2 (en) Computer containing clock source using a PLL synthesizer
US7187705B1 (en) Analog spread spectrum signal generation circuit
US8571502B2 (en) Adjusting PLL clock source to reduce wireless communication interference
KR20150134484A (ko) 무선 통신 장치 및 무선 통신 장치에 포함되는 디스플레이 장치의 구동 방법
US6674491B2 (en) Method for reducing the electromagnetic irradiation of an OSD system
JPH0715390A (ja) 無線通信手段を備える情報処理装置
CN108768391B (zh) 一种基于树莓派和Python语言的频率合成器系统
JP2001202153A (ja) クロックのスペクトラム拡散回路、集積回路およびクロックのスペクトラム拡散方法
JP4136601B2 (ja) トランシーバモジュール
CN109361420A (zh) 隔直电容的电容值设置方法、装置、存储介质和电子设备
CN101557231A (zh) 用于收发机的频率综合源的控制方法及其控制模块
JPH0590987A (ja) 受信妨害の軽減方法
CN117353765B (zh) 信号发送装置、测试机和测试机信号输出方法
JPH1031529A (ja) クロック発生装置のスペクトラム拡散方法及びスペクトラム拡散クロック発生装置
CN106897506A (zh) 锁相环设计中输出信号周期抖动的预测方法
JP2579260B2 (ja) Pll周波数シンセサイザおよびチューナ
JP2006293587A (ja) クロック生成回路、クロック生成方法及びこれを用いた電子機器
JP2004364394A (ja) 電子機器の電源制御方法、電子機器の電源制御プログラム、および電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees