KR20020074980A - 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치 - Google Patents

전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치 Download PDF

Info

Publication number
KR20020074980A
KR20020074980A KR1020010015103A KR20010015103A KR20020074980A KR 20020074980 A KR20020074980 A KR 20020074980A KR 1020010015103 A KR1020010015103 A KR 1020010015103A KR 20010015103 A KR20010015103 A KR 20010015103A KR 20020074980 A KR20020074980 A KR 20020074980A
Authority
KR
South Korea
Prior art keywords
frequency
clock
divider
clock pulse
generating
Prior art date
Application number
KR1020010015103A
Other languages
English (en)
Inventor
송인호
Original Assignee
(주)네오마이크로스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)네오마이크로스 filed Critical (주)네오마이크로스
Priority to KR1020010015103A priority Critical patent/KR20020074980A/ko
Priority to PCT/KR2002/000488 priority patent/WO2002078188A1/en
Publication of KR20020074980A publication Critical patent/KR20020074980A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Abstract

본 발명은 기준 클럭 펄스로부터 전자기적 간섭 성분의 스펙트럴 진폭이 감소되고 일정한 확산 비율을 유지하는 확산 스펙트럼 주파수 변조 클럭 펄스 발생 장치에 관한 것이다. 본 발명은 확산 스펙트럼 주파수 변조 클럭 펄스 발생 장치는 기준 클럭 펄스를 생성하는 발진 수단과, 상기 기준 클럭을 인가받아 제1 주파수를 가진 제1 클럭 펄스를 생성하는 제1 클럭 생성 수단과, 상기 제1 클럭 신호를 인가받아 제2 주파수를 가진 제2 클럭 펄스를 생성하는 제2 클럭 생성 수단과, 외부 제어 신호에 의해 프로그램되어 상기 제1 및 제2 클럭 펄스의 전자기적 간섭 스펙트럴 성분을 사전 결정된 주파수 범위로 분산되도록 상기 제1 및 제2 클럭 생성 수단의 주파수 변조 프로파일을 제어하는 수단을 포함한다.

Description

전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭 펄스 발생 장치{APPARATUS FOR GENERATING SPREAD SPECTRUM FREQUENCY MODULATED CLOCK PULSES HAVING REDUCED EMI}
본 발명은 확산 스펙트럼 (spread spectrum) 클럭 발생 장치에 관한 것으로서, 특히 기준 클럭 펄스로부터 전자기적 간섭(EMI: Eletromagnetic Interference) 성분의 스펙트럴 진폭이 감소되고 일정한 확산 비율을 유지하는 확산 스펙트럼 주파수 변조 클럭 펄스 발생 장치에 관한 것이다.
일반적으로, 컴퓨터 시스템의 효율을 향상시키기 위해서는 클럭 주파수를 증가시킴으로써 중앙 처리 장치를 고주파수에서 동작시켜 처리 속도를 높이는 것이 바람직하다. 클럭 주파수를 증가시키면 컴퓨터 시스템의 주파수가 증가되고 또한 주변 장치(예를 들면, 메모리, 그래픽 카드)도 고주파수에서 동작 가능하게 된다. 그러나, 클럭 주파수가 증가함에 따라 피크 진폭의 증가로 인해 전자기적 간섭(EMI: Eletromagnetic Interference)이 증가하게 되므로, 종래 기술에서는 EMI에 의해 클럭 주파수의 향상이 제한된다.
이와 관련하여, 사전 결정된 주파수 변조 프로파일에 따라 출력 주파수를 변조함으로써 EMI를 감소시켜 증가된 클럭 주파수를 허용하는 확산 스펙트럼 클럭 발생 방법이 있다. 도 1은 확산 스펙트럼 클럭 발생 기술을 적용하기 전후의 클럭의 주파수 영역에서의 스펙트럴 에너지 분포를 도시하고 있다. EMI 감소의 크기 Δ는 변조량 δ과 확산 스펙트럼 클럭 스펙트럴 에너지 분포의 형태에 따라 결정된다.
도 2는 확산 스펙트럼 클럭 기술에 사용되는 주파수 변조 프로파일 중 대표적인 허쉬키스 프로파일을 도시하고 있다. 확산 스펙트럼 클럭은 하강 확산(down-spreading)의 경우 도2에 도시된 프로파일에 따라 정규 주파수인 fnom과 하강 확산 주파수인 (1-δ)fnom 사이로 변조되며, 이러한 프로파일은 확산 스펙트럼 클럭의스펙트럴 에너지 분포 형태를 결정하게 된다. 확산 스펙트럼 클럭 발생 기술은 주파수를 변조하여 원천적인 EMI 원인을 차단하므로 매우 효율적이다.
도 3은 프리스케일러(prescaler)를 이용한 종래의 확산 스펙트럼 클럭 발생 장치를 도시하는 도면이다. 도 3의 확산 스펙트럼 클럭 발생 장치(100)는 기준 클럭을 제공하는 발진기(101)와 전압 제어 클럭을 제공하는 전압 제어 발진기(105)를 각각의 프리스케일러(102, 106)에 연결하고 그 출력을 서로 비교하는 방식의 위상 동기 루프를 사용하는데, 이때 두 개의 프리스케일러(102, 103)를 룩업테이블(LUT: Look Up Table)(107)로 제어하여 확산 스펙트럼 클럭을 생성하고, 이 LUT(107)은 기준 클럭에 동기된 리버시블 카운터(reversible counter)(108)에 의해 참조되는 방식을 사용한다. 이 경우, 보통 확산 스펙트럼 주파수 변조의 주기는 30 KHz 이상이고 스퀘어 변조(square modulation) 방식을 가정하더라도 최소한 한 주기내에 2번의 LUT 참조가 이루어져야 하며 동시에 LUT 참조에 의해 변경된 프리스케일러 값이 위상 동기 루프의 전압 제어 발진기(105)의 주파수를 변경시키기 위해서 최소 한번의 룩업테이블 참조당 1번 이상의 위상 주파수 검출기 동작이 필요하다. 도 1의 경우에는 위상 주파수 검출 동작 타이밍과 LUT 참조 타이밍이 동기 되어 있지 않으므로 한번의 LUT 참조당 2번 이상의 위상 주파수 검출 동작이 요구된다. 결국 위상 주파수 검출 입력 신호의 주파수는 최소한 120 KHz 이상이어야 한다. 만약, 공지된 허쉬키스 변조 프로파일(Hersheykiss modulation profile)과 같은 보다 효율적인 방식을 사용하고자 한다면, 확산 스펙트럼 주파수 변조 한 주기당 더 많은 LUT 참조가 필요하게 되므로 위상 주파수 검출 입력 신호의 최소 주파수는 수 내지수십 MHz가 요구될 수도 있다. 이러한 전제와 위상 동기 루프의 전압 제어 발진기(105)가 생성 가능한 주파수 범위 및 기준 클럭 주파수에 의해 프리스케일러의 최대값이 정해지게 되고 보통의 경우 그값은 수십 내지 수백 정도가 된다. 이러한 프리스케일러로는 인텔의 CK98 규격에 정의된 확산 스펙트럼 변조 비율 0.6 %를 만족하면서 선형 혹은 허쉬키스 변조 프로파일을 구현하는 것은 불가능하다.
도 3에 도시된 장치 외에도, 아날로그 변조를 이용한 확산 스펙트럼 클럭 발생 장치들이 공지되어 있으며, 이러한 장치들은 크게 전압 제어 발진기의 제어 전압을 변조하는 확산 스펙트럼 클럭 발생 장치와 기준 클럭 자체를 변조하는 확산 스펙트럼 클럭 발생 장치로 구분된다. 그러나, 제어 전압 변조의 경우 넓은 주파수 범위를 갖기 위해서는 전압 제어 발진기의 선형성이 문제되는데, 공정, 전압, 온도의 변동에 상관없이 변조 비율을 일정하게 유지하기 어렵고, 기준 클럭 변조의 경우에는 공정, 전압, 온도 변동에 대해 변조 비율을 일정하게 유지하기 어렵고 다양한 주파수를 지원하기도 어렵다는 단점이 있다.
따라서, 본 발명의 목적은, 고주파수로 동작하는 디지털 회로에 사용하기 위한, 기준 클럭에 대해 넓은 주파수 대역에 대해 측정되는 전자기적 간섭 성분의 스펙트럴 진폭이 감소되고 일정한 확산 비율을 유지하는 확산 스펙트럼 주파수 변조된 클럭 신호를 발생시키는 확산 스펙트럼 클럭 발생 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따르면, 기준 클럭 펄스를 생성하는 발진 수단과, 상기 기준 클럭을 인가받아 제1 주파수를 가진 제1 클럭 펄스를 생성하는 제1 클럭 생성 수단과, 상기 제1 클럭 신호를 인가받아 제2 주파수를 가진 제2 클럭 펄스를 생성하는 제2 클럭 생성 수단과, 외부 제어 신호에 의해 프로그램되어 상기 제1 및 제2 클럭 펄스의 전자기적 간섭 스펙트럴 성분을 사전 결정된 주파수 범위로 분산되도록 상기 제1 및 제2 클럭 생성 수단의 주파수 변조 프로파일을 제어하는 수단을 포함하는 확산 스펙트럼 주파수 변조 클럭 펄스 발생 장치를 제공한다.
도 1은 클럭 펄스의 스펙트럴 에너지 분포를 도시하는 도면.
도 2는 허쉬키스 주파수 변조 프로파일을 도시하는 도면.
도 3은 프리스케일러를 사용하는 종래의 확산 스펙트럼 클럭 발생 장치를 도시하는 도면.
도 4는 본 발명의 일실시예에 따른 두 개의 위상 동기 루프를 사용하는 확산 스펙트럼 클럭 발생 장치를 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
601 : 발진기
602 : 프리스케일러 제어기
603, 604 : 위상 동기 루프
610, 611, 620, 621 : 디바이더
본 발명의 확산 스펙트럼(spread spectrum) 클럭 발생 장치는 내부에 연속적인 클럭 펄스를 생성하는 수단과 생성된 클럭 펄스의 전자기적 간섭 스펙트럴 성분(electromagnetic interference spectral component)을 보다 넓은 주파수 범위에 분산시킴으로써 그 피크 진폭을 최소화할 수 있는 확산 스펙트럼 주파수 변조 수단을 포함한다. 클럭 펄스 생성 수단은 프리스케일러(prescaler)를 포함한 2개의 직렬 연결된(cascaded) 위상 동기 루프(pahse-locked loop)로 구현될 수 있다. 확산 스펙트럼 주파수 변조 수단은 클럭 펄스의 주파수를 변조하기 위한 프리스케일러 제어기로서, 사전 결정된 변조 주기와 주파수 편차 프로파일(deviation profile)에 따라 주기적으로 클럭 펄스의 주파수 변조를 수행하여 클럭 펄스 생성 수단의 프리스케일러를 제어한다.
도 4는 본 발명의 일실시예에 따른 확산 스펙트럼 클럭 발생 장치를 도시하는 블록도이다.
도 4를 참조하면, 본 발명의 확산 스펙트럼 클럭 발생 장치(600)는발진기(oscillator)(601), 발진기(601) 및 시리얼 링크(serial link)(도시되지 않음)에 연결된 프리스케일러 제어기(602), 발진기(601) 및 프리스케일러 제어기(602)에 연결되고 서로 직렬 연결된 제1 및 제2 위상 동기 루프(603, 604), 제2 위상 동기 루프(604)에 연결된 출력 스케일러(605), 및 출력 스케일러(605)에 연결된 클럭 버퍼(606)를 포함한다.
발진기(601)는 기준 클럭 신호를 발생시켜 프리스케일러 제어기(602) 및 제1 위상 동기 루프(603)에 인가한다.
제1 위상 동기 루프(603)는 발진기(601) 및 프리스케일러 제어기(602)에 연결된 제1 기준 입력 디바이더(divider)(610), 프리스케일러 제어기(602)에 연결된 제1 피드백 디바이더(611), 제1 기준 입력 디바이더(610) 및 제1 피드백 디바이더(611)에 연결된 제1 위상 주파수 검출기(612), 제1 위상 주파수 검출기(612)에 연결된 제1 충전 펌프 및 루프 필터(charge pump and loop filter)(613), 및 제1 충전 펌프 및 루프 필터(613)에 연결된 제1 전압 제어 발진기(voltage-controlled oscillator)(614)를 포함한다.
제2 위상 동기 루프(604)는 제1 위상 동기 루프(603)의 제1 전압 제어 발진기(614) 및 프리스케일러 제어기(602)에 연결된 제2 기준 입력 디바이더(620), 프리스케일러 제어기(602)에 연결된 제2 피드백 디바이더(621), 제2 기준 입력 디바이더(620) 및 제2 피드백 디바이더(621)에 연결된 제2 위상 주파수 검출기(622), 제2 위상 주파수 검출기(622)에 연결된 제2 충전 펌프 및 루프 필터(623), 및 제2 전압 제어 발진기(624)를 포함한다.
제1 기준 입력 디바이더(610)는 프리스케일러 제어기(602)의 R1 출력 신호를 수신하여 발진기(601)로부터 수신된 기준 클럭 펄스의 주파수의 1/R1인 주파수를 가진 클럭 펄스를 발생시켜 제1 위상 주파수 검출기(612)에 인가한다.
제1 피드백 디바이더(611)는 프리스케일러 제어기(602)의 V1 출력 신호를 수신하여 제1 전압 제어 발진기(614)의 VCK1 출력 클럭 펄스 주파수의 1/V1인 주파수를 가진 클럭 펄스를 발생시켜 제1 위상 주파수 검출기(612)에 인가한다.
제1 위상 주파수 검출기(612)는 제1 기준 입력 디바이더(610) 및 제1 피드백 디바이더(611)로부터 수신된 클럭 펄스의 위상 및 주파수를 비교하고 위상 및 주파수의 차이에 해당하는 전압을 생성하여 비교 결과를 제1 충전 펌프 및 루프 필터(613)에 인가한다.
제1 충전 펌프 및 루프 필터(613)는 제1 위상 주파수 검출기(612)로부터 인가된 전압에 아날로그 변환 및 저역 필터링을 수행함으로써 사전 결정된 동적 특성(dynamic characteristic)을 가진 출력 전압으로 변환하여 이를 제1 전압 제어 발진기(614)에 인가한다.
제1 전압 제어 발진기(614)는 제1 충전 펌프 및 루프 필터(613)의 출력 전압에 해당하는 주파수의 VCK1 클럭 펄스를 생성하여 제1 피드백 디바이더(611) 및 제2 위상 동기 루프(604)의 제2 기준 입력 디바이더(620)에 인가한다.
제2 기준 입력 디바이더(620)는 프리스케일러 제어기(602)의 R2 출력 신호를 수신하여 제1 전압 제어 발진기(614)로부터 수신된 VCK1 클럭 펄스의 주파수의 1/R2인 주파수를 가진 클럭 펄스를 발생시켜 제2 위상 주파수 검출기(622)에 인가한다.
제2 피드백 디바이더(621)는 프리스케일러 제어기(602)의 V2 출력 신호를 수신하여 제2 전압 제어 발진기(624)의 VCK2 출력 펄스 주파수의 1/V2인 주파수를 가진 클럭 펄스를 발생시켜 제2 위상 주파수 검출기(622)에 인가한다.
제2 위상 주파수 검출기(622)는 제2 기준 입력 디바이더(620) 및 제2 피드백 디바이더(621)로부터 수신된 클럭 펄스들의 위상 및 주파수를 비교하고 위상 및 주파수의 차이에 해당하는 전압을 생성하여 제2 충전 펌프 및 루프 필터(623)에 인가한다.
제2 충전 펌프 및 루프 필터(623)는 제2 위상 주파수 검출기로부터 인가된 전압에 아날로그 변환 및 저역 필터링을 수행함으로써 사전 결정된 동적 특성을 가진 출력 전압으로 변환하여 제2 전압 제어 발진기(624)에 인가한다.
제2 전압 제어 발진기(624)는 제2 충전 펌프 및 루프 필터(623)의 출력 전압에 해당하는 주파수의 VCK2 클럭 펄스를 생성하여 제2 피드백 디바이더(621) 및 출력 스케일러(605)에 인가한다.
프리스케일러 제어기(602)는 발진기(601)로부터 기준 클럭을 인가받고 시리얼 링크(도시되지 않음)로부터 수신되는 제어 신호에 의해 프로그램되어 R1, V1, R2, V2 출력 신호들을 발생시켜 각각 해당하는 위상 동기 루프(603, 604)에 인가한다. 즉, 프리스케일러 제어기(602)는, 발진기(601)의 기준 클럭 및 시리얼 링크 제어 신호에 따라, 발진기(601)의 기준 클럭에 동기화된 확산 스펙트럼 변조 주기를 결정하고 매주기마다 제2 위상 동기 루프(604)의 vck2 출력 클럭 펄스가 확산스펙트럼 변조 프로파일에 따라 변조되도록 R1, V1, R2, V2 값을 결정하여 각각의 해당 프로그래머블 디바이더(610, 611, 620, 621)에 인가한다.
출력 스케일러(605)는 제2 위상 동기 루프(604)의 제2 전압 제어 발진기(624)의 vck2 클럭 펄스를 적절히 스케일링하여 필요한 주파수를 갖는 최종적인 클럭 펄스를 생성하여 출력 버퍼(606)를 통해 최종적인 출력 클럭 펄스를 출력한다.
이하, 본 발명에 따른 2개의 직렬 연결 위상 동기 루프(603, 604)의 동작 및 그에 기반한 확산 스펙트럼 주파수 변조 알고리듬을 설명하기로 한다. 먼저, 제1 및 제2 기준 입력 디바이더(610, 620) 및 제1 및 제2 피드백 디바이더(611, 621)의 초기 디바이더 값을 각각 R1, R2, V1, V2라 하고, 발진기(601)의 기준 클럭 신호의 주파수를 Fx라 하면, 확산 스펙트럼 클럭 발생 장치(600)의 출력 클럭 펄스의 초기 주파수 Fcore는 다음과 같다.
상기 수학식에서 R1, R2, V1, V2값을 조절하면 원하는 Fcore값을 얻을 수 있다. 기준 클럭 신호의 주파수 Fx를 고정된 값이라 가정하고, R1 및 V2값을 고정시키면 Fcore는 다음과 같다.
확산 스펙트럼 주파수 변조 주기를 2n(n은 임의의 자연수) 구간으로 나누고 각 구간에서의 확산 스펙트럼 클럭 발생 장치(600)의 클럭 펄스의 출력 주파수를(i=1, 2, ...,2n)는 다음과 같다. 먼저, V1>R2인 하강 확산(down-spreading)의 경우에는
다음, V1<R2인 하강 확산의 경우에는
첫번째 경우인 V1>R2인 하강 확산의 경우, 제1 기준 입력 디바이더(610)의 R1 및 제2 피드백 디바이더(621)의 V2 값을 고정하고 제2 기준 입력 디바이더(620)의 R2 및 제1 피드백 디바이더(611)의 V1 값을 확산 스펙트럼 주파수 변조 반주기 동안 카운트를 증가시키고 나머지 반주기 동안 카운트를 감소시킬 때 생성되는 출력 주파수를로 정의한다. 이때, i값의 증가에 따라가 하강 확산 주파수 변조 프로파일을 따르기 위해서는 제1 피드백 디바이더(611)의 프로그램된 초기값 V1이 제2 기준 입력 디바이더(620)의 프로그램된 초기값 R2보다 커야 한다.
두번째 경우인 V1<R2인 하강 확산의 경우, 제1 기준 입력 디바이더(610)의R1 및 제2 피드백 디바이더(621)의 V2 값을 고정하고 제2 기준 입력 디바이더(620)의 R2 및 제1 피드백 디바이더(611)의 V1 값을 확산 스펙트럼 주파수 변조 반주기 동안 카운트를 감소시키고 나머지 반주기 동안 카운트를 증가시킬 때 생성되는 출력 주파수를로 정의한다. 이때, i값의 증가에 따라가 하강 확산 주파수 변조 프로파일을 따르기 위해서는 제1 피드백 디바이더(611)의 프로그램된 초기값 V1이 제2 기준 입력 디바이더(620)의 프로그램된 초기값 R2보다 작아야 한다.
수학식 3의 첫번째 경우와 두번째 경우는 동일한 원리에 기초하는데, 그 원리는 m, n이 임의의 자연수일 때 다음과 같다.
즉, 분수에 있어서 분모와 분자를 같은 크기만큼 변화시키면 분모가 분자보다 큰 경우는 같은 분자, 분모의 크기 변화에 대해 상대적으로 분자의 변화량이 크기 때문에, 전체 분수의 크기는 분자의 크기에 비례하고, 반대로 만일 분자가 분모보다 크면 같은 분자, 분모의 크기 변환에 대해 상대적으로 분모의 변화량이 크므로 전체 분수의 크기는 분자의 크기에 반비례하게 된다. 따라서, 확산 스펙트럼 클럭 발생 장치의 출력 클럭 신호의 주파수는 분수 형태로 표현되므로 분모와 분자를 적당한 값으로 정한 뒤, 분모와 분자의 크기에 따라 분모와 분자의 값을 결정하는 디바이더의 카운트 감소 증가를 적절한 순서로 실행하면 확산 스펙트럼주파수 변조를 구현할 수 있다.
비록 본 발명이 상기의 상세한 설명에 의해 특별히 도시되고 설명되었지만, 첨부된 특허 청구 범위에 의해 정의된 발명의 본질과 범위에서 벗어나지 않고서도 당해 기술 분야에서 통상의 지식을 가진 자가 다양한 다른 변형을 가할 수 있다는 것은 자명하다.
상기한 바와 같이, 본 발명의 확산 스펙트럼 클럭 발생 장치에 따르면, 고주파수로 동작하는 디지털 회로에서 사용할 수 있는, 기준 클럭 펄스에 대해 넓은 주파수 대역에 대해 측정되는 전자기적 간섭 성분의 스펙트럴 진폭이 감소되어 일정한 확산 비율을 유지하는 확산 스펙트럼 주파수 변조된 클럭 펄스를 발생시킬 수 있다.
또한, 본 발명에 따른 변조 방식에 따르면 각 디바이더의 초기값 및 매주기 증가/감소량을 제어하여 다양한 확산량을 갖는 확산 스펙트럼 클럭 발생치를 제공할 수 있다.

Claims (7)

  1. 확산 스펙트럼 주파수 변조된 클럭 펄스를 발생시키기 위한 클럭 발생 장치에 있어서,
    기준 클럭 펄스를 생성하는 발진 수단과,
    상기 기준 클럭을 인가받아 제1 주파수를 가진 제1 클럭 펄스를 생성하는 제1 클럭 생성 수단과,
    상기 제1 클럭 신호를 인가받아 제2 주파수를 가진 제2 클럭 펄스를 생성하는 제2 클럭 생성 수단과,
    외부 제어 신호에 의해 프로그램되어 상기 제1 및 제2 클럭 펄스의 전자기적 간섭 스펙트럴 성분을 사전 결정된 주파수 범위로 분산되도록 상기 제1 및 제2 클럭 생성 수단의 주파수 변조 프로파일을 제어하는 수단을
    포함하는 클럭 발생 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 클럭 생성 수단은 제1 및 제2 위상 동기 루프를 각각 포함하는 클럭 발생 장치.
  3. 제2항에 있어서, 상기 제1 위상 동기 루프는
    상기 제어 수단의 제어에 따라 상기 기준 클럭 펄스의 주파수를 제1 디바이더 값으로 나누어 생성된 클럭 펄스를 출력하는 제1 디바이더와,
    상기 제어 수단의 제어에 따라 상기 제1 클럭 신호의 주파수를 제2 디바이더 값으로 나누어 생성된 클럭 펄스를 출력하는 제2 디바이더와,
    상기 제1 및 제2 디바이더의 출력들의 위상 및 주파수를 비교하고 위상 및 주파수의 차이에 해당하는 전압을 생성하여 출력하는 제1 위상 주파수 검출 수단과,
    상기 제1 위상 주파수 검출 수단의 출력 전압에 아날로그 변환 및 저역 필터링을 수행하여 사전결정된 동적 특성을 가진 전압을 생성하여 출력하는 제1 필터링 수단과,
    상기 제1 필터링 수단의 출력 전압에 해당하는 주파수를 가진 클럭 펄스를 생성하여 상기 제1 클럭 펄스로서 상기 제2 디바이더 및 상기 제2 위상 동기 루프에 인가하는 제1 전압 제어 발진 수단
    을 포함하는 클럭 발생 장치.
  4. 제3항에 있어서, 상기 제2 위상 동기 루프는
    상기 제어 수단의 제어에 따라 상기 제1 클럭 펄스의 주파수를 제3 디바이더 값으로 나누어 생성된 클럭 펄스를 출력하는 제3 디바이더와,
    상기 제어 수단의 제어에 따라 상기 제2 클럭 신호의 주파수를 제4 디바이더 값으로 나누어 생성된 클럭 펄스를 출력하는 제4 디바이더와,
    상기 제3 및 제4 디바이더의 출력들의 위상 및 주파수를 비교하여 위상 및 주파수의 차이에 해당하는 전압을 출력하는 제2 위상 주파수 검출 수단과,
    상기 제2 위상 주파수 검출 수단의 출력 전압에 아날로그 변환 및 필터링을 수행하여 사전 결정된 전압을 생성하여 출력하는 제2 전압 생성 수단과,
    상기 제2 전압 생성 수단의 출력 전압에 해당하는 주파수를 가진 클럭 신호를 생성하여 상기 제2 클럭 펄스로서 상기 제4 디바이더에 인가하는 제2 전압 제어 발진 수단
    을 포함하는 클럭 발생 장치.
  5. 제4항에 있어서, 상기 제2 클럭 신호의 주파수를 사전 결정된 주파수를 가진 최종 클럭 펄스로 스케일링하는 수단을 더 포함하는 클럭 발생 장치.
  6. 제4항에 있어서, 상기 제어 수단은 상기 제1 및 제4 디바이더 값을 고정시키고, 확산 스펙트럼 주파수 변조 주기를 2n(n은 임의의 자연수) 구간으로 나누고, 상기 제2 및 제3 디바이더 값의 초기값을 각각 V1 및 R2라고 할때, V1>R2인 하강 확산에 대해, i=1, 2, ..., n인 구간에서는 상기 제2 디바이더 값을 V1+i가 되도록 제어하고 상기 제3 디바이더 값을 R1+i가 되도록 제어하며, i=n+1, n+2, ..., 2n인 구간에서는 상기 제2 디바이더 값을 V1+2n-i가 되도록 제어하고 상기 제3 디바이더값을 R1+2n-i가 되도록 제어하는 클럭 발생 장치.
  7. 제4항에 있어서, 상기 제어 수단은 상기 제1 및 제4 디바이더 값을 고정시키고, 확산 스펙트럼 주파수 변조 주기를 2n(n은 임의의 자연수) 구간으로 나누고,상기 제2 및 제3 디바이더 값의 초기값을 각각 V1 및 R2라고 할때, V1<R2인 하강 확산에 대해, i=1, 2, ..., n인 구간에서는 상기 제2 디바이더 값을 V1-i가 되도록 제어하고 상기 제3 디바이더 값을 R1-i가 되도록 제어하며, i=n+1, n+2, ..., 2n인 구간에서는 상기 제2 디바이더 값을 V1-2n+i가 되도록 제어하고 상기 제3 디바이더값을 R1-2n+i가 되도록 제어하는 클럭 발생 장치.
KR1020010015103A 2001-03-23 2001-03-23 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치 KR20020074980A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010015103A KR20020074980A (ko) 2001-03-23 2001-03-23 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치
PCT/KR2002/000488 WO2002078188A1 (en) 2001-03-23 2002-03-23 Apparatus for generating spread spectrum frequency-modulated clock pulses having reduced electromagnetic interference (emi)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010015103A KR20020074980A (ko) 2001-03-23 2001-03-23 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치

Publications (1)

Publication Number Publication Date
KR20020074980A true KR20020074980A (ko) 2002-10-04

Family

ID=19707293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010015103A KR20020074980A (ko) 2001-03-23 2001-03-23 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치

Country Status (2)

Country Link
KR (1) KR20020074980A (ko)
WO (1) WO2002078188A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899156B1 (ko) * 2002-10-22 2009-05-27 엘지디스플레이 주식회사 확산 스펙트럼을 이용한 액정 표시 장치의 구동 장치 및방법
KR100937940B1 (ko) * 2008-04-11 2010-01-21 주식회사 하이닉스반도체 스프레드 스펙트럼 클럭 발생회로와 생성 방법
KR101159247B1 (ko) * 2010-06-30 2012-06-25 고려대학교 산학협력단 변조 프로파일 생성기 및 이를 구비한 확산 스펙트럼 클럭 생성기

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4681658B2 (ja) * 2009-01-30 2011-05-11 ザインエレクトロニクス株式会社 クロック制御回路及び送信機
WO2011027623A1 (ja) * 2009-09-04 2011-03-10 エヌ・ティ・ティ・アドバンステクノロジ株式会社 情報漏洩防止装置および方法
US10965295B1 (en) * 2020-05-07 2021-03-30 Shenzhen GOODIX Technology Co., Ltd. Integer boundary spur mitigation for fractional PLL frequency synthesizers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0998152A (ja) * 1995-04-20 1997-04-08 Lexmark Internatl Inc 拡散スペクトル・クロック生成装置
US6046646A (en) * 1997-06-13 2000-04-04 Lo; Pedro W. Modulation of a phase locked loop for spreading the spectrum of an output clock signal
JP2000252817A (ja) * 1999-03-03 2000-09-14 Kawasaki Steel Corp Ｐｌｌ回路
JP2001014056A (ja) * 1999-07-02 2001-01-19 Nec Corp 半導体集積回路装置およびスペクトル拡散クロック発振器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0998152A (ja) * 1995-04-20 1997-04-08 Lexmark Internatl Inc 拡散スペクトル・クロック生成装置
US6046646A (en) * 1997-06-13 2000-04-04 Lo; Pedro W. Modulation of a phase locked loop for spreading the spectrum of an output clock signal
JP2000252817A (ja) * 1999-03-03 2000-09-14 Kawasaki Steel Corp Ｐｌｌ回路
JP2001014056A (ja) * 1999-07-02 2001-01-19 Nec Corp 半導体集積回路装置およびスペクトル拡散クロック発振器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899156B1 (ko) * 2002-10-22 2009-05-27 엘지디스플레이 주식회사 확산 스펙트럼을 이용한 액정 표시 장치의 구동 장치 및방법
KR100937940B1 (ko) * 2008-04-11 2010-01-21 주식회사 하이닉스반도체 스프레드 스펙트럼 클럭 발생회로와 생성 방법
KR101159247B1 (ko) * 2010-06-30 2012-06-25 고려대학교 산학협력단 변조 프로파일 생성기 및 이를 구비한 확산 스펙트럼 클럭 생성기

Also Published As

Publication number Publication date
WO2002078188A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
KR100712527B1 (ko) 지터를 감소시킨 분산 스펙트럼 클럭 발생기
US6703902B2 (en) Phase locked loop for reducing electromagnetic interference
CN110058636B (zh) 扩频时钟发生装置和方法、及显示装置和触摸显示装置
US7432750B1 (en) Methods and apparatus for frequency synthesis with feedback interpolation
US8085101B2 (en) Spread spectrum clock generation device
KR100629285B1 (ko) 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로
JP4496322B2 (ja) ジッター補償されたｎ分周周波数シンセサイザー
KR100563846B1 (ko) 클럭생성장치
US9280928B2 (en) Apparatus and method for driving LED display
US20160191284A1 (en) Clock signal generating apparatus, clock signal generating method, and medium
US6943598B2 (en) Reduced-size integrated phase-locked loop
KR20100077548A (ko) 위상동기회로
EP1359670B1 (en) Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system
KR100815584B1 (ko) 잡음 신호 발생 장치 및 방법
JP2005236536A (ja) 分散変調型クロック発生回路
US8319537B2 (en) Modulation profile generator and spread spectrum clock generator including the same
KR20020074980A (ko) 전자기적 간섭이 감소된 확산 스펙트럼 주파수 변조 클럭펄스 발생장치
US9244484B2 (en) Fractional-N spread spectrum state machine
US7512205B1 (en) Baud rate generation using phase lock loops
EP2963826A1 (en) Frequency synthesiser circuit
EP0563400A1 (en) Frequency converter, multistage frequency converter, and frequency synthesizer using them
EP1624574A1 (en) Digital spread spectrum clock signal generation
JP2009004868A (ja) 拡散スペクトラムクロック生成装置
JP3434734B2 (ja) Ｐｌｌ回路
KR101401504B1 (ko) 멀티플 차지 펌프를 사용하는 허쉬-키스 변조 확산 대역 클록 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application