JP7196123B2 - クロック発生装置 - Google Patents

クロック発生装置 Download PDF

Info

Publication number
JP7196123B2
JP7196123B2 JP2020043934A JP2020043934A JP7196123B2 JP 7196123 B2 JP7196123 B2 JP 7196123B2 JP 2020043934 A JP2020043934 A JP 2020043934A JP 2020043934 A JP2020043934 A JP 2020043934A JP 7196123 B2 JP7196123 B2 JP 7196123B2
Authority
JP
Japan
Prior art keywords
frequency
clock
spread spectrum
trimming
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020043934A
Other languages
English (en)
Other versions
JP2021144570A (ja
Inventor
啓彰 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020043934A priority Critical patent/JP7196123B2/ja
Priority to US17/012,344 priority patent/US11336289B2/en
Publication of JP2021144570A publication Critical patent/JP2021144570A/ja
Application granted granted Critical
Publication of JP7196123B2 publication Critical patent/JP7196123B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/24Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/013Modifications of generator to prevent operation by noise or interference

Landscapes

  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、放射電磁ノイズを抑制するためにクロックのスペクトラムを拡散するクロック発生装置に関する。
例えば、DC-DCコンバータなどのスイッチング素子に、周波数が高精度で一定値をとるクロックを供給して動作させると、放射電磁ノイズ(EMI:Electro Magnetic Interference)のピーク値が高くなることがある。特に、DC-DCコンバータが大電力のものである場合には、EMIは他の機器に影響を及ぼしてしまう。このために、供給するクロックのスペクトラムを拡散することにより、EMIの周波数帯域を広げてピーク値を下げることが行われている。
従来、2つのコンデンサを交互に充電/放電する周期に応じて源発振クロックを得るオシレータ内に、コンデンサを充電する電流を複数段階で変化させ充電時間を調整するアナログ充電電流調整回路を設けて、クロックのスペクトラムを拡散させるクロック発生装置がある。
アナログ充電電流調整回路は、比較的サイズの大きいアナログ素子で構成されるために、オシレータのサイズが大きくなる。また、テストモード用のアナログノードが増えてしまい、出荷時に全てのノードに対してテストを行うには多くの時間を要する。そのため、テストコストが増加してでも全てのノードをテストするか、または故障検出率が低下してでもテストするノードの数を減らしてテストコストを抑制するかになる。
特開2016-76155号公報
そこで、本実施形態は、アナログ充電電流調整回路を要することなく、クロックのスペクトラムを拡散することができるクロック発生装置を提供することを目的とする。
実施形態のクロック発生装置は、トリミングコードに応じてトリミングした源発振クロックを出力するオシレータと、前記源発振クロックを第1の分周比で分周して第1の分周クロックを生成する第1の分周器と、前記第1の分周クロックの周期内において、前記トリミングコードを変更して前記オシレータに供給するトリミングコントローラと、を備え、前記トリミングコントローラは、前記源発振クロックを、前記第1の分周比とは異なる第2の分周比で分周して、第2の分周クロックを生成する第2の分周器と、前記第2の分周クロックに同期して変化させたスペクトラム拡散コードを発生するスペクトラム拡散パターン発生回路と、前記第2の分周クロックに同期して発生された前記スペクトラム拡散コードを基本トリミングコードに加算して前記トリミングコードを変更し、前記トリミングコードを前記オシレータに供給する加算回路と、を備える
第1の実施形態に係わるクロック発生装置の構成を示すブロック図である。 第1の実施形態に係わるトリミングコントローラの構成例を示すブロック図である。 第1の実施形態に係わるオシレータの構成例を示す回路図である。 第1の実施形態に係わるスペクトラム拡散コードの幾つかのパターンの例を示すタイミングチャートである。 第1の実施形態における源発振クロックとトリミングコードとX分周クロックとを示すタイミングチャートである。 図4に示したパターンでスペクトラム拡散コードを変化させたときに得られるX分周クロックの周波数分布を示す図である。 第2の実施形態に係わるスペクトラム拡散コードの幾つかの例を示すタイミングチャートである。 図7に示したパターンでスペクトラム拡散コードを変化させたときに得られるX分周クロックの周波数分布を示す図である。
以下、図面を参照して実施形態を説明する。
(第1の実施形態)
(構成)
[クロック発生装置10の基本構成]
図1は、本実施形態に係わるクロック発生装置10の構成を示すブロック図である。クロック発生装置10は、トリミングコントローラ11と、オシレータ12と、第1分周器13と、を備える。
オシレータ12は、トリミングコードTRIMに応じて周波数を調整された源発振クロックOSC_OUTを出力する。第1分周器13は、源発振クロックOSC_OUTを第1の分周比X(Xは正の整数)で分周してX分周クロック(第1の分周クロック)を生成する。X分周クロックは、クロック発生装置10の外部に設けられた、例えばスイッチング素子50へ出力される。スイッチング素子50は、例えばDC-DCコンバータである。
トリミングコントローラ11は、源発振クロックOSC_OUTをトリミングする。トリミングコントローラ11は、源発振クロックOSC_OUTに基づき、X分周クロックの周期内において、トリミングコードTRIMを変更してオシレータ12に供給する。
X分周クロックの周波数が高精度で一定値をとる場合、EMIのピーク値が高くなることがある。特に、DC-DCコンバータが大電力のものである場合には、EMIは他の機器に影響を及ぼしてしまう。そこで、本実施形態においては、X分周クロックの周期内においてトリミングコードを変更して、オシレータ12内のコンデンサの充電時間を微変更することで、X分周クロックのスペクトラムを拡散し、EMIの影響を低減する。
[クロック発生装置10のより詳細な構成]
図2は、トリミングコントローラ11の構成例を示すブロック図である。トリミングコントローラ11は、トリミングROM14と、キャリブレーション制御装置15と、加算回路16と、第2分周器17と、スペクトラム拡散パターン発生回路18と、を備える。
トリミングROM14は、基本トリミングコードROMを保持する。基本トリミングコードROMは、製造ばらつきにより生じるオシレータ12の周波数誤差を補正するためのものである。
キャリブレーション制御装置15は、トリミングROM14から基本トリミングコードROM、および、第1分周器13からX分周クロックが入力される。キャリブレーション制御装置15は、参照周波数に基づき、X分周クロックの周波数ドリフトを算出する。そして、キャリブレーション制御装置15は、基本トリミングコードROMに修正を行い、さらに周波数ドリフトも補正するキャリブレーションコードCALBを生成する。このキャリブレーション制御装置15によるキャリブレーションは、例えば所定の時間間隔で定期的に行われる。
第2分周器17は、源発振クロックOSC_OUTを、第1の分周比Xとは異なる第2の分周比Yで分周して、Y分周クロック(第2の分周クロック)を生成する。スペクトラム拡散パターン発生回路18は、Y分周クロックに同期して変化させたスペクトラム拡散コードSSCを発生する。スペクトラム拡散コードSSCは、所定の拡散振幅、所定の拡散周期の周期的なパターンで変化する。
加算回路16は、スペクトラム拡散コードSSCとキャリブレーションコードCALBを加算して、トリミングコードTRIMを生成し、オシレータ12に出力する。すなわち、加算回路16は、X分周クロックの周期中に、新たなトリミングコードTRIMに変更する。
図3は、オシレータ12の構成例を示す回路図である。オシレータ12は、定電流回路21と、カレントミラー回路22と、リセット信号発生回路23と、セット信号発生回路24と、論理ゲート25と、インバータ26と、を備えている。オシレータ12は、源発振クロックOSC_OUTのスペクトラムを拡散するためのアナログ充電電流調整回路、すなわち、カレントミラー回路22から出力される定電流に多段階式に調整された微小電流を加算するアナログ回路を備えていない。
定電流回路21は、定電流源21aと、可変抵抗21bと、複数のNMOSトランジスタと、を備えている。可変抵抗21bは、トリミングコードTRIMに応じて抵抗値を変化させ、定電流回路21に流れる電流を調整する。
カレントミラー回路22は、複数のPMOSトランジスタを備え、定電流回路21に流れる電流のトランジスタサイズ比(ミラー比)に比例した電流を、リセット信号発生回路23とセット信号発生回路24とへ供給する。カレントミラー回路22からの電流の供給は、時分割で行われる。このため、リセット信号発生回路23へ供給される電流の値とセット信号発生回路24へ供給される電流の値とは等しい。
リセット信号発生回路23は、充電スイッチSW1aと、コンデンサC1と、放電スイッチSW1bと、コンパレータCmp1と、を備えている。充電スイッチSW1aは、PMOSトランジスタで構成される。充電スイッチSW1aは、オンになるとカレントミラー回路22からの電流をコンデンサC1へ導通し、オフになるとコンデンサC1への電流を遮断する。放電スイッチSW1bは、NMOSトランジスタで構成される。放電スイッチSW1bは、オンになるとコンデンサC1に蓄積された電荷を放電し、オフになると電荷の放電を停止する。コンデンサC1は、蓄積した電荷量に応じた電圧V1が、充電/放電によって変化する。
コンパレータCmp1は、コンデンサC1の電圧状態を検出するバッファとして機能する。すなわち、コンパレータCmp1は、コンデンサC1の電圧V1を閾値電圧と比較する。コンパレータCmp1は、電圧V1が閾値電圧未満である場合にはリセット信号をローレベルにして出力し、電圧V1が閾値電圧以上である場合にはリセット信号をハイレベルにして出力する。
セット信号発生回路24は、充電スイッチSW2aと、コンデンサC2と、放電スイッチSW2bと、コンパレータCmp2と、を備えている。充電スイッチSW2aは、PMOSトランジスタで構成される。充電スイッチSW2aは、オンになるとカレントミラー回路22からの電流をコンデンサC2へ導通し、オフになるとコンデンサC2への電流を遮断する。放電スイッチSW2bは、NMOSトランジスタで構成される。放電スイッチSW2bは、オンになるとコンデンサC2に蓄積された電荷を放電し、オフになると電荷の放電を停止する。コンデンサC2は、蓄積した電荷量に応じた電圧V2が、充電/放電によって変化する。
コンパレータCmp2は、コンデンサC2の電圧状態を検出するバッファとして機能する。すなわち、コンパレータCmp2は、コンデンサC2の電圧V2を閾値電圧(電圧V1に対する閾値電圧と同じ)と比較する。コンパレータCmp2は、電圧V2が閾値電圧未満である場合にはセット信号をローレベルにして出力し、電圧V2が閾値電圧以上である場合にはセット信号をハイレベルにして出力する。
論理ゲート25は、リセット信号がローレベルからハイレベルに変化したときに源発振クロックOSC_OUTをローレベルとして出力し、セット信号がローレベルからハイレベルに変化したときに源発振クロックOSC_OUTをハイレベルとして出力する。
論理ゲート25は、源発振クロックOSC_OUTをセット信号発生回路24に出力し、充電スイッチSW2aおよび放電スイッチSW2bのオン/オフを制御する。また、論理ゲート25は、インバータ26により反転させた源発振クロックOSC_OUTをリセット信号発生回路23に出力し、充電スイッチSW1aおよび放電スイッチSW1bのオン/オフを制御する。
源発振クロックOSC_OUTがローレベルであるときに、充電スイッチSW2aがオン、放電スイッチSW2bがオフとなって、コンデンサC2は充電される。充電スイッチSW1aはオフ、放電スイッチSW1bはオンとなって、コンデンサC1は放電される。
コンデンサC2の電圧V2が閾値電圧以上になると、セット信号はハイレベルになり、源発振クロックOSC_OUTがハイレベルとなる。すると、充電スイッチSW2aがオフ、放電スイッチSW2bがオンとなって、コンデンサC2は放電される。充電スイッチSW1aはオン、放電スイッチSW1bはオフとなって、コンデンサC1は充電される。
コンデンサC1の電圧V1が閾値電圧以上になると、リセット信号はハイレベルになり、源発振クロックOSC_OUTがローレベルとなる。コンデンサC2は充電され、コンデンサC1は放電される。
このような動作を繰り返すことにより、ローレベルとハイレベルとが交互に切り換わる源発振クロックOSC_OUTが、オシレータ12から出力される。
このときのローレベルとハイレベルとの移行時間(半周期)は、コンデンサC1,C2が閾値電圧以上になるまでの時間であり、カレントミラー回路22から供給される電流の値に依存する。すなわち、電流値が大きくなればコンデンサC1,C2の充電時間が短縮されて周波数が大きくなり、電流値が小さくなればコンデンサC1,C2の充電時間が延長されて周波数が小さくなる。
オシレータ12は、可変抵抗21bの抵抗値をトリミングコードTRIMに応じて変化させることで、定電流回路21に流れる電流の値を調整し、源発振クロックOSC_OUTの周波数を調整する。
図4は、第1の実施形態に係わるスペクトラム拡散コードの幾つかのパターン例を示すタイミングチャートである。図4には、±1~±4ステップの拡散振幅で発生させたスペクトラム拡散コードSSCの例を示している。例えば、拡散振幅が±1ステップである場合、Y分周クロックの4周期毎に、「0、+1、0、-1」のパターンが繰り返される。図4に示す±1~±4ステップの中からスイッチング素子50の構成に適したものが設計時に選択されて、スペクトラム拡散コードSSCとしてスペクトラム拡散パターン発生回路18に設定される。
また、スペクトラム拡散コードSSCが繰り返される拡散周期は、図4に示す例においては、Y分周クロックの周期に対して次のような倍数となる。
拡散振幅が±1ステップのパターン:4周期分
拡散振幅が±2ステップのパターン:8周期分
拡散振幅が±3ステップのパターン:12周期分
拡散振幅が±4ステップのパターン:16周期分
加算回路16は、キャリブレーションコードCALBに対して、スペクトラム拡散コードSSCを加算することにより、トリミングコードTRIMを生成する。
図5は、源発振クロックOSC_OUTとトリミングコードTRIMとX分周クロックとを示すタイミングチャートである。図5の例においては、源発振クロックOSC_OUTの平均周波数が4MHz、第1の分周比Xが20、第2の分周比Yが19、トリミングコードTRIMを1ステップ変化させたときの源発振クロックOSC_OUTの周波数変化量が40kHzである。
なお、周波数変化量の40kHzは、源発振クロックOSC_OUTのトリミング周波数分解能に対応し、源発振クロックOSC_OUTの平均周波数4MHzの1%に相当する例となっている。また、源発振クロックOSC_OUTの平均周波数が4MHzであり、X=20であるために、X分周クロックの平均周波数は200kHzとなる。
拡散振幅が±1ステップの場合、スペクトラム拡散コードSSCとして取り得る値は0、+1、-1の3つである。源発振クロックOSC_OUTの19周期分(Y分周クロックの1周期分)の期間が切り替わる毎に、スペクトラム拡散コードSSCは0、+1、0、-1の値を順にとる。
源発振クロックOSC_OUTの周波数として取り得るのは、次の3通りとなる。
(4MHz-40kHz)=3.96MHz
(4MHz+ 0kHz)=4.00MHz
(4MHz+40kHz)=4.04MHz
そして、これら3通りの源発振クロックOSC_OUTを1/20分周して得られるのは、次の3通りの分周クロックである。
3.96MHz/20=198kHz
4.00MHz/20=200kHz
4.04MHz/20=202kHz
これに対して、本実施形態のクロック発生装置10によれば、図5に示すように、X分周クロックの第1周期目における源発振クロックOSC_OUTの周波数は、4.00MHz(19分周分)と4.04MHz(1分周分)となる。このために、X分周クロックの周波数は、200.1kHzとなる。
従って、トリミングコードTRIMの1ステップ分に対応するX分周クロックの周波数分解能2kHz(=202kHz-200kHz)よりも小さい、周波数変化量0.1kHz(=200.1kHz-200kHz)を得ることができる。
X分周クロックの第2周期目においては、4.04MHz(18分周分)と4.00MHz(2分周分)となる。X分周クロックの周波数は201.8kHzとなり、平均周波数200kHzからの周波数変化量は、1.8kHzとなる。
すなわち、図5の例では、198.1kHzから201.9kHzまでの範囲内において、19通りの周波数に拡散したX分周クロックが得られる。
図6は、図4に示したパターンでスペクトラム拡散コードSSCを変化させたときに得られるX分周クロックの周波数分布を示す図である。
この図6に示す例において、X分周クロックが拡散する周波数位置の数は、次のようになる。
拡散振幅が±1ステップのパターン:19通り
拡散振幅が±2ステップのパターン:38通り
拡散振幅が±3ステップのパターン:57通り
拡散振幅が±4ステップのパターン:76通り
図6に示すように、X分周クロックが拡散する周波数位置は、拡散振幅に応じた所定の周波数範囲内において、2つが近接する場合が多いといった局所的な偏在を除くと、周波数方向にほぼ均一に分布している。なお、各周波数位置の出現頻度は、一般に、それぞれの周波数位置に応じて異なる。
拡散振幅が大きくなるほどX分周クロックが拡散する周波数範囲が広くなるが、あまり周波数範囲が広くなりすぎるのも好ましくない。このために、出力先であるスイッチング素子50に適した周波数範囲が得られるような拡散振幅にするとよい。
拡散振幅が±1ステップの場合に、3通りの源発振クロックOSC_OUTの周波数から、19通りのX分周クロックの周波数を得ることができる。これは、スペクトラム拡散コードSSCの周期(つまり、源発振クロックOSC_OUTの周波数を切り替える周期)を生成するための第2の分周比Yと、X分周クロックを生成するための第1の分周比Xと、を適切に設定したためである。本実施形態においては、拡散振幅に加えて、分周比X,Yもそれぞれ適切に設定できる。
具体例として、第2分周器17は、(X-α)以上(X+β)以下の範囲内においてXとYとの最小公倍数が最大となる整数をYに設定するとよい。α,βは、X未満の0以上の整数であって、少なくとも一方は正の整数である。この条件を満たす例としては、Yの値がXの値とは大きく異ならず、XとYが互いに素である場合が挙げられる。
例えばX=20、α=3、β=0とした場合、17以上20以下の範囲において、20との最小公倍数が最大となる整数をYに設定する。この場合、最小公倍数が最大となるのは、X=20、Y=19のときである。X=20に対してY=19を設定するのは、一定の範囲において適切であることがわかる。
なお、クロック発生装置10は、1チップの集積回路、もしくは、より大規模な集積回路の一部として構成してもよい。この場合、第1の分周比Xと、第2の分周比Yと、スペクトラム拡散コードSSCの拡散振幅と、拡散周期と、の内の少なくとも1つは、設定可能な複数の値を予め用意しておくとよい。これにより、同一のクロック発生装置10を、様々な種類のスイッチング素子50と組み合わせることができる。
第1の実施形態によれば、第1分周器13が生成するX分周クロックの周期内において、トリミングコードTRIMを変更してオシレータ12に供給するようにしたために、X分周クロックの周期内で源発振クロックOSC_OUTがトリミングされて周波数が変化する。これにより、トリミングコードTRIM1ステップ分に対応するX分周クロックの周波数分解能よりも小さい周波数変化量で拡散した分周クロックを得ることができる。
本実施形態のオシレータ12は、スペクトラムを拡散するための構成として、製造ばらつきによる周波数誤差を補正するためのトリミング機能を実装していればよく、多段階式に調整された微小電流を定電流に加算するアナログ充電電流調整回路を備える必要がない。したがって、比較的サイズの大きいアナログ素子で構成されるアナログ充電電流調整回路が不要となるために、オシレータ12を含むクロック発生装置10のサイズを小型化することができる。
また、アナログ充電電流調整回路のテストを行うためのアナログノードを備える必要もないために、アナログノード分の小型化を図ることもできる。さらに、全てのアナログノードをテストするのに長い時間を要するテスト工程が不要となる。
本実施形態のクロック発生装置10は、オシレータ12を除いて、ロジック(論理回路)により実装可能である。そして、スペクトラムを拡散するためのロジックは、スキャン・テストなどの故障検出率の高い出荷テスト方法を適用することができるために、テストコストを抑制することが可能となる。
また、源発振クロックOSC_OUTを第1の分周比Xとは異なる第2の分周比Yで分周したY分周クロックに同期して、トリミングコードTRIMを生成し、オシレータ12に供給するようにした。すなわち、XとYを適切に設定することで、周波数方向にほぼ均一に拡散されたX分周クロックを得ることができ、より高い効率で周波数の拡散を行うことができる。
また、所定の拡散振幅および拡散周期でスペクトラム拡散コードSSCを周期的に変化させることで、比較的多くの周波数位置に拡散したX分周クロックを、簡単な構成のスペクトラム拡散パターン発生回路18により得ることができる。
こうして、アナログ充電電流調整回路を要することなく、スイッチング素子50へ供給するX分周クロックのスペクトラムを拡散することができ、スイッチング素子50から発生するEMIのピーク値を効果的に低下することができる。
(第2の実施形態)
この第2の実施形態において、第1の実施形態と同様である部分については同一の符号を付すなどして説明を適宜省略し、主として異なる点について説明する。本実施形態のクロック発生装置10の構成は、第1の実施形態と同様であるが、スペクトラム拡散パターン発生回路18から発生されるスペクトラム拡散コードSSCのパターンが異なるものとなっている。
図7は、第2の実施形態に係わるスペクトラム拡散コードの幾つかのパターン例を示すタイミングチャートである。図7において、源発振クロックOSC_OUTの平均周波数が4MHz、第1の分周比Xが20、第2の分周比Yが19、トリミングコードTRIMを1ステップ変化させたときの源発振クロックOSC_OUTの周波数変化量が40kHzである。図7のスペクトラム拡散コードは、所定の拡散振幅および拡散周期で変化させる周期性に対する不連続箇所を、定期的に与えたパターンで変化する。
図7に示す例は、スペクトラム拡散コードSSCの20回毎の切り替わり時に、直前(19回目)のスペクトラム拡散コードSSCを連続して出力している。すなわち、基礎のスペクトラム拡散コードに不連続箇所を与える例となっている。
なお、この例ではZ=X=20であるが、Z=Xとする必要はなく、Z≠Xであっても構わない。また、図7に示す例では、拡散振幅に依らずにZを設定しているが、拡散振幅に応じてZを異ならせても構わない。
図8は、図7に示したパターンでスペクトラム拡散コードSSCを変化させたときに得られるX分周クロックの周波数分布を示す図である。
図8に示す例において、X分周クロックが拡散する周波数位置の数は次のようになる。
拡散振幅が±1ステップのパターン:41通り
拡散振幅が±2ステップのパターン:81通り
拡散振幅が±3ステップのパターン:121通り
拡散振幅が±4ステップのパターン:161通り
図8に示すように、X分周クロックが拡散する周波数位置の数は、第1の実施形態と比べて2倍以上に増えている。また、図6のように2つが近接する局所的な偏在も解消している。すなわち、図8に示すX分周クロックの周波数位置は、拡散振幅に応じた所定の周波数範囲内において、周波数方向に第1の実施形態よりも細かい周波数間隔でほぼ均一に分布している。
第2の実施形態によれば、第1の実施形態とほぼ同様の効果を奏するとともに、スペクトラム拡散コードSSCを変化させる周期性に対する不連続箇所を、定期的に設定した。これにより、拡散する周波数位置の数を増やして、より細かい周波数間隔でX分周クロックを拡散させることができる。
なお、図2に示した構成では、キャリブレーション制御装置15を備えているが、各実施形態のスペクトラム拡散を行うに当たってキャリブレーション制御装置15を省略してもよい。この場合、加算回路16は、スペクトラム拡散コードSSCと基本トリミングコードROMを加算したトリミングコードTRIMをオシレータ12に供給すればよい。
また、キャリブレーション制御装置15を設ける場合には、キャリブレーション制御装置15による基本トリミングコードのキャリブレーションと、スペクトラム拡散パターン発生回路18によるスペクトラム拡散コードSSCの発生とを同時に行うと、キャリブレーション結果が不正となる場合がある。このために、キャリブレーション実行中は、スペクトラム拡散コードSSCの発生を停止する制御を行うとよい。
なお、図4には三角波にフィッティングしたパターンでスペクトラム拡散コードを変化させる例を示したが、これに限定されるものではなく、正弦波、ノコギリ波、またはその他の任意の波形にフィッティングしたパターンでスペクトラム拡散コードを変化させても構わない。これにより、より多様な特性のスイッチング素子50に最適化したスペクトラム拡散を行うことができる。
さらに、スペクトラム拡散コードは、特定の波形にフィッティングして変化させるに限定されるものではなく、所定の拡散振幅の範囲内において、スペクトラム拡散コードSSCをランダムに変化させても構わない。これにより、拡散する周波数位置の数が多く、細かい周波数間隔で拡散されたX分周クロックを得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例示であり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 クロック発生装置、11 トリミングコントローラ、12 オシレータ、13 第1分周器、14 トリミングROM、15 キャリブレーション制御装置、16 加算回路、17 第2分周器、18 スペクトラム拡散パターン発生回路、21 定電流回路、22 カレントミラー回路、23 リセット信号発生回路、24 セット信号発生回路、50 スイッチング素子

Claims (4)

  1. トリミングコードに応じてトリミングした源発振クロックを出力するオシレータと、
    前記源発振クロックを第1の分周比で分周して第1の分周クロックを生成する第1の分周器と、
    前記第1の分周クロックの周期内において、前記トリミングコードを変更して前記オシレータに供給するトリミングコントローラと、
    を備え
    前記トリミングコントローラは、
    前記源発振クロックを、前記第1の分周比とは異なる第2の分周比で分周して、第2の分周クロックを生成する第2の分周器と、
    前記第2の分周クロックに同期して変化させたスペクトラム拡散コードを発生するスペクトラム拡散パターン発生回路と、
    前記第2の分周クロックに同期して発生された前記スペクトラム拡散コードを基本トリミングコードに加算して前記トリミングコードを変更し、前記トリミングコードを前記オシレータに供給する加算回路と、
    を備えるクロック発生装置。
  2. 異なる正の整数X,Yを用いて前記第1の分周比がX、前記第2の分周比がYと表現される場合において、α,βをX未満の0以上の整数であってαとβの少なくとも一方は正の整数としたときに、
    前記第2の分周器は、(X-α)以上(X+β)以下の範囲内においてXとYとの最小公倍数が最大となる整数をYに設定する請求項1に記載のクロック発生装置。
  3. 前記スペクトラム拡散コードは、所定の拡散振幅、所定の拡散周期の周期的なパターンで変化する請求項1に記載のクロック発生装置。
  4. 前記スペクトラム拡散コードは、所定の拡散振幅、所定の拡散周期で周期的に変化させるパターンの周期性に対する不連続箇所を、定期的に与えたパターンで変化する請求項1に記載のクロック発生装置。
JP2020043934A 2020-03-13 2020-03-13 クロック発生装置 Active JP7196123B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020043934A JP7196123B2 (ja) 2020-03-13 2020-03-13 クロック発生装置
US17/012,344 US11336289B2 (en) 2020-03-13 2020-09-04 Clock generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020043934A JP7196123B2 (ja) 2020-03-13 2020-03-13 クロック発生装置

Publications (2)

Publication Number Publication Date
JP2021144570A JP2021144570A (ja) 2021-09-24
JP7196123B2 true JP7196123B2 (ja) 2022-12-26

Family

ID=77665077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020043934A Active JP7196123B2 (ja) 2020-03-13 2020-03-13 クロック発生装置

Country Status (2)

Country Link
US (1) US11336289B2 (ja)
JP (1) JP7196123B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4080319A4 (en) * 2020-01-16 2023-01-18 Huawei Technologies Co., Ltd. CLOCK SIGNAL GENERATOR, ON-CHIP CLOCK SYSTEM AND CHIP

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108490A (ja) 2000-07-26 2002-04-10 Sony Corp クロック供給回路
US20060164174A1 (en) 2005-01-26 2006-07-27 Texas Instruments Incorporated Method and circuit for frequency synthesis using a low drift current controlled oscillator with wide output frequency range
JP2011199481A (ja) 2010-03-18 2011-10-06 Renesas Electronics Corp クロックシステム
JP2012195826A (ja) 2011-03-17 2012-10-11 Ricoh Co Ltd スペクトラム拡散クロック発生回路
JP2016076155A (ja) 2014-10-08 2016-05-12 ローム株式会社 クロック信号生成回路
JP2018166269A (ja) 2017-03-28 2018-10-25 株式会社デンソー 周波数拡散回路
JP2019161473A (ja) 2018-03-14 2019-09-19 アンリツ株式会社 スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012165036A (ja) 2011-02-03 2012-08-30 Toshiba Corp スペクトラム拡散クロックジェネレータ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108490A (ja) 2000-07-26 2002-04-10 Sony Corp クロック供給回路
US20060164174A1 (en) 2005-01-26 2006-07-27 Texas Instruments Incorporated Method and circuit for frequency synthesis using a low drift current controlled oscillator with wide output frequency range
JP2011199481A (ja) 2010-03-18 2011-10-06 Renesas Electronics Corp クロックシステム
JP2012195826A (ja) 2011-03-17 2012-10-11 Ricoh Co Ltd スペクトラム拡散クロック発生回路
JP2016076155A (ja) 2014-10-08 2016-05-12 ローム株式会社 クロック信号生成回路
JP2018166269A (ja) 2017-03-28 2018-10-25 株式会社デンソー 周波数拡散回路
JP2019161473A (ja) 2018-03-14 2019-09-19 アンリツ株式会社 スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法

Also Published As

Publication number Publication date
JP2021144570A (ja) 2021-09-24
US11336289B2 (en) 2022-05-17
US20210288654A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
KR101077745B1 (ko) 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치
JP6494888B2 (ja) Pll回路
US10164529B2 (en) Spread spectrum clock generator and method
JP2005318797A (ja) スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路
EP2520022A1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US20080231331A1 (en) Spread spectrum clock generator
JP7196123B2 (ja) クロック発生装置
CN107204744B (zh) 使用扩展频谱减少基本及调制杂散的电路及方法
CN1487671A (zh) 锁相环时钟生成电路和时钟生成方法
JP4469628B2 (ja) 分散変調型クロック発生回路
US11601053B2 (en) Spectral shaping of spread spectrum clocks/frequencies through post processing
US6538484B1 (en) High-frequency PWM voltage control
JP4861714B2 (ja) スペクトラム拡散クロック発生回路
US20190115986A1 (en) SWITCH MODE DIRECT CURRENT-TO-DIRECT CURRENT (DC-to-DC) CONVERTERS WITH REDUCED SPURIOUS NOISE EMISSION
KR100972692B1 (ko) 스펙트럼 확산 회로
JP2004207846A (ja) スペクトラム拡散クロック発生回路
JP2005165828A (ja) クロックジェネレータ
US10361627B1 (en) Reduction of low frequency noise in a discrete spread spectrum timebase
JP6695378B2 (ja) パルス幅変調信号周波数の生成
EP2187524A1 (en) Phase detector circuitry
JP4735870B2 (ja) 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法
JP4392949B2 (ja) 周波数シンセサイザ
KR101198309B1 (ko) 스위칭모드 파워서플라이의 스위칭소자 구동장치
EP2187522A1 (en) Divider circuitry
US20240014826A1 (en) Interpolative divider

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221214

R150 Certificate of patent or registration of utility model

Ref document number: 7196123

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150