JP7196123B2 - クロック発生装置 - Google Patents
クロック発生装置 Download PDFInfo
- Publication number
- JP7196123B2 JP7196123B2 JP2020043934A JP2020043934A JP7196123B2 JP 7196123 B2 JP7196123 B2 JP 7196123B2 JP 2020043934 A JP2020043934 A JP 2020043934A JP 2020043934 A JP2020043934 A JP 2020043934A JP 7196123 B2 JP7196123 B2 JP 7196123B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- spread spectrum
- trimming
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001228 spectrum Methods 0.000 claims description 57
- 238000009966 trimming Methods 0.000 claims description 49
- 230000010355 oscillation Effects 0.000 claims description 37
- 230000007480 spreading Effects 0.000 claims description 20
- 238000003892 spreading Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 9
- 230000000737 periodic effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 28
- 238000009792 diffusion process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 208000032365 Electromagnetic interference Diseases 0.000 description 8
- 238000007599 discharging Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 102100021851 Calbindin Human genes 0.000 description 3
- 101000898082 Homo sapiens Calbindin Proteins 0.000 description 3
- 101001021643 Pseudozyma antarctica Lipase B Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/013—Modifications of generator to prevent operation by noise or interference
Landscapes
- Manipulation Of Pulses (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
(第1の実施形態)
(構成)
[クロック発生装置10の基本構成]
図1は、本実施形態に係わるクロック発生装置10の構成を示すブロック図である。クロック発生装置10は、トリミングコントローラ11と、オシレータ12と、第1分周器13と、を備える。
図2は、トリミングコントローラ11の構成例を示すブロック図である。トリミングコントローラ11は、トリミングROM14と、キャリブレーション制御装置15と、加算回路16と、第2分周器17と、スペクトラム拡散パターン発生回路18と、を備える。
拡散振幅が±1ステップのパターン:4周期分
拡散振幅が±2ステップのパターン:8周期分
拡散振幅が±3ステップのパターン:12周期分
拡散振幅が±4ステップのパターン:16周期分
(4MHz-40kHz)=3.96MHz
(4MHz+ 0kHz)=4.00MHz
(4MHz+40kHz)=4.04MHz
3.96MHz/20=198kHz
4.00MHz/20=200kHz
4.04MHz/20=202kHz
拡散振幅が±1ステップのパターン:19通り
拡散振幅が±2ステップのパターン:38通り
拡散振幅が±3ステップのパターン:57通り
拡散振幅が±4ステップのパターン:76通り
(第2の実施形態)
拡散振幅が±1ステップのパターン:41通り
拡散振幅が±2ステップのパターン:81通り
拡散振幅が±3ステップのパターン:121通り
拡散振幅が±4ステップのパターン:161通り
Claims (4)
- トリミングコードに応じてトリミングした源発振クロックを出力するオシレータと、
前記源発振クロックを第1の分周比で分周して第1の分周クロックを生成する第1の分周器と、
前記第1の分周クロックの周期内において、前記トリミングコードを変更して前記オシレータに供給するトリミングコントローラと、
を備え、
前記トリミングコントローラは、
前記源発振クロックを、前記第1の分周比とは異なる第2の分周比で分周して、第2の分周クロックを生成する第2の分周器と、
前記第2の分周クロックに同期して変化させたスペクトラム拡散コードを発生するスペクトラム拡散パターン発生回路と、
前記第2の分周クロックに同期して発生された前記スペクトラム拡散コードを基本トリミングコードに加算して前記トリミングコードを変更し、前記トリミングコードを前記オシレータに供給する加算回路と、
を備えるクロック発生装置。 - 異なる正の整数X,Yを用いて前記第1の分周比がX、前記第2の分周比がYと表現される場合において、α,βをX未満の0以上の整数であってαとβの少なくとも一方は正の整数としたときに、
前記第2の分周器は、(X-α)以上(X+β)以下の範囲内においてXとYとの最小公倍数が最大となる整数をYに設定する請求項1に記載のクロック発生装置。 - 前記スペクトラム拡散コードは、所定の拡散振幅、所定の拡散周期の周期的なパターンで変化する請求項1に記載のクロック発生装置。
- 前記スペクトラム拡散コードは、所定の拡散振幅、所定の拡散周期で周期的に変化させるパターンの周期性に対する不連続箇所を、定期的に与えたパターンで変化する請求項1に記載のクロック発生装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020043934A JP7196123B2 (ja) | 2020-03-13 | 2020-03-13 | クロック発生装置 |
US17/012,344 US11336289B2 (en) | 2020-03-13 | 2020-09-04 | Clock generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020043934A JP7196123B2 (ja) | 2020-03-13 | 2020-03-13 | クロック発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021144570A JP2021144570A (ja) | 2021-09-24 |
JP7196123B2 true JP7196123B2 (ja) | 2022-12-26 |
Family
ID=77665077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020043934A Active JP7196123B2 (ja) | 2020-03-13 | 2020-03-13 | クロック発生装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11336289B2 (ja) |
JP (1) | JP7196123B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4080319A4 (en) * | 2020-01-16 | 2023-01-18 | Huawei Technologies Co., Ltd. | CLOCK SIGNAL GENERATOR, ON-CHIP CLOCK SYSTEM AND CHIP |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108490A (ja) | 2000-07-26 | 2002-04-10 | Sony Corp | クロック供給回路 |
US20060164174A1 (en) | 2005-01-26 | 2006-07-27 | Texas Instruments Incorporated | Method and circuit for frequency synthesis using a low drift current controlled oscillator with wide output frequency range |
JP2011199481A (ja) | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | クロックシステム |
JP2012195826A (ja) | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | スペクトラム拡散クロック発生回路 |
JP2016076155A (ja) | 2014-10-08 | 2016-05-12 | ローム株式会社 | クロック信号生成回路 |
JP2018166269A (ja) | 2017-03-28 | 2018-10-25 | 株式会社デンソー | 周波数拡散回路 |
JP2019161473A (ja) | 2018-03-14 | 2019-09-19 | アンリツ株式会社 | スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012165036A (ja) | 2011-02-03 | 2012-08-30 | Toshiba Corp | スペクトラム拡散クロックジェネレータ |
-
2020
- 2020-03-13 JP JP2020043934A patent/JP7196123B2/ja active Active
- 2020-09-04 US US17/012,344 patent/US11336289B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002108490A (ja) | 2000-07-26 | 2002-04-10 | Sony Corp | クロック供給回路 |
US20060164174A1 (en) | 2005-01-26 | 2006-07-27 | Texas Instruments Incorporated | Method and circuit for frequency synthesis using a low drift current controlled oscillator with wide output frequency range |
JP2011199481A (ja) | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | クロックシステム |
JP2012195826A (ja) | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | スペクトラム拡散クロック発生回路 |
JP2016076155A (ja) | 2014-10-08 | 2016-05-12 | ローム株式会社 | クロック信号生成回路 |
JP2018166269A (ja) | 2017-03-28 | 2018-10-25 | 株式会社デンソー | 周波数拡散回路 |
JP2019161473A (ja) | 2018-03-14 | 2019-09-19 | アンリツ株式会社 | スペクトラム拡散クロック発生器およびパルスパターン発生装置とスペクトラム拡散クロック発生方法およびパルスパターン発生方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021144570A (ja) | 2021-09-24 |
US11336289B2 (en) | 2022-05-17 |
US20210288654A1 (en) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101077745B1 (ko) | 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치 | |
JP6494888B2 (ja) | Pll回路 | |
US10164529B2 (en) | Spread spectrum clock generator and method | |
JP2005318797A (ja) | スイッチングレギュレータのスペクトルノイズを抑制する周波数変調方法およびその回路 | |
EP2520022A1 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
US20080231331A1 (en) | Spread spectrum clock generator | |
JP7196123B2 (ja) | クロック発生装置 | |
CN107204744B (zh) | 使用扩展频谱减少基本及调制杂散的电路及方法 | |
CN1487671A (zh) | 锁相环时钟生成电路和时钟生成方法 | |
JP4469628B2 (ja) | 分散変調型クロック発生回路 | |
US11601053B2 (en) | Spectral shaping of spread spectrum clocks/frequencies through post processing | |
US6538484B1 (en) | High-frequency PWM voltage control | |
JP4861714B2 (ja) | スペクトラム拡散クロック発生回路 | |
US20190115986A1 (en) | SWITCH MODE DIRECT CURRENT-TO-DIRECT CURRENT (DC-to-DC) CONVERTERS WITH REDUCED SPURIOUS NOISE EMISSION | |
KR100972692B1 (ko) | 스펙트럼 확산 회로 | |
JP2004207846A (ja) | スペクトラム拡散クロック発生回路 | |
JP2005165828A (ja) | クロックジェネレータ | |
US10361627B1 (en) | Reduction of low frequency noise in a discrete spread spectrum timebase | |
JP6695378B2 (ja) | パルス幅変調信号周波数の生成 | |
EP2187524A1 (en) | Phase detector circuitry | |
JP4735870B2 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
JP4392949B2 (ja) | 周波数シンセサイザ | |
KR101198309B1 (ko) | 스위칭모드 파워서플라이의 스위칭소자 구동장치 | |
EP2187522A1 (en) | Divider circuitry | |
US20240014826A1 (en) | Interpolative divider |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7196123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |