KR100972692B1 - 스펙트럼 확산 회로 - Google Patents

Abstract

스펙트럼 확산 회로는 선택되지 않았던 주파수 중에서 다음 주파수를 선택함으로써 소정의 순서로 복수의 주파수 모두를 지정하기 위한 지정 신호를 생성하는 제어부와, 그 지정 신호에 기초하여 각각 지정된 주파수를 갖는 출력 신호를 순차적으로 생성하는 신호 생성부를 포함한다.

스펙트럼 확산, 지정 신호, EMI, 삼각파

Description

스펙트럼 확산 회로{SPECTRUM SPREADING CIRCUIT}

본 발명은 신호 스펙트럼을 확산(spread)하기 위한 기술에 관한 것이다.

신호에 포함된 전자기 간섭(electromagnetic interference;EMI)을 억제하기 위해 신호의 주파수를 변경하는 기술이 공지되어 있다. JP-B-7-85524는 랜덤 신호에 따라 주파수 변조된 삼각파를 생성하고, 그 생성된 삼각파에 따라 입력 신호를 및 펄스폭 변조-증폭(PWM-amplifying)시킴으로써, 출력 신호를 생성시키는 기술을 개시한다.

JP-A-2004-282714는 PLL 회로로, 주파수 변조된 기준 신호와 동기화되는 삼각파를 생성하고, 그 생성된 삼각파에 따라 입력 신호를 펄스폭 변조-증폭시킴으로써, 출력 신호를 생성시키는 기술을 개시한다.

덧붙여 말하자면, 랜덤 신호에 따라 주파수가 선택되는 경우, 모든 주파수가 같은 확률로 다음 주파수로서 지정되고, 단기간에는 지정된 주파수들에서 일부 편차가 발생할 수 있다. 예를 들어, 5개 주파수(제1 주파수 내지 제5 주파수) 중 한 주파수가 매 순간 랜덤하게 선택되는 경우, 현재 주파수가 제1 주파수이더라도, 제1 주파수가 다음에 선택될 확률은 20%이다. 즉, 모든 주파수가 장기간에는 동일한 확률로 발생할 것이지만, 단기간에는 주파수 편차가 발생할 수 있다. 즉, 상기 관련 기술들은 출력 신호에서의 EMI 노이즈가 주파수 편차로 인해 증가할 수 있다는 문제점을 갖는다.

또한, 상기 관련 기술들에서는 출력 신호의 스펙트럼을 확산하기 위해, 주파수 변조 회로 또는 PLL 회로를 필요로 하여, 회로 구성을 복잡하게 하는 또 다른 문제를 야기한다.

본 발명은 상기 상황들을 고려하여 이루어졌고, 따라서 본 발명의 목적은 EMI를 단순한 회로 구성으로 신뢰성있게 억제하기 위한 것이다.

상기 목적을 달성하기 위해, 본 발명에 따른 스펙트럼 확산 회로는,

선택되지 않았던 주파수들 중에서 다음 주파수를 선택함으로써 소정의 순서로 복수의 주파수 모두를 지정하기 위한 지정 신호를 생성하는 시퀀스를 반복하는 제어부(예컨대, 본 실시예의 제어 섹션(20)); 및

그 지정 신호에 기초하여 각각 지정된 주파수를 갖는 출력 신호를 순차적으로 생성하는 신호 생성부(예컨대, 본 실시예의 신호 생성 섹션(10))를 포함한다.

본 발명에 따르면, 각 시퀀스에서 주파수들이 소정의 순서로 선택되기 때문에, 동일한 주파수가 잇달아서 선택되지는 않는다. 따라서, 심지어 단기간에도, EMI 노이즈의 스펙트럼이 신뢰성있게 확산될 수 있어서, EMI가 억제될 수 있다. 또한, 제어부는 주파수들 중에서 주파수 선택을 행하여 스펙트럼을 확산할 수 있기 때문에, 주파수 변환 회로 또는 PLL 회로를 포함하는 회로 구성을 채용하는 것이 불필요하며, 이는 구성을 상당히 단순하게 할 수 있다.

바람직하게는, 신호 생성부가 2진 논리 레벨을 갖는 클럭 신호로서 출력 신호를 생성한다. 제어부는 각각 주파수를 갖는 클럭 신호들의 펄스 수가 동일하게 되도록 지정 신호에 의해 지정된 복수의 주파수를 스위칭한다. 상기 구성에 의해, 클럭 신호의 소정의 펄스 수가 생성될 때마다 제어부에 의해 지정된 주파수가 스위칭된다. 복수의 주파수 각자의 발생 확률은 그 주파수에 대응하는 주기에 따른다. 따라서, 주파수 각각에 대응하는 주기가 거의 동일하다면, 주파수 각각의 발생 확률은 거의 동일하게 될 수 있다.

여기서, 제어부는 클럭 신호의 주파수를 분할하여 주파수 분할된 신호를 생성하는 주파수 분할부와, 그 주파수 분할된 신호에 기초하여 지정 신호를 생성하는 지정 신호 생성부를 포함하는 것이 바람직하다. 이런 경우, 클럭 신호가 제어부에 피드백되고, 그 결과의 신호들이 클럭 신호들의 펄스 수와 동일하게 되도록 주파수 분할된다. 주파수 스위칭은 출력 신호인 클럭 신호를 피드백함으로써 수행되기 때문에, 어떤 PLL 회로 또는 주파수 변환 회로도 필요로 하지 않고, 따라서 회로 구성을 단순화할 수 있다.

여기서, 신호 생성부는, 일정한 진폭을 갖는 삼각파를 생성하고 지정 신호에 기초하여 그 삼각파의 기울기(slope)를 조정하는 삼각파 생성부와, 삼각파의 전압과 기준 전압(예컨대, 도 2에 도시된 상한 전압 ULMT 및 하한 전압 DLMT)을 비교하 는 비교부와, 비교부의 비교 결과에 기초하여 클럭 신호를 생성하는 클럭 신호 생성부를 포함하는 것이 바람직하다. 이런 구성에 의해 삼각파의 기울기를 조정하여 클럭 신호의 주파수를 설정하는 것을 가능케 된다.

보다 구체적으로, 지정 신호는 복수의 개별 지정 신호에 의해 구성되는 것이 바람직하다. 삼각파 생성부는 캐패시터 소자, 및 그 캐패시터 소자에 전류를 공급하기 위한 복수의 전류 공급 유닛을 포함하고, 캐패시터에 걸린 전압을 삼각파로서 출력한다. 전류 공급 유닛들은 개별 지정 신호에 각각 대응하며; 및

전류 공급 유닛 각각은 제1 정전류원 및 제2 정전류원을 포함하고, 제1 정전류원은 대응하는 개별 지정 신호에 의해 온/오프 제어되며, 제1 정전류원이 온 상태일 때는, 정전류가 캐패시터 소자 내로 흐르게 되며, 제1 정전류원이 오프 상태일 때는, 정전류가 차단되고; 제2 정전류원은 대응하는 개별 지정 신호에 의해 온/오프 제어되며, 제2 정전류원이 온 상태일 때는, 정전류가 캐패시터로부터 흘러나오게 되며, 제2 정전류원이 오프 상태일 때는, 정전류가 차단된다. 상기 구성에 따르면, 캐패시터 소자를 충전 및 방전시키는 전류의 크기는 복수의 전류 공급 유닛 중 어느 유닛이 인에이블 되는지에 의해 결정될 수 있다. 캐패시터 소자는 정전류에 의해 충전 및 방전되어서, 삼각파의 기울기를 조정할 수 있게 된다.

바람직하게는, 주파수들에서, 최고 주파수 및 최저 주파수가 제1 주파수로서 설정되고, 제1 주파수에 인접한 주파수가 제2 주파수로서 설정되고, 제2 주파수에 인접한 주파수이고 제1 주파수가 아닌 주파수는 제3 주파수로서 설정된다. 제어부는 모든 다른 주파수 중에서 오름 차순 또는 내림 차순으로 주파수를 순차적으로 선택한다. 제1 내지 제3 주파수 중에서 제3 주파수가 먼저 선택되는 경우, 제어부는 그 다음에 제1 주파수를 선택하고, 그런 다음 제2 주파수를 선택하고, 그 이후에 모든 다른 주파수를 순차적으로 선택한다. 제1 내지 제3 주파수 중에서 제2 주파수가 먼저 선택되는 경우, 제어부는 그 다음에 제1 주파수를 선택하고, 그런 다음 제3 주파수를 선택하고, 그 이후에 모든 다른 주파수를 순차적으로 선택한다.

예를 들어, 복수의 주파수가 480kHz, 490kHz, 500kHz, 510kHz, 및 520kHz인 것으로 가정하자. 최고 주파수는 520kHz이기 때문에, 제1, 제2, 및 제3 주파수는 각각 520kHz, 510kHz, 및 500kHz이다. 순차적 주파수 선택이 오름 차순으로 시작되고 제3 주파수(500kHz)가 먼저 선택되는 경우, 제1 주파수(520kHz)가 그 다음에 선택되고, 그런 다음 제2 주파수(510kHz)가 선택된다. 이 예에서, 최저 주파수는 480kHz이기 때문에, 제1, 제2, 및 제3 주파수는 각각 480kHz, 490kHz, 및 500kHz이다. 순차적 주파수 선택이 내림 차순으로 시작되고 제2 주파수(490kHz)가 먼저 선택되는 경우, 제1 주파수(480kHz)가 그 다음에 선택되고, 그런 다음 제3 주파수(500kHz)가 선택된다. 이런 방식으로 주파수를 선택함으로써 주파수를 균등하게 선택하여 EMI를 억제하는 것이 가능하게 된다.

본 발명의 목적 및 이점은 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 기술함으로써 보다 분명해질 것이다.

EMI를 단순한 회로 구성으로 신뢰성있게 억제하는 스펙트럼 확산 회로를 제공하는 효과가 있다.

<1. 실시예>

본 발명의 실시예에 따른 스펙트럼 확산 회로의 구성을 도 1을 참조하여 하기에 기술할 것이다. 도 1에 도시된 스펙트럼 확산 회로(100)는 제1 클럭 신호 CK1 및 제2 클럭 신호 CK2를 생성하는 신호 생성 섹션(10)과, 신호 생성 섹션(10)에 의해 발생된 제1 클럭 신호 CK1 및 제2 클럭 신호 CK2의 주파수를 제어하는 제어 섹션(20)을 포함한다.

신호 생성 섹션(10)은 전압 생성 회로(11), 전류 공급 유닛(U1-U5)들, 캐패시터 소자(12), 비교 회로(13), 및 클럭 신호 생성 회로(14)를 포함한다. 전압 생성 회로(11)에서, p-채널 트랜지스터(111)는 그 게이트와 트레인이 서로 연결되어 있으므로 다이오드로서 기능한다. 직렬 접속된 저항(114, 115, 및 116)들은 트랜지스터(111)의 드레인과 접지선(ground line)(이는 접지 전압을 공급한다) 사이에 접속되어 있다. 저항(114 및 115)들의 접점에서의 전압은 상한 전압 ULMT로서 출력되고, 저항(115 및 116)들의 접점에서의 전압은 하한 전압 DLMT로서 출력된다. 상한 전압 ULMT는 삼각파(후술됨)의 상한 전압을 결정하고, 하한 전압 DLMT는 삼각파의 하한 전압을 결정한다. p-채널 트랜지스터(112)는 트랜지스터(111)와 함께 전류 미러 회로를 구성하여, 트랜지스터(111)를 통해 흐르는 전류에 비례하는 전류가 트랜지스터(112) 및 트랜지스터(113)를 통해 흐르게 된다. 트랜지스터(112)의 드레인은 n-채널 트랜지스터(113)의 드레인 및 게이트에 접속되어 있다. 트랜지스터(112)의 게이트 전압은 제1 기준 접압 Vref1으로서 출력되고, 트랜지스터(113)의 게이트 전압은 제2 기준 전압 Vref2로서 출력된다.

전류 공급 유닛(U1 내지 U5)들은 캐패시터 소자(12)를 충전 및 방전시킨다. 전류 공급 유닛(U1 내지 U5)들은 본원에 기재된 트랜지스터들의 크기를 제외하고는 동일한 구성을 갖는다. 여기서는, 전류 공급 유닛(U1)에 대해 기술할 것이다. 전류 공급 유닛(U1)은 직렬 접속된 스위치 SW1, p-채널 트랜지스터 Trp, n-채널 트랜지스터 Trn, 및 스위치 SW2가 접지선과 전원 전압을 공급하는 전원선 사이에 접속되는 방식으로 구성된다. 제1 기준 전압 Vref1은 트랜지스터 Trp의 게이트에 공급되는 반면, 제2 기준 전압 Vref2는 트랜지스터 Trn의 게이트에 공급된다.

p-채널 트랜지스터인 스위치 SW1은, 예를 들어, 지정 신호 C11이 로우(low) 레벨일 때 온(on) 되고, 지정 신호 C11이 하이(high) 레벨일 때 오프(off) 된다. 스위치 SW1이 온 상태에 있을 때는, 트랜지스터 Trp는 제1 기준 전압 Vref1에 대응하는 정전류가 캐패시터 소자(12)에 흐르게 하며, 이로써 캐패시터 소자(12)가 그 정전류에 의해 충전되어, 노드 Z에서의 전압 TRI이 증가된다. 이 때, 전압 TRI는 충전 전류의 크기에 대응하는 기울기의 선형파를 갖는다. 스위치 SW1과 트랜지스터 Trp가 지정 신호(개별 지정 신호) C11에 의해 온/오프 제어되며, 온 상태일 때는 정전류를 캐패시터 소자(12)에 흐르게 하며, 오프 상태일 때는 정전류를 차단하는 제1 정전류원으로서 기능한다.

한편, n-채널 트랜지스터인 스위치 SW2는 예를 들어, 지정 신호 C12가 하이 레벨일 때 온 되고, 지정 신호 C12가 로우 레벨일 때 오프 된다. 스위치 SW2가 온 상태에 있을 때, 트랜지스터 Trn는 제2 기준 전압 Vref2에 대응하는 정전류가 캐패 시터 소자(12)로부터 흘러나오게 하며, 이로써 캐패시터 소자(12)가 그 정전류에 의해 방전되어, 노드 Z에서의 전압 TRI이 감소된다. 이 때, 전압 TRI는 방전 전류의 크기에 대응하는 기울기의 선형파를 갖는다. 스위치 SW2와 트랜지스터 Trn이 지정 신호(개별 지정 신호) C12에 의해 온/오프 제어되며, 온 상태일 때는 정전류를 캐패시터 소자(12)로부터 흘러나오게 하고, 오프 상태일 때는 정전류를 차단하는 제2 정전류원으로서 기능한다.

이 예에서, 전류 공급 유닛(U1)의 트랜지스터 크기는 캐패시터 소자(12)의 충전 전류 및 방전 전류가 동일하게 되도록 설정된다. 이런 특징은 또한 전류 공급 유닛(U2 - U5)에도 적용된다. 상기 방식으로 정전류를 사용하여 캐패시터 소자(12)를 충전 및 방전시킴으로써 노드 Z에서의 전압을 삼각파 TRI의 형태로 출력할 수 있게 된다. 삼각파의 진폭을 일정하게 유지한다면, 삼각파 TRI의 주파수는 그 파형의 기울기에 의해 결정된다. 이 실시예에서, 삼각파 TRI의 진폭을 일정하고 유지하고 지정 신호 C11, C12, C21, C22, C31, C32, C41, C42, C51 및 C52의 논리 레벨을 소정의 시퀀스로 스위칭함으로써, 삼각파 TRI의 주파수를 조정한다.

보다 구체적으로, 캐패시터 소자(12)의 캐패시턴스는 10pF으로 설정되고, 전류 공급 유닛(U1-U5)의 전류 값 각각은 예를 들어, 3㎂, 2.25㎂, 1.5㎂, 0.75㎂, 및 24㎂으로 설정된다. 전류 공급 유닛(U5)은 삼각파 TRI의 주파수가 480kHz로 설정될 경우 인에이블된다. 전류 공급 유닛(U5 및 U4)은 삼각파 TRI의 주파수가 490kHz로 설정될 경우 인에이블된다. 전류 공급 유닛(U5 및 U3)은 삼각파 TRI의 주파수가 500kHz로 설정될 경우 인에이블된다. 전류 공급 유닛(U5 및 U2)은 삼각 파 TRI의 주파수가 510kHz로 설정될 경우 인에이블된다. 전류 공급 유닛(U5 및 U1)은 삼각파 TRI의 주파수가 520kHz로 설정될 경우 인에이블된다. 전류 공급 유닛(U1-U5) 각각의 전류 값은 트랜지스터 Trp 및 Trn의 ((게이트 폭)/(게이트 길이))의 크기를 조정함으로써 설정될 수 있다.

비교 회로(13)는 비교기(131 및 132)를 포함한다. 삼각파 TRI는 비교기(131 및 132)의 정 입력 단자에 공급된다. 상한 전압 ULMT는 비교기(131)의 부 입력 단자에 공급되는 반면, 하한 전압 DLMT는 비교기(132)의 부 입력 단자에 공급된다.

클럭 신호 생성 회로(14)는 반전기(141), NAND 회로(142 및 143), 및 D 플립플롭(144)을 포함한다. 반전기(141) 및 NAND 회로(142 및 143)는 SR 플립플롭을 구성한다. SR 플립플롭의 출력 신호는 제1 클럭 신호 CK1로서 NAND 회로(142)로부터 출력된다. SR 플립플롭은, 반전기(141)의 입력 신호가 로우 레벨에서 하이 레벨로 전이할 때, 제1 클럭 신호 CK1의 논리 레벨을 하이 레벨로 설정하고, NAND 회로(143)의 입력 신호가 하이 레벨에서 로우 레벨로 전이할 때, 제1 클럭 신호 CK1을 로우 레벨로 리세트한다. D 플립플롭(144)에서, 데이터 입력 단자 D는 데이터 출력 단자 QN(반전 출력 단자)에 연결된다. 따라서, D 플립플롭(144)은 클럭 입력 단자에 공급되는 제1 클럭 신호 CK1의 주파수를 반감시키고, 그 결과의 신호를 제2 클럭 신호 CK2로서 출력한다. 이와 같이, D 플립플롭(144)은 주파수 분할(반감) 회로로서 기능한다. 제2 클럭 신호 CK2가 주파수 반감으로 생성되므로, 제2 클럭 신호 CK2의 듀티 사이클은, 제1 클럭 신호 CK1의 듀티 사이클이 50%인 경우가 아니더라도, 50%가 될 수 있다. 따라서, 전류 공급 회로(U1-U5) 각각의 충전 전류와 방전 전류가 서로 일치하지 않은 경우라도, 50%의 듀티 사이클을 갖는 제2 클럭 신호 CK2가 출력될 수 있다.

비교 회로(13) 및 클럭 신호 생성 회로(14)의 동작을 도 2를 참조하여 기술할 것이다. 삼각파 TRI의 전압이 시각 t1에서 하한 전압 DLMT보다 낮게 될 때, 비교기(132)의 출력 신호 X는 하이 레벨에서 로우 레벨로 전이한다. 삼각파 TRI의 전압이 시각 t2에서 하한 전압 DLMT보다 높게 될 때, 출력 신호 X는 로우 레벨에서 하이 레벨로 전이한다. 출력 신호 X가 로우 레벨로 되면, 제1 클럭 신호 CK1의 논리 레벨은 로우 레벨로 리세트된다.

삼각파 TRI의 전압이 시각 t3에서 상한 전압 ULMT보다 높게 될 때, 비교기(131)의 출력 신호 Y1은 로우 레벨에서 하이 레벨로 전이한다. 삼각파 TRI의 전압이 시각 t4에서 상한 전압 ULMT보다 낮게 될 때, 출력 신호 Y1은 하이 레벨에서 로우 레벨로 전이한다. 출력 신호 Y1의 논리 레벨이 반전기(141)에 의해 반전되고, 그 결과의 신호는 신호 Y2로서 NAMD 회로(142)에 공급된다. 신호 Y2가 로우 레벨로 될 때, 제1 클럭 신호 CK1의 논리 레벨은 하이 레벨로 설정된다. 상기 동작으로, 삼각파 TRI의 전압이 하한 전압 DLMT보다 낮게 되거나 상한 전압 ULMT보다 높게 될 때, 제1 클럭 신호 CK1의 논리 레벨은 반전된다.

다음에, 도 3의 타이밍 차트를 참조하여 도 1에 도시된 제어 섹션(20)을 기술할 것이다. 제어 섹션(20)은 D 플립플롭(201), 주파수 분할(5로 분할) 회로(202), 반전기(203), NAND 회로(N1-N4), 및 AND 회로(A1-A4)를 포함한다. D 플립플롭(201)은 제1 클럭 신호 CK1의 주파수를 분할하여 제2 클럭 신호 CK2를 생성 한다. 카운터인 주파수 분할(5로 분할) 회로(202)는 제2 클럭 신호 CK2의 펄스를 카운트하고, 카운트가 소정의 값이 될 때 하이 레벨로 되는 제1 내지 제4 주파수 분할된 신호 D1-D4를 생성한다. 이 예에서, 제1 내지 제4 주파수 분할된 신호 D1-D4는 카운트가 각각 "1" 내지 "4"일 때 하이 레벨로 된다. 제1 내지 제4 주파수 분할된 신호 D1-D4 모두는 카운트가 "5"일 때(카운트는 그 이후에 리세트됨) 로우 레벨로 된다. 다음에, 제1 클럭 신호 CK1이 로우 레벨에서 하이 레벨로 상승하면, 카운트는 "1"로 설정된다. 이런 동작으로, 도 3에 도시된 바와 같이, 제1 내지 제4 주파수 분할된 신호 D1-D4의 논리 레벨이 순차적으로 그리고 배타적으로 하이 레벨로 된다.

제1 클럭 신호 CK1이 지정 신호 C51 및 C52로서 전원 공급 회로(U5)의 스위치 SW1 및 SW2에 공급된다. 따라서, 전류 공급 회로(U5)는 항상 인에이블되고, 스위치 SW1 및 SW2는 제1 클럭 신호 CK1의 논리 레벨의 전이에 따라 동기화되어 교대로 턴온된다.

NAND 회로(N1-N4)의 출력 신호는 지정 신호 C11, C21, C31, 및 C41 각각으로서 전류 공급 회로(U1-U4)의 스위치 SW1에 공급되는 반면, AND 회로(A1-A4)의 출력 신호는 지정 신호 C12, C22, C32, 및 C42 각각으로서 스위치 SW2에 공급된다. 전류 공급 회로(U3)를 주목해 보자. 제1 주파수 분할된 신호 D1은 AND 회로(A3)의 한쪽 입력 단자에 공급되는 반면에, 제1 클럭 신호 CK1은 다른 쪽 입력 단자에 공급된다. 따라서, 도 3에 도시된 바와 같이, 제1 주파수 분할된 신호 D1이 하이 레벨에 있는 제1 주기 T1 내에 제1 클럭 신호 CK1이 하이 레벨에 있는 동안에만 지정 신호 C32가 하이 레벨에 있다. 또한, 제1 주파수 분할된 신호 D1은 NAND 회로(N3)의 한쪽 입력 단자에 공급되는 반면에, 반전된 제1 클럭 신호 CK1'은 다른 쪽 입력 단자에 공급된다. 따라서, 도 3에 도시된 바와 같이, 제1 주파수 분할된 신호 D1이 하이 레벨에 있는 제1 주기 내에 반전된 제1 클럭 신호 CK1'가 하이 레벨에 있는 동안에만 지정 신호 C31이 로우 레벨에 있다.

결과적으로, 전류 공급 유닛(U3)은 주기 T1 동안 인에이블되고, 다른 주기 T2-T5 동안 디스에이블된다. 상술된 바와 같이, 전류 공급 유닛(U5)은 항상 인에이블되어 있기 때문에, 주기 T1 동안, 삼각파 TRI의 주파수는 전류 공급 유닛(U3 및 U5)에 의해 설정되다. 마찬가지로, 주기 T2 동안, 삼각파 TRI의 주파수는 전류 공급 유닛(U1-U5)에 의해 설정된다. 주기 T3 동안, 삼각파 TRI의 주파수는 전류 공급 유닛(U2 및 U5)에 의해 설정된다. 주기 T4 동안, 삼각파 TRI의 주파수는 전류 공급 유닛(U4 및 U5)에 의해 설정된다. 주기 T5 동안, 삼각파 TRI의 주파수는 전류 공급 유닛(U5)에 의해 설정된다. 제1 클럭 신호 CK1 및 제2 클럭 신호 CK2는, 주기 T1-T5로 이루어진 한 시퀀스가 되풀이 되면서, 생성된다. 즉, 각각 주파수를 갖는 제1 클럭 신호 CK1의 펄스 수가 동일하게 되도록(이 예에서, "2"가 됨), 제어 섹션(20)은 지정 신호 C11-C52에 의해 지정된 복수의 주파수를 스위칭한다.

도 4는 삼각파 TRI, 제1 클럭 신호 CK1, 및 제2 클럭 신호 CK2 간의 관계를 도시하는 타이밍 차트이다. 전류 공급 유닛(U3 및 U5)이 상술된 방식으로 인에이블될 때, 삼각파 TRI의 주파수가 500kHz가 되도록 캐패시터 소자(12)에 흐르는 전류를 설정한다. 따라서, 주기 T1 동안, 제1 클럭 신호 CK1의 주파수 및 제2 클럭 신호 CK2의 주파수는 각각 1MHz 및 500kHz가 된다. 마찬가지로, 전류 공급 유닛(U1 및 U5)이 인에이블되는 주기 T2 동안, 제1 클럭 신호 CK1의 주파수 및 제2 클럭 신호 CK2의 주파수는 각각 1.04MHz 및 520kHz가 된다. 전류 공급 유닛(U2 및 U5)이 인에이블되는 주기 T3 동안, 제1 클럭 신호 CK1의 주파수 및 제2 클럭 신호 CK2의 주파수는 각각 1.02MHz 및 510kHz가 된다. 전류 공급 유닛(U4 및 U5)이 인에이블되는 주기 T4 동안, 제1 클럭 신호 CK1의 주파수 및 제2 클럭 신호 CK2의 주파수는 각각 0.98MHz 및 490kHz가 된다. 전류 공급 유닛(U5)이 인에이블되는 주기 T5 동안, 제1 클럭 신호 CK1의 주파수 및 제2 클럭 신호 CK2의 주파수는 각각 0.96MHz 및 480kHz가 된다.

도 5a는 각 시퀀스에서 주파수 전이를 도시하는 개념도이다. 도 5a에 도시된 바와 같이, 제2 클럭 신호 CK2의 주파수는 500kHz → 520kHz → 510kHz → 490kHz → 480kHz의 순서로 전이한다. 대안으로, 도 5b에 도시된 바와 같이, 제2 클럭 신호 CK2의 주파수는 500kHz → 480kHz → 490kHz → 510kHz → 520kHz의 순으로 전이한다. 즉, 각 시퀀스에서, 아직 지정되지 않았던 주파수들 중에서 다음 주파수가 선택되는 방식으로, 복수(이 예에서는, 5개)의 주파수 모두가 소정의 순서로 지정된다. 바꿔 말하면, 각 시퀀스에서, 동일한 주파수는 여러 회 지정되지 않는다. 5개 주파수 중에서 임의로 지정하는 경우, 다음에 지정될 주파수가 현재 주파수와 동일하게 될 확률은 20%이다. 이는 단기적으로 제2 클럭 신호 CK2의 주파수 집중(concentration)을 초래할 수 있다. 대조적으로, 이 실시예에서는, 복수의 주파수 중에서 소정의 순서로 주파수 선택이 행해지기 때문에, 제2 클럭 신호 CK2의 선택된 주파수가 신뢰성있게 분산된다. 어떤 주파수도 단기적으로 잇달아서 선택되지 않으며, 이로써 EMI를 신뢰성있게 억제할 수 있다.

도 6a 내지 도 6c, 도 7a 내지 도 7c는 스펙트럼 확산 회로(100)의 EMI 시뮬레이션 예들을 도시한다. 도 6a 내지 도 6c는 10MHz ~ 70MHz의 주파수 분석 결과를 도시한다. 도 7a 내지 도 7c는 1MHz ~ 15MHz의 주파수 분석 결과를 도시한다. 도 6a 및 도 7a는 500kHz의 제2 클럭 신호의 주파수 분석 결과를 도시한다. 도 6b 및 도 7b는 각 시퀀스에서 490kHz, 500kHz, 및 510kHz의 주파수가 순차적으로 선택될 경우의 주파수 분석 결과를 도시한다. 도 6c 및 도 7c는 각 시퀀스에서, 480kHz, 490kHz, 500kHz, 510kHz, 및 520kHz의 주파수가 순차적으로 선택될 경우의 주파수 분석 결과를 도시한다.

3-주파수 스펙트럼 확산(도 6b 참조) 및 5-주파수 스펙트럼 확산(도 6c 참조)의 10MHz ~ 70MHz의 주파수 성분은, 단일 주파수(도 6a 참조)의 동일한 주파수 범위의 주파수 성분보다 작은 것으로 보인다. 이는 EMI 노이즈 스펙트럼이 복수의 주파수 중에서 주파수를 선택함에 의해 확산되기 때문이다. 또한, 5-주파수 스펙트럼 확산의 주파수 성분은 3-주파수 스펙트럼 확산의 성분보다 작은 것으로 보인다. 이는 3-주파수 스펙트럼 확산에 의한 스펙트럼보다 5-주파수 스펙트럼 확산에 의한 스펙트럼이 보다 넓게 확산되기 때문이다. 또한, 도 7b에 도시된 바와 같이, 3-주파수 스펙트럼 확산에서, 스펙트럼 피크는 166kHz(=500kHz/3)에서 나타난다. 그리고, 5-주파수 스펙트럼 확산에서, 스펙트럼 피크는 100kHz(=500kHz/5)에서 나타난다. 이러한 특징은 시퀀스들의 주파수 각각에 대응한다.

상기 스펙트럼 피크는 저 주파수에 있다. 제2 클럭 신호 CK2를 사용하여 신호 처리를 행하는 경우, 저-주파수 EMI 노이즈를 처리 대상의 주파수 대역 내로 혼합하는 것은 노이즈를 필터로 분리하는 것을 곤란하게 한다. 이 예에서, 저-주파수 EMI 노이즈는 166kHz 또는 100kHz에서 나타난다. 하지만, 신호 처리의 대상이 오디오 신호인 경우, 그 주파수 대역은 10Hz부터 20kHz까지이고, 따라서 저 주파수 EMI 노이즈가 필터에 의해 쉽사리 제거될 수 있다. 이와 대조적으로, 스펙트럼 확산이 저 주파수 성분을 포함하는 랜덤 신호를 사용하여 행해지는 경우, 저 주파수 EMI 노이즈가 신호 대역에서 일어난다. 이런 EMI 노이즈가 신호 내로 혼합되는 경우, 이 EMI 노이즈는 제거될 수 없으며 SN 비를 감소시키고 신호 품질을 저하시킨다. 이 실시예에서, 저 주파수 EMI 노이즈는 시퀀스들의 주파수에 의해 결정될 수 있고, 따라서 신호 대역 밖으로 설정될 수 있다.

보다 구체적으로, fmax, 및 fn을 처리 대상의 신호 대역의 최대 주파수, 및 시퀀스들의 주파수를 각각 나타내도록 한다; 그런 다음, 관계 fmax < fn이 만족되도록 주파수 fn을 설정함으로써, 만족스런 결과가 얻어질 수 있다. 또한, fc, 및 N을 생성될 클럭 신호의 중심 주파수, 및 선택될 주파수의 수를 각각 나타내도록 한다; 그런 다음, 관계 fmax < fc/N이 만족되도록 중심 주파수 fc, 및 수치 N을 설정함으로써, 만족스런 결과가 얻어질 수 있다. 예를 들어, 최대 주파수 fmax = 25kHz이고, 중심 주파수 fc = 500kHz인 경우, 수치 N은 관계 N < 20을 만족시키도록 설정되어야 한다. 이런 경우, 선택될 주파수의 수 N을 19로 설정하는 것에 의해, EMI 노이즈가 신호 대역 내로 혼합되는 것을 방지하면서 가장 만족스럽게 EMI 를 억제할 수 있다.

<2. 수정>

상술된 실시예에서는, 각 시퀀스에서 5개의 주파수를 선택하였지만, 주파수의 수가 3 또는 그 이상으로 설정되는 한, 만족스런 결과가 얻어질 수 있다. 예를 들어, 도 8a에 도시된 바와 같이, 선택될 주파수들이 fa, fb, fc,...,fx, fy 및 fz인 경우를 가정하자. 이 경우, 최고 주파수는 fz이고, 최저 주파수는 fa이다. 최고 주파수 fz 및 최저 주파수 fa 각각은 제1 주파수 f1라 불리고, 제1 주파수 f1에 인접한 주파수는 제2 주파수 f2(fb 또는 fy)라 불리고, 제2 주파수 f2에 인접한 주파수이고 제1 주파수 f1가 아닌 주파수는 제3 주파수 f3(fc 또는 fx)라 불린다. 이런 주파수 할당에서, 모든 다른 주파수 중에서 오름 차순 또는 내림 차순으로 복수의 주파수가 순차적으로 선택된다. 최고 주파수 fz 및 최저 주파수 fa, 및 이들에 인접한 주파수들은 이후의 방식으로 선택된다.

도 8b에서 도시된 바와 같이, 제1 내지 제3 주파수 중에서 제3 주파수 f3가 먼저 선택되는 경우, 제1 주파수 f1은 그 다음에 선택되고, 그런 다음 제2 주파수 f2가 선택된다. 모든 다른 주파수는 그 이후에 순차적으로 선택된다. 한편, 도 8c에 도시된 바와 같이, 제1 내지 제3 주파수 f1-f3 중에서 제2 주파수 f2가 먼저 선택되는 경우, 제1 주파수 f1이 그 다음에 선택되고, 그런 다음 제3 주파수 f3가 선택된다. 모든 다른 주파수는 그 이후에 순차적으로 선택된다. 이런 방식의 주파수 선택에 의해 균등하게 주파수를 선택하여 EMI를 억제하는 것이 가능해 진다.

보다 구체적인 선택 절차는 다음과 같다:

(1) 선택될 주파수의 수가 3이다:

도 9a 및 도 9b는 선택될 주파수의 수가 3인 경우, 2가지 유형의 선택 순서를 도시한다. 도 9a의 예에서, 주파수는 510kHz → 490kHz → 500kHz → 510kHz...의 순서로 선택된다. 이 경우, 490kHz, 500kHz, 및 510kHz는 제1 주파수 f1, 제2 주파수 f2, 및 제3 주파수 f3에 각각 대응한다. 이 예에서, 제1 내지 제3 주파수 f1-f3 중에서 제3 주파수 f3(510kHz)가 먼저 선택되고 나서, 제1 주파수 f1(490kHz)가 그 다음에 선택되고, 그런 다음 제2 주파수 f2(500kHz)가 선택된다. 도 9b의 예에서, 주파수는 490kHz → 510kHz → 500kHz → 490kHz...의 순서로 선택된다. 이 경우, 510kHz, 500kHz, 및 490kHz는 제1 주파수 f1, 제2 주파수 f2, 및 제3 주파수 f3에 각각 대응한다.

(2) 선택될 주파수의 수가 4이다:

도 10a 및 도 10b는 선택될 주파수의 수가 4인 경우, 2가지 유형의 선택 순서를 도시한다. 도 10a의 예에서, 주파수는 500kHz → 520kHz → 510kHz → 490kHz → 500kHz...의 순서로 선택된다. 이 경우, 520kHz, 510kHz, 및 500kHz는 제1 주파수 f1, 제2 주파수 f2, 및 제3 주파수 f3에 각각 대응한다. 이 예에서, 제1 내지 제3 주파수 f1-f3 중에서 제3 주파수 f3(500kHz)가 먼저 선택되고 나서, 제1 주파수 f1(520kHz)가 그 다음에 선택되고, 그런 다음 제2 주파수 f2(510kHz)가 선택된다. 도 10b의 예에서, 주파수는 500kHz → 490kHz → 510kHz → 520kHz → 500kHz...의 순서로 선택된다. 이 경우, 490kHz, 500kHz, 및 510kHz는 제1 주파수 f1, 제2 주파수 f2, 및 제3 주파수 f3에 각각 대응한다. 제2 주파수 f2(500kHz)가 먼저 선택되고 나서, 제1 주파수 f1(490kHz)이 그 다음에 선택되고, 그런 다음 제3 주파수 f3(510kHz)가 선택된다.

(3) 선택될 주파수의 수가 5이다:

이 경우는 도 5a 및 도 5b를 참조하여 상기 실시예에 이미 기술하였다.

(4) 선택될 주파수의 수가 6이다:

도 11a 및 도 11b는 선택될 주파수의 수가 6일 경우, 2가지 유형의 선택 순서를 도시한다. 도 11a의 예에서, 주파수는 520kHz → 530kHz → 510kHz → 490kHz → 480kHz → 500kHz → 520kHz...의 순서로 선택된다. 이 경우, 530kHz, 520kHz, 및 510kHz는 제1 주파수 f1, 제2 주파수 f2, 및 제3 주파수 f3에 각각 대응한다. 이 예에서, 제1 내지 제3 주파수 f1-f3 중에서 제2 주파수 f2(520kHz)가 먼저 선택되고 나서, 제1 주파수 f1(530kHz)가 그 다음에 선택되고, 그런 다음 제3 주파수 f3(510kHz)가 선택된다. 도 11b의 예에서, 주파수는 500kHz → 480kHz → 490kHz → 510kHz → 530kHz → 520kHz → 500kHz...의 순서로 선택된다. 이 경우, 480kHz, 490kHz, 및 500kHz는 제1 주파수 f1, 제2 주파수 f2, 및 제3 주파수 f3에 각각 대응한다. 제1 내지 제3 주파수 f1-f3 중에서 제3 주파수 f3(500kHz)가 먼저 선택되고 나서, 제1 주파수 f1(480kHz)이 그 다음에 선택되고, 그런 다음 제2 주파수 f2(490kHz)가 선택된다.

(5) 선택될 주파수의 수가 7이다:

도 12a 및 도 12b는 선택될 주파수의 수가 7인 경우, 2가지 유형의 선택 순서를 도시한다. 도 12a의 예에서, 주파수는 520kHz → 530kHz → 510kHz → 490kHz → 470kHz → 480kHz → 500kHz → 520kHz...의 순서로 선택된다. 이 경우, 530kHz, 520kHz, 및 510kHz는 제1 주파수 f1, 제2 주파수 f2, 및 제3 주파수 f3에 각각 대응한다. 이 예에서, 제1 내지 제3 주파수 f1-f3 중에서 제2 주파수 f2(520kHz)가 먼저 선택되고 나서, 제1 주파수 f1(530kHz)이 그 다음에 선택되고, 그런 다음 제3 주파수 f3(510kHz)가 선택된다. 도 12b의 예에서, 주파수는 480kHz → 470kHz → 490kHz → 510kHz → 530kHz → 520kHz → 500kHz → 480kHz...의 순서로 선택된다. 이 경우, 470kHz, 480kHz, 및 490kHz는 제1 주파수 f1, 제2 주파수 f2, 및 제3 주파수 f3에 각각 대응한다. 제2 주파수 f2(480kHz)가 먼저 선택되고 나서, 제1 주파수 f1(470kHz)이 그 다음에 선택되고, 그런 다음 제3 주파수 f3(490kHz)가 선택된다.

선택될 주파수의 수는 동일한 방식으로 증가할 수 있다.

본 발명은 특정 바람직한 실시예에 대해 도시 및 기술되었지만, 당업자에게는 다양한 변경 및 수정이 본 발명의 교시에 기초하여 행해질 수 있음이 자명하다. 이러한 변경 및 수정은 첨부된 청구항들에 의해 규정된 본 발명의 정신, 범위, 및 창작 내에 있는 것이 분명하다.

본 출원은 2006년 7월 7일자 출원된 일본특허출원 제2006-188196호에 기초하며, 그 내용이 참조를 위해 본원에 포함되어 있다.

도 1은 스펙트럼 확산 회로의 구성을 나타내는 블록도.

도 2는 비교 회로(13) 및 클럭 신호 생성 회로(14)의 동작을 나타내는 타이밍 차트.

도 3은 제어 섹션(20)의 동작을 나타내는 타이밍도.

도 4는 삼각파 TRI, 제1 클럭 신호 CK1, 및 제2 클럭 신호 CK2 간의 관계를 나타내는 타이밍 차트.

도 5a 및 도 5b는 각 시퀀스에서의 주파수 전이(transitions)를 나타내는 개념도.

도 6a 내지 도 6c는 스펙트럼 확산 회로의 EMI 시뮬레이션 예들의 그래프.

도 7a 내지 도 7c는 스펙트럼 확산 회로의 EMI 시뮬레이션 예들의 그래프.

도 8a 내지 도 8c는 수정 시, 주파수가 선택되는 방법을 나타내는 개념도.

도 9a 및 도 9b는 수정 시, 선택될 주파수의 수가 3인 경우에, 주파수 선택 절차를 나타내는 개념도.

도 10a 및 도 10b는 수정 시, 선택될 주파수의 수가 4인 경우에, 주파수 선택 절차를 나타내는 개념도.

도 11a 및 도 11b는 수정 시, 선택될 주파수의 수가 6인 경우에, 주파수 선 택 절차를 나타내는 개념도.

도 12a 및 도 12b는 수정 시, 선택될 주파수의 수가 7인 경우에, 주파수 선택 절차를 나타내는 개념도.

Claims (7)

1. 일회의 시퀀스에서, 4 종류 이상의 주파수 중에서 이미 지정한 주파수와는 다른 주파수를 선택하는 것에 의해, 각 시퀀스 내에서 동일 주파수가 복수 회 지정되지 않도록 하는 방식으로 주파수를 선택해서 상기 4 종류 이상의 주파수를 모두 지정하는 지정 신호를 생성하고, 상기 시퀀스를 반복하는 제어 수단과,

   상기 지정 신호에 기초하여, 지정된 각 주파수를 갖는 출력 신호를 순차적으로 발생하는 신호 발생 수단

   을 구비하고,

   상기 제어 수단은,

   상기 4 종류 이상의 주파수 중 최고 주파수 또는 최저 주파수를 제1 주파수로 하고, 상기 제1 주파수에 인접한 주파수를 제2 주파수로, 상기 제2 주파수에 인접한 주파수 중 상기 제1 주파수를 제한 주파수를 제3 주파수로 했을 때,

   상기 제1 내지 제3 주파수 중 상기 제3 주파수를 가장 먼저 선택한 경우는, 다음에 상기 제1 주파수를 선택하고, 그 다음에 상기 제2 주파수를 선택하고, 또한 하나 걸러서, 오름 차순 또는 내림 차순으로 주파수를 순차적으로 선택하며,

   상기 제1 내지 제3 주파수 중 상기 제2 주파수를 가장 먼저 선택한 경우는, 다음에 상기 제1 주파수를 선택하고, 그 다음에 상기 제3 주파수를 선택하고, 또한 하나 걸러서, 오름 차순 또는 내림 차순으로 주파수를 순차적으로 선택하는, 스펙트럼 확산 회로.
2. 제1항에 있어서,

   상기 4 종류 이상의 주파수는, 오름 차순으로 배열한 4 종류의 주파수 f1 ~ f4 이며,

   상기 제어 수단은, 주파수 f1 ~ f4 중 어느 것을 기점으로 하여, 주파수 f2 → 주파수 f4 → 주파수 f3 → 주파수 f1 → 주파수 f2라는 사이클, 또는 주파수 f2 → 주파수 f1 → 주파수 f3 → 주파수 f4 → 주파수 f2라는 사이클로, 주파수 f1 ~ f4를 순차적으로 선택하는, 스펙트럼 확산 회로.
3. 제1항에 있어서,

   상기 4 종류 이상의 주파수는, 오름 차순으로 배열한 5 종류의 주파수 f1 ~ f5이며,

   상기 제어 수단은, 주파수 f1 ~ f5 중 어느 것을 기점으로 하여, 주파수 f3 → 주파수 f5 → 주파수 f4 → 주파수 f2 → 주파수 f1 → 주파수 f3라는 사이클, 또는 주파수 f3 → 주파수 f1 → 주파수 f2 → 주파수 f4 → 주파수 f5 → 주파수 f3라는 사이클로, 주파수 f1 ~ f5를 순차적으로 선택하는, 스펙트럼 확산 회로.
4. 제1항에 있어서,

   상기 4 종류 이상의 주파수는, 오름 차순으로 배열한 6 종류의 주파수 f1 ~ f6이며,

   상기 제어 수단은, 주파수 f1 ~ f6 중 어느 것을 기점으로 하여, 주파수 f3 → 주파수 f5 → 주파수 f6 → 주파수 f4 → 주파수 f2 → 주파수 f1 → 주파수 f3라는 사이클, 또는 주파수 f3 → 주파수 f1 → 주파수 f2 → 주파수 f4 → 주파수 f6 → 주파수 f5 → 주파수 f3라는 사이클로, 주파수 f1 ~ f6을 순차적으로 선택하는, 스펙트럼 확산 회로.
5. 제1항에 있어서,

   상기 4 종류 이상의 주파수는, 오름 차순으로 배열한 7 종류의 주파수 f1 ~ f7이며,

   상기 제어 수단은, 주파수 f1 ~ f7 중 어느 것을 기점으로 하여, 주파수 f4 → 주파수 f6 → 주파수 f7 → 주파수 f5 → 주파수 f3 → 주파수 f1 → 주파수 f2 → 주파수 f4라는 사이클, 또는 주파수 f4 → 주파수 f2 → 주파수 f1 → 주파수 f3 → 주파수 f5 → 주파수 f7 → 주파수 f6 → 주파수 f4라는 사이클로, 주파수 f1 ~ f7을 순차적으로 선택하는, 스펙트럼 확산 회로.
6. 일회의 시퀀스에서, 4 종류 이상의 주파수 중에서 이미 지정한 주파수와는 다른 주파수를 선택하는 것에 의해, 각 시퀀스 내에서 동일 주파수가 복수 회 지정되지 않도록 하는 방식으로 주파수를 선택해서 상기 4 종류 이상의 주파수를 모두 지정하는 지정 신호를 생성하고, 상기 시퀀스를 반복하는 제어 수단과,

   상기 지정 신호에 기초하여, 지정된 각 주파수를 갖는 2진 논리 레벨의 클럭 신호를 순차적으로 발생하는 신호 발생 수단을 구비하고,

   상기 제어 수단은,

   상기 4 종류 이상의 주파수 중 최고 주파수 또는 최저 주파수를 제1 주파수로 하고, 상기 제1 주파수에 인접한 주파수를 제2 주파수로, 상기 제2 주파수에 인접한 주파수 중 상기 제1 주파수를 제한 주파수를 제3 주파수로 했을 때,

   상기 제1 내지 제3 주파수 중 상기 제3 주파수를 가장 먼저 선택한 경우는, 다음에 상기 제1 주파수를 선택하고, 그 다음에 상기 제2 주파수를 선택하고, 또한 하나 걸러서, 오름 차순 또는 내림 차순으로 주파수를 순차적으로 선택하며,

   상기 제1 내지 제3 주파수 중 상기 제2 주파수를 가장 먼저 선택한 경우는, 다음에 상기 제1 주파수를 선택하고, 그 다음에 상기 제3 주파수를 선택하고, 또한 하나 걸러서, 오름 차순 또는 내림 차순으로 주파수를 순차적으로 선택하고,

   상기 신호 발생 수단은,

   일정한 진폭의 삼각파를 발생하는 것과 함께 상기 지정 신호에 기초하여 상기 삼각파의 기울기를 조정하는 삼각파 발생 수단과,

   상기 삼각파를 기준 전압과 비교하는 비교 수단과,

   상기 비교 수단의 비교 결과에 기초하여, 상기 클럭 신호를 발생하는 클럭 신호 생성 수단을 구비하고,

   상기 지정 신호는, 복수의 개별 지정 신호로부터 구성되고,

   상기 삼각파 발생 수단은,

   용량 소자와 상기 용량 소자에 전류를 공급하는 복수의 전류 공급 유닛을 구비하고, 상기 용량 소자의 전압을 상기 삼각파로서 출력하고,

   상기 복수의 전류 공급 유닛 각각은, 상기 복수의 개별 지정 신호 각각에 대응하며,

   상기 개별 지정 신호에 의해 온·오프가 제어되어, 온 상태에서 상기 용량 소자로 일정한 제1 전류가 유입되게 하고, 오프 상태에서 상기 일정한 제1 전류를 차단하는 제1 정전류원과,

   상기 개별 지정 신호에 의해 온·오프가 제어되어, 온 상태에서 상기 용량 소자로부터 일정한 제2 전류가 유출되게 하고, 오프 상태에서 상기 일정한 제2 전류를 차단하는 제2 정전류원을 구비하는, 스펙트럼 확산 회로.
7. 삭제

Images