JP2004282714A

JP2004282714A - パルス幅変調増幅器

Info

Publication number: JP2004282714A
Application number: JP2004013361A
Authority: JP
Inventors: Toshio Maejima; 利夫前島
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2003-02-28
Filing date: 2004-01-21
Publication date: 2004-10-07
Anticipated expiration: 2024-01-21
Also published as: US6956431B2; JP4461813B2; TWI277291B; TW200428760A; US20040169553A1

Abstract

【課題】製造コストを低減させながらパルス幅変調出力に含まれ得るＥＭＩを低減できるパルス幅変調増幅器の提供。
【解決手段】位相比較器１０１から、ＦＥＴ１０２，１０３,定電流源１０４，１０５により、アナログ信号ＰＬＬＣに変換され、コンデンサ１０７に供給され、その電位はＦＥＴ１１０のゲートの電位となり、それに応じた電流をＦＥＴ１１２に流す。ＦＥＴ１１２の電流とＦＥＴ１１６，１１７の電流は同じで、生成する三角波の傾きを決めるので、ＦＥＴ１１０の電位は、生成する三角波の傾きを決める。Ｄフリップフロップ３１、スイッチ素子３２，３３、コンデンサ３４で、信号ＮＦＢの周期毎に、コンデンサ３４をコンデンサ１０７に接続するか否かを制御し、同じ信号ＰＬＬＣが供給されたときも、ＦＥＴ１１０の電位を変動させ、生成される三角波の周期は変動する。この結果、入力信号をパルス幅変調増幅して出力するとＥＭＩを低減する。
【選択図】図２

Description

本発明は、三角波を生成し、該三角波に基づいて、入力信号をパルス幅変調増幅するパルス幅変調（以下、「ＰＷＭ」という）増幅器に関し、特に、出力信号に含まれ得るＥＭＩ（electromagnetic interference）を低減するようにしたＰＷＭ増幅器に関する。

三角波を生成し、該三角波に基づいて、入力信号をＰＷＭ増幅して出力するときに、この出力信号に含まれ得るＥＭＩ（不要輻射）を低減するようにしたＰＷＭ増幅器は、従来から知られている。

このようなＰＷＭ増幅器として、ランダム信号で周波数変調した三角波を生成し、該三角波に基づいて、入力信号をＰＷＭ増幅して出力することにより、出力信号に含まれ得るＥＭＩを低減するようにしたものがある（たとえば、特許文献１参照）。
特公平７−８５５２４号公報

しかし、上記従来のＰＷＭ増幅器では、三角波をランダム信号で周波数変調するために、三角波発生回路の他に、ランダム信号発生器（発振器）と、該ランダム信号発振器からの信号によって周波数変調させるＦＭ変調回路を備える必要があり、製造コストが増大していた。

本発明は、この点に着目してなされたものであり、製造コストを低減させながらＰＷＭ出力に含まれ得るＥＭＩを低減することが可能となるＰＷＭ増幅器を提供することを目的とする。

上記目的を達成するため、請求項１に記載のパルス幅変調増幅器は、三角波を生成する三角波生成手段と、該三角波生成手段によって生成された三角波に基づいて、入力信号をパルス幅変調増幅して出力するパルス幅変調増幅手段とを有し、前記三角波生成手段は、増幅器と、該増幅器の入力端および出力端間に介装された容量とからなる積分手段と、前記容量に所定方向の定電流を流すことにより、前記増幅器の出力が第１の規定電圧へ向かうように充電する第１の定電流手段と、前記容量に前記所定方向と逆方向の定電流を流すことにより、前記増幅器の出力が、前記第１の規定電圧より低い第２の規定電圧へ向かうように放電する第２の定電流手段と、前記第１および第２の定電流手段の定電流値を設定する定電流値設定手段と、該定電流値設定手段によって設定される定電流値を変動させる変動手段と、前記第１の定電流手段の定電流をオン／オフ制御する第１のスイッチ手段と、前記第２の定電流手段の定電流をオン／オフ制御する第２のスイッチ手段と、前記増幅器の出力電圧と前記第１の規定電圧とを比較し、該比較結果に応じた論理の信号を出力する第１の比較手段と、前記増幅器の出力電圧と前記第２の規定電圧とを比較し、該比較結果に応じた論理の信号を出力する第２の比較手段と、前記第１の比較手段により、前記増幅器の出力電圧が上昇して前記第１の規定電圧に到達したことが検出されたとき、または、前記第２の比較手段により、前記増幅器の出力電圧が下降して前記第２の規定電圧に到達したことが検出されたときに、出力信号の論理を反転させるフリップフロップであって、該出力信号の論理に応じて、前記第１および第２のスイッチ手段をオン／オフ制御するものとからなることを特徴とする。

好ましくは、請求項２に記載のパルス幅変調増幅器は、請求項１のパルス幅変調増幅器において、前記電流設定手段は、外部から供給されるクロックパルスの位相と、前記フリップフロップからの出力信号の位相とを比較する位相比較手段と、該位相比較手段による比較結果に応じた方向および値の電流を生成する電流生成手段と、該電流生成手段によって生成された電流を積分するロウパスフィルタと、該ロウパスフィルタからの出力に応じて、前記第１および第２の定電流手段の定電流を制御する制御手段とからなることを特徴とする。

さらに好ましくは、請求項３に記載のパルス幅変調増幅器は、請求項２のパルス幅変調増幅器において、前記変動手段は、前記ロウパスフィルタの総容量を変動させるための容量と、該容量を前記ロウパスフィルタに接続させるか否かを制御する第３のスイッチ手と、前記容量に蓄えられた電荷を放電するか否かを制御する第４のスイッチ手段と、前記フリップフロップからの出力信号の立ち上がりに同期して、出力信号の論理を反転させるＤフリップフロップであって、該出力信号の論理に応じて、前記第３および第４のスイッチ手段をオン／オフ制御するものとからなることを特徴とする。

また、好ましくは、請求項４に記載のパルス幅変調増幅器は、請求項２のパルス幅変調増幅器において、前記変動手段は、前記電流生成手段によって生成される各方向の電流の値をそれぞれ変動させるか否かを制御する第５および第６のスイッチ手段と、前記フリップフロップからの出力信号の立ち上がりに同期して、出力信号の論理を反転させるＤフリップフロップであって、該出力信号の論理に応じて、前記第５および第６のスイッチ手段をオン／オフ制御するものとからなることを特徴とする。

さらに好ましくは、請求項５に記載のパルス幅変調増幅器は、請求項２のパルス幅変調増幅器において、前記制御手段は、前記ロウパスフィルタからの出力をゲートに入力し、直列接続された第１および第２の抵抗をソースに接続したＦＥＴからなり、ソース−ゲートバイアスのレベルに応じてドレインに流れる電流を制御することにより、前記第１および第２の定電流手段の定電流を制御し、前記変動手段は、前記第２の抵抗を短絡するか否かを制御する第７のスイッチ手段と、前記フリップフロップからの出力信号の立ち上がりに同期して、出力信号の論理を反転させるＤフリップフロップであって、該出力信号の論理に応じて、前記第７のスイッチ手段をオン／オフ制御するものとからなることを特徴とする。

上記目的を達成するため、請求項６に記載のパルス幅変調増幅器は、三角波を生成する三角波生成手段と、該三角波生成手段によって生成された三角波に基づいて、入力信号をパルス幅変調増幅して出力するパルス幅変調増幅手段とを有し、前記三角波生成手段は、増幅器と、該増幅器の入力端および出力端間に介装された容量とからなる積分手段と、前記容量に所定方向の定電流を流すことにより、前記増幅器の出力が第１の規定電圧へ向かうように充電する第１の定電流手段と、前記容量に前記所定方向と逆方向の定電流を流すことにより、前記増幅器の出力が、前記第１の規定電圧より低い第２の規定電圧へ向かうように放電する第２の定電流手段と、前記第１および第２の定電流手段の定電流値を設定する定電流値設定手段と、前記容量に流す、前記所定方向および該所定方向とは逆方向の定電流を変動させる変動手段と、該変動手段によって前記第１の定電流手段の定電流が変動された場合には、該変動された定電流をオン／オフ制御する一方、該変動手段によって前記第１の定電流手段の定電流が変動されない場合には、該変動されない定電流をオン／オフ制御する第１のスイッチ手段と、前記変動手段によって前記第２の定電流手段の定電流が変動された場合には、該変動された定電流をオン／オフ制御する一方、前記変動手段によって前記第２の定電流手段の定電流が変動されない場合には、該変動されない定電流をオン／オフ制御する第２のスイッチ手段と、前記増幅器の出力電圧と前記第１の規定電圧とを比較し、該比較結果に応じた論理の信号を出力する第１の比較手段と、前記増幅器の出力電圧と前記第２の規定電圧とを比較し、該比較結果に応じた論理の信号を出力する第２の比較手段と、前記第１の比較手段により、前記増幅器の出力電圧が上昇して前記第１の規定電圧に到達したことが検出されたとき、または、前記第２の比較手段により、前記増幅器の出力電圧が下降して前記第２の規定電圧に到達したことが検出されたときに、出力信号の論理を反転させるフリップフロップであって、該出力信号の論理に応じて、前記第１および第２のスイッチ手段をオン／オフ制御するものとからなることを特徴とする。

好ましくは、請求項７に記載のパルス幅変調増幅器は、請求項６のパルス幅変調増幅器において、前記電流設定手段は、外部から供給されるクロックパルスの位相と、前記フリップフロップからの出力信号の位相とを比較する位相比較手段と、該位相比較手段による比較結果に応じた方向および値の電流を生成する電流生成手段と、該電流生成手段によって生成された電流を積分するロウパスフィルタと、該ロウパスフィルタからの出力に応じて、前記第１および第２の定電流手段の定電流を制御する制御手段とからなることを特徴とする。

さらに好ましくは、請求項８に記載のパルス幅変調増幅器は、請求項７のパルス幅変調増幅器において、前記変動手段は、前記第１の定電流手段と並列に接続するための第３の定電流源と、前記第２の定電流手段と並列に接続するための第４の定電流源と、前記第３および第４の電流源をそれぞれ前記第１および第２の定電流手段に接続するか否かを制御する第８および第９のスイッチ手段と、前記フリップフロップからの出力信号の立ち上がりに同期して、出力信号の論理を反転させるＤフリップフロップであって、該出力信号の論理に応じて、前記第７のスイッチ手段をオン／オフ制御するものとからなることを特徴とする。

請求項１に記載の発明によれば、入力信号をパルス幅変調するための三角波の傾きを決める定電流値を、定電流値設定手段によって設定される値から変動させる変動手段を設け、その変動手段を簡単な構成で実現するようにしたので、製造コストを低減させながらＰＷＭ出力に含まれ得るＥＭＩを低減することが可能となる。

請求項６に記載の発明によれば、入力信号をパルス幅変調するための三角波の傾きを決める定電流値を変動させる変動手段を設け、その変動手段を簡単な構成で実現するようにしたので、製造コストを低減させながらＰＷＭ出力に含まれ得るＥＭＩを低減することが可能となる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

図１は、本発明の第１の実施の形態に係るＰＷＭ増幅器の全体構成を示すブロック図である。

同図に示すように、本実施の形態のＰＷＭ増幅器は、単一電源ＶＢＢで動作するＢＴＬ（Balanced Transformer Less）出力回路を備えた、左チャンネル（Ｌｃｈ）のＰＷＭ増幅部１と、同様に単一電源で動作するＢＴＬ出力回路を備えた、右チャンネル（Ｒｃｈ）のＰＷＭ増幅部２と、所定の周波数範囲内の三角波を発生し、この三角波をＰＷＭ増幅部１および２に供給する三角波発生回路３とにより、主として構成されている。

ＬｃｈＰＷＭ増幅部１は、音声信号である入力信号ＩＮを増幅する入力信号増幅部１１と、増幅された入力信号ＩＮのレベルと三角波発生回路３から供給された三角波のレベルとを比較することにより、入力信号ＩＮのレベルに応じたデューティ比のパルス信号を生成するＰＷＭ部１２と、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２と、該電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２をドライブ（駆動）するＭＯＳ（Metal Oxicide Semiconductor）ドライバ１３と、出力端子＋ＯＵＴ，−ＯＵＴを短絡すること等により、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２に流れる過大電流を、抵抗Ｒ１に印加される電圧値を検出することで検出する第１の過電流検出（ＯＣＰ）回路１４と、電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２に流れる上記過大電流を、抵抗Ｒ２に印加される電圧値を検出することで検出するとともに、後述するＬＣフィルタを介して接続されるスピーカの一方の信号入力端子を、出力端子＋ＯＵＴ，−ＯＵＴの一方に接続したまま、スピーカのもう一方の信号入力端子を接地したときに、スピーカに直流電流が流れることを、上記抵抗Ｒ２に印加される負電圧を検出することで検出する第２の過電流検出（ＯＣＰ）回路１５とによって構成されている。

そして、ドライバ１３と電界効果トランジスタＰＮＭ１，ＰＰＭ１，ＰＮＭ２，ＰＰＭ２によって、ＢＴＬ出力回路を構成し、このＢＴＬ出力回路は、単一電源ＶＢＢによって動作する。

ドライバ１３には、ＰＷＭ部１２からＰＷＭ出力が供給され、ドライバ１３は、ＰＷＭ出力を反転した反転パルスを生成し、ＰＷＭ出力とその反転パルスとを出力する。

ドライバ１３から出力されるＰＷＭ出力によって、Ｐチャンネル電界効果トランジスタＰＰＭ１とＮチャンネル電界効果トランジスタＰＮＭ１とからなる第１のコンプリメンタリ回路が駆動され、ドライバ１３から出力されるＰＷＭ出力の反転パルスによって、Ｐチャンネル電界効果トランジスタＰＰＭ２とＮチャンネル電界効果トランジスタＰＮＭ２とからなる第２のコンプリメンタリ回路が駆動される。

そして、第１および第２のコンプリメンタリ回路の各出力は、１つのコイルと１つのコンデンサからなる第１のロウパスフィルタ（図示せず）および１つのコイルと１つのコンデンサからなる第２のロウパスフィルタ（図示せず）にそれぞれ供給され、第１および第２のロウパスフィルタにて高周波成分が除去され、第１および第２のロウパスフィルタの出力でスピーカが駆動される。

なお、第１および第２の過電流検出回路１４，１５は、本発明に必須のものではないので、その説明は省略する。

また、ＲｃｈＰＷＭ増幅部２は、ＬｃｈＰＷＭ増幅部１と同様に構成されているため、その詳細な構成は図示されていない。

図２は、前記三角波発生回路３の詳細な回路構成の一例を示す図である。同図の三角波発生回路３は、特願２００２−１８１７７２号で先に出願した、図５の三角波発生回路１００に基づいて構成されているため、図５および図６を参照して、三角波発生回路１００の動作の概要を説明した後に、図２を参照して、三角波発生回路３の構成および作用（動作）を詳細に説明する。

図５において、三角波発生回路１００に電源が投入されると、ＮＡＮＤゲート１２５の出力信号ＮＦＢのハイ／ロウに応じて、スイッチ素子１１８または１１９のいずれかがオンになる。いま、信号ＮＦＢがロウであり、スイッチ素子１１８がオンになったとすると、ＰチャンネルＦＥＴ（電界効果トランジスタ）１１７からの電流（定電流）によってコンデンサ１２０が逐次充電され、演算増幅器１２１の出力電圧は、図６（ａ）の傾きＰ１のように、直線的に下降する。そして、演算増幅器１２１の出力電圧がＶＬに達すると（時刻ｔ１）、コンパレータ１２３の出力信号ＮＬＯがロウになり（図６（ｂ））、これにより、ＮＡＮＤゲート１２５の出力信号、つまり前記信号ＮＦＢはハイになる（図６（ｃ））。

信号ＮＦＢがハイになると、スイッチ素子１１８，１１９はそれぞれオフ／オンになり、コンデンサ１２０は、ＮチャンネルＦＥＴ１１６の電流（定電流）によって上記方向と逆方向に放電されるので、演算増幅器１２１の出力電圧は上昇を開始する。演算増幅器１２１の出力電圧が上昇し、所定の閾値を超えると、コンパレータ１２３の出力信号ＮＬＯはハイに戻るが（図６（ｂ））、ＮＡＮＤゲート１２４の出力がロウに変化しているため、信号ＮＦＢはハイを継続し、これにより、演算増幅器１２１の出力電圧は、図６（ａ）の傾きＰ２のように、直線的に上昇する。

そして、時刻ｔ２で、演算増幅器１２１の出力電圧がＶＨに達すると、コンパレータ１２２の出力信号ＮＨＩがロウになり（図６（ｄ））、これにより、ＮＡＮＤゲート１２４の出力信号は反転してハイになり、ＮＡＮＤゲート１２５の出力ＮＦＢがロウになる（図６（ｃ））。信号ＮＦＢがロウになると、スイッチ素子１１８，１１９はそれぞれオン／オフになり、再び演算増幅器１２１の出力電圧は下降を開始する。演算増幅器１２１の出力電圧が下降を開始すると、コンパレータ１２２の出力信号ＮＨＩはハイに戻る。

以下、上述の動作が繰り返され、出力端子Ｔｏｕｔから三角波の出力電圧Ｖｏｕｔが得られる。そして、以上の説明から明らかなように、三角波の立ち上がり／立ち下がりの速度は、それぞれ、ＦＥＴ１１７，１１６に流れる電流値によって決まり、その電流値が大であれば、立ち上がり／立ち下がりが急峻な勾配の波形になる一方、その電流値が小であれば、立ち上がり／立ち下がりが緩やかな勾配の波形になる。

次に、ＦＥＴ１１６，１１７に流れる電流値を決定する回路について説明する。

いま、端子Ｔｃｌｋに基準クロックパルスＣＬＫ（図６（ｅ））を入力すると、位相比較器１０１は信号ＮＦＢの位相とクロックパルスＣＬＫの位相を比較し、この比較結果に従って出力端子ＵＰまたはＤＷからハイレベル信号をＦＥＴ１０２または１０３に出力する。この結果、ＦＥＴ１０３がオンすると、そのドレインに接続されている定電流源１０５によって、定電流Ｉが、コンデンサ１０７，１０８と抵抗１０９からなるロウパスフィルタ（積分回路）１０６に流れ込む一方、ＦＥＴ１０２がオンすると、そのソースに接続されている定電流源１０４によって、定電流Ｉが、ロウパスフィルタ１０６から流れ出す。これにより、位相比較器１０１の出力に対応するアナログ信号ＰＬＬＣ（図６（ｆ））がＦＥＴ１１０のゲートに印加される。

ＦＥＴ１１０は、このアナログ信号ＰＬＬＣのレベル（電位）に基づいて、ＦＥＴ１１２に流れる電流を制御する。すなわち、信号ＰＬＬＣのレベルが大になると、ＦＥＴ１１０のソース−ゲートバイアスが大になって、ＦＥＴ１１２に流れる電流が減少する一方、信号ＰＬＬＣのレベルが小になると、ＦＥＴ１１０のソース−ゲートバイアスが小になって、ＦＥＴ１１２に流れる電流が増加する。

そして、ＦＥＴ１１０，１１２および抵抗１１１の直列回路とＦＥＴ１１３〜１１５の直列回路とはカレントミラー回路を構成し、ＦＥＴ１１０，１１２および抵抗１１１の直列回路とＦＥＴ１１７とはカレントミラー回路を構成し、さらに、ＦＥＴ１１３〜１１５の直列回路とＦＥＴ１１６とはカレントミラー回路を構成しているので、ＦＥＴ１１２に流れる電流の値と、ＦＥＴ１１６，１１７に流れる電流の値は、ＦＥＴサイズ比になる。すなわち、ＦＥＴ１１２に流れる電流の値が変化すると、ＦＥＴ１１６，１１７に流れる電流の値も同様に変化するので、これにより、演算増幅器１２１の出力電圧の立ち上がり／立ち下がりの勾配が変化し、信号ＮＦＢの周期が変化する。

このように、ＰＬＬ（phase locked loop）作用により、信号ＮＦＢの位相がクロックパルスＣＬＫの位相と一致するように変化するので、信号ＮＦＢの周期がクロックパルスＣＬＫの周期に一致するようになる。つまり、出力端子Ｔｏｕｔから出力される三角波の周期が、基準クロックパルスＣＬＫの周期に等しくなる。

次に、前記図２の三角波発生回路３を説明する。

三角波発生回路３は、上記三角波発生回路１００に対して、Ｄフリップフロップ３１、スイッチ素子３２，３３およびコンデンサ３４を追加したものであるため、図２中、図５と同様の要素には同一符号を付し、その説明を省略する。

図２において、Ｄフリップフロップ３１の入力端子ＣＫには、前記信号ＮＦＢが入力され、入力端子Ｄには、反転出力端子ＱＮからの出力信号が入力され、出力端子Ｑは、スイッチ素子３２，３３に接続されている。

スイッチ素子３２，３３は、たとえば、出力端子Ｑの出力がハイのときに、それぞれオン／オフになる一方、出力端子Ｑの出力がロウのときに、それぞれオフ／オンになるように構成されている。そして、スイッチ素子３２は、そのオン／オフに従って、コンデンサ３４をコンデンサ１０７と並列に接続するか／しないかを切り替えることにより、ＦＥＴ１１０のゲートに接続されているコンデンサの容量を変動させる機能を営んでいる。つまり、スイッチ素子３２がオンのときには、オフのときに比較して、ＦＥＴ１１０のゲートに接続されているコンデンサの容量は大きくなるので、オフのときと同じ電流値の信号ＰＬＬＣが供給されたとしても、ＦＥＴ１１０のゲートに印加される電圧は変動（増加または減少）する。これにより、後述するように、三角波の傾きは変動する。他方、スイッチ素子３３は、コンデンサ３４に蓄えられた電荷を接地側に吸収（放電）する機能を営んでいる。つまり、スイッチ素子３３を設けないと、スイッチ素子３２が所定回数オン／オフを繰り返し、定電流源１０５からの定電流Ｉによってコンデンサ３４が満充電状態になった後、ＦＥＴ１０２がオン状態にならない場合には、この満充電状態は継続し、ＦＥＴ１１０のゲートに印加される電圧が変動しなくなるので、スイッチ素子３３を設けて、この不具合を解消するようにしている。これにより、上記場合であっても、三角波の傾きは変動する。

以下、以上のように構成された三角波発生回路３の動作について説明する。

三角波発生回路３に電源が供給され、信号ＮＦＢがロウからハイに立ち上がったときに、Ｄフリップフロップ３１の入力端子Ｄにロウレベル信号が入力されていると、出力端子Ｑからはロウレベル信号が出力され、これにより、スイッチ素子３２，３３はそれぞれオフ／オンになり、前記三角波発生回路１００によって生成される三角波と同様の形状の三角波が生成される。

図３は、三角波発生回路３および１００によってそれぞれ生成される三角波の一例を示す図であり、（ａ）が三角波発生回路３によって生成される三角波を示し、（ｂ）が三角波発生回路１００によって生成される三角波を示している。

すなわち、三角波発生回路３の上記動作により、図３（ａ）中、時間Ｔ１で示される三角波が生成される。

次に、信号ＮＦＢが再度ロウからハイに立ち上がると、このとき、Ｄフリップフロップ３１の入力端子Ｄには、ハイレベル信号が入力されているので、出力端子Ｑからはハイレベル信号が出力され、これにより、スイッチ素子３２，３３はそれぞれオン／オフになり、前述のように、コンデンサ３４がコンデンサ１０７と並列に接続される。コンデンサ３４がコンデンサ１０７と並列に接続されると、全体の静電容量は大きくなるので、信号ＰＬＬＣとして同じ電流値のものが供給されたとしても、ＦＥＴ１１２のゲートに印加される電圧は変動する。つまり、このとき生成される三角波の傾きは、直前に生成された三角波の傾きと比較して、変化するので、たとえば、図３（ａ）中、時間Ｔ２で示される三角波が生成される。

さらに、信号ＮＦＢが再度ロウからハイに立ち上がると、このとき、Ｄフリップフロップ３１の入力端子Ｄには、ロウレベル信号が入力されているので、出力端子Ｑからはロウレベル信号が出力され、これにより、スイッチ素子３２，３３はそれぞれオフ／オンになり、コンデンサ３４とコンデンサ１０７との並列接続は解除され、コンデンサ３４に蓄えられた電荷は接地側に吸収される。つまり、図３（ａ）中、前記時間Ｔ１の三角波と同様の形状の三角波が生成される（時間Ｔ３）。ただし、前述のように、三角波の形状は信号ＰＬＬＣの電圧値（ＦＥＴ１１０のゲートに印加される電圧値）によって決まり、信号ＰＬＬＣの電流値は位相比較器１０１からの出力値、すなわち、信号ＮＦＢの位相とクロックパルスＣＬＫの位相との比較結果（位相のずれ）に応じて変化するので、時間Ｔ３の三角波の形状は、実際には、時間Ｔ１の三角波の形状と完全には一致しない。

以上の動作が繰り返され、出力端子Ｔｏｕｔから、勾配の異なる三角波、つまり周期の異なる三角波が生成されて出力される。

このような三角波に基づいて、入力信号をＰＷＭ増幅して出力すると、前記従来のＰＷＭ増幅器と同様の原理により、出力信号に含まれ得るＥＭＩを低減することができる。そして、三角波発生回路３では、通常の三角波を生成する三角波発生回路１００の構成に、Ｄフリップフロップ３１、スイッチ素子３２，３３およびコンデンサ３４のみを追加するだけで、勾配の異なる三角波を生成するようにしているため、前記従来のＰＷＭ増幅器と比較して、製造コストをより低減させることができる。

次に、本発明の第２の実施の形態に係るＰＷＭ増幅器について説明する。

本実施の形態のＰＷＭ増幅器は、上記第１の実施の形態のＰＷＭ増幅器に対して、三角波発生回路の構成が異なるのみであるので、三角波発生回路についてのみ説明する。

図４は、本実施の形態のＰＷＭ増幅器に含まれる三角波発生回路３′の詳細な回路構成の一例を示す図であり、同図中、図２と同様の要素には同一符号を付し、その説明を省略する。

図４において、スイッチ素子３２′，３３′は、それぞれ、定電流源３５，３６を定電流源１０４，１０５に並列に接続させる／させないを切り替える機能を営むものである。なお、スイッチ素子３２′，３３′は、前記図２のスイッチ素子３２，３３と異なり、Ｄフリップフロップ３１の出力端子Ｑの出力がハイのときに、ともにオンになる一方、出力端子Ｑの出力がロウのときに、ともにオフになるように構成されている。

以下、以上のように構成された三角波発生回路３′の動作を説明する。

三角波発生回路３′に電源が供給され、信号ＮＦＢがロウからハイに立ち上がったときに、Ｄフリップフロップ３１の入力端子Ｄにロウレベル信号が入力されていると、出力端子Ｑからはロウレベル信号が出力される。これにより、スイッチ素子３２′，３３′はオフになって、定電流源１０４，１０５のみ有効となり、定電流源３５，３６は回路３′から切り離されるので、信号ＰＬＬＣは、位相比較器１０１からの出力に応じて、定電流源１０４，１０５のうちの一方からの定電流Ｉとなる。

次に、信号ＮＦＢがロウからハイに再度立ち上がると、このとき、Ｄフリップフロップ３１の入力端子Ｄには、ハイレベル信号が入力されているので、出力端子Ｑからはハイレベル信号が出力される。これにより、スイッチ素子３２′，３３′はオンになって、定電流源１０４，１０５に加えて、定電流源３５，３６も有効になるので、信号ＰＬＬＣは、位相比較器１０１からの出力に応じて、定電流源１０４，３５と定電流源１０５，３６のうちの一方の組み合わせからの定電流Ｉ＋ｉとなる。

このような定電流Ｉと定電流Ｉ＋ｉのＰＬＬ制御電流の変動によって、ＰＬＬＣの電圧は変動し、三角波の傾きが変動する。

このような三角波に基づいて、入力信号をＰＷＭ増幅して出力すると、前記従来のＰＷＭ増幅器と同様の原理により、出力信号に含まれ得るＥＭＩを低減することができる。そして、三角波発生回路３では、通常の三角波を生成する三角波発生回路１００の構成に、Ｄフリップフロップ３１、スイッチ素子３２′，３３′および定電流源３５，３６のみを追加するだけで、勾配の異なる三角波を生成するようにしているため、前記従来のＰＷＭ増幅器と比較して、製造コストをより低減させることができる。

次に、本発明の第３の実施の形態に係るＰＷＭ増幅器について説明する。

本実施の形態のＰＷＭ増幅器も、前記第１の実施の形態のＰＷＭ増幅器に対して、三角波発生回路の構成が異なるのみであるので、三角波発生回路についてのみ説明する。

図７は、本実施の形態のＰＷＭ増幅器に含まれる三角波発生回路４の詳細な回路構成の一例を示す図であり、同図中、図２と同様の要素には同一符号を付し、その説明を省略する。

図７において、スイッチ素子４３，４４は、それぞれ、定電流源であるＦＥＴ４１，４２を定電流源であるＦＥＴ１１７，１１６に並列に接続させる／させないを切り替える機能を営むものである。なお、スイッチ素子４３，４４は、前記図２のスイッチ素子３２，３３と異なり、Ｄフリップフロップ３１の出力端子Ｑの出力がハイのときに、ともにオンになる一方、出力端子Ｑの出力がロウのときに、ともにオフになるように構成されている。

また、ＦＥＴ４１とＦＥＴ１１０，１１２および抵抗１１１の直列回路とはカレントミラー回路を構成し、ＦＥＴ４２とＦＥＴ１１３〜１１５の直列回路とはカレントミラー回路を構成している。そして、前記図５で説明したように、ＦＥＴ１１０，１１２および抵抗１１１の直列回路とＦＥＴ１１３〜１１５の直列回路とはカレントミラー回路を構成し、ＦＥＴ１１０，１１２および抵抗１１１の直列回路とＦＥＴ１１７とはカレントミラー回路を構成し、さらに、ＦＥＴ１１３〜１１５の直列回路とＦＥＴ１１６とはカレントミラー回路を構成している。したがって、ＦＥＴ４１，４２およびＦＥＴ１１０，１１２にそれぞれ流れる電流の値は、ＦＥＴサイズ比になる。つまり、スイッチ素子４３がオンになるとともに、スイッチ素子１１８がオンになると、コンデンサ１２０には、ＦＥＴ１１７の電流とＦＥＴ４１の電流の和の電流が流れ込む一方、スイッチ素子４４がオンになるとともに、スイッチ素子１１９がオンになると、コンデンサ１２０からは、ＦＥＴ１１６の電流とＦＥＴ４２の電流の和の電流が流れ出す。

以下、以上のように構成された三角波発生回路４の動作を説明する。

三角波発生回路４に電源が供給され、信号ＮＦＢがロウからハイに立ち上がったときに、Ｄフリップフロップ３１の入力端子Ｄにロウレベル信号が入力されていると、出力端子Ｑからはロウレベル信号が出力される。これにより、スイッチ素子４３，４４はオフになって、定電流源１１７，１１６のみ有効となり、定電流源４１，４２は回路４から切り離されるので、コンデンサ１２０に流れ込む電流は、定電流源１１７から流れ出す電流のみとなるとともに、コンデンサ１２０から流れ出す電流は、定電流源１１６に流れ込む電流のみとなって、前記図５の三角波発生回路１００によって生成される三角波と同様の形状の三角波が生成される。すなわち、三角波発生回路４の上記動作により、前記図３（ａ）中、時間Ｔ１で示される三角波が生成される。

次に、信号ＮＦＢがロウからハイに再度立ち上がると、このとき、Ｄフリップフロップ３１の入力端子Ｄには、ハイレベル信号が入力されているので、出力端子Ｑからはハイレベル信号が出力される。これにより、スイッチ素子４３，４４はオンになって、定電流源１１７，１１６に加えて、定電流源４１，４２も有効になるので、コンデンサ１２０に流れ込む電流は、定電流源１１７から流れ出す電流と定電流源４１から流れ出す電流とが加算されたものとなるとともに、コンデンサ１２０から流れ出す電流は、定電流源１１６に流れ込む電流と定電流源４２に流れ込む電流とが加算されたものとなる。したがって、このとき生成される三角波の傾きは、直前に生成された三角波、すなわちスイッチ素子４３，４４がオフ時に生成された三角波の傾きと比較して、変化する。

このような三角波に基づいて、入力信号をＰＷＭ増幅して出力すると、前記従来のＰＷＭ増幅器と同様の原理により、出力信号に含まれ得るＥＭＩを低減することができる。そして、三角波発生回路４では、通常の三角波を生成する三角波発生回路１００の構成に、Ｄフリップフロップ３１、ＦＥＴ４１，４２およびスイッチ素子４３，４４のみを追加するだけで、勾配の異なる三角波を生成するようにしているため、前記従来のＰＷＭ増幅器と比較して、製造コストをより低減させることができる。

次に、本発明の第４の実施の形態に係るＰＷＭ増幅器について説明する。

図８は、本実施の形態のＰＷＭ増幅器に含まれる三角波発生回路５の詳細な回路構成の一例を示す図であり、同図中、図２と同様の要素には同一符号を付し、その説明を省略する。

図８において、ＦＥＴ５２は、抵抗５１を抵抗１１１と直列に接続させる／させないを切り替える機能を営むものである。すなわち、Ｄフリップフロップ３１の出力端子Ｑの出力がハイのときに、ＦＥＴ５２はオフになって、抵抗５１は抵抗１１１と直列に接続される一方、出力端子Ｑの出力がロウのときに、ＦＥＴ５２はオンになって、抵抗５１は抵抗１１１と切り離される。

以下、以上のように構成された三角波発生回路５の動作を説明する。

三角波発生回路５に電源が供給され、信号ＮＦＢがロウからハイに立ち上がったときに、Ｄフリップフロップ３１の入力端子Ｄにロウレベル信号が入力されていると、出力端子Ｑからはロウレベル信号が出力される。これにより、ＦＥＴ５２はオンになって、抵抗５１は抵抗１１１と切り離される。このとき、三角波発生回路５の構成は、前記図５の三角波発生回路１００の構成と同じであるので、三角波発生回路５では、三角波発生回路１００によって生成される三角波と同様の形状の三角波が生成される。すなわち、三角波発生回路５の上記動作により、前記図３（ａ）中、時間Ｔ１で示される三角波が生成される。

次に、信号ＮＦＢがロウからハイに再度立ち上がると、このとき、Ｄフリップフロップ３１の入力端子Ｄには、ハイレベル信号が入力されているので、出力端子Ｑからはハイレベル信号が出力される。これにより、ＦＥＴ５２はオフになって、抵抗５１は抵抗１１１と直列に接続されるので、ＦＥＴ１１０のソースの電位は、抵抗５１が切り離されている（短絡されている）ときよりも上昇する。したがって、ＦＥＴ１１０のゲートに同じ電圧が印加されていたとしても、ＦＥＴ１１０のソース−ゲートバイアスは、抵抗５１が切り離されているか否かに応じて変動する。つまり、このとき生成される三角波の傾きは、直前に生成された三角波、すなわちＦＥＴ５２がオン時に生成された三角波の傾きと比較して、変化する。

このような三角波に基づいて、入力信号をＰＷＭ増幅して出力すると、前記従来のＰＷＭ増幅器と同様の原理により、出力信号に含まれ得るＥＭＩを低減することができる。そして、三角波発生回路５では、通常の三角波を生成する三角波発生回路１００の構成に、Ｄフリップフロップ３１、抵抗５１およびＦＥＴ５２のみを追加するだけで、勾配の異なる三角波を生成するようにしているため、前記従来のＰＷＭ増幅器と比較して、製造コストをより低減させることができる。また、三角波発生回路５は、前記三角波発生回路３，３′および４に対して、三角波発生回路１００に追加すべき部品点数が少なくて済むので、回路構成をより簡単化することができる。

本発明の第１の実施の形態に係るＰＷＭ増幅器の全体構成を示すブロック図である。図１の三角波発生回路の詳細な回路構成の一例を示す図である。図２および図５の三角波発生回路によってそれぞれ生成される三角波の一例を示す図である。本発明の第２の実施の形態に係るＰＷＭ増幅器に含まれる三角波発生回路の詳細な回路構成の一例を示す図である。図２の三角波発生回路の基礎として用いた三角波発生回路の回路構成を示す図である。図５の三角波発生回路に流れる各種信号のタイムチャートである。本発明の第３の実施の形態に係るＰＷＭ増幅器に含まれる三角波発生回路の詳細な回路構成の一例を示す図である。本発明の第４の実施の形態に係るＰＷＭ増幅器に含まれる三角波発生回路の詳細な回路構成の一例を示す図である。

符号の説明

１…ＬｃｈＰＷＭ増幅部（パルス幅変調増幅手段），３…三角波発生回路（三角波生成手段），３１…Ｄフリップフロップ（変動手段），３２…スイッチ素子（変動手段、第３のスイッチ手段），３３…スイッチ素子（変動手段、第４のスイッチ手段），３２′…スイッチ素子（変動手段、第５のスイッチ手段），３３′…スイッチ素子（変動手段、第６のスイッチ手段），３４…コンデンサ（変動手段、容量），３５，３６…定電流源，４１…ＦＥＴ（第３の定電流源），４２…ＦＥＴ（第４の定電流源），４３…スイッチ素子（第８のスイッチ手段），４４…スイッチ素子（第９のスイッチ手段），５１…抵抗（第２の抵抗），５２…ＦＥＴ（第７のスイッチ手段），１０１…位相比較器（位相比較手段），１０２，１０３…電界効果トランジスタ（電流生成手段），１０４，１０５…定電流源（電流生成手段），１０６…ロウパスフィルタ，１１０…電界効果トランジスタ（定電流値設定手段、制御手段），１１１…抵抗（第１の抵抗），１１６…電界効果トランジスタ（第１の定電流手段），１１７…電界効果トランジスタ（第２の定電流手段），１１８…スイッチ素子（第１のスイッチ手段），１１９…スイッチ素子（第２のスイッチ手段），１２０…コンデンサ（積分手段），１２１…演算増幅器（積分手段），１２２…コンパレータ（第２の比較手段）,１２３…コンパレータ（第１の比較手段）,１２４，１２５…ＮＡＮＤゲート（フリップフロップ）

Claims

三角波を生成する三角波生成手段と、
該三角波生成手段によって生成された三角波に基づいて、入力信号をパルス幅変調増幅して出力するパルス幅変調増幅手段と
を有し、
前記三角波生成手段は、
増幅器と、該増幅器の入力端および出力端間に介装された容量とからなる積分手段と、
前記容量に所定方向の定電流を流すことにより、前記増幅器の出力が第１の規定電圧へ向かうように充電する第１の定電流手段と、
前記容量に前記所定方向と逆方向の定電流を流すことにより、前記増幅器の出力が、前記第１の規定電圧より低い第２の規定電圧へ向かうように放電する第２の定電流手段と、
前記第１および第２の定電流手段の定電流値を設定する定電流値設定手段と、
該定電流値設定手段によって設定される定電流値を変動させる変動手段と、
前記第１の定電流手段の定電流をオン／オフ制御する第１のスイッチ手段と、
前記第２の定電流手段の定電流をオン／オフ制御する第２のスイッチ手段と、
前記増幅器の出力電圧と前記第１の規定電圧とを比較し、該比較結果に応じた論理の信号を出力する第１の比較手段と、
前記増幅器の出力電圧と前記第２の規定電圧とを比較し、該比較結果に応じた論理の信号を出力する第２の比較手段と、
前記第１の比較手段により、前記増幅器の出力電圧が上昇して前記第１の規定電圧に到達したことが検出されたとき、または、前記第２の比較手段により、前記増幅器の出力電圧が下降して前記第２の規定電圧に到達したことが検出されたときに、出力信号の論理を反転させるフリップフロップであって、該出力信号の論理に応じて、前記第１および第２のスイッチ手段をオン／オフ制御するものと
からなることを特徴とするパルス幅変調増幅器。
前記電流設定手段は、
外部から供給されるクロックパルスの位相と、前記フリップフロップからの出力信号の位相とを比較する位相比較手段と、
該位相比較手段による比較結果に応じた方向および値の電流を生成する電流生成手段と、
該電流生成手段によって生成された電流を積分するロウパスフィルタと、
該ロウパスフィルタからの出力に応じて、前記第１および第２の定電流手段の定電流を制御する制御手段と
からなることを特徴とする請求項１に記載のパルス幅変調増幅器。
前記変動手段は、
前記ロウパスフィルタの総容量を変動させるための容量と、
該容量を前記ロウパスフィルタに接続させるか否かを制御する第３のスイッチ手段と、
前記容量に蓄えられた電荷を放電するか否かを制御する第４のスイッチ手段と、
前記フリップフロップからの出力信号の立ち上がりに同期して、出力信号の論理を反転させるＤフリップフロップであって、該出力信号の論理に応じて、前記第３および第４のスイッチ手段をオン／オフ制御するものと
からなることを特徴とする請求項２に記載のパルス幅変調増幅器。
前記変動手段は、
前記電流生成手段によって生成される各方向の電流の値をそれぞれ変動させるか否かを制御する第５および第６のスイッチ手段と、
前記フリップフロップからの出力信号の立ち上がりに同期して、出力信号の論理を反転させるＤフリップフロップであって、該出力信号の論理に応じて、前記第５および第６のスイッチ手段をオン／オフ制御するものと
からなることを特徴とする請求項２に記載のパルス幅変調増幅器。
前記制御手段は、前記ロウパスフィルタからの出力をゲートに入力し、直列接続された第１および第２の抵抗をソースに接続したＦＥＴからなり、ソース−ゲートバイアスのレベルに応じてドレインに流れる電流を制御することにより、前記第１および第２の定電流手段の定電流を制御し、
前記変動手段は、
前記第２の抵抗を短絡するか否かを制御する第７のスイッチ手段と、
前記フリップフロップからの出力信号の立ち上がりに同期して、出力信号の論理を反転させるＤフリップフロップであって、該出力信号の論理に応じて、前記第７のスイッチ手段をオン／オフ制御するものと
からなる
ことを特徴とする請求項２に記載のパルス幅変調増幅器。
三角波を生成する三角波生成手段と、
該三角波生成手段によって生成された三角波に基づいて、入力信号をパルス幅変調増幅して出力するパルス幅変調増幅手段と
を有し、
前記三角波生成手段は、
増幅器と、該増幅器の入力端および出力端間に介装された容量とからなる積分手段と、
前記容量に所定方向の定電流を流すことにより、前記増幅器の出力が第１の規定電圧へ向かうように充電する第１の定電流手段と、
前記容量に前記所定方向と逆方向の定電流を流すことにより、前記増幅器の出力が、前記第１の規定電圧より低い第２の規定電圧へ向かうように放電する第２の定電流手段と、
前記第１および第２の定電流手段の定電流値を設定する定電流値設定手段と、
前記容量に流す、前記所定方向および該所定方向とは逆方向の定電流を変動させる変動手段と、
該変動手段によって前記第１の定電流手段の定電流が変動された場合には、該変動された定電流をオン／オフ制御する一方、該変動手段によって前記第１の定電流手段の定電流が変動されない場合には、該変動されない定電流をオン／オフ制御する第１のスイッチ手段と、
前記変動手段によって前記第２の定電流手段の定電流が変動された場合には、該変動された定電流をオン／オフ制御する一方、前記変動手段によって前記第２の定電流手段の定電流が変動されない場合には、該変動されない定電流をオン／オフ制御する第２のスイッチ手段と、
前記増幅器の出力電圧と前記第１の規定電圧とを比較し、該比較結果に応じた論理の信号を出力する第１の比較手段と、
前記増幅器の出力電圧と前記第２の規定電圧とを比較し、該比較結果に応じた論理の信号を出力する第２の比較手段と、
前記第１の比較手段により、前記増幅器の出力電圧が上昇して前記第１の規定電圧に到達したことが検出されたとき、または、前記第２の比較手段により、前記増幅器の出力電圧が下降して前記第２の規定電圧に到達したことが検出されたときに、出力信号の論理を反転させるフリップフロップであって、該出力信号の論理に応じて、前記第１および第２のスイッチ手段をオン／オフ制御するものと
からなることを特徴とするパルス幅変調増幅器。
前記電流設定手段は、
外部から供給されるクロックパルスの位相と、前記フリップフロップからの出力信号の位相とを比較する位相比較手段と、
該位相比較手段による比較結果に応じた方向および値の電流を生成する電流生成手段と、
該電流生成手段によって生成された電流を積分するロウパスフィルタと、
該ロウパスフィルタからの出力に応じて、前記第１および第２の定電流手段の定電流を制御する制御手段と
からなることを特徴とする請求項６に記載のパルス幅変調増幅器。
前記変動手段は、
前記第１の定電流手段と並列に接続するための第３の定電流源と、
前記第２の定電流手段と並列に接続するための第４の定電流源と、
前記第３および第４の電流源をそれぞれ前記第１および第２の定電流手段に接続するか否かを制御する第８および第９のスイッチ手段と、
前記フリップフロップからの出力信号の立ち上がりに同期して、出力信号の論理を反転させるＤフリップフロップであって、該出力信号の論理に応じて、前記第７のスイッチ手段をオン／オフ制御するものと
からなる
ことを特徴とする請求項７に記載のパルス幅変調増幅器。