JP4750582B2 - 三角波発振回路 - Google Patents

三角波発振回路 Download PDF

Info

Publication number
JP4750582B2
JP4750582B2 JP2006050500A JP2006050500A JP4750582B2 JP 4750582 B2 JP4750582 B2 JP 4750582B2 JP 2006050500 A JP2006050500 A JP 2006050500A JP 2006050500 A JP2006050500 A JP 2006050500A JP 4750582 B2 JP4750582 B2 JP 4750582B2
Authority
JP
Japan
Prior art keywords
current
triangular wave
capacitor
circuit
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006050500A
Other languages
English (en)
Other versions
JP2007235188A (ja
Inventor
敏彰 元結
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006050500A priority Critical patent/JP4750582B2/ja
Priority to US11/710,608 priority patent/US7626430B2/en
Priority to CN2007100843110A priority patent/CN101030769B/zh
Publication of JP2007235188A publication Critical patent/JP2007235188A/ja
Application granted granted Critical
Publication of JP4750582B2 publication Critical patent/JP4750582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape

Description

本発明は発振回路に関し、特に三角波を生成する三角波発振回路に関する。
従来における三角波発振回路90のブロック図を図5に示す。従来の三角波発振回路では、外付けコンデンサ95の端子Voから三角波を出力している。この外付けコンデンサ95は、定電流源93により充電され、定電流源94により放電される。充放電電流設定回路91は、カレントミラー構成を有し、定電流源93、94の充放電電流を設定している。
また、レベル監視回路92は、三角波がHレベル又はLレベルに達したかどうかを判定している。三角波がHレベルに達したときには、充電スイッチ96をOFFにし、放電スイッチ97をONにすることによって、外付けコンデンサ95の放電を開始する。また、三角波がLレベルに達したときには、放電スイッチ97をOFFにして、充電スイッチ96をONにすることによって、外付けコンデンサ95への充電が開始される。このようにして三角波が形成される。
従来の三角波発振回路では、高い発振周波数を得るために外付けコンデンサ95の容量を小さくすること、レベル監視装置内のコンパレータの遅延時間を小さくすることなどが行われている。充放電電流制御回路91内のトランジスタには、寄生容量があるため、外付けコンデンサの容量を小さくするのには限界がある。また、レベル監視装置内の遅延を小さくするためには、コンパレータに対するバイアス電流を大きくしなければならず、消費電流が増加してしまう。そこで、特許文献1では、コンパレータの動作に応じてバイアス電流を制御する技術を開示している。
特開2002−217687号公報
しかしながら、従来の三角波発振回路90においては、定電流源93、94の電流値及び外付けコンデンサ95の容量により、三角波の発振周波数が決定される。すなわち、この外付けコンデンサ95の容量を変化させることによって、三角波の発振周波数を変化させていた。そのため、三角波の発振周波数を可変にするためには、コンデンサを三角波発振装置の内部に搭載することができなかった。
また、この際に使用される発振周波数が100KHz程度とすると、定電流源の電流値は数十μA、外付けコンデンサは数百pFくらいであった。数百pFのコンデンサは他の回路に比べて非常に大きく、三角波発振回路90内に搭載することが不可能であった。
さらに、従来の三角波発振回路において、トランジスタの寄生容量による影響を低減する方法が用いられているが、定電流源のばらつきや外付けのコンデンサにおける容量のばらつきによって、三角波発振回路における発振周波数のばらつきが生じてしまう問題点があった。さらに、外付けコンデンサの容量が大きいため、定電流源の電流値が大きく、そのため消費電力が大きいという問題点もあった。
本発明の一つの態様に係る三角波発振装置は、出力端子を有している内蔵コンデンサと、前記内蔵コンデンサに充放電する定電流源と、前記定電流源の電流値を設定する電流設定回路と、前記内蔵コンデンサの電圧を検出することによって、前記内蔵コンデンサへの充電の切り替えと放電の切り替えとを行う監視回路と、所望の三角波の周波数の基準パルス信号を作成する基準クロック発生回路と、前記基準パルス信号の遷移するタイミングと、前記内蔵コンデンサが所定の電圧になったときに前記監視回路が前記電流調整部に出力する信号のタイミングとに基づいて、前記電流設定回路の設定する電流値を変化させる電流調整部と、を有するものである。このことによって、コンデンサを内蔵させながら、所望の周波数の三角波を安定して発振させることができる。
本発明に係る三角波発振回路によれば、コンデンサを内蔵させることができながら、所望の周波数の三角波を安定して発振させることができる。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を三角波発振回路に適用したものである。本実施の形態にかかる三角波発振回路においては、コンデンサを内蔵させ、充放電電流の電流値を調整する電流調整DAC(D/A変換器)及び発振周波数を決定する基準クロックを用いることによって、安定した発振周波数の三角波を発振させることができる三角波発振回路を作成することができる。また、本実施の形態に係る三角波発振回路においては、コンデンサを内蔵させながら、所望の周波数の三角波を安定して発振させることができる。
図1に本実施の形態に係る三角波発振回路のブロック図を示す。図1に示される三角波発振回路においては、内蔵コンデンサ16の出力端子Voから三角波が発振されることになる。充放電電流設定回路11は、充電用定電流源12及び放電用定電流源13に接続されている。充放電電流設定回路11は、充電用定電流源12及び放電用定電流源13における電流量を設定している。また、充電用定電流源12と放電用定電流源13は、それぞれ充電スイッチ14又は放電スイッチ15が設けられている。充電用定電流源12や放電用定電流源13は、充電スイッチ14や放電スイッチ15を介して内蔵コンデンサ16と接続されている。このことによって、このスイッチがONになることによって、内蔵コンデンサ16に充電又は内蔵コンデンサ16から放電が行われる。
また、レベル監視回路17は、内蔵コンデンサ16と接続されている。レベル監視回路17は、内蔵コンデンサ16の電圧(出力端子Voの電圧)がHレベル又はLレベルに達したかどうかを判定している。このHレベルとは、三角波の最大電圧であり、Lレベルとは三角波の最小電圧である。
レベル監視回路17は、充電スイッチ14及び放電スイッチ15にも接続されている。レベル監視回路17は、出力端子Voの電圧がHレベルに達した場合、充電スイッチ14をOFFにすることによって、内蔵コンデンサ16への充電をストップする。また、内蔵コンデンサ16の電圧がLレベルに達した場合には、レベル監視回路17は、放電スイッチ15をOFFにすることによって、内蔵コンデンサ16への放電をストップする。すなわち、レベル監視回路17は、出力端子Voの電圧によって、充電スイッチ14又は放電スイッチ15をOFFにすることによって、充電又は放電をストップさせている。
また、レベル監視回路17は、後述する電流調整DAC18にも接続されている。レベル監視回路17は、出力端子Voの電圧がHレベルに達したときにワンショットパルスを、電流調整DAC18に入力している。
ここで、レベル監視回路17を詳細に説明した例を図2に示す。レベル監視回路17は、ショットパルス発生装置20とコンパレータ21、22を有している。内蔵コンデンサ16は、コンパレータ21、22に接続されている。さらに、基準クロック発生回路19は、基準パルス信号をコンパレータ21、22の出力に接続している。
コンパレータ21、22は、非反転入力端子に入力された電圧と反転入力端子に入力された電圧とを比較するための素子である。非反転入力端子に入力された電圧が反転入力端子に入力された電圧以上の場合にはコンパレータからの出力は、Hレベルとなる。それに対して、非反転入力端子に入力された電圧が反転入力端子に入力された電圧よりも低い場合にはコンパレータからの出力は、Lレベルとなる。
また、コンパレータ21は、反転入力端子にHレベルの電圧が印加されており、非反転入力端子は内蔵コンデンサ16と接続されている。内蔵コンデンサ16の電圧がHレベルのときは、非反転入力端子に入力された電圧と反転入力端子に入力された電圧とが等しくなるため、Hレベルの信号が出される。Hレベルの信号がコンパレータ21からショットパルス発生装置20に出力されると、ワンショットパルスがショットパルス発生装置20にて作成され、電流調整DAC18に出力される。コンパレータ21から充電スイッチ14にHレベルの信号が出力されると、充電スイッチ14がOFFになる。
さらに、コンパレータ22は、非反転入力端子にLレベルの電圧が印加されており、反転入力端子は内蔵コンデンサ16と接続されている。内蔵コンデンサ16の電圧がLレベルのときは、非反転入力端子に入力された電圧と反転入力端子に入力された電圧とが等しくなるため、Hレベルの信号が出される。コンパレータ22から放電スイッチ15にHレベルの信号が出力されると、放電スイッチ15がOFFになる。
本実施の形態に係る三角波発振回路は電流調整DAC18及び発振周波数を決定する基準クロック発生回路19を設けている。電流調整DAC18は、基準クロック発生回路19に接続されている。電流調整DAC18は、基準クロック発生回路19から基準パルス信号が入力されることによって、出力値を1LSB(最小有効ビット)変化させるように設定されている。
また、電流調整DAC18は、充放電電流設定回路11にも接続されている。電流調整DAC18の出力は、充放電電流設定回路11に入力される。充放電電流設定回路11は、電流調整DAC18の出力値に応じて設定される。電流調整DAC18の出力が上昇するに応じて、充放電電流設定回路11において設定電流値を1単位小さくしている。例えば、電流調整DAC18の出力を2ビット、すなわち4段階に分けられているとすると、充放電電流設定回路11においても4段階に分けられて設定電流が決定されている。そして、電流調整DACの出力が1段階上昇するに従って、充放電電流設定回路11において設定される設定電流値が1段階減少するようになっている。
さらに、電流調整DAC18は、レベル監視回路17にも接続されている。レベル監視回路17から出力されるワンショットパルスと、基準クロック発生回路19から出力される基準パルス信号とによって、充放電電流設定回路11における設定電流が基準パルス信号の周波数における三角波発生に適正な値になったかどうかを判定している。この手法の詳細は後述する。
基準クロック発生回路19は、レベル監視回路17と電流調整DAC18に接続されている。基準クロック発生回路19は、基準パルス信号を発生させる回路である。IC内の論理回路では基準パルス信号を容易に作成することができる。基準パルス信号はHレベルとLレベルとの二つの電圧による矩形波である。また、基準パルス信号の周波数は、三角波として発振させたい周波数になっている。
レベル監視回路17は、入力される基準パルス信号に従って、充電スイッチ14又は放電スイッチ15のONを行っている。すなわち、基準パルス信号のレベルがLレベルからHレベルに切り替わったときには、充電スイッチ14をONにして内蔵コンデンサ16への充電を開始する。また、基準パルス信号のレベルがHレベルからLレベルに切り替わったときには、放電スイッチ15をONにして内蔵コンデンサ16からの放電を開始する。
図2に示すようなレベル監視回路17の場合、コンパレータ21、22の出力に基準パルス信号は入力される。このとき、内蔵コンデンサ16の電圧がLレベルに到達し、基準クロックがLレベルからHレベルになったときに充電スイッチ14はONされる。また、内蔵コンデンサ16の電圧がHレベルに到達し、基準クロックがHレベルからLレベルになったときに放電スイッチはONされる。
また、電流調整DAC18は、レベル監視回路17からのワンショットパルスが、基準パルス信号がLレベルのときに入力されると、電流調整DAC18からの出力値を変化させない。すなわち、基準パルス信号がLレベルのときに、ワンショットパルスが入力された後には、電流調整DAC18における出力値は、基準パルス信号が電流調整DAC18に入力されても変化しなくなる。
これは、このときに基準パルス信号における周波数の三角波が発生したと考えられるからである。このことを説明するために、図3にそれぞれの信号のタイミングチャートを示す。横軸は時間であり、縦軸は電圧値又は電流値である。図3には上から基準パルス信号、内蔵コンデンサ16の電圧、レベル監視回路17からの出力信号、電流調整DAC18からの出力信号を示している。スタート時は、電流調整DAC18の出力レベルを最低レベルとする。
図3に示されるように、スタート時は、電流調整DAC18からの出力は最低レベルであるため、充放電電流設定回路11で設定される電流値は最大となる。このため、内蔵コンデンサ16の充放電は急激に行われる。このときの充放電時間は、基準クロックの周期よりも短いため、基準パルス信号がHレベルになっているときに、レベル監視回路17からワンショットパルスが出力される。このときの内蔵コンデンサ16の電圧は、基準パルス信号がLレベルになるまで、内蔵コンデンサ16への充放電はストップするため一定となる。その後、基準パルス信号がLレベルになったときに、放電が開始される。これらのことから、内蔵コンデンサ16の電圧の波形は台形波となる。
次に基準パルス信号がLレベルからHレベルに上昇するときには、電流調整DAC18には基準パルス信号が一つ入った状態になるので、電流調整DAC18の出力値は、1LSB分高くなる。このときの充放電電流設定回路11で設定される電流値は、電流調整DAC18からの出力が最低レベルであるときより低くなる。そのため、このときの充電にかかる時間は、電流調整DAC18からの出力が最低レベルであるときよりかかることになる。
このようにして、電流調整DAC18からの出力信号は基準クロックごとに出力レベルを上げ、充放電電流設定回路11で設定される電流値を徐々に減少させる。このため、充放電にかかる時間が徐々に増加していくことになる。このことから、内蔵コンデンサの電圧の波形は徐々に台形波から三角波に近づく。このときにおけるワンショットパルスは、基準パルス信号がHレベルのときにレベル監視回路17から出力されている。
そして、内蔵コンデンサ16への充放電にかかる時間が基準パルスのパルス幅と同じ又は基準パルスのパルス幅より少し大きくなると、基準パルス信号がLレベルのときに、レベル監視回路17からワンショットパルスが出力される。このときの電流値が、この基準パルスの周波数における三角波を出力するために最適な電流値であると考えられる。そのため、充放電電流の電流値の調整が完了するように、電流調整DAC18の出力が一定値に固定される。その後は、上述の充放電電流値に固定した電流値によって、内蔵コンデンサ16には基準クロック周期の三角波が発生する。
以上のように、本実施の形態に係る三角波発振回路においては、コンデンサを内蔵させ、充放電電流の電流値を調整する電流調整DAC及び発振周波数を決定する基準クロックを用いることによって、安定した周波数の三角波を発振する。これは、基準クロック周波数で三角波が発振するように電流調整DACが充放電電流を自動調整することによって、充放電のタイミングを基準クロックに同期させているため、発振周波数の精度が高いからである。
また、コンデンサを内蔵しているため、外付けコンデンサが不要となり、それに伴い外付けコンデンサ用の外部端子も不要となる。さらに、このコンデンサは外付けコンデンサに比べて小さい容量のコンデンサを用いることができるため、電力消費量を少なくすることができる。さらにまた、三角波の周期を変更するのには、基準クロック周波数を変更すればよく、周期の変更のために内蔵コンデンサの容量を変更する必要がない。
図4に自動調整開始から、自動調整完了を経て再スタートを行う全体動作確認シミュレーションを示す。横軸は時間であり、縦軸は三角波の電圧又は電流調整DAC18が設定した電流値である。上記の通り、スタート時は電流調整DAC18の出力値は最低レベルからスタートし、基準クロックごとに出力レベルを上げていく。そして、三角波が生成された後は固定値となる。さらに、再びリセットし再スタートした場合も同様に電流調整DAC18からの出力値は最低レベルからスタートする。
ここで、電流調整DAC18からの出力範囲、すなわち、充放電電流値の設定範囲を広げることで、設定可能な三角波の周期は広めることができる。また、電流調整DAC18内のビット数、すなわち、充放電電流設定値の分解能を上げることで、より周波数精度の良い三角波を生成できる。
以上のように、本実施の形態においては、内蔵コンデンサを有する三角波発生装置において、所望の周波数の三角波を安定した周波数で発生させるために、電流調整DACと基準クロック発生回路を用いることによって、所望の周波数に最適の電流値を決定している。このことから、所望の周波数における三角波を発生することができ、定電流源のばらつきや外付けのコンデンサにおける容量のばらつきによる影響をなくすことができる。
また、内蔵コンデンサを用いているが基準パルス信号の周波数を変化させることによって、所望の三角波を出力することが可能である。さらに、内蔵コンデンサであるため、外付け用の端子も必要がなく端子数を低減することが可能となる。さらにまた、通常用いられている外付けのコンデンサでは大容量のコンデンサを用いている場合が多かったが、内蔵コンデンサにすることによって容量を小さくし、消費電力を低減させることができる。
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。また、本実施の形態においては、電流調整DAC18の出力値を上昇させる方法を用いたが、減少させる方法を用いても良い。さらに、上述の三角波発振装置においては、内蔵コンデンサ16の電圧がHレベルになるときを検出してワンショットパルスを電流調整DAC18に発振していたが、Lレベルになるときを検出してワンショットパルスを電流調整DAC18に発振しても良い。
実施の形態1に係る三角波発振回路のブロック構成図である。 レベル監視回路を詳細に説明したブロック構成図である。 実施の形態1に係る三角波発振回路におけるタイミングチャートである。 実施の形態1に係る三角波発振回路における全体動作確認シミュレーション結果である。 従来における三角波発振回路のブロック構成図である。
符号の説明
11 充放電電流設定回路 12 充電用定電流源 13 放電用定電流源
14 充電スイッチ 15 放電スイッチ 16 内蔵コンデンサ
17 レベル監視回路 18 電流調整DAC 19 基準クロック発生回路
20 ショットパルス発生装置 21、22 コンパレータ
90 三角波発振回路 91 充放電電流設定回路 92 レベル監視回路
93、94 定電流源 95 外付けコンデンサ
96 充電スイッチ 97 放電スイッチ

Claims (6)

  1. 出力端子を有している内蔵コンデンサと、
    前記内蔵コンデンサに充放電する定電流源と、
    前記定電流源の電流値を設定する電流設定回路と、
    前記内蔵コンデンサの電圧を検出することによって、前記内蔵コンデンサへの充電の切り替えと放電の切り替えとを行う監視回路と、
    所望の三角波の周波数の基準パルス信号を作成する基準クロック発生回路と、
    前記基準パルス信号の遷移するタイミングと、前記内蔵コンデンサが所定の電圧になったときに前記監視回路が前記電流調整部に出力する信号のタイミングとに基づいて、前記電流設定回路の設定する電流値を変化させる電流調整部と、を有する三角波発振回路。
  2. 前記基準パルス信号と前記内蔵コンデンサが所定の電圧になったときに前記監視回路が前記電流調整部に出力する信号とによって、前記定電流源の電流値を自動調整する、請求項1に記載の三角波発振回路。
  3. 前記電流調整部は、前記基準パルス信号が変化するときに、前記監視回路が前記電流調整部に出力する信号を受信することによって、前記自動調整を完了する、請求項1又は請求項2に記載の三角波発振回路。
  4. 前記電流調整部はD/A変換器であって、前記電流設定回路の設定する電流値において前記電流調整部が変化させる量が最小単位である、請求項1乃至請求項3のいずれか一項に記載の三角波発振回路。
  5. 前記所定の電圧は、前記三角波の最高電圧又は最低電圧である、請求項1乃至請求項4のいずれか一項に記載の三角波発振回路。
  6. 前記監視回路が前記電流調整部に出力する信号はワンショットパルスである、請求項1乃至請求項5のいずれか一項に記載の三角波発振回路。
JP2006050500A 2006-02-27 2006-02-27 三角波発振回路 Expired - Fee Related JP4750582B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006050500A JP4750582B2 (ja) 2006-02-27 2006-02-27 三角波発振回路
US11/710,608 US7626430B2 (en) 2006-02-27 2007-02-26 Triangular-wave generating apparatus incorporating capacitor
CN2007100843110A CN101030769B (zh) 2006-02-27 2007-02-27 内置电容器的三角波生成设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006050500A JP4750582B2 (ja) 2006-02-27 2006-02-27 三角波発振回路

Publications (2)

Publication Number Publication Date
JP2007235188A JP2007235188A (ja) 2007-09-13
JP4750582B2 true JP4750582B2 (ja) 2011-08-17

Family

ID=38555386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006050500A Expired - Fee Related JP4750582B2 (ja) 2006-02-27 2006-02-27 三角波発振回路

Country Status (3)

Country Link
US (1) US7626430B2 (ja)
JP (1) JP4750582B2 (ja)
CN (1) CN101030769B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4407743B2 (ja) * 2007-12-03 2010-02-03 オンキヨー株式会社 パルス幅変調回路及びそれを用いたスイッチングアンプ
JP5408893B2 (ja) * 2008-03-27 2014-02-05 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー モータ駆動回路
CN101610024B (zh) * 2008-06-20 2012-05-23 尼克森微电子股份有限公司 具频率抖动的频率发生器及脉宽调制控制器
JP5412119B2 (ja) * 2009-01-22 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 三角波発生回路
JP5679681B2 (ja) * 2009-03-25 2015-03-04 ローム株式会社 発振回路およびスイッチング電源
CN101984558A (zh) * 2010-09-25 2011-03-09 苏州华芯微电子股份有限公司 采用数字电路控制的高性能锯齿波产生电路及方法
JP2012156840A (ja) * 2011-01-27 2012-08-16 Fuji Electric Co Ltd 発振回路
US8633740B2 (en) 2011-09-08 2014-01-21 Intel Mobile Communications Triangular waveform generator having differential output synchronized with external clock signal
JP6228770B2 (ja) * 2013-07-17 2017-11-08 サイプレス セミコンダクター コーポレーション 充放電型発振回路
US10069488B2 (en) * 2014-04-16 2018-09-04 Microchip Technology Incorporated Ramp generation module
CN107659269B (zh) * 2017-10-19 2021-08-13 华润微集成电路(无锡)有限公司 低功耗振荡器电路结构
US10581416B2 (en) * 2018-06-26 2020-03-03 Texas Instruments Incorporated External and dual ramp clock synchronization
US10782727B2 (en) 2018-11-19 2020-09-22 Texas Instruments Incorporated Integrated circuits having self-calibrating oscillators, and methods of operating the same
CN111294701B (zh) * 2018-12-29 2021-11-02 展讯通信(深圳)有限公司 信号发生电路及音频处理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893036A (en) * 1973-07-27 1975-07-01 Tektronix Inc Precision function generator
JPH0767066B2 (ja) * 1990-06-06 1995-07-19 ローム株式会社 電圧制御発振器
JPH0685625A (ja) * 1992-09-03 1994-03-25 Hitachi Ltd 発振器
CN1118129C (zh) * 2000-08-01 2003-08-13 艾默生网络能源有限公司 脉冲混合调制型开关电源
JP2002176340A (ja) * 2000-12-06 2002-06-21 Toshiba Corp 遅延回路及び電圧制御発振回路
JP4534358B2 (ja) 2001-01-19 2010-09-01 富士電機システムズ株式会社 発振回路
JP3982342B2 (ja) * 2002-03-28 2007-09-26 ヤマハ株式会社 D級増幅器における三角波生成回路および該三角波生成回路を用いたd級増幅器
JP3912224B2 (ja) * 2002-08-09 2007-05-09 富士電機デバイステクノロジー株式会社 三角波発振回路
JP4057438B2 (ja) * 2003-02-04 2008-03-05 ローム株式会社 三角波信号の位相同期方法、及びそのシステム
JP4461813B2 (ja) * 2003-02-28 2010-05-12 ヤマハ株式会社 パルス幅変調増幅器
JP4063154B2 (ja) * 2003-06-24 2008-03-19 富士電機デバイステクノロジー株式会社 発振回路

Also Published As

Publication number Publication date
CN101030769B (zh) 2010-11-17
CN101030769A (zh) 2007-09-05
US20070273452A1 (en) 2007-11-29
US7626430B2 (en) 2009-12-01
JP2007235188A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4750582B2 (ja) 三角波発振回路
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
JPH11103239A (ja) 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法
US11245360B2 (en) Oscillator circuit, chip and electronic device
KR970705867A (ko) 정밀한 rc발진기(accvrate rc oscillator)
EP0886372A2 (en) Oscillator circuit containing a noise prevention circuit
JP4835009B2 (ja) 発振回路及び発振制御方法
US20100289548A1 (en) Frequency Generator for Generating Signals with Variable Frequencies
JP2006203369A (ja) 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧発生方法
KR20040017039A (ko) 소모 전력에 따라 동작 성능을 최적화할 수 있는 집적회로 장치
US10879858B2 (en) Oscillator circuit using comparator
US10771046B2 (en) Comparator and oscillator circuit using said comparator
CN113824429A (zh) 振荡电路、控制方法以及电子设备
JP6467539B2 (ja) 比較回路、電源制御ic、スイッチング電源装置
JP6786968B2 (ja) コンパレータを用いた発振器回路
JP2019220824A (ja) 発振回路および発振回路の制御方法
JP2011055477A (ja) スイープ機能付きオシレータ回路およびそれを用いたモータ駆動装置
JP5760784B2 (ja) 電圧生成回路、半導体装置及び電圧生成回路の制御方法
JP4852969B2 (ja) 発振回路
CN111884590A (zh) 启动电路和振荡电路
JP2010263498A (ja) クロック発生回路、電源供給システム及びクロック信号の周波数変更方法
JP4353791B2 (ja) パルス発生器
JP3917902B2 (ja) 発振回路
CN114244277A (zh) 一种精确控制占空比的集成振荡器
CN111123671A (zh) 变频电路、曝光装置及打印机

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110519

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees