CN101030769A - 内置电容器的三角波生成设备 - Google Patents

内置电容器的三角波生成设备 Download PDF

Info

Publication number
CN101030769A
CN101030769A CNA2007100843110A CN200710084311A CN101030769A CN 101030769 A CN101030769 A CN 101030769A CN A2007100843110 A CNA2007100843110 A CN A2007100843110A CN 200710084311 A CN200710084311 A CN 200710084311A CN 101030769 A CN101030769 A CN 101030769A
Authority
CN
China
Prior art keywords
current source
clock signal
circuit
variable current
wave generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100843110A
Other languages
English (en)
Other versions
CN101030769B (zh
Inventor
元结敏彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101030769A publication Critical patent/CN101030769A/zh
Application granted granted Critical
Publication of CN101030769B publication Critical patent/CN101030769B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape

Landscapes

  • Dc-Dc Converters (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

在下述三角波生成设备中，充电/放电电流设置电路设置第一可变电流源中的充电电流，并且设置第二可变电流源中的放电电流，其中所述三角波生成设备包括用于将输出电压进行输出的输出引脚、连接到输出引脚的内置电容器、用于对内置电容器进行充电的第一可变电流源以及用于对内置电容器进行放电的第二可变电流源。电平确定电路确定输出电压是否达到预定电压之一，以便生成时序信号。基准时钟信号生成电路生成用于定义输出电压的频率的基准时钟信号。充电/放电电流调节电路根据时序信号和基准时钟信号来调节充电电流和放电电流。

Description

内置电容器的三角波生成设备
技术领域
本发明涉及振荡设备，特别涉及三角波生成设备。
背景技术
现有技术的三角波生成设备连接到用于生成输出电压的外部电容器(参见：JP-2002-217687A)。现有技术的三角波生成设备由如下构成：用于对外部电容器进行充电的第一恒流源、充电开关、放电开关、用于对外部电容器进行放电的第二恒流源、充电/放电电流设置电路、电平确定电路以及由RS触发器形成的驱动器。
充电/放电电流设置电路设置第一恒流源中的充电电流，并且设置第二恒流源中的放电电流。
电平确定电路由如下构成：用于确定输出电压是否达到高电平以生成第一比较信号的第一比较器，以及用于确定输出电压是否达到低电平以生成第二比较信号的第二比较器。第一和第二比较信号被提供给驱动器(RS触发器)。也就是说，当输出电压达到高电平时，RS触发器被设置为接通放电开关并且断开充电开关，从而进入放电模式。另一方面，当输出电压达到低电平时，RS触发器被复位为接通充电开关并且断开放电开关，从而进入充电模式。
下面来详细讲述现有技术的三角波生成设备。
发明内容
不过，在上述现有技术的三角波生成设备中，由于只是通过更换外部电容器来调节输出电压的频率，因此无法将外部电容器内置到三角波生成设备中。尤其是，当输出电压的频率非常低时，因而外部电容器的电容非常大，实际上不可能将这样的大外部电容器内置到三角波生成设备中。在这种情况下，如果输出电压仅用在包括三角波生成设备的集成电路芯片内，则外部电容器需要特殊的外部引脚，这将增加集成电路芯片的尺寸。
另一方面，为了增加输出电压的频率，外部电容器的电容需要更小一些，并且第一和第二比较器的每一个的延迟时间也需要更小一些。不过，由于充电/放电电流设置电路的晶体管具有大的寄生电容，因此难以减小外部电容器的电容。另外，可以通过使用偏置控制电路增加流经的偏置电流来实现第一和第二比较器的每一个的延迟时间的减少。不过，在这种情况下，功率消耗将增加。
此外，输出电压的频率随着第一恒流源的充电电流和第二恒流源的放电电流的波动以及外部电容器的电容的波动而波动。
另外，由于外部电容器的电容一般较大，因此充电电流和放电电流会很大，以致功率消耗将增加。
根据本发明，在包括有用于将输出电压进行输出的输出引脚、连接到输出引脚的内置电容器、用于对内置电容器进行充电的第一可变电流源以及用于对内置电容器进行放电的第二可变电流源的三角波生成设备中，充电/放电电流设置电路设置第一可变电流源中的充电电流，并且设置第二可变电流源中的放电电流。电平确定电路确定输出电压是否处于预定电压之一，以便生成时序信号。基准时钟信号生成电路生成用于定义输出电压的频率的基准时钟信号。充电/放电电流调节电路根据时序信号和基准时钟信号来调节充电电流和放电电流。
附图说明
下面参考附图来进行讲述，并与现有技术相比较，将更能清楚地理解本发明，其中：
图1为电路图，示出了现有技术的三角波生成设备；
图2为时序图，用于解释图1的三角波生成设备的操作；
图3为电路图，示出了根据本发明的三角波生成设备的第一实施例；
图4为时序图，用于解释图3的三角波生成设备的操作；
图5为时序图，示出了图3的三角波生成设备的操作的模拟结果；
图6为电路图，示出了图3的三角波生成设备的修改；
图7为电路图，示出了根据本发明的三角波生成设备的第二实施例；
图8为时序图，用于解释图7的三角波生成设备的操作；以及
图9为电路图，示出了图7的三角波生成设备的修改。
具体实施方式
下面在讲述优选实施例之前，先参考图1和图2来讲述现有技术的三角波生成设备(参见：JP-2002-217687A的图11、16、17和18)。
在图1中，三角波生成设备100包括用于生成输出电压Vout的输出引脚OUT，其连接到外部电容器200。
三角波生成设备100由以下构成：恒流源1，其由p沟道MOS晶体管形成，用于通过充电电流Ic来对外部电容器200进行充电；充电开关2，其由p沟道MOS晶体管形成；放电开关3，其由n沟道MOS晶体管形成；以及恒流源4，其由n沟道MOS晶体管形成，用于通过放电电流Id来对外部电容器200进行放电。
恒流源1、充电开关2、放电开关3和恒流源4在电源引脚(VDD)和接地引脚(GND)之间串联连接。
充电/放电电流设置电路5设置恒流源1中的充电电流Ic，并且设置恒流源4中的放电电流Id。也就是说，充电/放电电流设置电路5由串联连接的p沟道MOS晶体管51和恒流源52构成。在这种情况下，p沟道MOS晶体管51与恒流源1形成电流镜像电路，使得在p沟道MOS晶体管51的尺寸与恒流源1的尺寸相同的条件下，恒流源52的电流为2·Ic。类似地，充电/放电电流设置电路5由串联连接的n沟道MOS晶体管53和恒流源54构成。在这种情况下，n沟道MOS晶体管53与恒流源4形成电流镜像电路，使得在n沟道MOS晶体管53的尺寸与恒流源4的尺寸相同的条件下，恒流源54的电流为2·Id。
电平确定电路6由以下构成：比较器61，用于确定输出电压Vout是否达到高电平VH以生成比较信号CMPH；以及比较器62，用于确定输出电压是否达到低电平VL以生成比较信号CMPL。比较信号CMPH和CMPL被提供给由RS触发器形成的驱动器7。也就是说，如图2所示，当输出电压Vout达到高电平VH时，驱动器(RS触发器)7被设置(Q＝VDD)为接通放电开关3并断开充电开关2，从而进入放电模式。另一方面，如图2所示，当输出电压Vout达到低电平VL时，驱动器(RS触发器)7被复位(Q＝GND)为接通充电开关2并断开放电开关3，从而进入充电模式。
在图2中，如果充电电流Ic与放电电流Id相同，则相对于充电模式和放电模式，输出电压Vout是对称的。
在图1的三角波生成设备100中，输出电压Vout的频率是由充电电流Ic、放电电流Id和外部电容器200的电容来确定的。因此，由于充电电流Ic和放电电流Id是固定的，因此仅通过更换外部电容器200来调节输出电压Vout的频率。结果，无法将外部电容器200内置到三角波生成设备100中。特别是当输出电压Vout的频率非常低时，即，大约100kHz，充电电流Ic和放电电流Id的每一个都是几个μA，并且外部电容器200的电容为大约几百个pF。在这种情况下，实际上无法将这样大的外部电容器200内置到三角波生成设备100中。在这种情况下，如果输出电压Vout仅用在包括三角波生成设备100的集成电路芯片内，即，输出引脚OUT是内部引脚，则外部电容器200需要特殊的外部引脚，这将增加集成电路芯片的尺寸
另一方面，为了增加输出电压Vout的频率，外部电容器200的电容需要更小，并且比较器61和62的每一个的延迟时间也需要更小。不过，由于充电/放电电流设置电路5的晶体管具有大的寄生电容，因此难以减小外部电容器200的电容。另外，可以通过使用偏置控制电路(图中未示出)增加流经的偏置电流来实现比较器61和62的每一个的延迟时间的减少(参见：JP-2002-217687-A的图1、6、7、8和9)。不过，在这种情况下，功率消耗将增加。
此外，输出电压Vout的频率由于恒流源1的充电电流Ic和恒流源4的放电电流Id的波动以及外部电容器200的电容的波动而波动。
另外，由于外部电容器200的电容一般较大，因此充电电流Ic和放电电流Id会很大，以致功率消耗将增加。
在图3中，示出了根据本发明的三角波生成设备的第一实施例，该三角波生成设备一般用标号100A来表示，并且内置到其中的是电容器20而不是图1的外部电容器200。因此，用于外部电容器200的特殊外部引脚不是必需的，即使输出引脚OUT是内部引脚。
在图3所示的三角波生成设备100A中，用可变电流源1’和4’来分别取代图1的恒流源1和4。另外，用充电/放电电流设置电路5’来取代图1的充电/放电电流设置电路5，其中图1中的恒流源52和54用分别由p沟道MOS晶体管和n沟道MOS晶体管形成的恒流源52’和54’来取代。也就是说，随着流经可变电流源52’和54’的电流2·Ic和2·Id的改变，流经可变电流源1’和4’的电流Ic和Id也发生改变。
另外，图1的电平确定电路6用电平确定电路6’来代替，其中为图1的电平确定电路6增加了单触发多谐振荡器(单稳态多谐振荡器)63A。当比较器61的比较信号CMPH从低切换到高时，单触发多谐振荡器63A生成单触发脉冲信号P。另外，图1的驱动器(RS触发器)7用驱动器7’来代替。
此外，三角波生成设备100A包括基准时钟信号生成电路8、AND电路9A、加法计数器(up counter)10U、减法器11以及数-模转换器12和13。
在驱动器7’中，同或电路(exclusive NOR circuit)71接收来自基准时钟信号生成电路8的基准时钟信号CLK和来自比较器61的比较信号CMPH，从而生成充电信号C，其被发送到充电开关2。另外，异或电路(exclusive OR circuit)72经由反相器73接收来自基准时钟信号生成电路8的基准时钟信号CLK和来自比较器62的比较信号CMPL，从而生成放电信号D，其被发送到放电开关3。
在基准时钟信号生成电路8中，通过接收信号F来改变基准时钟信号CLK的频率，使得输出电压Vout的频率与基准时钟信号CLK的频率相同。在这种情况下，基准时钟信号CLK为矩形波信号，其具有半个周期的高电平电压和另外半个周期的低电平电压。
AND电路9A、加法计数器10U、减法器11以及数-模转换器12和13形成充电/放电电流调节电路，用于调节充电电流Ic和放电电流Id，下面还将详细讲述。
仅当基准时钟信号CLK为高(VDD)时，AND电路9A通过单触发脉冲信号P，作为单触发脉冲信号P’。
加法计数器10U被复位信号R复位，并且对单触发脉冲信号P’进行计数。在这种情况下，每当接收到单触发脉冲信号P’时，计数值N增加1个最低有效位(LSB)的量。加法计数器10U的计数值N经过数-模转换器12和13的数-模转换。在这种情况下，加法计数器10U的计数值N的每一个增加量对应于数-模转换器12和13的模拟输出信号的最小充电量，从而增加三角波的准确度。
计数值N经由减法器11被提供给数-模转换器12。也就是说，减法器11从其最大值M中减去计数值N，并且将值M-N发送到数-模转换器12，其中最大值M对应于“11...1”。因此，随着计数值N的增加，数-模转换器12的模拟输出值减小，使得流经可变电流源52’的电流2·Ic减小，即充电电流Ic减小。另一方面，计数值N被直接提供给数-模转换器13。因此，随着计数值N的增加，数-模转换器12的模拟输出值增加，使得流经可变电流源54’的电流2·Id减小，也就是充电电流Id减小。
当基准时钟信号CLK被从低切换到高时，充电信号C被从高切换到低，从而进入充电模式。
另一方面，当基准时钟信号CLK被从高切换到低时，充电信号C被从低切换到高，从而完成充电模式。在这种情况下，如果在基准时钟信号CLK下降之前比较信号CMPH上升，则充电模式在比较信号CMPH的上升时刻完成，并且同时，从单触发多谐振荡器63A生成单触发脉冲信号P，并且通过AND电路9A，作为单触发脉冲信号P’，从而增加加法计数器10U的计数值N。
当基准时钟信号CLK被从高切换到低时，放电信号D被从低切换到高，从而进入放电模式。
另一方面，当基准时钟信号CLK被从低切换到高时，放电信号D被从高切换到低，从而完成放电模式。在这种情况下，如果在基准时钟信号CLK上升之前比较信号CMPL上升，则放电模式在比较信号CMPL的上升时刻完成。
电容器20的充电速度取决于流经可变电流源1’的充电电流Ic，并且电容器20的放电速度取决于流经可变电流源4’的放电电流Id。另外，流经可变电流源1’的充电电流Ic取决于流经可变电流源52’的电流，并且流经可变电流源4’的放电电流Id取决于流经可变电流源54’的电流。因此，由于随着加法计数器10U的计数值N的增加，流经可变电流源52’和54’的电流逐渐减少，因此随着加法计数器10U的计数值N的增加，充电电流Ic和放电电流Id逐渐减少。
下面参考图4来讲述图3的三角波生成设备100A的操作。在图4中，加法计数器10U的计数值N初始时被复位信号R复位，从而N＝0。
首先，在从时刻t0至时刻t1的时间段期间，由于N＝0，因此充电速度和放电速度很快，以致输出电压Vout形成梯形。结果，在基准时钟信号CLK的下降时刻之前生成单触发脉冲信号P，并且通过AND电路9A，作为单触发脉冲信号P’。因此，加法计数器10U的计数值N增加1，从而N＝1。
接下来，在从时刻t1至时刻t2的时间段期间，由于N＝1，因此充电速度和放电速度稍微下降；不过，输出电压Vout仍然形成梯形。因此，加法计数器10U的计数值N增加1，从而N＝2。
在从时刻t2至时刻t3的时间段期间，在从时刻t3至时刻t4的时间段期间，在从时刻t4至时刻t5的时间段期间，以及在从时刻t5至时刻t6的时间段期间，尽管充电速度和放电速度逐渐下降，但是输出电压Vout仍然形成梯形。因此，加法计数器10U的计数值N达到5。
最后，在时刻t6之后，充电速度和放电速度很慢，因此输出电压Vout形成三角形。结果，在基准时钟信号CLK的下降时刻之前没有单触发脉冲信号P生成。因此，加法计数器10U的计数值N固定在6。
根据图3中所示的第一实施例，电容器20被内置到三角波生成设备100A中。另外，提供了基准时钟信号生成电路8，用于确定输出电压Vout的频率。此外，提供了AND电路9A、加法计数器10U、减法器11以及数-模转换器12和13，用于确定充电电流Ic和放电电流Id，即电容器20的充电和放电速度。结果，充电电流Ic和放电电流Id自动被调节，使得充电和放电时序与基准时钟信号CLK同步。因此，由于不需要象图1的三角波生成设备100那样考虑充电电流Ic和放电电流Id的波动以及外部电容器200的波动，因此可以获得高准确度的三角波输出电压Vout。
另外，由于电容器20被内置到三角波生成设备100A中，因此不需要图1的外部电容器200。在这种情况下，由于电容器20可以较小，因此功耗将下降。此外，输出电压Vout的频率是由基准时钟信号CLK的频率确定的，因此不需要更换电容器20。
图5中解释了本发明人执行的图3的三角波生成设备100A的操作的模拟结果。在图5中，每次将复位信号R提供给加法计数器10U时，加法计数器10U的计数值N自动增加以调节充电电流Ic和放电电流Id，以便能够与基准时钟信号CLK同步生成准确的三角波。在这种情况下，当计数值N在0和M之间的范围增加时，可以增加三角波输出电压Vout的频率。另外，当加法计数器10U的位数增加时，即，当充电电流Ic和放电电流Id的精度增加时，可以提高输出电压Vout的频率的准确度。
在图5中，注意恰好在加法计数器10U被复位之前通常在加法计数器10U中设置与“11...1”相对应的最大值M。鉴于电路设计而进行该设置操作；然而，该设置操作不是必不可少的。
图6示出了图3的三角波生成设备100A的修改，该修改一般用100B来表示。在三角波生成设备100B中，提供了单触发多谐振荡器63B而不是图3的单触发多谐振荡器63A。也就是说，当比较器62的比较信号CMPL从低切换到高时，单触发多谐振荡器63B生成单触发脉冲信号P。另外，提供了门电路9B而不是图3的AND电路9A，以便仅当基准时钟信号CLK为低(GND)时，门电路9B使单触发脉冲信号P通过，作为单触发脉冲信号P’。
图6的三角波生成设备100B的操作类似于图3的三角波生成设备100A的操作。因此，可以展示出与第一实施例相同的效果。
图7示出了根据本发明的三角波生成设备的第二实施例，该三角波生成设备一般用标号100C来表示。
在图7的三角波生成设备100C中，图3的AND电路9A和加法计数器10U被单触发多谐振荡器9C和减法计数器(down counter)10D代替。在这种情况下，单触发多谐振荡器9C的输出连接到减法计数器10D的计数输入CNT，而单触发多谐振荡器63A的输出连接到减法计数器10D的终端输入EN。当基准时钟信号生成电路8的基准时钟信号CLK从高切换到低时，单触发多谐振荡器9C生成单触发脉冲信号P1。
单触发电路9C、减法计数器10D、减法器11以及数-模转换器12和13形成充电/放电电流调节电路，用于调节充电电流Ic和放电电流Id，下面将进行详细解释。
初始时在减法计数器10D中设置最大计数值M。然后，减法计数器10D对单触发脉冲信号P1进行计数。在这种情况下，每当接收到单触发脉冲信号P1时，计数值N减少1个最低有效位(LSB)。另外，减法计数器10D的计数值N通过接收到来自单触发多谐振荡器63A的单触发脉冲信号P而停止。在这种情况下，减法计数器10D的计数值N的每一个增加量对应于数-模转换器12和13的模拟输出信号的最小充电量，从而增加三角波的准确度。
计数值N经由减法器11被提供给数-模转换器12。也就是说，减法器11从其最大值M中减去计数值N，并且将值M-N发送到数-模转换器12。因此，随着计数值N的增加，数-模转换器12的模拟输出值减小，使得流经可变电流源52’的电流2·Ic增加，即充电电流Ic增加。另一方面，计数值N被直接提供给数-模转换器13。因此，随着计数值N的减小，数-模转换器12的模拟输出值减小，使得流经可变电流源54’的电流2·Id增加，即充电电流Id增加。
当基准时钟信号CLK被从低切换到高时，充电信号C被从高切换到低，从而进入充电模式。
另一方面，当基准时钟信号CLK被从高切换到低时，充电信号C被从低切换到高，从而完成充电模式。在这种情况下，如果在基准时钟信号CLK下降之前比较信号CMPH上升，则充电模式在比较信号CMPH的上升时刻完成，并且同时，从单触发多谐振荡器63A生成单触发脉冲信号P，并且其被传到减法计数器10D，从而停止减法计数器10D的计数值N。
当基准时钟信号CLK被从高切换到低时，放电信号D被从低切换到高，从而进入放电模式。
另一方面，当基准时钟信号CLK被从低切换到高时，放电信号D被从高切换到低，从而完成放电模式。在这种情况下，如果在基准时钟信号CLK上升之前比较信号CMPL上升，则放电模式在比较信号CMPL的上升时刻完成。
电容器20的充电速度取决于流经可变电流源1’的充电电流Ic，并且电容器20的放电速度取决于流经可变电流源4’的放电电流Id。另外，流经可变电流源1’的充电电流Ic取决于流经可变电流源52’的电流，并且流经可变电流源4’的放电电流Id取决于流经可变电流源54’的电流。因此，由于随着减法计数器10D的计数值N的减小，流经可变电流源52’和54’的电流逐渐增加，因此随着减法计数器10D的计数值N的减小，充电电流Ic和放电电流Id逐渐增加。
下面参考图8来讲述图7的三角波生成设备100C的操作。在图8中，减法计数器10D的计数值N被初始化，从而N＝M。
首先，在从时刻t0至时刻t1的时间段期间，由于N＝M，因此充电速度和放电速度较慢，以致输出电压Vout形成低三角(不完全的三角)形。结果，在基准时钟信号CLK的下降时刻之前没有单触发脉冲信号P生成，并且单触发脉冲信号P1被传送到减法计数器10D的计数输入CNT。因此，减法计数器10D的计数值N减小1，从而N＝M-1。
接下来，在从时刻t1至时刻t2的时间段期间，由于N＝M-1，因此充电速度和放电速度稍微增加；不过，输出电压Vout仍然形成低三角形。因此，减法计数器10D的计数值N减少1，从而N＝M-2。
在从时刻t2至时刻t3的时间段期间，在从时刻t3至时刻t4的时间段期间，以及在从时刻t4至时刻t5的时间段期间，尽管充电速度和放电速度逐渐增加，但是输出电压Vout仍然形成低三角形。因此，减法计数器10D的计数值N达到M-5。
最后，在时刻t5之后，充电速度和放电速度较快，因此输出电压Vout形成足够高的三角形。结果，在基准时钟信号CLK的下降时刻之前生成单触发脉冲信号P。因此，减法计数器10D的计数值N固定在M-5。
甚至根据图7中所示的第二实施例，电容器20被内置到三角波生成设备100C。另外，提供了基准时钟信号生成电路8，用于确定输出电压Vout的频率。此外，提供了门电路9C、减法计数器10D、减法器11以及数-模转换器12和13，用于确定充电电流Ic和放电电流Id，即电容器20的充电和放电速度。结果，充电电流Ic和放电电流Id被自动调节，使得充电和放电时序与基准时钟信号CLK同步。因此，由于不需要象图1的三角波生成设备100那样考虑充电电流Ic和放电电流Id的波动以及外部电容器200的波动，因此可以获得高准确度的三角波输出电压Vout。
另外，由于电容器20被内置到三角波生成设备100C中，因此图1的外部电容器200不是必需的。在这种情况下，由于电容器20可以较小，因此功耗将下降。此外，由于输出电压Vout的频率是由基准时钟信号CLK的频率确定的，因此不需要更换电容器20。
甚至在第二实施例中，当计数值N在0和M之间的范围增加时，可以增加三角波输出电压Vout的频率。另外，当减法计数器10D的位数增加时，即当充电电流Ic和放电电流Id的精度增加时，可以提高输出电压Vout的频率的准确度。
图9示出了图7的三角波生成设备100C的修改，该修改一般用100D来表示。在三角波生成设备100D中，提供单触发多谐振荡器63B而不是图7的单触发多谐振荡器63A。也就是说，当比较器62的比较信号CMPL从低切换到高时，单触发多谐振荡器63B生成单触发脉冲信号P。另外，提供单触发多谐振荡器9D而不是图7的单触发多谐振荡器9C。当基准时钟信号生成电路8的基准时钟信号CLK从低切换到高时，单触发多谐振荡器9D生成单触发脉冲信号P2。
图9的三角波生成设备100D的操作类似于图7的三角波生成设备100C的操作。因此，可以展示出与第一实施例相同的效果。

Claims (10)

1.一种三角波生成设备，包括：
输出引脚，用于将输出电压进行输出；
内置电容器，连接到所述输出引脚；
第一可变电流源，用于对所述内置电容器进行充电；
第二可变电流源，用于对所述内置电容器进行放电；
充电/放电电流设置电路，用于设置所述第一可变电流源中的充电电流，并且设置所述第二可变电流源中的放电电流；
电平确定电路，用于确定所述输出电压是否达到预定电压之一，以生成时序信号；
基准时钟信号生成电路，用于生成用于定义所述输出电压的频率的基准时钟信号；以及
充电/放电电流调节电路，用于根据所述时序信号和所述基准时钟信号来调节所述充电电流和所述放电电流。
2.如权利要求1所述的三角波生成设备，进一步包括：
充电开关，连接在所述第一可变电流源和所述输出引脚之间；
放电开关，连接在所述第二可变电流源和所述输出引脚之间；以及
驱动器，连接到所述电平确定电路、所述基准时钟信号生成电路、所述充电开关和所述放电开关，所述驱动器用于根据所述时序信号和所述基准时钟信号互斥的接通所述充电开关和所述放电开关。
3.如权利要求1所述的三角波生成设备，其中当所述输出电压达到预定电压时，所述电平确定电路生成所述时序信号。
4.如权利要求1所述的三角波生成设备，其中所述预定电压是所述输出电压的目标三角波的最大电压和最小电压。
5.如权利要求1所述的三角波生成设备，其中所述充电/放电电流设置电路包括：
第一晶体管，与所述第一可变电流源形成电流镜像电路；
第三可变电流源，共用连接到所述第一可变电流源和第一晶体管；
第二晶体管，与所述第二可变电流源形成电流镜像电路；以及
第四可变电流源，共用连接到所述第二可变电流源和第二晶体管，
所述第三和第二可变电流源由所述充电/放电电流调节电路来调节。
6.如权利要求5所述的三角波生成设备，其中所述电平确定电路包括第一单触发多谐振荡器，用于在当所述输出电压达到所述预定电压之一时，生成第一单触发脉冲信号。
7.如权利要求6所述的三角波生成设备，其中所述充电/放电电流调节电路包括：
加法计数器，用于在当所述基准时钟信号处于预定电平时，计数所述第一单触发脉冲信号；
减法器，用于将所述加法计数器的最大值减去其计数值；
第一数-模转换器，用于对所述减法器的输出信号执行数-模转换，以生成用于调节所述第三可变电流源的第一模拟信号；以及
第二数-模转换器，用于对所述加法计数器的输出信号执行数-模转换，以生成用于调节所述第四可变电流源的第二模拟信号。
8.如权利要求7所述的三角波生成设备，其中所述加法计数器的计数值的每一个增加量对应于所述第一和第二数-模转换器的最小充电量。
9.如权利要求5所述的三角波生成设备，其中所述充电/放电电流调节电路包括：
第二单触发多谐振荡器，连接到所述基准时钟信号生成电路，当所述基准时钟信号被切换时，所述第二单触发脉冲多谐振荡器生成第二单触发脉冲信号，
减法计数器，用于计数所述第二单触发脉冲信号，当接收到所述第一单触发脉冲信号时，所述减法计数器停止；
减法器，用于将所述减法计数器的最大值减去其计数值；
第一数-模转换器，用于对所述减法器的输出信号执行数-模转换，以生成用于调节所述第三可变电流源的第一模拟信号；以及
第二数-模转换器，用于对所述加法计数器的输出信号执行数-模转换，以生成用于调节所述第四可变电流源的第二模拟信号。
10.如权利要求9所述的三角波生成设备，其中所述减法计数器的计数值的每一个减少量对应于所述第一和第二数-模转换器的最小充电量。
CN2007100843110A 2006-02-27 2007-02-27 内置电容器的三角波生成设备 Expired - Fee Related CN101030769B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006050500A JP4750582B2 (ja) 2006-02-27 2006-02-27 三角波発振回路
JP2006050500 2006-02-27
JP2006-050500 2006-02-27

Publications (2)

Publication Number Publication Date
CN101030769A true CN101030769A (zh) 2007-09-05
CN101030769B CN101030769B (zh) 2010-11-17

Family

ID=38555386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100843110A Expired - Fee Related CN101030769B (zh) 2006-02-27 2007-02-27 内置电容器的三角波生成设备

Country Status (3)

Country Link
US (1) US7626430B2 (zh)
JP (1) JP4750582B2 (zh)
CN (1) CN101030769B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101984558A (zh) * 2010-09-25 2011-03-09 苏州华芯微电子股份有限公司 采用数字电路控制的高性能锯齿波产生电路及方法
CN101546983B (zh) * 2008-03-27 2012-02-08 三洋电机株式会社 马达驱动电路
CN101610024B (zh) * 2008-06-20 2012-05-23 尼克森微电子股份有限公司 具频率抖动的频率发生器及脉宽调制控制器
CN101847982B (zh) * 2009-01-22 2012-05-30 三洋电机株式会社 三角波产生电路
CN106105034A (zh) * 2014-04-16 2016-11-09 密克罗奇普技术公司 斜坡产生模块
CN107659269A (zh) * 2017-10-19 2018-02-02 无锡华润矽科微电子有限公司 低功耗振荡器电路结构

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4407743B2 (ja) * 2007-12-03 2010-02-03 オンキヨー株式会社 パルス幅変調回路及びそれを用いたスイッチングアンプ
JP5679681B2 (ja) * 2009-03-25 2015-03-04 ローム株式会社 発振回路およびスイッチング電源
JP2012156840A (ja) * 2011-01-27 2012-08-16 Fuji Electric Co Ltd 発振回路
US8633740B2 (en) 2011-09-08 2014-01-21 Intel Mobile Communications Triangular waveform generator having differential output synchronized with external clock signal
JP6228770B2 (ja) * 2013-07-17 2017-11-08 サイプレス セミコンダクター コーポレーション 充放電型発振回路
US10581416B2 (en) * 2018-06-26 2020-03-03 Texas Instruments Incorporated External and dual ramp clock synchronization
US10782727B2 (en) 2018-11-19 2020-09-22 Texas Instruments Incorporated Integrated circuits having self-calibrating oscillators, and methods of operating the same
CN111294701B (zh) * 2018-12-29 2021-11-02 展讯通信（深圳）有限公司 信号发生电路及音频处理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893036A (en) * 1973-07-27 1975-07-01 Tektronix Inc Precision function generator
JPH0767066B2 (ja) * 1990-06-06 1995-07-19 ローム株式会社 電圧制御発振器
JPH0685625A (ja) * 1992-09-03 1994-03-25 Hitachi Ltd 発振器
CN1118129C (zh) * 2000-08-01 2003-08-13 艾默生网络能源有限公司 脉冲混合调制型开关电源
JP2002176340A (ja) * 2000-12-06 2002-06-21 Toshiba Corp 遅延回路及び電圧制御発振回路
JP4534358B2 (ja) 2001-01-19 2010-09-01 富士電機システムズ株式会社 発振回路
JP3982342B2 (ja) * 2002-03-28 2007-09-26 ヤマハ株式会社 Ｄ級増幅器における三角波生成回路および該三角波生成回路を用いたｄ級増幅器
JP3912224B2 (ja) * 2002-08-09 2007-05-09 富士電機デバイステクノロジー株式会社 三角波発振回路
JP4057438B2 (ja) * 2003-02-04 2008-03-05 ローム株式会社 三角波信号の位相同期方法、及びそのシステム
JP4461813B2 (ja) * 2003-02-28 2010-05-12 ヤマハ株式会社 パルス幅変調増幅器
JP4063154B2 (ja) * 2003-06-24 2008-03-19 富士電機デバイステクノロジー株式会社 発振回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546983B (zh) * 2008-03-27 2012-02-08 三洋电机株式会社 马达驱动电路
CN101610024B (zh) * 2008-06-20 2012-05-23 尼克森微电子股份有限公司 具频率抖动的频率发生器及脉宽调制控制器
CN101847982B (zh) * 2009-01-22 2012-05-30 三洋电机株式会社 三角波产生电路
CN101984558A (zh) * 2010-09-25 2011-03-09 苏州华芯微电子股份有限公司 采用数字电路控制的高性能锯齿波产生电路及方法
CN106105034A (zh) * 2014-04-16 2016-11-09 密克罗奇普技术公司 斜坡产生模块
CN106105034B (zh) * 2014-04-16 2020-10-27 密克罗奇普技术公司 斜坡产生模块
CN107659269A (zh) * 2017-10-19 2018-02-02 无锡华润矽科微电子有限公司 低功耗振荡器电路结构

Also Published As

Publication number Publication date
US7626430B2 (en) 2009-12-01
JP2007235188A (ja) 2007-09-13
US20070273452A1 (en) 2007-11-29
CN101030769B (zh) 2010-11-17
JP4750582B2 (ja) 2011-08-17

Similar Documents

Publication Publication Date Title
CN101030769A (zh) 内置电容器的三角波生成设备
CN1234202C (zh) Dc－dc转换器
CN1249922C (zh) 开关稳压器及应用它的lsi系统
CN1274084C (zh) 电荷泵电路
CN1956306A (zh) Dc－dc变换器和用于控制dc－dc变换器的方法
CN1512660A (zh) 具有声音输出装置的电子装置
CN1866706A (zh) 电子电路
CN1845412A (zh) 过功率保护装置
CN101034847A (zh) 升压电路和具有其的电子设备
CN1449099A (zh) 电源装置以及包括该装置的便携式机器
CN1913364A (zh) 数字/模拟转换器
CN1893245A (zh) 包括具不同放电时间常数的电荷泵型升压电路的电源设备
CN101048930A (zh) 电荷泵电路
CN1447506A (zh) 电源电路及pwm电路
CN1409473A (zh) Dc－dc转换器的控制方法
CN1780125A (zh) 直流－直流变换器
CN101047372A (zh) 脉冲宽度调制电路
CN101075399A (zh) 低功耗源极驱动器的方法及其装置
CN1897443A (zh) 压电致动器驱动电路
CN1839547A (zh) 半导体集成电路器件及采用其的电源电压监视系统
CN101039073A (zh) 驱动电路
CN1499730A (zh) 流水线结构的高速高精度模数转换器
CN1476155A (zh) 升压电路
CN1187901C (zh) 依次比较型a/d转换器
CN1540362A (zh) 电池充放电监视用电路和电池充放电监视方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101117

Termination date: 20140227