CN101075399A - 低功耗源极驱动器的方法及其装置 - Google Patents

低功耗源极驱动器的方法及其装置 Download PDF

Info

Publication number
CN101075399A
CN101075399A CN200710005785.1A CN200710005785A CN101075399A CN 101075399 A CN101075399 A CN 101075399A CN 200710005785 A CN200710005785 A CN 200710005785A CN 101075399 A CN101075399 A CN 101075399A
Authority
CN
China
Prior art keywords
voltage
reference voltage
source electrode
output terminal
electrode driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710005785.1A
Other languages
English (en)
Other versions
CN101075399B (zh
Inventor
曹文远
陈章三
林哲立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38681171&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101075399(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN101075399A publication Critical patent/CN101075399A/zh
Application granted granted Critical
Publication of CN101075399B publication Critical patent/CN101075399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种可减少源极驱动器的功率损耗的方法，包含有参考电压源对源极驱动器的负载端进行充放电至与目标电压极性相同且电压值接近的参考电压；以及该源极驱动器的输出级对该负载端进行充放电至该目标电压。

Description

低功耗源极驱动器的方法及其装置
技术领域
本发明是提供一种低功耗源极驱动器的方法及其装置，尤指一种利用参考电压源对源极驱动器的负载端进行充放电至参考电压的方法及其装置。
背景技术
近年来，在消费市场上蓬勃发展的是体积小和提供高显示品质的平面显示器(Flat Panel Display，FPD)。平面显示器的种类主要有等离子体显示器(Plasma Display Panel，PDP)、液晶显示器(Liquid Crystal Display，LCD)，和背投影显示器(Rear Projection Display)等。这些平面显示器具有体积小和高显示品质等共通优点，已逐渐取代传统的阴极射线管显示器(CathodeRay Tube Display，CRT)，因而被广泛地应用在笔记本型计算机(NotebookComputer)、个人数字助理(Personal Digital Assistant，PDA)、平面电视，或移动电话等信息产品上。
请参考图1。图1为先前技术使用电荷分享的源极驱动器芯片10的示意图。源极驱动器芯片10共包含N组通道，且为Dot Inversion，因此相邻的运算放大器其极性是相反的，比如说第1组运算放大器OP+为正极性，第2组运算放大器OP-为负极性。其中，Vref[R:1]为提供给数字模拟转换器DAC的R组参考电压，数字模拟转换器DAC会依据这些参考电压再细分出更多的电压值给运算放大器使用。而Code[B:1]是欲显示于平面显示器的灰阶数字数据，是由时序控制器产生并传送给源极驱动器暂存及使用。请参考第1组与第2组通道，假设所有的运算放大器都是不断地在供应电压AVDD与接地电压GNDA的电位做切换，则于电荷分享时(Charge Sharing)，先将相邻的源极驱动器芯片外部负载Load1、Load2做短路连接的操作，此时第一开关Φ1为导通状态，则源极驱动器芯片外部负载Load1、Load2上的电荷会重新平均分配，平衡后的电压值大约为供应电压AVDD的二分之一。此时再将第一开关Φ1开路，并将运算放大器的输出级连接至相对应的源极驱动器芯片外部负载(第1组运算放大器OP+连接至源极驱动器芯片外部负载Load1，第2组运算放大器OP-连接至源极驱动器芯片外部负载Load2)，此时第二开关Φ2为导通状态。则运算放大器会将源极驱动器芯片外部负载提升或压低至目标电位(此为供应电压AVDD/接地电压GNDA)，以完成一次完整的驱动操作。
请参考图2。图2为图1中的源极驱动器的输出时序图。使用电荷共享方式与1-Line Dot Inversion。其中，POL代表运算放大器OP的极性信号，LD代表运算放大器OP的输出起始信号。OUT则为源极驱动器芯片外部负载的电压。决定运算放大器OP输出极性的方式是在LD的上升缘(Rising Edge)暂存POL的值，如图2所示，在LD的上升缘暂存到的POL为1，则运算放大器OP输出极性为正极性，若在LD的上升缘暂存到的POL为0，则运算放大器OP输出极性为负极性。于第一开关Φ1导通期间，可通过电荷共享的方式，先将源极驱动器芯片外部负载的电压提升或压低至0.5*AVDD，但于第二开关Φ2导通期间，改由运算放大器OP接替输出，仍有将近0.5*AVDD的电位需要驱动。
请参考图3。图3为图1中的源极驱动器的另一输出时序图。使用电荷共享方式与2-Line Dot Inversion。与图2不同的是，运算放大器OP极性变换的频率为原本的二分之一。则于第一次第一开关Φ1导通期间，可通过电荷共享的方式，先将源极驱动器芯片外部负载的电压提升或压低至0.5*AVDD，于第二开关Φ2导通期间，改由运算放大器OP驱动剩余的0.5*AVDD电位，于第二次的第一开关Φ1导通则不做切换，直到第三次的第一开关Φ1导通再做切换。
现有的平面显示器所使用的源极驱动器(Source Driver)架构中，为了节省功率损耗，往往采用电荷分享(Charge Sharing)的做法，先将相邻且极性相反的输出端点以短路方式连接，等到电荷平均分配后，再将源极驱动器的输出级连接至输出端点对负载进行充放电的操作。此种方法的缺点在于电荷平均分配后，负载端距离目标电压仍有一段不小的距离，导致源极驱动器的输出端要继续队负载端进行充放电时，仍需耗费许多的功率。
发明内容
本发明的目的在于提供一种可减少源极驱动器的功率损耗的方法及其装置，以解决已知技术中的问题。
本发明是提供一种可减少源极驱动器的功率损耗的方法，包含有参考电压源对源极驱动器的负载端进行充放电至与目标电压极性相同且电压值接近的参考电压；以及该源极驱动器的输出级对该负载端进行充放电至该目标电压。
本发明是提供一种可减少源极驱动器的功率损耗的方法，包含有第一参考电压源对源极驱动器的负载端进行充电至与第一目标电压极性相同且电压值接近的第一参考电压；该源极驱动器的输出级对该负载端进行充放电至该第一目标电压；第二参考电压源对该源极驱动器的负载端进行放电至与第二目标电压极性相同且电压值接近的第二参考电压；以及该源极驱动器的输出级对该负载端进行放电至该第二目标电压。
本发明是提供一种可减少源极驱动器的功率损耗的方法，包含有依据起始信号于时序上延迟第一参考电压以产生多个第一电压信号；依据该起始信号于时序上延迟第二参考电压以产生多个第二电压信号；依据该多个第一电压信号对多个相对应的源极驱动器的负载端进行充电至与第一目标电压极性相同且电压值接近的该第一参考电压；该多个相对应的源极驱动器的输出级对该多个相对应的负载端进行充放电至该第一目标电压；依据该多个第二电压信号对该多个相对应的源极驱动器的负载端进行放电至与第二目标电压极性相同且电压值接近的该第二参考电压；以及该多个相对应的源极驱动器的输出级对该负载端进行放电至该第二目标电压。
本发明是提供一种低功耗的源极驱动器，包含有第一脚位，用来输入第一参考电压；第二脚位，用来输入第二参考电压；第一数字模拟转换器；运算放大器，耦接于该第一数字模拟转换器；输出端；第一开关，耦接于该第一脚位与该输出端之间，用来控制该输出端是否电性连接至该第一脚位；第二开关，耦接于该运算放大器与该输出端之间，用来控制该输出端是否电性连接至该运算放大器；以及第三开关，耦接于该第二脚位与该输出端之间，用来控制该输出端是否电性连接至该第二脚位。
本发明是提供一种低功耗的源极驱动器，包含有第一数字模拟转换器；运算放大器，耦接于该第一数字模拟转换器；输出端；第一开关，耦接于该第一数字模拟转换器与该输出端之间，用来控制该输出端是否电性连接至该第一数字模拟转换器；以及第二开关，耦接于该运算放大器与该输出端之间，用来控制该输出端是否电性连接至该运算放大器；其中，该第一数字模拟转换器是根据极性信号与灰阶数字数据由多组参考电压中选取一组参考电压输出。
本发明是提供一种低功耗的源极驱动器，包含有第一数字模拟转换器；运算放大器，耦接于该第一数字模拟转换器；输出端；第二数字模拟转换器，其包含第一输出端及第二输出端；第一开关，耦接于该第二数字模拟转换器的该第一输出端与该输出端之间，用来控制该输出端是否电性连接至该第二数字模拟转换器的该第一输出端；第二开关，耦接于该运算放大器与该输出端之间，用来控制该输出端是否电性连接至该运算放大器；以及第三开关，耦接于该第二数字模拟转换器的该第二输出端与该输出端之间，用来控制该输出端是否电性连接至该第二数字模拟转换器的该第二输出端；其中，该第一数字模拟转换器是根据极性信号与灰阶数字数据由多组参考电压中选取一组参考电压输出；其中，该第二数字模拟转换器是根据该极性信号以及一灰阶数字数据由多组转换器参考电压中选取一组转换器参考电压并于该第一输出端输出第一参考电压；其中，该第二数字模拟转换器是根据该极性信号以及一灰阶数字数据由该多组转换器参考电压中选取另一组转换器参考电压并于该第二输出端输出第二参考电压。
本发明是提供一种低功耗的源极驱动器集成电路，包含有时序控制器，用来依据起始信号于时序上延迟第一参考电压以产生多个第一电压信号，且依据该起始信号于时序上延迟第二参考电压以产生多个第二电压信号；以及多个通道群组，每一个通道群组包含第一输入端，用来接收相对应的第一电压信号；第二输入端，用来接收相对应的第二电压信号；第三输入端，用来接收该起始信号；及多个源极驱动器，每一个源极驱动器包含数字模拟转换器；运算放大器，耦接于该数字模拟转换器；输出端；第一开关，耦接于该运算放大器与该输出端之间，用来控制该输出端是否电性连接至该运算放大器；第二开关，耦接于该第二输入端与该输出端之间，用来控制该输出端是否电性连接至该第二输入端；以及第三开关，耦接于该第一输入端与该输出端之间，用来控制该输出端是否电性连接至该第一输入端。
附图说明
图1为先前技术使用电荷分享的源极驱动器芯片的示意图。
图2为图1中的源极驱动器的输出时序图。
图3为图1中的源极驱动器的另一输出时序图。
图4为本发明一实施例说明源极驱动器的示意图。
图5为图4中的源极驱动器的输出时序图。
图6为本发明另一实施例说明源极驱动器的示意图。
图7为图6的控制信号与输出电压对应方式的示意图。
图8为图6中的源极驱动器的输出时序图。
图9为本发明另一实施例说明源极驱动器芯片的示意图。
图10为本发明另一实施例说明源极驱动器芯片的示意图。
图11为图9与图10的控制信号与参考电压对应方式的示意图。
图12为图9与图10的控制信号与参考电压对应方式的另一示意图。
图13为图9与图10的控制信号与参考电压对应方式的另一示意图。
图14为图9与图10中的源极驱动器的输出时序图。
图15为本发明一实施例说明源极驱动器芯片内部的信道群组的示意图。
图16为本发明一源极驱动器芯片的示意图。
图17为图16中时序控制器的架构的示意图。
图18为图15的源极驱动器的输出时序图。
图19为图15的源极驱动器的另一输出时序图。
图20为图17的时序控制器的输出时序图。
图21为图17的时序控制器的另一输出时序图。
图22为图17的时序控制器的另一输出时序图。
图23为图16中同一个通道群组的第1信道与第2信道的输出时序图。
图24为图16中第1组通道群组与第2组通道群组的输出时序图。
图25为图16中第1组通道群组与第2组通道群组的另一输出时序图。
[主要元件标号说明]
10、40、60                        源极驱动器芯片
62      时序控制器
DAC、DAC1-DACk                  数字模拟转换器
OP+、OP-、OP1-OPK               运算放大器
AVDD    供应电压                  GNDA    接地电压
Vref[R:1]、Vref2[V:1]             参考电压
Code[B:1]、Code[C:1]、Code2[D:1]  灰阶数字数据
POL     极性信号
LD             起始信号
OUT            负载电压
Φ1、SW1、SW11-SWK1            第一开关
Φ2、SW2、SW12-SWK2            第二开关
SW3、SW13-SWK3                 第三开关
SWC1-SWCM                       第一电压控制开关
SWD1-SWDM                       第二电压控制开关
VT1           第一目标电压       VT2        第二目标电压
V1            第一参考电压       V2         第二参考电压
V1-VN        参考电压           VT          目标电压
Load1-LoadN、Load1-LoadK、Load1-LoadM  源极驱动器芯片外部负载
DAC1           第一数字模拟转换器
DAC2           第二数字模拟转换器
Input1、622     第一输入端
Input2、624     第二输入端
Input3、626     第三输入端
628             第一输出端
629             第二输出端
CG1-CGM       通道群组
72              相位控制单元
P1-PM         第一电压信号
N1-NM         第二电压信号
C1-CM、D1-DM相位控制信号
T1-TM、t1-tM、T12-TM2、t12-tM2      时间
L1-LM、W1-WM                            宽度
具体实施方式
请参考图4。图4为本发明一实施例说明源极驱动器芯片40的示意图。于集成电路外部先产生第一参考电压V1及第二参考电压V2，并将第一参考电压V1及第二参考电压V2通过源极驱动器芯片40的第一脚位及第二脚位连接至集成电路内部。根据源极驱动器输出级的极性，将源极驱动器芯片外部负载Load1连接至第一参考电压V1或第二参考电压V2，然后再将源极驱动器芯片外部负载Load1连接至运算放大器OP1进行充放电至第一目标电压VT1或第二目标电压VT2。假设第一目标电压VT1大于第二目标电压VT2，欲将源极驱动器芯片外部负载Load1充电至第一目标电压VT1，则先将源极驱动器芯片外部负载Load1连接至第一参考电压V1，此时第一开关SW1为导通状态；再将源极驱动器芯片外部负载Load1连接至运算放大器OP1继续充电至第一目标电压VT1，此时第二开关SW2为导通状态。同样地，欲将源极驱动器芯片外部负载Load1放电至第二目标电压VT2，则先将源极驱动器芯片外部负载Load1连接至第二参考电压V2，此时第三开关SW3为导通状态；再将源极驱动器芯片外部负载Load1连接至运算放大器OP1继续放电至第二目标电压VT2，此时第二开关SW2为导通状态。通过第一开关SW1、第二开关SW2及第三开关SW3的导通与否，用来选择源极驱动器芯片外部负载Load1电性连接至第一参考电压V1、第二参考电压V2或运算放大器OP1。
请参考图5。图5为图4中的源极驱动器的输出时序图。当LD上升时，依据POL信号来决定是否要将源极驱动器芯片外部负载Load1电性连接至第一参考电压V1或第二参考电压V2，直至LD下降后，才将源极驱动器芯片外部负载Load1连接至运算放大器OP1进行充放电。于第一开关SW1导通期间，先将源极驱动器芯片外部负载Load1的电压提升或压低至第一参考电压V1，于第二开关SW2导通期间，改由运算放大器OP1驱动源极驱动器芯片外部负载Load的电压至第一目标电压VT1。于第三开关SW3导通期间，先将源极驱动器芯片外部负载Load1的电压提升或降低至第二参考电压V2，于第二开关SW2导通期间，改由运算放大器OP1驱动源极驱动器芯片外部负载Load1的电压至第二目标电压VT2。若第一参考电压V1接近第一目标电压VT1且第二参考电压V2接近第二目标电压VT2，则运算放大器OP1只需要供应少许电荷便可驱动至目标电压，可大幅降低源极驱动器的功率损耗。
请参考图6。图6为本发明另一实施例说明源极驱动器芯片的示意图。由集成电路内部的数字模拟转换器DAC，根据极性信号POL与灰阶数字数据Code[C:1]由多组参考电压V1-VN中选取一组参考电压输出，而Code[C:1]是欲显示于平面显示器的灰阶数字数据，是由时序控制器产生并传送给源极驱动器暂存及使用。POL代表输出极性，VT代表目标电压。根据源极驱动器输出级的极性，先将源极驱动器芯片外部负载Load1连接并充放电至上述所选取的参考电压V1-VN的其中一组，然后再将源极驱动器芯片外部负载Load1连接至运算放大器OP1进行充放电至目标电压VT。即先将源极驱动器芯片外部负载Load1连接至数字模拟转换器DAC的输出端，充电至所选取的某一组参考电压，此时第一开关SW1为导通状态；再将源极驱动器芯片外部负载Load1连接至运算放大器OP1继续充电至目标电压VT，此时第二开关SW2为导通状态。
请参考图7、图8与图6。图7为图6的控制信号与输出电压对应方式的示意图。以Code[C:1]为二个位为例Code[2:1]，则依据POL信号与Code[2:1]的排列组合，会产生8组目标电压V1-V8，而V1’-V8’分别代表接近目标电压V1-V8的电压(请参考图8)。如图7所示，当POL信号为0且Code为00时，目标电压VT为V1，以此类推。
请参考图8。图8为图6中的源极驱动器的输出时序图。如图8所示，当POL信号为1且Code为00时，对应到的目标电压为V5，则导通第一开关SW1，先将源极驱动器芯片外部负载Load1连接至数字模拟转换器DAC的输出端，充电至电压V5’，然后再导通第二开关SW2，将源极驱动器芯片外部负载Load1连接至运算放大器OP1继续充电至目标电压V5，以此类推。
请参考图9。图9为本发明另一实施例说明一源极驱动器芯片的示意图。Code[C:1]代表欲显示于平面显示器的灰阶数字数据，Vref[R:1]代表R组参考电压，Vref2[V:1]是Vref[R:1]的部分集合或完全集合中的V组参考电压(V≤R)，Code2[D:1]是Code[C:1]的部分集合或完全集合中的D个位(D≤C)，VT1、VT2代表正负极性下的目标电压。由集成电路内部的第二数字模拟转换器DAC2，根据极性信号POL与灰阶数字数据Code2[D:1]由多组参考电压Vref2[V:1]中选取一组参考电压输出(输出第一参考电压V1或第二参考电压V2)，根据源极驱动器输出级的极性，将源极驱动器芯片外部负载Load1连接至第一参考电压V1或第二参考电压V2，然后再将源极驱动器芯片外部负载Load1连接至运算放大器OP1进行充放电至目标电压VT1或VT2。于第一开关SW1导通期间，先将源极驱动器芯片外部负载Load1的电压提升或压低至第一参考电压V1，于第二开关SW2导通期间，改由运算放大器OP1驱动源极驱动器芯片外部负载Load1的电压至第一目标电压VT1。于第三开关SW3导通期间，先将源极驱动器芯片外部负载Load1的电压降低至第二参考电压V2，于第二开关SW2导通期间，改由运算放大器OP1驱动源极驱动器芯片外部负载Load1的电压至第二目标电压VT2。由于第一参考电压V1接近第一目标电压VT1且第二参考电压V2接近第二目标电压VT2，则运算放大器OP1只需要供应少许电便可驱动至目标电压，可大幅降低源极驱动器的功率损耗。
请参考图10。图10为本发明另一实施例说明一源极驱动器芯片的示意图。与图9不同的是第二数字模拟转换器DAC2所使用的参考电压Vref2[V:1]与第一数字模拟转换器DAC1所使用的参考电压Vref[R:1]互为独立。仍由第二数字模拟转换器DAC2输出第一参考电压V1及第二参考电压V2，第一开关SW1、第二开关SW2及第三开关SW3的导通与否，用来选择源极驱动器芯片外部负载Load1连接至第一参考电压V1、第二参考电压V2或运算放大器OP1。
请参考图11。图11为图9与图10的控制信号与参考电压对应方式的示意图。令V等于16，D等于3，此种对应方式表示数值不同的Code2[3:1]会选择到不同的Vref2值。
请参考图12。图12为图9与图10的控制信号与参考电压对应方式的另一示意图。令V等于16，D等于3，此种对应方式表示数值不同的Code2[3:1]可以选择到相同的Vref2值。
请参考图13。图13为图9与图10的控制信号与参考电压对应方式的另一示意图。令V等于16，D等于3，此种对应方式表示V1、V2的值可以与Code2[3:1]无关，直接固定为特定的Vref2值，此处为Vref2[1]及Vref2[16]。
请参考图14。图14为图9与图10中的源极驱动器的输出时序图。此处的控制信号与参考电压对应方式采用图11的对照方式，并举Code2[3:1]为000、001、010及011为例说明。则V1-V4分别代表Code2[3:1]为000-011在正极性下的目标电压，V9-V12分别代表Code2[3:1]为000-011在负极性下的目标电压。于第一开关SW1导通期间，先将源极驱动器芯片外部负载Load1的电压提升至参考电压V1，于第二开关SW2导通期间，改由运算放大器OP1驱动源极驱动器芯片外部负载Load1的电压至目标电压VT1。于第三开关SW3导通期间，先将源极驱动器芯片外部负载Load1的电压降低至参考电压V9，于第二开关SW2导通期间，改由运算放大器OP1驱动源极驱动器芯片外部负载Load1的电压至目标电压VT9，以此类推。
请参考图15。图15为本发明一实施例说明源极驱动器芯片内部的信道群组的示意图。令源极驱动器芯片内的总输出信道数目为N，并将该N个信道分成M个信道群组(Channel Group)，每一个通道群组包含第一输入端Input1、第二输入端Input2及第三输入端Input3；其中，第一输入端Input1用来接收相对应的第一电压信号P1-PM，第二输入端Input2用来接收相对应的第二电压信号N1-NM，第三输入端Input3用来接收起始信号LD(请参考图16)。每一个通道群组包含K个源极驱动器，每一个源极驱动器分别包含一个数字模拟转换器DAC1-DACK，一个运算放大器OP1-OPK，一第一开关SW11-SWK1、一第二开关SW12-SWK2以及一第三开关SW13-SWK3。其中，第一开关SW11-SWK1是耦接于源极驱动器芯片外部负载Load1-Loadk跟运算放大器OP1-OPK之间，根据第三输入端Input3所接收的起始信号LD控制其开启或关闭，用来决定运算放大器OP1-OPK是否可以对源极驱动器芯片外部负载Load1-LoadK进行充放电。第二开关W12-SWK2是耦接于源极驱动器芯片外部负载Load1-Loadk跟第二输入端Input2之间，用来决定是否将第二输入端Input2所接收的第二电压信号N1-NM连接至源极驱动器芯片外部负载Load1-LoadK。而电压控制开关SW13-SWK3是耦接于源极驱动器芯片外部负载Load1-Loadk跟第一输入端Input1之间，用来决定是否将第一输入端Input1所接收的第一电压信号P1-PM连接至源极驱动器芯片外部负载Load1-LoadK。
请参考图16与图17。图16为本发明一实施例说明源极驱动器芯片60的示意图。源极驱动器芯片60包含时序控制器62及M个通道群组CG1-CGM，其中每一个通道群组CG1-CGM包含K个源极驱动器，则该源极驱动器芯片总共包含M×K个源极驱动器，其包含M×K个源极驱动器芯片外部负载Load1-LoadM×K。时序控制器62包含第一输入端622，用来接收第一参考电压V1，第二输入端624，用来接收第二参考电压V2，控制端626，用来接收起始信号LD，M个第一输出端628，用来根据起始信号LD于时序上延迟第一参考电压V1以产生M个第一电压信号P1-PM，M个第二输出端629，用来根据起始信号LD于时序上延迟第二参考电压V2以产生M个第二电压信号N1-NM。每一个通道群组CG1-CGM包含第一输入端Input1、第二输入端Input2以及第三输入端Input3，分别用来接收相对应的第一控制信号P1-PM、相对应的第二控制信号N1-NM以及起始信号LD。
请参考图17与图16。图17为图16中时序控制器62的架构的示意图。时序控制器62包含相位控制单元72、M个第一电压控制开关SWC1-SWCM以及M个第二电压控制开关SWD1-SWDM。相位控制单元72包含输入端、多个第一相位控制信号输出端以及多个第二相位控制信号输出端。该输入端用来接收起始信号LD。该多个第一相位控制信号输出端用来根据起始信号LD输出多个第一相位控制信号C1-CM，其用来控制相对应的多个第一电压控制开关SWC1-SWCM的开启及关闭。该多个第二相位控制信号输出端用来根据起始信号LD输出多个第二相位控制信号D1-DM，其是用来控制相对应的多个第二电压控制开关SWD1-SWDM的开启及关闭。其中，多个第一电压控制开关SWC1-SWCM的每一个第一电压控制开关是耦接于第一输入端622与相对应的第一输出端628之间(第一参考电压V1与第一电压信号P1-PM之间)。多个第二电压控制开关SWD1-SWDM的每一个第二电压控制开关是耦接于第二输入端624与相对应的第一输出端629之间(第二参考电压V2与第二电压信号N1-NM之间)。
请参考图18。图18为图15的源极驱动器的输出时序图。假设为1-LineDot Inversion的方式，信道群组CG1包含四个源极驱动器。由于是DotInversion，相邻的通道极性是相反的，因此，当POL为1时，电压控制开关SW13、SW22、SW33、SW42会同时导通，当POL为0时，电压控制开关SW12、SW23、SW32、SW43会同时导通，以此类推。而电压控制开关SW11、SW21、SW31、SW41则是在起始信号LD为0时同时导通(耦接至运算放大器OP1-OP4)。
请参考图19。图19为图15的源极驱动器的另一输出时序图。假设为1-Line Row Inversion的方式，信道群组CG1包含四个源极驱动器。由于是Row Inversion，相邻的通道极性是相同的，因此，当POL为1时，电压控制开关SW13、SW23、SW33、SW43会同时导通，当POL为0时，电压控制开关SW12、SW22、SW32、SW42会同时导通，以此类推。而电压控制开关SW11、SW21、SW31、SW41则是在起始信号LD为0时同时导通(耦接至运算放大器OP1-OP4)。
请参考图20。图20为图17的时序控制器的输出时序图。其中，T1-TM为第一相位控制信号C1-CM上升缘距离起始信号LD上升缘的时间，t1-tM为第二相位控制信号D1-DM上升缘距离起始信号LD上升缘的时间，且T1-TM与t1-tM为互相独立的实数。第一相位控制信号C1-CM与第二相位控制信号D1-DM会在起始信号LD上升后依序上升，并在起始信号LD下降缘同时下降。当第一相位控制信号C1-CM为高电平时，则第一电压控制开关SWC1-SWCM呈导通状态，当第二相位控制信号D1-DM为高电平时，则第二电压控制开关SWD1-SWDM呈导通状态。
请参考图21。图21为图17的时序控制器的另一输出时序图。此时T1-TM与t1-tM皆等于0，则第一相位控制信号C1-CM与第二相位控制信号D1-DM的时序关系图如图21所示。当第一相位控制信号C1-CM为高电平时，则第一电压控制开关SWC1-SWCM呈导通状态，当第二相位控制信号D1-DM为高电平时，则第二电压控制开关SWD1-SWDM呈导通状态。
请参考图22。图22为图17的时序控制器的另一输出时序图。其中，T1-TM为第一相位控制信号C1-CM上升缘距离起始信号LD上升缘的时间，T12-TM2为第一相位控制信号C1-CM下降缘距离起始信号LD下降缘的时间，t1-tM为第二相位控制信号D1-DM上升缘距离起始信号LD上升缘的时间，t12-tM2为第二相位控制信号D1-DM下降缘距离起始信号LD下降缘的时间，且T1-TM与、T12-TM2、t1-tM与t12-tM2为互相独立的实数。通过此种时序关系，可以将第一相位控制信号C1-CM跟第二相位控制信号D1-DM的宽度调整为等长(即L1-LM等长，W1-WM等长)。当第一相位控制信号C1-CM为高电平时，则第一电压控制开关SWC1-SWCM呈导通状态，当第二相位控制信号D1-DM为高电平时，则第二电压控制开关SWD1-SWDM呈导通状态。
请参考图23。图23为图16中同一个通道群组的第1信道与第2信道的输出时序图。于1-Line Dot Inversion的方式下，第1信道与第2信道输出的极性相反。VT1和VT2分别代表不同的目标电压。其中，第一电压信号P1于起始信号LD第一次上升后由高阻抗(Hi-Z)状态转变成V1，此时电压控制开关SW13为导通状态，则源极驱动器芯片外部负载Load1会充电至V1，待起始信号LD下降后，关闭电压控制开关SW13，此时运算放大器OP1会接手将源极驱动器芯片外部负载Load1充电至目标电压VT1(导通电压控制开关SW11)。于起始信号LD第二次上升时，电压控制开关SW12为导通状态，则源极驱动器芯片外部负载Load1会放电至V2，待起始信号LD下降后，关闭电压控制开关SW12，此时运算放大器OP1会接手将源极驱动器芯片外部负载Load1放电至目标电压VT2(导通电压控制开关SW11)。由于第1信道与第2信道输出的极性相反，第一电压信号P1于起始信号LD第一次上升后由高阻抗(Hi-Z)状态转变成V1，此时电压控制开关SW22为导通状态，则源极驱动器芯片外部负载Load2会放电至V2，待起始信号LD下降后，关闭电压控制开关SW22，此时运算放大器OP2会接手将源极驱动器芯片外部负载Load2放电至目标电压VT2(导通电压控制开关SW21)。于起始信号LD第二次上升时，电压控制开关SW23为导通状态，则源极驱动器芯片外部负载Load2会充电至V1，待起始信号LD下降后，关闭电压控制开关SW23，此时运算放大器OP2会接手将源极驱动器芯片外部负载Load2充电至目标电压VT1(导通电压控制开关SW21)。
请参考图24。图24为图16中第1组通道群组与第2组通道群组的输出时序图。VT1、VT2、VT3和VT4分别代表不同的目标电压。其中，第一电压信号P1、P2由高阻抗(Hi-Z)状态转变成V1以及第二电压信号N1、N2由高阻抗(Hi-Z)状态转变成V2的时间点可以彼此错开，此种做法可避免同一时间内对所有的负载进行充放电，以防止瞬间最大电流及降低系统噪声产生的机会。
请参考图25。图25为图16中第1组通道群组与第2组通道群组的另一输出时序图。与图24不同的是，将第一电压信号P1、P2由高阻抗(Hi-Z)状态转变成V1以及第二电压信号N1、N2由高阻抗(Hi-Z)状态转变成V2的时间点调整成相同的。
以上所述的实施例仅用来说明本发明，并不局限本发明的范畴。文中所提到参考电压V1-VN并不局限于固定的电压，且参考电压V1-VN的产生方式可以由芯片外部的脚位接出，由芯片内部的数字模拟转换器所提供，但并不局限于此。且通过一个时序控制器来将先前所产生的参考电压重新产生成多组时序上互为独立的电压信号，该些信号的时序关系可以是各种的变化组合，并不局限于本发明所举的实施例。此外，第一开关SW1、SW11-SWK1、第二开关SW2、SW12-SWK2、第三开关SW3、SW13-SWK3、第一电压控制开关SWC1-SWCM以及第二电压控制开关SWD1-SWDM等元件并不限定为金属氧化物半导体晶体管或双极型结晶体管，也可以采用其它元件。
由上可知，本发明提供一种低功耗源极驱动器的方法及其装置。先将源极驱动器的负载端进行充放电至与目标电压接近的参考电压，源极驱动器内部只需使用较小的偏压电流，即能在相同时间内让源极驱动器推动相同的负载值，进而减少源极驱动器的功率损耗，这种情况在目标电压接近最高(AVDD)及最低电位(GNDA)时更加明显。随着平面显示器尺寸及分辨率不断增加，本发明所获得的功率改善更加显著。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (31)

1.一种可减少源极驱动器的功率损耗的方法，包含有：
参考电压源对源极驱动器的负载端进行充放电至与目标电压极性相同且电压值接近的参考电压；以及
该源极驱动器的输出级对该负载端进行充放电至该目标电压。
2.根据权利要求1所述的方法，其中该目标电压为系统供应电压。
3.根据权利要求2所述的方法，其中与该目标电压极性相同且电压值接近的该参考电压为该系统供应电压的四分之三。
4.根据权利要求3所述的方法，其中该目标电压为系统地电压。
5.根据权利要求4所述的方法，其中与该目标电压极性相同且电压值接近的该参考电压为该系统供应电压的四分之一。
6.根据权利要求1所述的方法，其包含通过该源极驱动器的脚位提供该参考电压给该参考电压源。
7.根据权利要求1所述的方法，其包含由该源极驱动器内部与该源极驱动器的输出级所共享的数字模拟转换器产生该参考电压给该参考电压源。
8.根据权利要求1所述的方法，其包含由该源极驱动器内部不与该源极驱动器的输出级所共享的数字模拟转换器产生该参考电压给该参考电压源。
9.一种可减少源极驱动器的功率损耗的方法，包含有：
第一参考电压源对源极驱动器的负载端进行充电至与第一目标电压极性相同且电压值接近的第一参考电压；
该源极驱动器的输出级对该负载端进行充放电至该第一目标电压；
第二参考电压源对该源极驱动器的负载端进行放电至与第二目标电压极性相同且电压值接近的第二参考电压；以及
该源极驱动器的输出级对该负载端进行放电至该第二目标电压。
10.根据权利要求9所述的方法，其中该第一目标电压为系统供应电压。
11.根据权利要求10所述的方法，其中该第一参考电压为该系统供应电压的四分之三。
12.根据权利要求11所述的方法，其中该第二目标电压为系统地电压。
13.根据权利要求12所述的方法，其中该第二参考电压为该系统供应电压的四分之一。
14.根据权利要求9所述的方法，其包含：
通过该源极驱动器的脚位提供该第一参考电压给该第一参考电压源；以及
通过该源极驱动器的脚位提供该第二参考电压给该第二参考电压源。
15.根据权利要求9所述的方法，其包含：
由该源极驱动器内部与该源极驱动器的输出级所共享的数字模拟转换器产生该第一参考电压给该第一参考电压源；以及
由该源极驱动器内部与该源极驱动器的输出级所共享的数字模拟转换器产生该第二参考电压给该第二参考电压源。
16.根据权利要求9所述的方法，其包含：
由该源极驱动器内部不与该源极驱动器的输出级所共享的数字模拟转换器产生该第一参考电压给该第一参考电压源；
由该源极驱动器内部不与该源极驱动器的输出级所共享的数字模拟转换器产生该第二参考电压给该第二参考电压源。
17.一种可减少源极驱动器的功率损耗的方法，包含有：
依据起始信号于时序上延迟第一参考电压以产生多个第一电压信号；
依据该起始信号于时序上延迟第二参考电压以产生多个第二电压信号；
依据该多个第一电压信号对多个相对应的源极驱动器的负载端进行充电至与第一目标电压极性相同且电压值接近的该第一参考电压；
该多个相对应的源极驱动器的输出级对该多个相对应的负载端进行充放电至该第一目标电压；
依据该多个第二电压信号对该多个相对应的源极驱动器的负载端进行放电至与第二目标电压极性相同且电压值接近的该第二参考电压；以及
该多个相对应的源极驱动器的输出级对该负载端进行放电至该第二目标电压。
18.根据权利要求17所述的方法，其中该第一目标电压为系统供应电压。
19.根据权利要求18所述的方法，其中该第一参考电压为该系统供应电压的四分之三。
20.根据权利要求19所述的方法，其中该第二目标电压为系统地电压。
21.根据权利要求20所述的方法，其中该第二参考电压为该系统供应电压的四分之一。
22.根据权利要求17所述的方法，其还包含：
接收该起始信号；
根据该起始信号输出多个第一相位控制信号；以及
根据该起始信号输出多个第二相位控制信号；
其中，该多个第一相位控制信号用来控制相对应的该多个第一电压信号于时序上的延迟，该多个第二相位控制信号用来控制相对应的该多个第二电压信号于时序上的延迟。
23.一种低功耗的源极驱动器，包含有：
第一脚位，用来输入第一参考电压；
第二脚位，用来输入第二参考电压；
第一数字模拟转换器；
运算放大器，耦接于该第一数字模拟转换器；
输出端；
第一开关，耦接于该第一脚位与该输出端之间，用来控制该输出端是否电性连接至该第一脚位；
第二开关，耦接于该运算放大器与该输出端之间，用来控制该输出端是否电性连接至该运算放大器；以及
第三开关，耦接于该第二脚位与该输出端之间，用来控制该输出端是否电性连接至该第二脚位。
24.一种低功耗的源极驱动器，包含有：
第一数字模拟转换器；
运算放大器，耦接于该第一数字模拟转换器；
输出端；
第一开关，耦接于该第一数字模拟转换器与该输出端之间，用来控制该输出端是否电性连接至该第一数字模拟转换器；以及
第二开关，耦接于该运算放大器与该输出端之间，用来控制该输出端是否电性连接至该运算放大器；
其中，该第一数字模拟转换器是根据极性信号与灰阶数字数据由多组参考电压中选取一组参考电压输出。
25.一种低功耗的源极驱动器，包含有：
第一数字模拟转换器；
运算放大器，耦接于该第一数字模拟转换器；
输出端；
第二数字模拟转换器，其包含第一输出端及第二输出端；
第一开关，耦接于该第二数字模拟转换器的该第一输出端与该输出端之间，用来控制该输出端是否电性连接至该第二数字模拟转换器的该第一输出端；
第二开关，耦接于该运算放大器与该输出端之间，用来控制该输出端是否电性连接至该运算放大器；以及
第三开关，耦接于该第二数字模拟转换器的该第二输出端与该输出端之间，用来控制该输出端是否电性连接至该第二数字模拟转换器的该第二输出端；
其中，该第一数字模拟转换器是根据极性信号与灰阶数字数据由多组参考电压中选取一组参考电压输出；
其中，该第二数字模拟转换器是根据该极性信号与一灰阶数字数据由多组转换器参考电压中选取一组转换器参考电压并于该第一输出端输出第一参考电压；
其中，该第二数字模拟转换器是根据该极性信号与一灰阶数字数据由该多组转换器参考电压中选取另一组转换器参考电压并于该第二输出端输出第二参考电压。
26.根据权利要求25所述的源极驱动器，其中该多组转换器参考电压为该多组参考电压的部分集合或完全集合。
27.根据权利要求25所述的源极驱动器，其中该多组转换器参考电压与该多组参考电压为独立。
28.一种低功耗的源极驱动器集成电路，包含有：
时序控制器，用来依据起始信号于时序上延迟第一参考电压以产生多个第一电压信号，且依据该起始信号于时序上延迟第二参考电压以产生多个第二电压信号；以及
多个信道群组，每一个通道群组包含：
第一输入端，用来接收相对应的第一电压信号；
第二输入端，用来接收相对应的第二电压信号；
第三输入端，用来接收该起始信号；及
多个源极驱动器，每一个源极驱动器包含：
数字模拟转换器；
运算放大器，耦接于该数字模拟转换器；
输出端；
第一开关，耦接于该运算放大器与该输出端之间，用来控制该输出端是否电性连接至该运算放大器；
第二开关，耦接于该第二输入端与该输出端之间，用来控制该输出端是否电性连接至该第二输入端；以及
第三开关，耦接于该第一输入端与该输出端之间，用来控制该输出端是否电性连接至该第一输入端。
29.根据权利要求28所述的源极驱动器集成电路，其中该时序控制器包含：
第一输入端，用来接收该第一参考电压；
第二输入端，用来接收该第二参考电压；
控制端，用来接收该起始信号；
多个第一输出端，用来根据该起始信号于时序上延迟该第一参考电压以产生多个第一电压信号；以及
多个第二输出端，用来根据该起始信号于时序上延迟第二参考电压以产生多个第二电压信号。
30.根据权利要求29所述的源极驱动器集成电路，其中该时序控制器包含：
多个第一电压控制开关，每一个第一电压控制开关是耦接于该第一输入端与相对应的该第一输出端之间；以及
多个第二电压控制开关，每一个第二电压控制开关是耦接于该第二输入端与相对应的该第二输出端之间。
31.根据权利要求30所述的源极驱动器集成电路，其中该时序控制器还包含相位控制单元，其包含：
输入端，用来接收该起始信号；
多个第一相位控制信号输出端，用来根据该起始信号输出多个第一相位控制信号；以及
多个第二相位控制信号输出端，用来根据该起始信号输出多个第二相位控制信号；
其中，该多个第一相位控制信号用来控制相对应的该多个第一电压控制开关的开启及关闭，该多个第二相位控制信号用来控制相对应的该多个第二电压控制开关的开启及关闭。
CN2007100057851A 2006-04-03 2007-02-13 低功耗源极驱动器的方法及其装置 Active CN101075399B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US74413806P 2006-04-03 2006-04-03
US60/744,138 2006-04-03

Publications (2)

Publication Number Publication Date
CN101075399A true CN101075399A (zh) 2007-11-21
CN101075399B CN101075399B (zh) 2010-07-14

Family

ID=38681171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100057851A Active CN101075399B (zh) 2006-04-03 2007-02-13 低功耗源极驱动器的方法及其装置

Country Status (4)

Country Link
US (1) US7773079B2 (zh)
JP (1) JP5133585B2 (zh)
CN (1) CN101075399B (zh)
TW (1) TWI337451B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105474304A (zh) * 2013-08-07 2016-04-06 谱瑞科技股份有限公司 使用格雷码以减小显示系统的功耗
CN105513551A (zh) * 2016-01-15 2016-04-20 深圳市华星光电技术有限公司 电压产生电路及液晶电视
CN109427314A (zh) * 2017-09-01 2019-03-05 瑞鼎科技股份有限公司 源极驱动器及其运作方法
CN110264925A (zh) * 2019-06-11 2019-09-20 惠科股份有限公司 显示装置及其短路检测方法
WO2020093476A1 (zh) * 2018-11-06 2020-05-14 深圳市华星光电技术有限公司 数据驱动电路及液晶显示器
CN112150979A (zh) * 2020-10-23 2020-12-29 京东方科技集团股份有限公司 液晶显示装置及其驱动方法
WO2022032756A1 (zh) * 2020-08-10 2022-02-17 Tcl华星光电技术有限公司 源驱动芯片以及显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407401B (zh) * 2010-08-11 2013-09-01 Au Optronics Corp 位準移位器、時脈輸出訊號的產生方法以及相應的平面顯示裝置
JP5596477B2 (ja) * 2010-09-15 2014-09-24 ラピスセミコンダクタ株式会社 表示パネルの駆動装置
TWI453715B (zh) * 2011-08-09 2014-09-21 Raydium Semiconductor Corp 自動調整訊號偏移之裝置
TWI443625B (zh) 2011-11-18 2014-07-01 Au Optronics Corp 顯示面板及驅動顯示面板之方法
KR102112328B1 (ko) * 2019-05-21 2020-05-19 주식회사 에이코닉 디스플레이 장치의 출력 드라이버
US11687105B2 (en) 2021-06-30 2023-06-27 Novatek Microelectronics Corp. Driving device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60202571A (ja) * 1984-03-28 1985-10-14 Hitachi Ltd 積分方式ディジタル・アナログ変換器
JPH08137440A (ja) * 1994-11-08 1996-05-31 Hitachi Ltd 液晶表示装置の階調電圧生成回路
JP3110980B2 (ja) * 1995-07-18 2000-11-20 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 液晶表示装置の駆動装置及び方法
JPH1097224A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置
GB2335320A (en) * 1998-03-14 1999-09-15 Sharp Kk Digital-to-analogue converters
TW530287B (en) * 1998-09-03 2003-05-01 Samsung Electronics Co Ltd Display device, and apparatus and method for driving display device
JP2002328659A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 表示装置
JP3951687B2 (ja) 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
KR100438784B1 (ko) * 2002-01-30 2004-07-05 삼성전자주식회사 박막 트랜지스터형 액정 표시 장치의 소스 드라이버의출력 회로
CN100385491C (zh) * 2002-11-20 2008-04-30 三菱电机株式会社 图像显示装置
KR101041614B1 (ko) * 2003-12-29 2011-06-15 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101076424B1 (ko) * 2004-03-31 2011-10-25 엘지디스플레이 주식회사 일렉트로 루미네센스 패널의 프리차지 방법 및 장치
JP2006047693A (ja) * 2004-08-04 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 有機発光素子を用いた表示装置
JP4049140B2 (ja) * 2004-09-03 2008-02-20 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法
TWI267820B (en) * 2004-12-07 2006-12-01 Novatek Microelectronics Corp Source driver and panel displaying device
KR20060081572A (ko) * 2005-01-10 2006-07-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 소스 드라이버 구동방법
US7286012B2 (en) * 2005-06-07 2007-10-23 Himax Technologies Limited Operational amplifier circuit with controllable intermediate circuitry set therein
JP4172472B2 (ja) * 2005-06-27 2008-10-29 セイコーエプソン株式会社 駆動回路、電気光学装置、電子機器及び駆動方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105474304A (zh) * 2013-08-07 2016-04-06 谱瑞科技股份有限公司 使用格雷码以减小显示系统的功耗
CN105513551A (zh) * 2016-01-15 2016-04-20 深圳市华星光电技术有限公司 电压产生电路及液晶电视
US9898994B1 (en) 2016-01-15 2018-02-20 Shenzhen China Star Optoelectronics Technology Co., Ltd Voltage generation circuit and liquid crystal television
CN109427314A (zh) * 2017-09-01 2019-03-05 瑞鼎科技股份有限公司 源极驱动器及其运作方法
WO2020093476A1 (zh) * 2018-11-06 2020-05-14 深圳市华星光电技术有限公司 数据驱动电路及液晶显示器
CN110264925A (zh) * 2019-06-11 2019-09-20 惠科股份有限公司 显示装置及其短路检测方法
CN110264925B (zh) * 2019-06-11 2021-11-05 惠科股份有限公司 显示装置及其短路检测方法
US11315456B2 (en) 2019-06-11 2022-04-26 HKC Corporation Limited Display device and short circuit detection method therefor
WO2022032756A1 (zh) * 2020-08-10 2022-02-17 Tcl华星光电技术有限公司 源驱动芯片以及显示装置
US11749226B2 (en) 2020-08-10 2023-09-05 Tcl China Star Optoelectronics Technology Co., Ltd. Source driver chip and display device
CN112150979A (zh) * 2020-10-23 2020-12-29 京东方科技集团股份有限公司 液晶显示装置及其驱动方法
CN112150979B (zh) * 2020-10-23 2022-04-08 京东方科技集团股份有限公司 液晶显示装置及其驱动方法

Also Published As

Publication number Publication date
TWI337451B (en) 2011-02-11
TW200740110A (en) 2007-10-16
JP2007279731A (ja) 2007-10-25
US7773079B2 (en) 2010-08-10
US20070229338A1 (en) 2007-10-04
JP5133585B2 (ja) 2013-01-30
CN101075399B (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
CN101075399A (zh) 低功耗源极驱动器的方法及其装置
CN1270431C (zh) 电源产生电路、显示装置和便携终端器件
CN1207699C (zh) 显示器用的驱动装置
CN100339883C (zh) 液晶驱动电路和负载驱动电路
CN1288828C (zh) 电荷泵型升压电路
CN1766980A (zh) 用于实施改善的反相驱动技术的液晶显示器
CN1576979A (zh) 液晶驱动装置
CN1797609A (zh) 移位寄存器及其驱动方法
CN1845235A (zh) 改善反相驱动的液晶显示器
CN1624737A (zh) 显示装置、其驱动电路及其驱动方法
CN1917004A (zh) 能降低其尺寸的显示控制装置
CN1725287A (zh) 移位寄存器、具有其的显示设备和驱动其的方法
CN101036281A (zh) 开关电源装置和使用它的电子设备
CN1417762A (zh) 等离子显示屏及其驱动装置和方法
CN1637812A (zh) 电致发光显示装置及其驱动设备
CN1664887A (zh) 电压供给电路和方法、电源电路、电光装置和电子设备
CN1744773A (zh) 有机发光显示器及其驱动方法
CN1497516A (zh) 显示装置
CN1808548A (zh) 数据驱动集成电路及其发光二极管显示器
CN101039073A (zh) 驱动电路
CN1841490A (zh) 采样保持电路和半导体设备
KR20110106686A (ko) 차지 펌프, 그 제어 방법, 및 이를 구비한 디스플레이 구동 시스템
CN1720662A (zh) 数据锁存电路和电子装置
CN1904996A (zh) 一种可产生延迟驱动信号的驱动电路
CN101043180A (zh) 充电泵电路、lcd驱动ic、液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant