JP2007279731A - ソースドライバーの消費電力を低減させる方法及び関連装置 - Google Patents
ソースドライバーの消費電力を低減させる方法及び関連装置 Download PDFInfo
- Publication number
- JP2007279731A JP2007279731A JP2007097393A JP2007097393A JP2007279731A JP 2007279731 A JP2007279731 A JP 2007279731A JP 2007097393 A JP2007097393 A JP 2007097393A JP 2007097393 A JP2007097393 A JP 2007097393A JP 2007279731 A JP2007279731 A JP 2007279731A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source driver
- reference voltage
- output stage
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000007599 discharging Methods 0.000 claims description 17
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 16
- 230000000630 rising effect Effects 0.000 description 12
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】 方法は、基準電圧源でソースドライバーの負荷端を、目標電圧と極性が同じで電圧値が近い基準電圧まで充放電する段階、該ソースドライバーの出力段で負荷端を該目標電圧まで充放電する段階からなる。
【選択図】図4
Description
62 タイミングコントローラー
72 位相制御ユニット
628 第一出力端
629 第二出力端
AVDD 供給電圧
C1−CM、D1−DM 位相制御信号
CG1−CGM チャンネルグループ
Code[B:1]、Code[C:1]、Code[D:1] グレイスケールデジタルデータ
GNDA 接地電圧
DAC、DAC1−DACK デジタル/アナログ変換器
DAC1 第一デジタル/アナログ変換器
DAC2 第二デジタル/アナログ変換器
Input1、622 第一入力端
Input1、624 第二入力端
Input1、626 第三入力端
L1−NM、W1−WM 幅
LD 開始信号
Load1−LoadK、Load1−LoadN、Load1−LoadM ソースドライバーチップ外部負荷
N1−NM 第二電圧信号
OP+、OP−、OP1−OPK 演算増幅器
OUT 負荷電圧
P1−PM 第一電圧信号
POL 極性信号
SW3、SW13−SWK3 第三スイッチ
SWC1−SWCM 第一電圧制御スイッチ
SWD1−SWDM 第二電圧制御スイッチ
T1−TM、t1−tM、T12−TM2、t12−tM2 時間
V1 第一基準電圧
V2 第二基準電圧
V1−VN 基準電圧
Vref[R:1]、Vref2[R:1] 基準電圧
VT 目標電圧
VT1 第一目標電圧
VT2 第二目標電圧
Φ1、SW1、SW11−SWK1 第一スイッチ
Φ2、SW2、SW12−SWK2 第二スイッチ
Claims (31)
- ソースドライバーの消費電力を低減させる方法であって、
基準電圧源によりソースドライバーの負荷端を、目標電圧と極性が同じで電圧値が近い基準電圧まで充放電する段階、
上記ソースドライバーの出力段により負荷端を上記目標電圧まで充放電する段階からなる、ソースドライバー消費電力の低減方法。 - 前記目標電圧はシステム供給電圧(AVDD)である、請求項1記載のソースドライバー消費電力の低減方法。
- 前記目標電圧と極性が同じで電圧値が近い基準電圧は、前記システム供給電圧の4分の3である、請求項2記載のソースドライバー消費電力の低減方法。
- 前記目標電圧はシステム接地電圧(GNDA)である、請求項3記載のソースドライバー消費電力の低減方法。
- 前記目標電圧と極性が同じで電圧値が近い基準電圧は、前記システム供給電圧の4分の1である、請求項4記載のソースドライバー消費電力の低減方法。
- 前記方法は、ソースドライバーのピンを介して基準電圧を基準電圧源に供給する段階を含む、請求項1記載のソースドライバー消費電力の低減方法。
- 前記方法は、ソースドライバーの内部において、ソースドライバーの出力段と共用されるデジタル/アナログ変換器(DAC)を介し基準電圧を生成し、これを基準電圧源に供給する段階を含む、請求項1記載のソースドライバー消費電力の低減方法。
- 前記方法は、ソースドライバーの内部において、ソースドライバーの出力段と共用されないDACを介し基準電圧を生成し、これを基準電圧源に供給する段階を含む、請求項1記載のソースドライバー消費電力の低減方法。
- ソースドライバーの消費電力を低減させる方法であって、
第一基準電圧源によりソースドライバーの負荷端を、第一目標電圧と極性が同じで電圧値が近い第一基準電圧まで充電する段階、
上記ソースドライバーの出力段により負荷端を上記第一目標電圧まで充放電する段階、
第二基準電圧源によりソースドライバーの負荷端を、第二目標電圧と極性が同じで電圧値が近い第二基準電圧まで放電する段階、
上記ソースドライバーの出力段により負荷端を上記第二目標電圧まで充放電する段階からなる、ソースドライバー消費電力の低減方法。 - 前記第一目標電圧はシステム供給電圧である、請求項9記載のソースドライバー消費電力の低減方法。
- 前記第一基準電圧は、システム供給電圧の4分の3である、請求項10記載のソースドライバー消費電力の低減方法。
- 前記第二目標電圧はシステム接地電圧である、請求項11記載のソースドライバー消費電力の低減方法。
- 前記第二基準電圧は、システム供給電圧の4分の1である、請求項12記載のソースドライバー消費電力の低減方法。
- 前記方法は、
ソースドライバーのピンを介して第一基準電圧を第一基準電圧源に供給する段階、
ソースドライバーのピンを介して第二基準電圧を第二基準電圧源に供給する段階を含む、請求項9記載のソースドライバー消費電力の低減方法。 - 前記方法は、
ソースドライバーの内部において、ソースドライバーの出力段と共用されるDACで第一基準電圧を生成し、これを第一基準電圧源に供給する段階、
ソースドライバーの内部において、ソースドライバーの出力段と共用されるDACで第二基準電圧を生成し、これを第二基準電圧源に供給する段階を含む、請求項9記載のソースドライバー消費電力の低減方法。 - 前記方法は、
ソースドライバーの内部において、ソースドライバーの出力段と共用されないDACで第一基準電圧を生成し、これを第一基準電圧源に供給する段階、
ソースドライバーの内部において、ソースドライバーの出力段と共用されないDACで第二基準電圧を生成し、これを第二基準電圧源に供給する段階を含む、請求項9記載のソースドライバー消費電力の低減方法。 - ソースドライバーの消費電力を低減させる方法であって、
開始信号に基づいて第一基準電圧のタイミングを遅延させ、複数の第一電圧信号を生成する段階、
上記開始信号に基づいて第二基準電圧のタイミングを遅延させ、複数の第二電圧信号を生成する段階、
複数の第一電圧信号に基づき対応する複数のソースドライバーの負荷端を、第一目標電圧と極性が同じで電圧値が近い第一基準電圧まで充電する段階、
上記対応する複数のソースドライバーの出力段により上記対応する複数の負荷端を第一目標電圧まで充放電する段階、
複数の第二電圧信号に基づき対応する複数のソースドライバーの負荷端を、第二目標電圧と極性が同じで電圧値が近い第二基準電圧まで放電する段階、
上記対応する複数のソースドライバーの出力段により上記負荷端を第二目標電圧まで充放電する段階からなる、ソースドライバー消費電力の低減方法。 - 前記第一目標電圧はシステム供給電圧である、請求項17記載のソースドライバー消費電力の低減方法。
- 前記第一基準電圧は、前記システム供給電圧の4分の3である、請求項18記載のソースドライバー消費電力の低減方法。
- 前記第二目標電圧はシステム接地電圧である、請求項19記載のソースドライバー消費電力の低減方法。
- 前記第二基準電圧は、システム供給電圧の4分の1である、請求項20記載のソースドライバー消費電力の低減方法。
- 前記方法は更に、
前記開始信号を受信する段階、
前記開始信号に基づいて複数の第一位相制御信号を出力する段階、
前記開始信号に基づいて複数の第二位相制御信号を出力する段階を含み、
複数の第一位相制御信号は、対応する複数の第一電圧信号のタイミング遅延を制御し、複数の第二位相制御信号は、対応する複数の第二電圧信号のタイミング遅延を制御する、請求項17記載のソースドライバー消費電力の低減方法。 - 低消費電力のソースドライバーであって、
第一基準電圧を入力するための第一ピンと、
第二基準電圧を入力するための第二ピンと、
第一DACと、
第一DACに結合される演算増幅器と、
出力段と、
第一ピンと出力段の間に結合され、出力段と第一ピン間の電気的接続を制御する第一スイッチと、
演算増幅器と出力段の間に結合され、出力段と演算増幅器間の電気的接続を制御する第二スイッチと、
第二ピンと出力段の間に結合され、出力段と第二ピン間の電気的接続を制御する第三スイッチとを含む、ソースドライバー。 - 低消費電力のソースドライバーであって、
第一DACと、
第一DACに結合される演算増幅器と、
出力段と、
第一DACと出力段の間に結合され、出力段と第一DAC間の電気的接続を制御する第一スイッチと、
演算増幅器と出力段の間に結合され、出力段と演算増幅器間の電気的接続を制御する第二スイッチとを含み、
第一DACは極性信号とグレイスケールデジタルデータに基づいて、複数の基準電圧から1つ選んで出力する、ソースドライバー。 - 低消費電力のソースドライバーであって、
第一DACと、
第一DACに結合される演算増幅器と、
出力段と、
第一出力端と第二出力端を備える第二DACと、
第二DACの第一出力端と上記出力段の間に結合され、上記出力段と第二DACの第一出力端間の電気的接続を制御する第一スイッチと、
演算増幅器と上記出力段の間に結合され、上記出力段と演算増幅器間の電気的接続を制御する第二スイッチと、
第二DACの第二出力端と上記出力段の間に結合され、上記出力段と第二DACの第二出力端間の電気的接続を制御する第三スイッチとを含み、
第一DACは極性信号とグレイスケールデジタルデータに基づいて複数の基準電圧から1つ選んで出力し、
第二DACは上記極性信号とグレイスケールデジタルデータに基づいて複数の変換器基準電圧から1つ選び、これを第一基準電圧として第一出力端から出力し、
第二DACは上記極性信号とグレイスケールデジタルデータに基づいて複数の変換器基準電圧からもう1つを選び、これを第二基準電圧として第二出力端から出力する、ソースドライバー。 - 前記複数の変換器基準電圧は、前記複数の基準電圧の部分集合または全体集合である、請求項25記載のソースドライバー。
- 前記複数の変換器基準電圧と前記複数の基準電圧は相互に独立したものである、請求項25記載のソースドライバー。
- 低消費電力のソースドライバー集積回路であって、
開始信号に基づいて第一基準電圧のタイミングを遅延させ、複数の第一電圧信号を生成し、更に該開始信号に基づいて第二基準電圧のタイミングを遅延させ、複数の第二電圧信号を生成するタイミングコントローラーと、
複数のチャンネルグループとを含み、各チャンネルグループは、
対応する第一電圧信号を受信する第一入力端と、
対応する第二電圧信号を受信する第二入力端と、
上記開始信号を受信する第三入力端と、
複数のソースドライバーとを含み、各ソースドライバーは、
DACと、
DACに結合される演算増幅器と、
出力段と、
演算増幅器と上記出力段の間に結合され、上記出力段と演算増幅器間の電気的接続を制御する第一スイッチと、
第二入力端と上記出力段の間に結合され、上記出力段と第二入力端間の電気的接続を制御する第二スイッチと、
第一入力端と上記出力段の間に結合され、上記出力段と第一入力端間の電気的接続を制御する第三スイッチとを含む、ソースドライバー集積回路。 - 前記タイミングコントローラーは、
前記第一基準電圧を受信する第一入力端と、
前記第二基準電圧を受信する第二入力端と、
前記開始信号を受信する制御端と、
前記開始信号に基づいて第一基準電圧のタイミングを遅延させ、複数の第一電圧信号を生成する複数の第一出力端と、
前記開始信号に基づいて第二基準電圧のタイミングを遅延させ、複数の第二電圧信号を生成する複数の第二出力端とを含む、請求項28記載のソースドライバー集積回路。 - 前記タイミングコントローラーは、
前記第一入力端と、対応する第一出力端の間に結合される複数の第一電圧制御スイッチと、
前記第二入力端と、対応する第二出力端の間に結合される複数の第二電圧制御スイッチとを含む、請求項29記載のソースドライバー集積回路。 - 前記タイミングコントローラーは更に位相制御ユニットを含み、該位相制御ユニットは、
前記開始信号を受信する入力端と、
前記開始信号に基づいて複数の第一位相制御信号を出力する複数の第一位相制御信号出力端と、
前記開始信号に基づいて複数の第二位相制御信号を出力する複数の第二位相制御信号出力端とを含み、
複数の第一位相制御信号は、対応する複数の第一電圧制御スイッチのオン/オフ状態を制御し、複数の第二位相制御信号は、対応する複数の第二電圧制御スイッチのオン/オフ状態を制御する、請求項30記載のソースドライバー集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US74413806P | 2006-04-03 | 2006-04-03 | |
US60/744,138 | 2006-04-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007279731A true JP2007279731A (ja) | 2007-10-25 |
JP5133585B2 JP5133585B2 (ja) | 2013-01-30 |
Family
ID=38681171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007097393A Active JP5133585B2 (ja) | 2006-04-03 | 2007-04-03 | ソースドライバーの消費電力を低減させる方法及び関連装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7773079B2 (ja) |
JP (1) | JP5133585B2 (ja) |
CN (1) | CN101075399B (ja) |
TW (1) | TWI337451B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063527A (ja) * | 2010-09-15 | 2012-03-29 | Lapis Semiconductor Co Ltd | 表示パネルの駆動装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI407401B (zh) * | 2010-08-11 | 2013-09-01 | Au Optronics Corp | 位準移位器、時脈輸出訊號的產生方法以及相應的平面顯示裝置 |
TWI453715B (zh) * | 2011-08-09 | 2014-09-21 | Raydium Semiconductor Corp | 自動調整訊號偏移之裝置 |
TWI443625B (zh) | 2011-11-18 | 2014-07-01 | Au Optronics Corp | 顯示面板及驅動顯示面板之方法 |
US9418607B2 (en) | 2013-08-07 | 2016-08-16 | Parade Technologies, Ltd. | Utilizing gray code to reduce power consumption in display system |
CN105513551B (zh) * | 2016-01-15 | 2018-06-29 | 深圳市华星光电技术有限公司 | 电压产生电路及液晶电视 |
TWI713005B (zh) * | 2017-09-01 | 2020-12-11 | 瑞鼎科技股份有限公司 | 源極驅動器及其運作方法 |
CN109410854A (zh) * | 2018-11-06 | 2019-03-01 | 深圳市华星光电技术有限公司 | 数据驱动电路及液晶显示器 |
KR102112328B1 (ko) * | 2019-05-21 | 2020-05-19 | 주식회사 에이코닉 | 디스플레이 장치의 출력 드라이버 |
CN110264925B (zh) * | 2019-06-11 | 2021-11-05 | 惠科股份有限公司 | 显示装置及其短路检测方法 |
CN111951743A (zh) * | 2020-08-10 | 2020-11-17 | Tcl华星光电技术有限公司 | 源驱动芯片以及显示装置 |
CN112150979B (zh) * | 2020-10-23 | 2022-04-08 | 京东方科技集团股份有限公司 | 液晶显示装置及其驱动方法 |
US11687105B2 (en) | 2021-06-30 | 2023-06-27 | Novatek Microelectronics Corp. | Driving device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08137440A (ja) * | 1994-11-08 | 1996-05-31 | Hitachi Ltd | 液晶表示装置の階調電圧生成回路 |
JPH0933891A (ja) * | 1995-07-18 | 1997-02-07 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の駆動装置及び方法 |
JPH1097224A (ja) * | 1996-09-24 | 1998-04-14 | Toshiba Corp | 液晶表示装置 |
JP2000089194A (ja) * | 1998-09-03 | 2000-03-31 | Samsung Electronics Co Ltd | 表示装置とその駆動装置及び駆動方法 |
JP2002328659A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 表示装置 |
JP2003228353A (ja) * | 2002-01-30 | 2003-08-15 | Samsung Electronics Co Ltd | 薄膜トランジスタ型液晶表示装置のソースドライバーの出力回路 |
JP2006195430A (ja) * | 2005-01-10 | 2006-07-27 | Boe Hydis Technology Co Ltd | 液晶表示装置のソースドライバ駆動方法 |
JP2007004047A (ja) * | 2005-06-27 | 2007-01-11 | Seiko Epson Corp | 駆動回路、電気光学装置、電子機器及び駆動方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60202571A (ja) * | 1984-03-28 | 1985-10-14 | Hitachi Ltd | 積分方式ディジタル・アナログ変換器 |
GB2335320A (en) * | 1998-03-14 | 1999-09-15 | Sharp Kk | Digital-to-analogue converters |
JP3951687B2 (ja) * | 2001-08-02 | 2007-08-01 | セイコーエプソン株式会社 | 単位回路の制御に使用されるデータ線の駆動 |
JPWO2004047067A1 (ja) * | 2002-11-20 | 2006-03-23 | 三菱電機株式会社 | 画像表示装置 |
KR101041614B1 (ko) * | 2003-12-29 | 2011-06-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
KR101076424B1 (ko) * | 2004-03-31 | 2011-10-25 | 엘지디스플레이 주식회사 | 일렉트로 루미네센스 패널의 프리차지 방법 및 장치 |
JP2006047693A (ja) * | 2004-08-04 | 2006-02-16 | Toshiba Matsushita Display Technology Co Ltd | 有機発光素子を用いた表示装置 |
JP4049140B2 (ja) * | 2004-09-03 | 2008-02-20 | セイコーエプソン株式会社 | インピーダンス変換回路、駆動回路及び制御方法 |
TWI267820B (en) * | 2004-12-07 | 2006-12-01 | Novatek Microelectronics Corp | Source driver and panel displaying device |
US7286012B2 (en) * | 2005-06-07 | 2007-10-23 | Himax Technologies Limited | Operational amplifier circuit with controllable intermediate circuitry set therein |
-
2007
- 2007-01-30 TW TW096103409A patent/TWI337451B/zh active
- 2007-02-13 CN CN2007100057851A patent/CN101075399B/zh active Active
- 2007-04-01 US US11/695,051 patent/US7773079B2/en active Active
- 2007-04-03 JP JP2007097393A patent/JP5133585B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08137440A (ja) * | 1994-11-08 | 1996-05-31 | Hitachi Ltd | 液晶表示装置の階調電圧生成回路 |
JPH0933891A (ja) * | 1995-07-18 | 1997-02-07 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の駆動装置及び方法 |
JPH1097224A (ja) * | 1996-09-24 | 1998-04-14 | Toshiba Corp | 液晶表示装置 |
JP2000089194A (ja) * | 1998-09-03 | 2000-03-31 | Samsung Electronics Co Ltd | 表示装置とその駆動装置及び駆動方法 |
JP2002328659A (ja) * | 2001-04-27 | 2002-11-15 | Toshiba Corp | 表示装置 |
JP2003228353A (ja) * | 2002-01-30 | 2003-08-15 | Samsung Electronics Co Ltd | 薄膜トランジスタ型液晶表示装置のソースドライバーの出力回路 |
JP2006195430A (ja) * | 2005-01-10 | 2006-07-27 | Boe Hydis Technology Co Ltd | 液晶表示装置のソースドライバ駆動方法 |
JP2007004047A (ja) * | 2005-06-27 | 2007-01-11 | Seiko Epson Corp | 駆動回路、電気光学装置、電子機器及び駆動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063527A (ja) * | 2010-09-15 | 2012-03-29 | Lapis Semiconductor Co Ltd | 表示パネルの駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101075399A (zh) | 2007-11-21 |
US7773079B2 (en) | 2010-08-10 |
JP5133585B2 (ja) | 2013-01-30 |
TW200740110A (en) | 2007-10-16 |
US20070229338A1 (en) | 2007-10-04 |
TWI337451B (en) | 2011-02-11 |
CN101075399B (zh) | 2010-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5133585B2 (ja) | ソースドライバーの消費電力を低減させる方法及び関連装置 | |
KR101476121B1 (ko) | 구동장치 및 그 구동방법 | |
US20090278865A1 (en) | Source driver and display device including the same | |
JP2007004109A (ja) | 液晶表示装置の駆動方法及び装置 | |
US8278999B2 (en) | Output buffer circuit capable of enhancing stability | |
US10482805B2 (en) | Display controller and display driving apparatus including the same | |
US20100123693A1 (en) | Data line driver | |
US7710380B2 (en) | Liquid crystal display control circuit | |
JP2007004047A (ja) | 駆動回路、電気光学装置、電子機器及び駆動方法 | |
US8289253B2 (en) | Method of driving display device to control over-current, circuit of driving display device using the method and display device having the same | |
US20090309869A1 (en) | Driving circuit and display | |
KR20150042915A (ko) | 표시 장치 및 표시 장치의 구동 방법 | |
JP2008026595A (ja) | 駆動回路 | |
JP2008134496A (ja) | 階調電位発生回路、表示装置のデータドライバ、及びその表示装置 | |
KR20160074856A (ko) | 표시 장치 | |
US10713995B2 (en) | Output circuit, data line driver, and display device | |
KR102480629B1 (ko) | 디스플레이 드라이버 및 출력 버퍼 | |
KR20120133151A (ko) | 지그재그형 분산 출력 구동 스킴을 갖는 디스플레이 구동 집적회로, 이를 포함하는 디스플레이 장치 및 상기 디스플레이 장치의 구동방법 | |
US20040095306A1 (en) | Driving circuit for driving capacitive element with reduced power loss in output stage | |
US20220199005A1 (en) | Power Management Device and Display Device Including the Same | |
KR20130085000A (ko) | 패널용 구동 회로 | |
US20110227959A1 (en) | Liquid crystal display and data driving device | |
JP2008111917A (ja) | 電圧選択回路、駆動回路、電気光学装置及び電子機器 | |
US20170092206A1 (en) | Pre-emphasis circuit | |
JP2005208551A (ja) | 表示装置および駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5133585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |