KR20160074856A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20160074856A KR20160074856A KR1020140183476A KR20140183476A KR20160074856A KR 20160074856 A KR20160074856 A KR 20160074856A KR 1020140183476 A KR1020140183476 A KR 1020140183476A KR 20140183476 A KR20140183476 A KR 20140183476A KR 20160074856 A KR20160074856 A KR 20160074856A
- Authority
- KR
- South Korea
- Prior art keywords
- charge sharing
- adjacent data
- signal
- sharing control
- control switch
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 63
- 238000001514 detection method Methods 0.000 claims description 39
- 238000003708 edge detection Methods 0.000 claims description 36
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 10
- 230000000630 rising effect Effects 0.000 description 54
- WBWFIUAVMCNYPG-BQYQJAHWSA-N 8-(3-chlorostyryl)caffeine Chemical compound N=1C=2N(C)C(=O)N(C)C(=O)C=2N(C)C=1\C=C\C1=CC=CC(Cl)=C1 WBWFIUAVMCNYPG-BQYQJAHWSA-N 0.000 description 51
- 238000010586 diagram Methods 0.000 description 24
- 102100026139 DNA damage-inducible transcript 4 protein Human genes 0.000 description 10
- 101000912753 Homo sapiens DNA damage-inducible transcript 4 protein Proteins 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 101100085126 Rattus norvegicus Ptgr1 gene Proteins 0.000 description 6
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 6
- 239000000872 buffer Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 1
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 1
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 1
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
표시 장치는 스캔 라인들과 데이터 라인들에 연결된 화소들 및 인접 데이터 라인들 사이에 연결된 차지 쉐어링 제어 스위치를 포함하는 표시 패널, 스캔 라인들을 통해 순차적으로 활성화되는 스캔 신호들을 표시 패널에 제공하는 스캔 구동부, 데이터 라인들을 통해 데이터 신호들이 디지털-아날로그 변환되어 생성된 데이터 전압들을 표시 패널에 제공하고 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들에 기초하여 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치의 스위칭 동작을 제어하는 데이터 구동부, 및 스캔 구동부와 데이터 구동부를 제어하고 데이터 구동부에 데이터 신호들을 제공하는 타이밍 제어부를 포함한다.
Description
본 발명은 표시 장치에 관한 것이다. 더욱 상세하게는, 본 발명은 화소들이 연결된 데이터 라인들 간에 차지 쉐어링(charge sharing)을 수행하는 표시 장치에 관한 것이다.
최근, 표시 장치에 포함되는 표시 패널이 대형화되고, 표시 패널 상에서 이루어지는 표시 동작이 고속화됨에 따라, 표시 패널 내부의 화소들에 데이터 전압들을 전달하는 데이터 라인들이 충분히 충방전되지 못하는 현상이 발생하고 있다. 이에, 종래 표시 장치는 이러한 현상을 극복하기 위해 데이터 라인들 간에 차지 쉐어링을 수행하고 있다. 그러나, 종래 표시 장치에서는 모든 데이터 라인들(즉, 데이터 구동부 입장에서는 모든 출력 채널들)이 전기적으로 연결됨으로써 차지 쉐어링이 수행되기 때문에, 데이터 전압(즉, 디지털 신호가 디지털-아날로그 변환됨으로써 생성됨)이 변하는 데이터 라인들에서는 전력 소모가 감소되지만, 데이터 전압이 변하지 않는 데이터 라인들에서는 오히려 전력 소모가 증가될 수 있다. 또한, 종래 표시 장치에서는 차지 쉐어링 제어 스위치가 데이터 구동부에 위치하기 때문에, 데이터 라인들 간에 차지 쉐어링이 수행될 때 데이터 라인들에 존재하는 정전기 방전(Electrostatic Discharge; ESD) 저항, 본딩(bonding) 저항, 배선 저항 등과 같은 저항 성분에 의해 차지 쉐어링 효과가 떨어질 수 있다.
본 발명의 일 목적은 아날로그 구동 방식으로 구동됨에 있어서, 차지 쉐어링이 필요한 데이터 라인들 사이에서만 차지 쉐어링을 선택적으로(또는, 독립적으로) 수행할 수 있고, ESD 저항, 본딩 저항, 배선 저항 등과 같은 저항 성분에 의해 차지 쉐어링 효과가 감소되는 것을 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 디지털 구동 방식으로 구동됨에 있어서, 차지 쉐어링이 필요한 데이터 라인들 사이에서만 차지 쉐어링을 선택적으로(또는, 독립적으로) 수행할 수 있고, ESD 저항, 본딩 저항, 배선 저항 등과 같은 저항 성분에 의해 차지 쉐어링 효과가 감소되는 것을 방지할 수 있는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상기 언급된 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 스캔 라인들과 데이터 라인들에 연결된 화소들 및 인접 데이터 라인들 사이에 연결된 차지 쉐어링 제어 스위치(charge sharing control switch)를 포함하는 표시 패널, 상기 스캔 라인들을 통해 순차적으로 활성화되는 스캔 신호들을 상기 표시 패널에 제공하는 스캔 구동부, 상기 데이터 라인들을 통해 데이터 신호들이 디지털-아날로그 변환되어 생성된 데이터 전압들을 상기 표시 패널에 제공하고, 상기 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트(most significant bit; MSB)들에 기초하여 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 제어하는 데이터 구동부, 상기 스캔 구동부 및 상기 데이터 구동부를 제어하고, 상기 데이터 구동부에 상기 데이터 신호들을 제공하는 타이밍 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 전압들은 상기 표시 패널에 포함된 상기 화소들을 위한 계조 표현 전압들이고, 상기 데이터 신호들은 상기 화소들 각각에서 표현할 계조를 나타내는 디지털 신호들이며, 상기 표시 장치는 아날로그 구동 방식으로 구동될 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 인접 데이터 라인들 사이에 연결되고, 상기 인접 데이터 신호들의 상기 최상위 비트들에 기초하여 상기 차지 쉐어링 제어 스위치의 턴온 또는 턴오프를 결정하는 차지 쉐어링 제어 신호를 생성하는 차지 쉐어링 제어 블록을 포함할 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 신호는, 차지 쉐어링 인에이블 신호가 활성화되면, 상기 차지 쉐어링 제어 스위치를 턴온시키는 제 1 전압 레벨 또는 상기 차지 쉐어링 제어 스위치를 턴오프시키는 제 2 전압 레벨을 갖고, 상기 차지 쉐어링 인에이블 신호가 비활성화되면, 상기 차지 쉐어링 제어 스위치를 턴오프시키는 상기 제 2 전압 레벨만을 가질 수 있다.
일 실시예에 의하면, 상기 인접 데이터 라인들은 제 1 인접 데이터 라인 및 제 2 인접 데이터 라인을 포함하고, 상기 인접 데이터 신호들은 상기 제 1 인접 데이터 라인에 인가되는 제 1 인접 데이터 신호 및 상기 제 2 인접 데이터 라인에 인가되는 제 2 인접 데이터 신호를 포함할 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 스위치는 상기 제 1 인접 데이터 라인에 연결된 제 1 전극, 상기 제 2 인접 데이터 라인에 연결된 제 2 전극 및 상기 차지 쉐어링 제어 신호를 수신하는 게이트 전극을 포함하는 트랜지스터로 구현될 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 블록은 상기 제 1 인접 데이터 신호의 상기 최상위 비트가 변하는지 여부를 나타내는 제 1 검출 신호를 생성하는 제 1 에지 검출 블록, 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 변하는지 여부를 나타내는 제 2 검출 신호를 생성하는 제 2 에지 검출 블록, 상기 제 1 검출 신호와 상기 제 2 검출 신호에 기초하여 상기 제 1 인접 데이터 신호의 상기 최상위 비트와 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 상반된 논리 레벨을 갖는지 여부를 나타내는 비교 결과 신호를 출력하는 에지 비교 블록, 및 상기 비교 결과 신호에 기초하여 상기 차지 쉐어링 제어 신호를 생성하는 신호 생성 블록을 포함할 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 신호에 기초하여 상기 차지 쉐어링 제어 스위치가 턴온되면, 상기 제 1 인접 데이터 라인과 상기 제 2 인접 데이터 라인은 서로 전기적으로 연결되어 차지 쉐어링을 수행할 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 블록은, 상기 제 1 인접 데이터 신호의 상기 최상위 비트가 변하고, 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 변하며, 상기 제 1 인접 데이터 신호의 상기 최상위 비트와 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 상반된 논리 레벨을 갖는 경우, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 턴온시킬 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 신호에 기초하여 상기 차지 쉐어링 제어 스위치가 턴오프되면, 상기 제 1 인접 데이터 라인과 상기 제 2 인접 데이터 라인은 서로 전기적으로 차단되어 차지 쉐어링을 수행하지 않을 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 블록은, 상기 제 1 인접 데이터 신호의 상기 최상위 비트가 변하지 않거나, 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 변하지 않거나, 또는 상기 제 1 인접 데이터 신호의 상기 최상위 비트와 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 동일한 논리 레벨을 갖는 경우, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 턴오프시킬 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 스캔 라인들과 데이터 라인들에 연결된 화소들 및 인접 데이터 라인들 사이에 연결된 차지 쉐어링 제어 스위치(charge sharing control switch)를 포함하는 표시 패널, 상기 스캔 라인들을 통해 순차적으로 활성화되는 스캔 신호들을 상기 표시 패널에 제공하는 스캔 구동부, 상기 데이터 라인들을 통해 데이터 신호들이 디지털-아날로그 변환되어 생성된 데이터 전압들을 상기 표시 패널에 제공하고, 상기 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨(logic level)들에 기초하여 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 제어하는 데이터 구동부, 및 상기 스캔 구동부 및 상기 데이터 구동부를 제어하고, 상기 데이터 구동부에 상기 데이터 신호들을 제공하는 타이밍 제어부를 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 전압들은 상기 표시 패널에 포함된 상기 화소들을 위한 구동 트랜지스터 제어 전압들이고, 상기 데이터 신호들은 논리 하이(high) 레벨 또는 논리 로우(low) 레벨을 나타내는 디지털 신호들이며, 상기 표시 장치는 디지털 구동 방식으로 구동될 수 있다.
일 실시예에 의하면, 상기 데이터 구동부는 상기 인접 데이터 라인들 사이에 연결되고, 상기 인접 데이터 신호들의 상기 논리 레벨들에 기초하여 상기 차지 쉐어링 제어 스위치의 턴온 또는 턴오프를 결정하는 차지 쉐어링 제어 신호를 생성하는 차지 쉐어링 제어 블록을 포함할 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 신호는, 차지 쉐어링 인에이블 신호가 활성화되면, 상기 차지 쉐어링 제어 스위치를 턴온시키는 제 1 전압 레벨 또는 상기 차지 쉐어링 제어 스위치를 턴오프시키는 제 2 전압 레벨을 갖고, 상기 차지 쉐어링 인에이블 신호가 비활성화되면, 상기 차지 쉐어링 제어 스위치를 턴오프시키는 상기 제 2 전압 레벨만을 가질 수 있다.
일 실시예에 의하면, 상기 인접 데이터 라인들은 제 1 인접 데이터 라인 및 제 2 인접 데이터 라인을 포함하고, 상기 인접 데이터 신호들은 상기 제 1 인접 데이터 라인에 인가되는 제 1 인접 데이터 신호 및 상기 제 2 인접 데이터 라인에 인가되는 제 2 인접 데이터 신호를 포함할 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 스위치는 상기 제 1 인접 데이터 라인에 연결된 제 1 전극, 상기 제 2 인접 데이터 라인에 연결된 제 2 전극 및 상기 차지 쉐어링 제어 신호를 수신하는 게이트 전극을 포함하는 트랜지스터로 구현될 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 블록은 상기 제 1 인접 데이터 신호의 상기 논리 레벨이 변하는지 여부를 나타내는 제 1 검출 신호를 생성하는 제 1 에지 검출 블록, 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 변하는지 여부를 나타내는 제 2 검출 신호를 생성하는 제 2 에지 검출 블록, 상기 제 1 검출 신호와 상기 제 2 검출 신호에 기초하여 상기 제 1 인접 데이터 신호의 상기 논리 레벨과 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 상반되는지 여부를 나타내는 비교 결과 신호를 출력하는 에지 비교 블록, 및 상기 비교 결과 신호에 기초하여 상기 차지 쉐어링 제어 신호를 생성하는 신호 생성 블록을 포함할 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 신호에 기초하여 상기 차지 쉐어링 제어 스위치가 턴온되면, 상기 제 1 인접 데이터 라인과 상기 제 2 인접 데이터 라인은 서로 전기적으로 연결되어 차지 쉐어링을 수행할 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 블록은, 상기 제 1 인접 데이터 신호의 상기 논리 레벨이 변하고, 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 변하며, 상기 제 1 인접 데이터 신호의 상기 논리 레벨과 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 상반되는 경우, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 턴온시킬 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 신호에 기초하여 상기 차지 쉐어링 제어 스위치가 턴오프되면, 상기 제 1 인접 데이터 라인과 상기 제 2 인접 데이터 라인은 서로 전기적으로 차단되어 차지 쉐어링을 수행하지 않을 수 있다.
일 실시예에 의하면, 상기 차지 쉐어링 제어 블록은, 상기 제 1 인접 데이터 신호의 상기 논리 레벨이 변하지 않거나, 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 변하지 않거나, 또는 상기 제 1 인접 데이터 신호의 상기 논리 레벨과 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 동일한 경우, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 턴오프시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치(예를 들어, 액정 표시 장치, 유기 발광 표시 장치 등)는 아날로그 구동 방식으로 구동됨에 있어서, 표시 패널에 차지 쉐어링 제어 스위치를 구비하고, 데이터 구동부에 차지 쉐어링 제어 스위치를 제어하는 차지 쉐어링 제어 블록을 구비하며, 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들을 기초로 인접 데이터 라인들 사이의 차지 쉐어링 수행 여부를 결정함으로써, 차지 쉐어링이 필요한 데이터 라인들 사이에서만 차지 쉐어링을 선택적으로(또는, 독립적으로) 수행할 수 있고, ESD 저항, 본딩 저항, 배선 저항 등과 같은 저항 성분에 의해 차지 쉐어링 효과가 감소되는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 표시 장치(예를 들어, 액정 표시 장치, 유기 발광 표시 장치 등)는 디지털 구동 방식으로 구동됨에 있어서, 표시 패널에 차지 쉐어링 제어 스위치를 구비하고, 데이터 구동부에 차지 쉐어링 제어 스위치를 제어하는 차지 쉐어링 제어 블록을 구비하며, 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들을 기초로 인접 데이터 라인들 사이의 차지 쉐어링 수행 여부를 결정함으로써, 차지 쉐어링이 필요한 데이터 라인들 사이에서만 차지 쉐어링을 선택적으로(또는, 독립적으로) 수행할 수 있고, ESD 저항, 본딩 저항, 배선 저항 등과 같은 저항 성분에 의해 차지 쉐어링 효과가 감소되는 것을 방지할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에서 데이터 구동부에 구비된 차지 쉐어링 제어 블록들과 표시 패널에 구비된 차지 쉐어링 제어 스위치들이 연결되는 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치가 아날로그 구동 방식으로 구동될 때의 차지 쉐어링 제어 블록들을 나타내는 블록도이다.
도 4는 도 1의 표시 장치가 디지털 구동 방식으로 구동될 때의 차지 쉐어링 제어 블록들을 나타내는 블록도이다.
도 5는 도 1의 표시 장치에서 데이터 구동부에 구비된 차지 쉐어링 제어 블록을 나타내는 블록도이다.
도 6은 도 5의 차지 쉐어링 제어 블록에 구비된 제 1 및 제 2 에지 검출 블록들 각각에 포함되는 상승 에지 검출기의 일 예를 나타내는 도면이다.
도 7은 도 6의 상승 에지 검출기의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 5의 차지 쉐어링 제어 블록에 구비된 제 1 및 제 2 에지 검출 블록들 각각에 포함되는 하강 에지 검출기의 일 예를 나타내는 도면이다.
도 9는 도 8의 하강 에지 검출기의 동작을 설명하기 위한 타이밍도이다.
도 10은 도 5의 차지 쉐어링 제어 블록에 구비된 에지 비교 블록에 포함되는 에지 비교기의 일 예를 나타내는 도면이다.
도 11은 도 10의 에지 비교기의 동작을 설명하기 위한 타이밍도이다.
도 12는 본 발명의 실시예들에 따른 표시 장치를 위한 차지 쉐어링 방법을 나타내는 순서도이다.
도 13은 본 발명의 실시예들에 따른 표시 장치를 위한 차지 쉐어링 방법을 나타내는 순서도이다.
도 14는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 15는 도 14의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 16은 도 14의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 2는 도 1의 표시 장치에서 데이터 구동부에 구비된 차지 쉐어링 제어 블록들과 표시 패널에 구비된 차지 쉐어링 제어 스위치들이 연결되는 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치가 아날로그 구동 방식으로 구동될 때의 차지 쉐어링 제어 블록들을 나타내는 블록도이다.
도 4는 도 1의 표시 장치가 디지털 구동 방식으로 구동될 때의 차지 쉐어링 제어 블록들을 나타내는 블록도이다.
도 5는 도 1의 표시 장치에서 데이터 구동부에 구비된 차지 쉐어링 제어 블록을 나타내는 블록도이다.
도 6은 도 5의 차지 쉐어링 제어 블록에 구비된 제 1 및 제 2 에지 검출 블록들 각각에 포함되는 상승 에지 검출기의 일 예를 나타내는 도면이다.
도 7은 도 6의 상승 에지 검출기의 동작을 설명하기 위한 타이밍도이다.
도 8은 도 5의 차지 쉐어링 제어 블록에 구비된 제 1 및 제 2 에지 검출 블록들 각각에 포함되는 하강 에지 검출기의 일 예를 나타내는 도면이다.
도 9는 도 8의 하강 에지 검출기의 동작을 설명하기 위한 타이밍도이다.
도 10은 도 5의 차지 쉐어링 제어 블록에 구비된 에지 비교 블록에 포함되는 에지 비교기의 일 예를 나타내는 도면이다.
도 11은 도 10의 에지 비교기의 동작을 설명하기 위한 타이밍도이다.
도 12는 본 발명의 실시예들에 따른 표시 장치를 위한 차지 쉐어링 방법을 나타내는 순서도이다.
도 13은 본 발명의 실시예들에 따른 표시 장치를 위한 차지 쉐어링 방법을 나타내는 순서도이다.
도 14는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 15는 도 14의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 16은 도 14의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이고, 도 2는 도 1의 표시 장치에서 데이터 구동부에 구비된 차지 쉐어링 제어 블록들과 표시 패널에 구비된 차지 쉐어링 제어 스위치들이 연결되는 일 예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 표시 장치(100)는 표시 패널(110), 스캔 구동부(120), 데이터 구동부(130) 및 타이밍 제어부(140)를 포함할 수 있다. 일 실시예에서, 표시 장치(100)는 액정 표시 장치일 수 있다. 이 경우, 표시 장치(100)는 표시 패널(110)에 광을 조사하는 백라이트부를 더 포함할 수 있다. 다른 실시예에서, 표시 장치(100)는 유기 발광 표시 장치일 수 있다. 이 경우, 표시 장치(100)는 표시 패널(110)에 고전원 전압(ELVDD)과 저전원 전압(ELVSS)을 공급하는 전원 공급부를 더 포함할 수 있다. 다만, 이것은 예시적인 것으로서, 표시 장치(100)가 이들에 한정되지는 않는다.
표시 패널(110)은 스캔 라인들(SL(1), ..., SL(n))과 데이터 라인들(DL(1), ..., DL(m))에 연결된 화소(PX)들을 포함할 수 있다. 이 때, 표시 패널(110) 내에서 화소(PX)들이 n(단, n은 2이상의 정수)개의 스캔 라인들(SL(1), ..., SL(n))과 m(단, m은 2이상의 정수)개의 데이터 라인들(DL(1), ..., DL(m))의 교차점들에 위치하기 때문에, 표시 패널(110)은 n*m개의 화소(PX)들을 포함할 수 있다. 또한, 도 2에 도시된 바와 같이, 표시 패널(110)은 데이터 라인들(DL(1), ..., DL(m)) 사이에 연결되는 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))을 포함할 수 있다. 즉, 표시 패널(110) 내에서 인접 데이터 라인들(DL(1), ..., DL(m)) 사이에는 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))가 연결될 수 있다. 예를 들어, 서로 인접하는 데이터 라인(DL(1))과 데이터 라인(DL(2)) 사이에는 차지 쉐어링 제어 스위치(TR(1))가 연결될 수 있고, 서로 인접하는 데이터 라인(DL(2))과 데이터 라인(DL(3)) 사이에는 차지 쉐어링 제어 스위치(TR(2))가 연결될 수 있다. 이에, 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))의 개수는 데이터 라인들(DL(1), ..., DL(m))의 개수보다 1만큼 작을 수 있다. 실시예에 따라, 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))는 인접 데이터 라인들(DL(1), ..., DL(m))에 각각 연결되는 제 1 및 제 2 전극들(예를 들어, 소스 전극과 드레인 전극) 및 차지 쉐어링 제어 신호를 수신하는 게이트 전극을 포함하는 트랜지스터로 구현될 수 있다. 예를 들어, 상기 트랜지스터는 엔모스(N-channel Metal-Oxide Semiconductor; NMOS) 트랜지스터, 피모스(P-channel Metal-Oxide Semiconductor; PMOS) 트랜지스터, 씨모스(Complementary Metal-Oxide Semiconductor; CMOS) 트랜지스터 등일 수 있다. 스캔 구동부(120)는 스캔 라인들(SL(1), ..., SL(n))을 통해 순차적으로 활성화되는 스캔 신호들을 표시 패널(110)에 제공할 수 있다. 데이터 구동부(130)는 데이터 라인들(DL(1), ..., DL(m))을 통해 데이터 신호들이 디지털-아날로그 변환되어 생성된 데이터 전압들을 표시 패널(110)에 제공할 수 있다. 타이밍 제어부(140)는 스캔 구동부(120) 및 데이터 구동부(130)를 제어(즉, CTL1, CTL2로 표시)할 수 있다. 이 때, 데이터 신호들은 타이밍 제어부(140)를 거쳐 데이터 구동부(130)로 입력될 수 있다. 실시예에 따라, 타이밍 제어부(140)에 포함된 데이터 신호 보상부 또는 타이밍 제어부(140)에 연결된 데이터 신호 보상부는 데이터 신호들에 대해 감마 보상, 열화 보상, 휘도 보상 등을 수행할 수 있다.
일 실시예에서, 표시 장치(100)는 아날로그 구동 방식으로 구동될 수 있다. 이 경우, 데이터 신호들이 디지털-아날로그 변환되어 생성된 데이터 전압들은 표시 패널(110)에 포함된 화소(PX)들을 위한 계조 표현 전압들이고, 데이터 신호들은 화소(PX)들 각각에서 표현할 계조를 나타내는 디지털 신호들일 수 있다. 즉, 각 데이터 신호는 화소(PX)에서 표현되어야 하는 계조를 나타내기 위해 복수의 비트(bit)들을 포함할 수 있다. 그러므로, 데이터 구동부(130)는 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들(즉, 디지털-아날로그 변환 전의 인접 디지털 신호들)의 최상위 비트들에 기초하여 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 제어할 수 있다. 이를 위해, 데이터 구동부(130)는 인접 데이터 라인들(DL(1), ..., DL(m)) 사이에 연결되고, 인접 데이터 신호들의 최상위 비트들에 기초하여 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))의 턴온 또는 턴오프를 결정하는 차지 쉐어링 제어 신호를 생성하기 위한 차지 쉐어링 제어 블록(CSCB(1), ..., CSCB(m-1))을 포함할 수 있다. 즉, 도 2에 도시된 바와 같이, 데이터 구동부(130)는 출력 채널들 즉, 데이터 라인들(DL(1), ..., DL(m)) 사이에 연결되는 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))을 포함할 수 있다. 예를 들어, 서로 인접하는 데이터 라인(DL(1))과 데이터 라인(DL(2)) 사이에는 차지 쉐어링 제어 블록(CSCB(1))이 연결될 수 있고, 서로 인접하는 데이터 라인(DL(2))과 데이터 라인(DL(3)) 사이에는 차지 쉐어링 제어 블록(CSCB(2))이 연결될 수 있다. 이에, 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))의 개수는 데이터 라인들(DL(1), ..., DL(m))의 개수보다 1만큼 작을 수 있다.
도 2에 도시된 바와 같이, 데이터 구동부(130)의 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))은 표시 패널(110)의 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))에 각각 연결될 수 있고, 데이터 구동부(130)의 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))은 차지 쉐어링 제어 라인들(CSL(1), ..., CSL(m-1))을 통해 표시 패널(110)의 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))로 차지 쉐어링 제어 신호를 각각 출력할 수 있다. 이 때, 데이터 구동부(130)의 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))로부터 출력되는 차지 쉐어링 제어 신호는 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))의 턴온 또는 턴오프를 결정할 수 있다. 예를 들어, 차지 쉐어링 제어 블록(CSCB(1))은 차지 쉐어링 제어 스위치(TR(1))의 턴온 또는 턴오프를 결정할 수 있고, 차지 쉐어링 제어 블록(CSCB(2))은 차지 쉐어링 제어 스위치(TR(2))의 턴온 또는 턴오프를 결정할 수 있다. 이 때, 차지 쉐어링 제어 신호가 제 1 전압 레벨(즉, 턴온(turn-on) 전압 레벨)을 가지면, 차지 쉐어링 제어 신호를 인가받은 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))는 턴온될 수 있고, 차지 쉐어링 제어 신호가 제 2 전압 레벨(즉, 턴오프(turn-off) 전압 레벨)을 가지면, 차지 쉐어링 제어 신호를 인가받은 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))는 턴오프될 수 있다. 이와 같이, 표시 패널(110)의 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))은 데이터 구동부(130)의 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))로부터 각각 출력되는 차지 쉐어링 제어 신호에 따라 독립적으로 턴온 또는 턴오프되므로, 표시 장치(100)는 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서는 차지 쉐어링을 수행할 수 있고, 차지 쉐어링이 필요하지 않은 데이터 라인들(DL(1), ..., DL(m)) 사이에서는 차지 쉐어링을 수행하지 않을 수 있다.
한편, 표시 장치(100)는 차지 쉐어링 구간에서만 차지 쉐어링을 수행될 수 있다. 상술한 바와 같이, 차지 쉐어링 구간에서 차지 쉐어링 제어 신호에 기초하여 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))가 턴온되면, 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 사이에 둔 인접 데이터 라인들(DL(1), ..., DL(m))이 서로 전기적으로 연결되어 차지 쉐어링을 수행할 수 있다. 반면에, 차지 쉐어링 구간에서 차지 쉐어링 제어 신호에 기초하여 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))가 턴오프되면, 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 사이에 둔 인접 데이터 라인들(DL(1), ..., DL(m))이 서로 전기적으로 차단되어 차지 쉐어링을 수행하지 않을 수 있다. 일반적으로, 차지 쉐어링이 수행되는 차지 쉐어링 구간은 데이터 라인들(DL(1), ..., DL(m))에 스캔 라인(SL(1), ..., SL(n)) 별로 데이터 전압들이 인가되는 화소 동작 구간의 직전 또는 직후로 결정될 수 있다. 따라서, 차지 쉐어링 구간에서는 차지 쉐어링 인에이블 신호가 활성화될 수 있고, 화소 동작 구간에서는 차지 쉐어링 인에이블 신호가 비활성화될 수 있다. 그 결과, 차지 쉐어링 인에이블 신호가 활성화되면(즉, 차지 쉐어링 구간에서), 차지 쉐어링 제어 신호는 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴온시키는 제 1 전압 레벨 또는 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴오프시키는 제 2 전압 레벨을 가질 수 있다. 즉, 차지 쉐어링 구간에서는 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서만 차지 쉐어링이 선택적으로(또는, 독립적으로) 수행될 수 있다. 반면에, 차지 쉐어링 인에이블 신호가 비활성화되면(즉, 화소 동작 구간에서), 차지 쉐어링 제어 신호는 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴오프시키는 제 2 전압 레벨만을 가질 수 있다. 즉, 화소 동작 구간에서는 데이터 라인들(DL(1), ..., DL(m)) 사이에서 차지 쉐어링이 비수행될 수 있다.
구체적으로, 차지 쉐어링 제어 블록(CSCB(1), ..., CSCB(m-1))은, 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들이 각각 변하고(즉, 제 1 인접 데이터 라인에 인가될 제 1 인접 데이터 전압에 상응하는 제 1 인접 데이터 신호의 최상위 비트가 변하고, 제 2 인접 데이터 라인에 인가될 제 2 인접 데이터 전압에 상응하는 제 2 인접 데이터 신호의 최상위 비트도 변함), 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들이 서로 상반된 논리 레벨을 갖는 경우, 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴온시킬 수 있다. 이에, 차지 쉐어링 구간에서 인접 데이터 라인들(DL(1), ..., DL(m))이 서로 전기적으로 연결되기 때문에, 인접 데이터 라인들(DL(1), ..., DL(m)) 간에 차지 쉐어링이 수행될 수 있다. 반면에, 차지 쉐어링 제어 블록(CSCB(1), ..., CSCB(m-1))은, 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들 중에서 적어도 하나가 변하지 않거나(즉, 제 1 인접 데이터 라인에 인가될 제 1 인접 데이터 전압에 상응하는 제 1 인접 데이터 신호의 최상위 비트가 변하지 않거나 및/또는 제 2 인접 데이터 라인에 인가될 제 2 인접 데이터 전압에 상응하는 제 2 인접 데이터 신호의 최상위 비트가 변하지 않음) 및/또는 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들이 서로 동일한 논리 레벨을 갖는 경우, 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴오프시킬 수 있다. 이에, 차지 쉐어링 구간에서 인접 데이터 라인들(DL(1), ..., DL(m))이 서로 전기적으로 차단되기 때문에, 인접 데이터 라인들(DL(1), ..., DL(m)) 간에 차지 쉐어링이 수행되지 않을 수 있다. 이와 같이, 아날로그 구동 방식으로 구동되는 표시 장치(100)는 인접 데이터 라인들(DL(1), ..., DL(m)) 간에 차지 쉐어링 수행할지 여부를 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트(즉, 1비트)들을 이용하여 결정할 수 있다.
다른 실시예에서, 표시 장치(100)는 디지털 구동 방식으로 구동될 수 있다. 이 경우, 데이터 신호들이 디지털-아날로그 변환되어 생성된 데이터 전압들은 표시 패널(110)에 포함된 화소(PX)들을 위한 구동 트랜지스터 제어 전압들이고, 데이터 신호들은 화소(PX)들 각각에 포함된 구동 트랜지스터를 턴온 또는 턴오프시킬 수 있는(즉, 논리 하이 레벨 또는 논리 로우 레벨을 나타내는) 디지털 신호들일 수 있다. 즉, 각 데이터 신호는 논리 하이 레벨 또는 논리 로우 레벨을 나타내기 위해 단일 비트를 포함할 수 있다. 그러므로, 데이터 구동부(130)는 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들(즉, 디지털-아날로그 변환 전의 인접 디지털 신호들)의 논리 레벨들에 기초하여 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 제어할 수 있다. 이를 위해, 데이터 구동부(130)는 인접 데이터 라인들(DL(1), ..., DL(m)) 사이에 연결되고, 인접 데이터 신호들의 논리 레벨들에 기초하여 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))의 턴온 또는 턴오프를 결정하는 차지 쉐어링 제어 신호를 생성하기 위한 차지 쉐어링 제어 블록(CSCB(1), ..., CSCB(m-1))을 포함할 수 있다. 즉, 도 2에 도시된 바와 같이, 데이터 구동부(130)는 출력 채널들 즉, 데이터 라인들(DL(1), ..., DL(m)) 사이에 연결되는 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))을 포함할 수 있다. 예를 들어, 서로 인접하는 데이터 라인(DL(1))과 데이터 라인(DL(2)) 사이에는 차지 쉐어링 제어 블록(CSCB(1))이 연결될 수 있고, 서로 인접하는 데이터 라인(DL(2))과 데이터 라인(DL(3)) 사이에는 차지 쉐어링 제어 블록(CSCB(2))이 연결될 수 있다. 이에, 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))의 개수는 데이터 라인들(DL(1), ..., DL(m))의 개수보다 1만큼 작을 수 있다.
도 2에 도시된 바와 같이, 데이터 구동부(130)의 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))은 표시 패널(110)의 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))에 각각 연결될 수 있고, 데이터 구동부(130)의 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))은 차지 쉐어링 제어 라인들(CSL(1), ..., CSL(m-1))을 통해 표시 패널(110)의 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))로 차지 쉐어링 제어 신호를 각각 출력할 수 있다. 이 때, 데이터 구동부(130)의 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))로부터 출력되는 차지 쉐어링 제어 신호는 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))의 턴온 또는 턴오프를 결정할 수 있다. 예를 들어, 차지 쉐어링 제어 블록(CSCB(1))은 차지 쉐어링 제어 스위치(TR(1))의 턴온 또는 턴오프를 결정할 수 있고, 차지 쉐어링 제어 블록(CSCB(2))은 차지 쉐어링 제어 스위치(TR(2))의 턴온 또는 턴오프를 결정할 수 있다. 이 때, 차지 쉐어링 제어 신호가 제 1 전압 레벨(즉, 턴온 전압 레벨)을 가지면, 차지 쉐어링 제어 신호를 인가받은 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))는 턴온될 수 있고, 차지 쉐어링 제어 신호가 제 2 전압 레벨(즉, 턴오프 전압 레벨)을 가지면, 차지 쉐어링 제어 신호를 인가받은 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))는 턴오프될 수 있다. 이와 같이, 표시 패널(110)의 차지 쉐어링 제어 스위치들(TR(1), ..., TR(m-1))은 데이터 구동부(130)의 차지 쉐어링 제어 블록들(CSCB(1), ..., CSCB(m-1))로부터 각각 출력되는 차지 쉐어링 제어 신호에 따라 독립적으로 턴온 또는 턴오프되므로, 표시 장치(100)는 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서는 차지 쉐어링을 수행할 수 있고, 차지 쉐어링이 필요하지 않은 데이터 라인들(DL(1), ..., DL(m)) 사이에서는 차지 쉐어링을 수행하지 않을 수 있다.
한편, 표시 장치(100)는 차지 쉐어링 구간에서만 차지 쉐어링을 수행될 수 있다. 상술한 바와 같이, 차지 쉐어링 구간에서 차지 쉐어링 제어 신호에 기초하여 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))가 턴온되면, 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 사이에 둔 인접 데이터 라인들(DL(1), ..., DL(m))이 서로 전기적으로 연결되어 차지 쉐어링을 수행할 수 있다. 반면에, 차지 쉐어링 구간에서 차지 쉐어링 제어 신호에 기초하여 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))가 턴오프되면, 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 사이에 둔 인접 데이터 라인들(DL(1), ..., DL(m))이 서로 전기적으로 차단되어 차지 쉐어링을 수행하지 않을 수 있다. 일반적으로, 차지 쉐어링이 수행되는 차지 쉐어링 구간은 데이터 라인들(DL(1), ..., DL(m))에 스캔 라인(SL(1), ..., SL(n)) 별로 데이터 전압들이 인가되는 화소 동작 구간의 직전 또는 직후로 결정될 수 있다. 따라서, 차지 쉐어링 구간에서는 차지 쉐어링 인에이블 신호가 활성화될 수 있고, 화소 동작 구간에서는 차지 쉐어링 인에이블 신호가 비활성화될 수 있다. 그 결과, 차지 쉐어링 인에이블 신호가 활성화되면(즉, 차지 쉐어링 구간에서), 차지 쉐어링 제어 신호는 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴온시키는 제 1 전압 레벨 또는 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴오프시키는 제 2 전압 레벨을 가질 수 있다. 즉, 차지 쉐어링 구간에서는 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서만 차지 쉐어링이 선택적으로(또는, 독립적으로) 수행될 수 있다. 반면에, 차지 쉐어링 인에이블 신호가 비활성화되면(즉, 화소 동작 구간에서), 차지 쉐어링 제어 신호는 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴오프시키는 제 2 전압 레벨만을 가질 수 있다. 즉, 화소 동작 구간에서는 모든 데이터 라인들(DL(1), ..., DL(m)) 사이에서 차지 쉐어링이 비수행될 수 있다.
구체적으로, 차지 쉐어링 제어 블록(CSCB(1), ..., CSCB(m-1))은, 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들이 각각 변하고(즉, 제 1 인접 데이터 라인에 인가될 제 1 인접 데이터 전압에 상응하는 제 1 인접 데이터 신호의 논리 레벨이 변하고, 제 2 인접 데이터 라인에 인가될 제 2 인접 데이터 전압에 상응하는 제 2 인접 데이터 신호의 논리 레벨도 변함), 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들이 서로 상반되는 경우, 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴온시킬 수 있다. 이에, 차지 쉐어링 구간에서 인접 데이터 라인들(DL(1), ..., DL(m))이 서로 전기적으로 연결되기 때문에, 인접 데이터 라인들(DL(1), ..., DL(m)) 간에 차지 쉐어링이 수행될 수 있다. 반면에, 차지 쉐어링 제어 블록(CSCB(1), ..., CSCB(m-1))은, 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들 중에서 적어도 하나가 변하지 않거나(즉, 제 1 인접 데이터 라인에 인가될 제 1 인접 데이터 전압에 상응하는 제 1 인접 데이터 신호의 논리 레벨이 변하지 않거나 및/또는 제 2 인접 데이터 라인에 인가될 제 2 인접 데이터 전압에 상응하는 제 2 인접 데이터 신호의 논리 레벨이 변하지 않음) 및/또는 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들이 서로 동일한 경우, 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 턴오프시킬 수 있다. 이에, 차지 쉐어링 구간에서 인접 데이터 라인들(DL(1), ..., DL(m))이 서로 전기적으로 차단되기 때문에, 인접 데이터 라인들(DL(1), ..., DL(m)) 간에 차지 쉐어링이 수행되지 않을 수 있다. 이와 같이, 디지털 구동 방식으로 구동되는 표시 장치(100)는 인접 데이터 라인들(DL(1), ..., DL(m)) 간에 차지 쉐어링 수행할지 여부를 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들을 이용하여 결정할 수 있다.
상술한 바와 같이, 표시 장치(100)는 표시 패널(110)에 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 구비하고, 데이터 구동부(130)에 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 제어하는 차지 쉐어링 제어 블록(CSCB(1), ..., CSCB(m-1))을 구비할 수 있다. 이 때, 표시 장치(100)는, 아날로그 구동 방식으로 구동되는 경우, 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들을 기초로 인접 데이터 라인들(DL(1), ..., DL(m)) 사이의 차지 쉐어링 수행 여부를 결정할 수 있고, 디지털 구동 방식으로 구동되는 경우, 인접 데이터 라인들(DL(1), ..., DL(m))에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들을 기초로 인접 데이터 라인들(DL(1), ..., DL(m)) 사이의 차지 쉐어링 수행 여부를 결정할 수 있다. 그 결과, 표시 장치(100)는 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서만 차지 쉐어링을 선택적으로(또는, 독립적으로) 수행할 수 있다. 한편, 도 2에 도시된 바와 같이, 데이터 라인들(DL(1), ..., DL(m)) 각각에는 ESD 저항(R1), 본딩 저항(R2), 배선 저항(R3) 등과 같은 저항 성분이 존재한다. 종래 표시 장치에서는 데이터 구동부(130)에 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))가 위치하기 때문에, 데이터 라인들(DL(1), ..., DL(m)) 간의 차지 쉐어링이 데이터 구동부(130) 측에서 이루어지고, 그에 따라 ESD 저항(R1), 본딩 저항(R2), 배선 저항(R3) 등과 같은 저항 성분의 영향이 클 수 밖에 없다. 그러나, 표시 장치(100)에서는 표시 패널(110)에 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))가 위치하고, 데이터 구동부(130)에 차지 쉐어링 제어 스위치(TR(1), ..., TR(m-1))를 제어하는 차지 쉐어링 제어 블록(CSCB(1), ..., CSCB(m-1))이 위치하기 때문에, 데이터 라인들(DL(1), ..., DL(m)) 간의 차지 쉐어링이 표시 패널(110) 측에서 이루어질 수 있다. 그 결과, 데이터 라인들(DL(1), ..., DL(m)) 간에 차지 쉐어링이 수행될 때, ESD 저항(R1), 본딩 저항(R2), 배선 저항(R3) 등과 같은 저항 성분의 영향이 종래에 비해 크게 감소될 수 있다. 즉, 표시 장치(100)는 ESD 저항(R1), 본딩 저항(R2), 배선 저항(R3) 등과 같은 저항 성분에 의해 차지 쉐어링 효과가 감소되는 것을 효과적으로 방지할 수 있다.
도 3은 도 1의 표시 장치가 아날로그 구동 방식으로 구동될 때의 차지 쉐어링 제어 블록들을 나타내는 블록도이다.
도 3을 참조하면, 표시 장치(100)가 아날로그 구동 방식으로 구동될 수 있다. 이 경우, 데이터 신호들(DIG(1), DIG(2))이 디지털-아날로그 변환되어 생성된 데이터 전압들(ANA(1), ANA(2))은 표시 패널(110)에 포함된 화소(PX)들을 위한 계조 표현 전압들이고, 데이터 신호들(DIG(1), DIG(2))은 화소(PX)들 각각에서 표현할 계조를 나타내는 디지털 신호들일 수 있다. 다만, 설명의 편의를 위해, 도 3에서는 한 쌍의 인접 데이터 라인들(DL(1), DL(2)) 즉, 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))만이 도시되어 있다. 또한, 도 3에서는 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))이 각각 데이터 라인(DL(1))과 데이터 라인(DL(2))인 것으로 도시되어 있지만, 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))은 서로 인접하는 임의의 데이터 라인들(DL(j-1), DL(j))(단, j는 2와 m 사이의 정수)로 해석되어야 할 것이다.
데이터 신호들(DIG(1), DIG(2))이 디지털-아날로그 변환기(DAC(1), DAC(2))에 의해 디지털-아날로그 변환됨으로써 데이터 전압들(ANA(1), ANA(2))이 각각 생성될 수 있고, 데이터 전압들(ANA(1), ANA(2))은 출력 버퍼들(OB(1), OB(2))을 거쳐 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))으로 각각 출력될 수 있다. 실시예에 따라, 데이터 전압들(ANA(1), ANA(2))은 출력 버퍼들(OB(1), OB(2))에 의해 각각 증폭될 수 있다. 이후, 데이터 전압들(ANA(1), ANA(2))이 표시 패널(110)에 포함된 화소(PX)들에 인가되면, 화소(PX)들은 데이터 전압들(ANA(1), ANA(2))에 상응하는 계조들을 표현할 수 있다. 이하, 데이터 신호들(DIG(1), DIG(2))은 한 쌍의 인접 데이터 라인들(DL(1), DL(2)) 즉, 제 1 인접 데이터 라인(DL(1))및 제 2 인접 데이터 라인(DL(2))과 관련되므로, 제 1 인접 데이터 신호(DIG(1))와 제 2 인접 데이터 신호(DIG(2))로 각각 명명하기로 한다. 또한, 데이터 전압들(ANA(1), ANA(2))도 한 쌍의 인접 데이터 라인들(DL(1), DL(2)) 즉, 제 1 인접 데이터 라인(DL(1)) 및 제 2 인접 데이터 라인(DL(2))과 관련되므로, 제 1 인접 데이터 신호(DIG(1))와 제 2 인접 데이터 신호(DIG(2))로 각각 명명하기로 한다. 상술한 바와 같이, 데이터 구동부(130)는 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2)) 사이에 연결되는 차지 쉐어링 제어 블록(CSCB(1))을 포함할 수 있다. 도 3에 도시된 바와 같이, 차지 쉐어링 제어 블록(CSCB(1))은 표시 패널(110)에 위치한 차지 쉐어링 제어 스위치(TR(1))로 차지 쉐어링 제어 라인(CSL(1))을 통해 차지 쉐어링 제어 신호(CSC(1))를 출력할 수 있고, 차지 쉐어링 제어 신호(CSC(1))는 차지 쉐어링 제어 스위치(TR(1))의 턴온 또는 턴오프를 결정할 수 있다. 즉, 차지 쉐어링 제어 신호(CSC(1))가 제 1 전압 레벨(즉, 턴온 전압 레벨)을 가지면, 표시 패널(110)에 위치한 차지 쉐어링 제어 스위치(TR(1))는 턴온될 수 있고, 차지 쉐어링 제어 신호(CSC(1))가 제 2 전압 레벨(즉, 턴오프 전압 레벨)을 가지면, 표시 패널(110)에 위치한 차지 쉐어링 제어 스위치(TR(1))는 턴오프될 수 있다.
차지 쉐어링 제어 블록(CSCB(1))은 제 1 인접 데이터 라인(DL(1))으로부터 제 1 인접 데이터 신호(DIG1)의 최상위 비트(MSB(1))을 입력받고, 제 2 인접 데이터 라인(DL(2))으로부터 제 2 인접 데이터 신호(DIG2)의 최상위 비트(MSB(2))를 입력받으며, 제 1 인접 데이터 신호(DIG1)의 최상위 비트(MSB(1))와 제 2 인접 데이터 신호(DIG2)의 최상위 비트(MSB(2))에 기초하여 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치를 제어할 수 있다. 다시 말하면, 차지 쉐어링 제어 블록(CSCB(1))은 제 1 인접 데이터 신호(DIG1)의 최상위 비트(MSB(1))와 제 2 인접 데이터 신호(DIG2)의 최상위 비트(MSB(2))에 기초하여 차지 쉐어링 구간에서 제 1 전압 레벨을 가진 차지 쉐어링 제어 신호(CSC(1))를 출력하거나 또는 제 2 전압 레벨을 가진 차지 쉐어링 제어 신호(CSC(1))를 출력할 수 있다. 구체적으로, 차지 쉐어링 제어 블록(CSCB(1))은, 제 1 인접 데이터 신호(DIG(1))의 최상위 비트(MSB(1))가 변하고, 제 2 인접 데이터 신호(DIG(2))의 최상위 비트(MSB(2))가 변하며, 제 1 인접 데이터 신호(DIG(1))의 최상위 비트(MSB(1))와 제 2 인접 데이터 신호(DIG(2))의 최상위 비트(MSB(2))가 서로 상반된 논리 레벨을 갖는 경우, 차지 쉐어링 구간에서 표시 패널(110)에 위치하는 차지 쉐어링 제어 스위치(TR(1))를 턴온시킬 수 있다. 즉, 차지 쉐어링 제어 블록(CSCB(1))은 차지 쉐어링 구간에서 제 1 전압 레벨(즉, 턴온 전압 레벨)을 갖는 차지 쉐어링 제어 신호(CSC(1))를 차지 쉐어링 제어 라인(CSL(1))을 통해 출력하는 것이다. 이에, 차지 쉐어링 구간에서 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))이 서로 전기적으로 연결되기 때문에, 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2)) 사이에서 차지 쉐어링이 수행될 수 있다.
반면에, 차지 쉐어링 제어 블록(CSCB(1))은, 제 1 인접 데이터 신호(DIG(1))의 최상위 비트(MSB(1))가 변하지 않거나, 제 2 인접 데이터 신호(DIG(2))의 최상위 비트(MSB(2))가 변하지 않거나, 및/또는 제 1 인접 데이터 신호(DIG(1))의 최상위 비트(MSB(1))와 제 2 인접 데이터 신호(DIG(2))의 최상위 비트(MSB(2))가 서로 동일한 논리 레벨을 갖는 경우, 차지 쉐어링 구간에서 표시 패널(110)에 위치하는 차지 쉐어링 제어 스위치(TR(1))를 턴오프시킬 수 있다. 즉, 차지 쉐어링 제어 블록(CSCB(1))은 차지 쉐어링 구간에서 제 2 전압 레벨(즉, 턴오프 전압 레벨)을 갖는 차지 쉐어링 제어 신호(CSC(1))를 차지 쉐어링 제어 라인(CSL(1))을 통해 출력하는 것이다. 이에, 차지 쉐어링 구간에서 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))이 서로 전기적으로 차단되기 때문에, 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2)) 사이에서 차지 쉐어링이 비수행될 수 있다. 이와 같이, 표시 패널(110)에 위치한 차지 쉐어링 제어 스위치(TR(1))는 데이터 구동부(130)에 위치한 차지 쉐어링 제어 블록(CSCB(1))으로부터 출력되는 차지 쉐어링 제어 신호(CSC(1))에 따라 턴온 또는 턴오프되므로, 표시 장치(100) 내에서 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서는 차지 쉐어링이 수행될 수 있고, 차지 쉐어링이 필요하지 않은 데이터 라인들(DL(1), ..., DL(m)) 사이에서는 차지 쉐어링이 비수행될 수 있다.
한편, 차지 쉐어링 제어 블록(CSCB(1))은 외부(예를 들어, 타이밍 제어부(140))로부터 차지 쉐어링 리셋 신호(RESET)와 차지 쉐어링 인에이블 신호(CS-ENABLE)를 입력받을 수 있다. 일반적으로, 차지 쉐어링이 수행되는 차지 쉐어링 구간은 데이터 라인들(DL(1), ..., DL(m))에 스캔 라인(SL(1), ..., SL(n)) 별로 데이터 전압들이 인가되는 화소 동작 구간의 직전 또는 직후로 결정될 수 있다. 따라서, 차지 쉐어링 구간에서는 차지 쉐어링 인에이블 신호(CS-ENABLE)가 활성화될 수 있고, 화소 동작 구간에서는 차지 쉐어링 인에이블 신호가 비활성화(CS-ENABLE)될 수 있다. 그 결과, 차지 쉐어링 인에이블 신호(CS-ENABLE)가 활성화되면(즉, 차지 쉐어링 구간에서), 차지 쉐어링 제어 신호(CSC(1))는 차지 쉐어링 제어 스위치(TR(1))를 턴온시키는 제 1 전압 레벨 또는 차지 쉐어링 제어 스위치(TR(1))를 턴오프시키는 제 2 전압 레벨을 가질 수 있다. 차지 쉐어링 구간에서는 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서만 선택적으로(또는, 독립적으로) 차지 쉐어링이 수행될 수 있다. 반면에, 차지 쉐어링 인에이블 신호(CS-ENABLE)가 비활성화되면(즉, 화소 동작 구간에서), 차지 쉐어링 제어 신호(CSC(1))는 차지 쉐어링 제어 스위치(TR(1))를 턴오프시키는 제 2 전압 레벨만을 가질 수 있다. 즉, 화소 동작 구간에서는 모든 데이터 라인들(DL(1), ..., DL(m)) 사이에서 차지 쉐어링이 비수행될 수 있다. 또한, 차지 쉐어링 리셋 신호(RESET)는 기 설정된 시점에서 차지 쉐어링 제어 블록(CSCB(1)) 내부의 소자(예를 들어, D-플립플롭 등)를 리셋함으로써 차지 쉐어링 제어 블록(CSCB(1))을 초기화시켜 다음 차지 쉐어링 구간을 준비할 수 있다.
도 4는 도 1의 표시 장치가 디지털 구동 방식으로 구동될 때의 차지 쉐어링 제어 블록들을 나타내는 블록도이다.
도 4를 참조하면, 표시 장치(100)가 디지털 구동 방식으로 구동될 수 있다. 이 경우, 데이터 신호들(DIG(1), DIG(2))이 디지털-아날로그 변환되어 생성된 데이터 전압들(ANA(1), ANA(2))은 표시 패널(110)에 포함된 화소(PX)들을 위한 구동 트랜지스터 제어 전압들이고, 데이터 신호들(DIG(1), DIG(2))은 화소(PX)들 각각에 포함된 구동 트랜지스터를 턴온 또는 턴오프시킬 수 있는(즉, 논리 하이 레벨 또는 논리 로우 레벨을 나타내는) 디지털 신호들일 수 있다. 다만, 설명의 편의를 위해, 도 4에서는 한 쌍의 인접 데이터 라인들(DL(1), DL(2)) 즉, 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))만이 도시되어 있다. 또한, 도 4에서는 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))이 각각 데이터 라인(DL(1))과 데이터 라인(DL(2))인 것으로 도시되어 있지만, 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))은 서로 인접하는 임의의 데이터 라인들(DL(j-1), DL(j))로 해석되어야 할 것이다.
데이터 신호들(DIG(1), DIG(2))이 디지털-아날로그 변환기(DAC(1), DAC(2))에 의해 디지털-아날로그 변환됨으로써 데이터 전압들(ANA(1), ANA(2))이 각각 생성될 수 있고, 데이터 전압들(ANA(1), ANA(2))은 출력 버퍼들(OB(1), OB(2))을 거쳐 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))으로 각각 출력될 수 있다. 실시예에 따라, 데이터 전압들(ANA(1), ANA(2))은 출력 버퍼들(OB(1), OB(2))에 의해 각각 증폭될 수 있다. 이후, 데이터 전압들(ANA(1), ANA(2))이 표시 패널(110)에 포함된 화소(PX)들에 인가되면, 데이터 전압들(ANA(1), ANA(2))은 화소(PX)들 각각에 포함된 구동 트랜지스터를 턴온 또는 턴오프시킬 수 있다. 이하, 데이터 신호들(DIG(1), DIG(2))은 한 쌍의 인접 데이터 라인들(DL(1), DL(2)) 즉, 제 1 인접 데이터 라인(DL(1)) 및 제 2 인접 데이터 라인(DL(2))과 관련되므로, 제 1 인접 데이터 신호(DIG(1))와 제 2 인접 데이터 신호(DIG(2))로 각각 명명하기로 한다. 또한, 데이터 전압들(ANA(1), ANA(2))도 한 쌍의 인접 데이터 라인들(DL(1), DL(2)) 즉, 제 1 인접 데이터 라인(DL(1)) 및 제 2 인접 데이터 라인(DL(2))과 관련되므로, 제 1 인접 데이터 신호(DIG(1))와 제 2 인접 데이터 신호(DIG(2))로 각각 명명하기로 한다. 상술한 바와 같이, 데이터 구동부(130)는 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2)) 사이에 연결되는 차지 쉐어링 제어 블록(CSCB(1))을 포함할 수 있다. 도 4에 도시된 바와 같이, 차지 쉐어링 제어 블록(CSCB(1))은 표시 패널(110)에 위치한 차지 쉐어링 제어 스위치(TR(1))로 차지 쉐어링 제어 라인(CSL(1))을 통해 차지 쉐어링 제어 신호(CSC(1))를 출력할 수 있고, 차지 쉐어링 제어 신호(CSC(1))는 차지 쉐어링 제어 스위치(TR(1))의 턴온 또는 턴오프를 결정할 수 있다. 즉, 차지 쉐어링 제어 신호(CSC(1))가 제 1 전압 레벨(즉, 턴온 전압 레벨)을 가지면, 표시 패널(110)에 위치한 차지 쉐어링 제어 스위치(TR(1))는 턴온될 수 있고, 차지 쉐어링 제어 신호(CSC(1))가 제 2 전압 레벨(즉, 턴오프 전압 레벨)을 가지면, 표시 패널(110)에 위치한 차지 쉐어링 제어 스위치(TR(1))는 턴오프될 수 있다.
차지 쉐어링 제어 블록(CSCB(1))은 제 1 인접 데이터 라인(DL(1))으로부터 제 1 인접 데이터 신호(DIG1)의 논리 레벨(LGC(1))을 입력받고, 제 2 인접 데이터 라인(DL(2))으로부터 제 2 인접 데이터 신호(DIG2)의 논리 레벨(LGC(2))을 입력받으며, 제 1 인접 데이터 신호(DIG1)의 논리 레벨(LGC(1))과 제 2 인접 데이터 신호(DIG2)의 논리 레벨(LGC(2))에 기초하여 차지 쉐어링 구간에서 차지 쉐어링 제어 스위치를 제어할 수 있다. 다시 말하면, 차지 쉐어링 제어 블록(CSCB(1))은 제 1 인접 데이터 신호(DIG1)의 논리 레벨(LGC(1))와 제 2 인접 데이터 신호(DIG2)의 논리 레벨(LGC(2))에 기초하여 차지 쉐어링 구간에서 제 1 전압 레벨을 가진 차지 쉐어링 제어 신호(CSC(1))를 출력하거나 또는 제 2 전압 레벨을 가진 차지 쉐어링 제어 신호(CSC(1))를 출력할 수 있다. 한편, 차지 쉐어링 제어 블록(CSCB(1))이 제 1 인접 데이터 신호(DIG(1))의 논리 레벨(LGC(1))과 제 2 인접 데이터 신호(DIG2)의 논리 레벨(LGC(2))을 입력받는다고 표현하였지만, 제 1 인접 데이터 신호(DIG(1))와 제 2 인접 데이터 신호(DIG2) 자체가 1비트 신호로서 논리 레벨(LGC(1), LGC(2))에 해당하므로, 제 1 인접 데이터 신호(DIG(1))와 제 2 인접 데이터 신호(DIG2)가 입력되는 것으로 볼 수 있다. 구체적으로, 차지 쉐어링 제어 블록(CSCB(1))은, 제 1 인접 데이터 신호(DIG(1))의 논리 레벨(LGC(1))이 변하고, 제 2 인접 데이터 신호(DIG(2))의 논리 레벨(LGC(2))이 변하며, 제 1 인접 데이터 신호(DIG(1))의 논리 레벨(LGC(1))와 제 2 인접 데이터 신호(DIG(2))의 논리 레벨(LGC(2))가 서로 상반되는 경우, 차지 쉐어링 구간에서 표시 패널(110)에 위치하는 차지 쉐어링 제어 스위치(TR(1))를 턴온시킬 수 있다. 즉, 차지 쉐어링 제어 블록(CSCB(1))은 차지 쉐어링 구간에서 제 1 전압 레벨(즉, 턴온 전압 레벨)을 갖는 차지 쉐어링 제어 신호(CSC(1))를 차지 쉐어링 제어 라인(CSL(1))을 통해 출력하는 것이다. 이에, 차지 쉐어링 구간에서 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))이 서로 전기적으로 연결되기 때문에, 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2)) 사이에서 차지 쉐어링이 수행될 수 있다.
반면에, 차지 쉐어링 제어 블록(CSCB(1))은, 제 1 인접 데이터 신호(DIG(1))의 논리 레벨(LGC(1))이 변하지 않거나, 제 2 인접 데이터 신호(DIG(2))의 논리 레벨(LGC(2))이 변하지 않거나, 및/또는 제 1 인접 데이터 신호(DIG(1))의 논리 레벨(LGC(1))과 제 2 인접 데이터 신호(DIG(2))의 논리 레벨(LGC(2))이 서로 동일한 경우, 차지 쉐어링 구간에서 표시 패널(110)에 위치하는 차지 쉐어링 제어 스위치(TR(1))를 턴오프시킬 수 있다. 즉, 차지 쉐어링 제어 블록(CSCB(1))은 차지 쉐어링 구간에서 제 2 전압 레벨(즉, 턴오프 전압 레벨)을 갖는 차지 쉐어링 제어 신호(CSC(1))를 차지 쉐어링 제어 라인(CSL(1))을 통해 출력하는 것이다. 이에, 차지 쉐어링 구간에서 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2))이 서로 전기적으로 차단되기 때문에, 제 1 인접 데이터 라인(DL(1))과 제 2 인접 데이터 라인(DL(2)) 사이에서 차지 쉐어링이 비수행될 수 있다. 이와 같이, 표시 패널(110)에 위치한 차지 쉐어링 제어 스위치(TR(1))는 데이터 구동부(130)에 위치한 차지 쉐어링 제어 블록(CSCB(1))으로부터 출력되는 차지 쉐어링 제어 신호(CSC(1))에 따라 턴온 또는 턴오프되므로, 표시 장치(100) 내에서 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서는 차지 쉐어링이 수행될 수 있고, 차지 쉐어링이 필요하지 않은 데이터 라인들(DL(1), ..., DL(m)) 사이에서는 차지 쉐어링이 비수행될 수 있다.
한편, 차지 쉐어링 제어 블록(CSCB(1))은 외부(예를 들어, 타이밍 제어부(140))로부터 차지 쉐어링 리셋 신호(RESET)와 차지 쉐어링 인에이블 신호(CS-ENABLE)를 입력받을 수 있다. 일반적으로, 차지 쉐어링이 수행되는 차지 쉐어링 구간은 데이터 라인들(DL(1), ..., DL(m))에 스캔 라인(SL(1), ..., SL(n)) 별로 데이터 전압들이 인가되는 화소 동작 구간의 직전 또는 직후로 결정될 수 있다. 따라서, 차지 쉐어링 구간에서는 차지 쉐어링 인에이블 신호(CS-ENABLE)가 활성화될 수 있고, 화소 동작 구간에서는 차지 쉐어링 인에이블 신호가 비활성화(CS-ENABLE)될 수 있다. 그 결과, 차지 쉐어링 인에이블 신호(CS-ENABLE)가 활성화되면(즉, 차지 쉐어링 구간에서), 차지 쉐어링 제어 신호(CSC(1))는 차지 쉐어링 제어 스위치(TR(1))를 턴온시키는 제 1 전압 레벨 또는 차지 쉐어링 제어 스위치(TR(1))를 턴오프시키는 제 2 전압 레벨을 가질 수 있다. 차지 쉐어링 구간에서는 차지 쉐어링이 필요한 데이터 라인들(DL(1), ..., DL(m)) 사이에서만 선택적으로(또는, 독립적으로) 차지 쉐어링이 수행될 수 있다. 반면에, 차지 쉐어링 인에이블 신호(CS-ENABLE)가 비활성화되면(즉, 화소 동작 구간에서), 차지 쉐어링 제어 신호(CSC(1))는 차지 쉐어링 제어 스위치(TR(1))를 턴오프시키는 제 2 전압 레벨만을 가질 수 있다. 즉, 화소 동작 구간에서는 모든 데이터 라인들(DL(1), ..., DL(m)) 사이에서 차지 쉐어링이 비수행될 수 있다. 또한, 차지 쉐어링 리셋 신호(RESET)는 기 설정된 시점에서 차지 쉐어링 제어 블록(CSCB(1)) 내부의 여러 소자들을 리셋함으로써 차지 쉐어링 제어 블록(CSCB(1))을 초기화시켜 다음 차지 쉐어링 구간을 준비할 수 있다.
도 5는 도 1의 표시 장치에서 데이터 구동부에 구비된 차지 쉐어링 제어 블록을 나타내는 블록도이다.
도 5를 참조하면, 차지 쉐어링 제어 블록(200)은 제 1 에지 검출 블록(250), 제 2 에지 검출 블록(260), 에지 비교 블록(270) 및 신호 생성 블록(280)을 포함할 수 있다. 상술한 바와 같이, 도 3의 차지 쉐어링 제어 블록(CSCB(1))은 인접 데이터 전압들(ANA(1), ANA(2))에 상응하는 인접 데이터 신호들(DIG(1), DIG(2))의 최상위 비트들(MSB(1), MSB(2))을 입력받을 수 있고, 도 4의 차지 쉐어링 제어 블록(CSCB(1))은 인접 데이터 전압들(ANA(1), ANA(2))에 상응하는 인접 데이터 신호들(DIG(1), DIG(2))의 논리 레벨들(LGC(1), LGC(2))을 입력받을 수 있다. 다만, 설명의 편의를 위해, 도 5에서는 차지 쉐어링 제어 블록(200)이 아날로그 구동 방식에서 입력받는 인접 데이터 신호들(DIG(1), DIG(2))의 최상위 비트들(MSB(1), MSB(2))또는 차지 쉐어링 제어 블록(200)이 디지털 구동 방식에서 입력받는 인접 데이터 신호들(DIG(1), DIG(2))의 논리 레벨들(LGC(1), LGC(2))을 각각 제 1 입력 신호(CLD(1))과 제 2 입력 신호(CLD(2))로 명명하기로 한다. 그러므로, 제 1 입력 신호(CLD(1))과 제 2 입력 신호(CLD(2))는, 아날로그 구동 방식에서는 인접 데이터 신호들(DIG(1), DIG(2))의 최상위 비트들(MSB(1), MSB(2))로 해석되어야 하고, 디지털 구동 방식에서는 인접 데이터 신호들(DIG(1), DIG(2))의 논리 레벨들(LGC(1), LGC(2))로 해석되어야 한다.
제 1 에지 검출 블록(250)은 제 1 입력 신호(CLD(1))가 변하는지 여부를 나타내는 제 1 검출 신호(FDS)를 생성할 수 있다. 즉, 제 1 에지 검출 블록(250)은, 아날로그 구동 방식에서는 제 1 인접 데이터 신호(DIG(1))의 최상위 비트(MSB(1))가 변하는지 여부를 나타내는 제 1 검출 신호(FDS)를 생성할 수 있고, 디지털 구동 방식에서는 제 1 인접 데이터 신호(DIG(1))의 논리 레벨(LGC(1))가 변하는지 여부를 나타내는 제 1 검출 신호(FDS)를 생성할 수 있다. 이를 위해, 제 1 에지 검출 블록(250)은 제 1 입력 신호(CLD(1))의 상승 에지를 검출하기 위한 상승 에지 검출기(210-1) 및 제 1 입력 신호(CLD(1))의 하강 에지를 검출하기 위한 하강 에지 검출기(220-1)를 포함할 수 있다. 제 1 검출 신호(FDS)는 제 1 입력 신호(CLD(1))가 변한다는 것을 나타낼 수 있다. 다시 말하면, 제 1 검출 신호(FDS)는 제 1 입력 신호(CLD(1))가 상승 에지를 갖는지 또는 하강 에지를 갖는지를 나타낼 수 있다. 예를 들어, 상승 에지 검출기(210-1)에서 출력되는 출력 신호가 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖고, 하강 에지 검출기(220-1)에서 출력되는 출력 신호가 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 경우, 제 1 검출 신호(FDS)는 제 1 입력 신호(CLD(1))가 상승 에지를 갖는 것임을 나타낼 수 있다. 또는, 상승 에지 검출기(210-1)에서 출력되는 출력 신호가 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖고, 하강 에지 검출기(220-1)에서 출력되는 출력 신호가 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖는 경우, 제 1 검출 신호(FDS)는 제 1 입력 신호(CLD(1))가 하강 에지를 갖는 것임을 나타낼 수 있다. 반면에, 상승 에지 검출기(210-1)에서 출력되는 출력 신호가 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖고, 하강 에지 검출기(220-1)에서 출력되는 출력 신호가 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 경우, 제 1 검출 신호(FDS)는 제 1 입력 신호(CLD(1))가 변하지 않는다는 것을 나타낼 수 있다.
제 2 에지 검출 블록(260)은 제 2 입력 신호(CLD(2))가 변하는지 여부를 나타내는 제 2 검출 신호(SDS)를 생성할 수 있다. 즉, 제 2 에지 검출 블록(260)은, 아날로그 구동 방식에서는 제 2 인접 데이터 신호(DIG(2))의 최상위 비트(MSB(2))가 변하는지 여부를 나타내는 제 2 검출 신호(SDS)를 생성할 수 있고, 디지털 구동 방식에서는 제 2 인접 데이터 신호(DIG(2))의 논리 레벨(LGC(2))가 변하는지 여부를 나타내는 제 2 검출 신호(SDS)를 생성할 수 있다. 이를 위해, 제 2 에지 검출 블록(260)은 제 2 입력 신호(CLD(2))의 상승 에지를 검출하기 위한 상승 에지 검출기(210-2) 및 제 2 입력 신호(CLD(2))의 하강 에지를 검출하기 위한 하강 에지 검출기(220-2)를 포함할 수 있다. 제 2 검출 신호(SDS)는 제 2 입력 신호(CLD(2))가 변한다는 것을 나타낼 수 있다. 다시 말하면, 제 2 검출 신호(SDS)는 제 2 입력 신호(CLD(2))가 상승 에지를 갖는지 또는 하강 에지를 갖는지를 나타낼 수 있다. 예를 들어, 상승 에지 검출기(210-2)에서 출력되는 출력 신호가 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖고, 하강 에지 검출기(220-2)에서 출력되는 출력 신호가 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 경우, 제 2 검출 신호(SDS)는 제 2 입력 신호(CLD(2))가 상승 에지를 갖는 것임을 나타낼 수 있다. 또는, 상승 에지 검출기(210-2)에서 출력되는 출력 신호가 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖고, 하강 에지 검출기(220-2)에서 출력되는 출력 신호가 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖는 경우, 제 2 검출 신호(SDS)는 제 2 입력 신호(CLD(2))가 하강 에지를 갖는 것임을 나타낼 수 있다. 반면에, 상승 에지 검출기(210-2)에서 출력되는 출력 신호가 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖고, 하강 에지 검출기(220-2)에서 출력되는 출력 신호가 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 경우, 제 2 검출 신호(SDS)는 제 2 입력 신호(CLD(S))가 변하지 않는다는 것을 나타낼 수 있다.
에지 비교 블록(270)은 제 1 검출 신호(FDS)와 제 2 검출 신호(SDS)에 기초하여 제 1 입력 신호(CLD(1))와 제 2 입력 신호(CLD(2))가 상반된 논리 레벨을 갖는지 여부를 나타내는 비교 결과 신호(CRS)를 출력할 수 있다. 즉, 에지 비교 블록(270)은, 아날로그 구동 방식에서는 제 1 검출 신호(FDS)와 제 2 검출 신호(SDS)에 기초하여 제 1 인접 데이터 신호(DIG(1))의 최상위 비트(MSB(1))와 제 2 인접 데이터 신호(DIG(2))의 최상위 비트(MSB(2))가 상반된 논리 레벨을 갖는지 여부를 나타내는 비교 결과 신호(CRS)를 출력할 수 있고, 디지털 구동 방식에서는 제 1 검출 신호(FDS)와 제 2 검출 신호(SDS)에 기초하여 제 1 인접 데이터 신호(DIG(1))의 논리 레벨(LGC(1))와 제 2 인접 데이터 신호(DIG(2))의 논리 레벨(LGC(2))가 상반되는지 여부를 나타내는 비교 결과 신호(CRS)를 출력할 수 있다. 이를 위해, 에지 비교 블록(270)은 제 1 에지 검출 블록(250)에 포함된 상승 에지 검출기(210-1)의 출력과 제 2 에지 검출 블록(260)에 포함된 하강 에지 검출기(220-2)의 출력을 비교하는 제 1 에지 비교기(230-1) 및 제 1 에지 검출 블록(250)에 포함된 하강 에지 검출기(220-1)의 출력과 제 2 에지 검출 블록(260)에 포함된 상승 에지 검출기(210-2)의 출력을 비교하는 제 2 에지 비교기(230-2)를 포함할 수 있다. 예를 들어, 제 1 에지 비교기(230-1)는 제 1 입력 신호(CLD(1))가 상승 에지를 포함하고, 제 2 입력 신호(CLD(2))가 하강 에지를 포함하는 경우에만, 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 출력할 수 있다. 그 외의 경우에는, 제 1 에지 비교기(230-1)는 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 출력할 수 있다. 제 2 에지 비교기(230-2)는 제 1 입력 신호(CLD(1))가 하강 에지를 포함하고, 제 2 입력 신호(CLD(2))가 상승 에지를 포함하는 경우에만, 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖는 출력 신호를 출력할 수 있다. 그 외의 경우에는, 제 2 에지 비교기(230-2)는 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 출력 신호를 출력할 수 있다. 따라서, 비교 결과 신호(CRS)는 제 1 에지 비교기(230-1)에서 출력되는 출력 신호와 제 2 에지 비교기(230-2)에서 출력되는 출력 신호에 기초하여 제 1 입력 신호(CLD(1))와 제 2 입력 신호(CLD(2))가 상반된 논리 레벨을 갖는지 여부를 나타낼 수 있다. 한편, 에지 비교 블록(270)은 차지 쉐어링 리셋 신호(RESET)에 기초하여 기 설정된 시점에서 리셋될 수 있다.
신호 생성 블록(280)은 에지 비교 블록(270)에서 출력되는 비교 결과 신호(CRS)에 기초하여 차지 쉐어링 제어 신호(CS)를 생성할 수 있다. 상술한 바와 같이, 차지 쉐어링 제어 블록(200)은, 제 1 입력 신호(CLD(1))가 변하고, 제 2 입력 신호(CLD(2))가 변하며, 제 1 입력 신호(CLD(1))와 제 2 입력 신호(CLD(2))가 서로 상반된 논리 레벨을 갖는 경우, 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖는 차지 쉐어링 제어 신호(CS)를 출력함으로써 표시 패널(110)에 위치하는 차지 쉐어링 제어 스위치를 턴온시킬 수 있다. 따라서, 차지 쉐어링 구간에서 인접 데이터 라인들 간에 차지 쉐어링이 수행될 수 있다. 반면에, 차지 쉐어링 제어 블록(200)은, 제 1 입력 신호(CLD(1))가 변하지 않거나, 제 2 입력 신호(CLD(2))가 변하지 않거나, 및/또는 제 1 입력 신호(CLD(1))와 제 2 입력 신호(CLD(2))가 서로 동일한 논리 레벨을 갖는 경우, 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 차지 쉐어링 제어 신호(CS)를 출력함으로써 표시 패널(110)에 위치하는 차지 쉐어링 제어 스위치를 턴오프시킬 수 있다. 따라서, 차지 쉐어링 구간에서 인접 데이터 라인들 간에 차지 쉐어링이 비수행될 수 있다. 이를 위해, 신호 생성 블록(280)은 제 1 논리 연산 앤드(AND) 소자(240-1), 제 2 논리 연산 앤드 소자(240-2) 및 논리 연산 오어(OR) 소자(245)를 포함할 수 있다. 제 1 논리 연산 앤드 소자(240-1)는 제 1 에지 비교기(230-1)에서 출력되는 출력 신호와 차지 쉐어링 인에이블 신호(CS-ENABLE)에 대해 앤드 연산을 수행할 수 있다. 제 2 논리 연산 앤드 소자(240-2)는 제 2 에지 비교기(230-2)에서 출력되는 출력 신호와 차지 쉐어링 인에이블 신호(CS-ENABLE)에 대해 앤드 논리 연산을 수행할 수 있다. 논리 연산 오어 소자(245)는 제 1 논리 연산 앤드 소자(240-1)에서 출력되는 출력 신호와 제 2 논리 연산 앤드 소자(240-2)에서 출력되는 출력 신호에 대해 오어 연산을 수행할 수 있다. 그 결과, 신호 생성 블록(280)은 제 1 입력 신호(CLD(1))가 하강 에지를 포함하고 제 2 입력 신호(CLD(2))가 상승 에지를 포함하는 경우 또는 제 1 입력 신호(CLD(1))가 상승 에지를 포함하고 제 2 입력 신호(CLD(2))가 하강 에지를 포함하는 경우, 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖는 차지 쉐어링 제어 신호(CS)를 출력할 수 있다. 그 외의 경우에는, 신호 생성 블록(280)은 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 차지 쉐어링 제어 신호(CS)를 출력할 수 있다.
다만, 신호 생성 블록(280)이 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖는 차지 쉐어링 제어 신호(CS) 또는 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 차지 쉐어링 제어 신호(CS)를 선택적으로 출력하는 동작은 차지 쉐어링 인에이블 신호(CS-ENABLE)가 활성화된 상태 즉, 차지 쉐어링 구간에서 이루어진다. 즉, 신호 생성 블록(280)은 차지 쉐어링 인에이블 신호(CS-ENABLE)가 활성화된 상태에서만, 제 1 입력 신호(CLD(1))가 하강 에지를 포함하고 제 2 입력 신호(CLD(2))가 상승 에지를 포함하는 경우 또는 제 1 입력 신호(CLD(1))가 상승 에지를 포함하고 제 2 입력 신호(CLD(2))가 하강 에지를 포함하는 경우, 제 1 논리 레벨(예를 들어, 논리 하이 레벨)을 갖는 차지 쉐어링 제어 신호(CS)를 출력하고, 그 외의 경우에는 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 차지 쉐어링 제어 신호(CS)를 출력할 수 있다. 반면에, 차지 쉐어링 인에이블 신호(CS-ENABLE)가 비활성화된 상태에서는, 제 1 입력 신호(CLD(1))와 제 2 입력 신호(CLD(2))에 관계없이, 신호 생성 블록(280)은 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 차지 쉐어링 제어 신호(CS)만을 출력할 수 있다. 즉, 차지 쉐어링 인에이블 신호(CS-ENABLE)가 비활성화된 상태 즉, 화소 동작 구간에서는, 신호 생성 블록(280)은 제 2 논리 레벨(예를 들어, 논리 로우 레벨)을 갖는 차지 쉐어링 제어 신호(CS)만을 출력함으로써, 표시 패널(110)에 위치하는 차지 쉐어링 제어 스위치를 턴오프시킬 수 있다. 따라서, 화소 동작 구간에서 인접 데이터 라인들 간에 차지 쉐어링이 비수행될 수 있다. 다만, 도 5에 도시된 차지 쉐어링 제어 블록(200)은 예시적인 것으로서, 차지 쉐어링 제어 블록(200)의 구성이 그에 한정되는 것은 아니다. 따라서, 차지 쉐어링 제어 블록(200)은 요구되는 조건에 따라 다양하게 설계 변경될 수 있다.
도 6은 도 5의 차지 쉐어링 제어 블록에 구비된 제 1 및 제 2 에지 검출 블록들 각각에 포함되는 상승 에지 검출기의 일 예를 나타내는 도면이고, 도 7은 도 6의 상승 에지 검출기의 동작을 설명하기 위한 타이밍도이다.
도 6 및 도 7을 참조하면, 상승 에지 검출기(210)는 제 1 내지 제 k(단, k는 1이상의 홀수) 인버터들(212-1, ..., 212-k) 및 논리 연산 앤드 소자(214)를 포함할 수 있다. 다만, 도 6에 도시된 구조는 예시적인 것으로서, 상승 에지 검출기(210)의 구조가 도 6에 도시된 구조로 한정되는 것이 아님을 알아야 한다.
구체적으로, 상승 에지 검출기(210)는 입력 신호(CLD)를 입력받을 수 있다. 입력 신호(CLD)는, 아날로그 구동 방식으로 구동되는 표시 장치에서는 데이터 신호의 최상위 비트에 해당하고, 디지털 구동 방식으로 구동되는 표시 장치에서는 데이터 신호의 논리 레벨에 해당한다. 도 7에 도시된 바와 같이, 입력 신호(CLD)가 논리 로우 레벨에서 논리 하이 레벨로 상승(즉, 상승 에지)하면, 논리 연산 앤드 소자(214)의 제 1 단자에 입력되는 제 1 신호(IA)도 논리 로우 레벨에서 논리 하이 레벨로 상승(즉, 상승 에지)할 수 있다. 또한, 입력 신호(CLD)가 논리 로우 레벨에서 논리 하이 레벨로 상승(즉, 상승 에지)하면, 입력 신호(CLD)가 제 1 내지 제 k 인버터들(212-1, ..., 212-k)을 거쳐 생성된 제 2 신호(IB)는 논리 하이 레벨에서 논리 로우 레벨로 하강(즉, 하강 에지)할 수 있다. 이 때, 제 2 신호(IB)는 입력 신호(CLD)가 제 1 내지 제 k 인버터들(212-1, ..., 212-k)에 의해 지연 및 반전되어 생성되기 때문에, 제 1 신호(IA)의 상승 에지와 제 2 신호(IB)의 하강 에지 사이에는 소정의 시간차(PA)가 존재할 수 있다. 따라서, 논리 연산 앤드 소자(214)가 제 1 신호(IA)와 제 2 신호(IB)에 대해 논리 앤드 연산을 수행하는 경우, 소정의 시간차(PA)만큼 논리 하이 레벨을 갖는 출력 신호(OUT)가 생성될 수 있다. 그 결과, 상승 에지 검출기(210)는 입력 신호(CLD)(즉, 아날로그 구동 방식으로 구동되는 표시 장치에서는 데이터 신호의 최상위 비트, 디지털 구동 방식으로 구동되는 표시 장치에서는 데이터 신호의 논리 레벨)에 상승 에지가 존재하면, 소정의 시간차(PA)만큼 논리 하이 레벨을 갖는 출력 신호(OUT)를 생성함으로써, 입력 신호(CLD)에 상승 에지가 존재함을 나타낼 수 있다. 반면에, 상승 에지 검출기(210)는 입력 신호(CLD)에 상승 에지가 존재하지 않으면, 논리 로우 레벨을 갖는 출력 신호(OUT)를 생성함으로써, 입력 신호(CLD)에 상승 에지가 존재하지 않음을 나타낼 수 있다.
도 8은 도 5의 차지 쉐어링 제어 블록에 구비된 제 1 및 제 2 에지 검출 블록들 각각에 포함되는 하강 에지 검출기의 일 예를 나타내는 도면이고, 도 9는 도 8의 하강 에지 검출기의 동작을 설명하기 위한 타이밍도이다.
도 8 및 도 9를 참조하면, 하강 에지 검출기(220)는 인버터(226), 제 1 내지 제 r(단, r은 1이상의 홀수) 인버터들(222-1, ..., 222-r) 및 논리 연산 앤드 소자(224)를 포함할 수 있다. 다만, 도 8에 도시된 구조는 예시적인 것으로서, 하강 에지 검출기(220)의 구조가 도 8에 도시된 구조로 한정되는 것이 아님을 알아야 한다.
구체적으로, 하강 에지 검출기(220)는 입력 신호(CLD)를 입력받을 수 있다. 입력 신호(CLD)는, 아날로그 구동 방식으로 구동되는 표시 장치에서는 데이터 신호의 최상위 비트에 해당하고, 디지털 구동 방식으로 구동되는 표시 장치에서는 데이터 신호의 논리 레벨에 해당한다. 도 9에 도시된 바와 같이, 입력 신호(CLD)가 논리 하이 레벨에서 논리 로우 레벨로 하강(즉, 하강 에지)하면, 입력 신호(CLD)가 인버터(226)에 의해 반전 및 지연됨으로써 반전 신호(INV)가 생성될 수 있다. 즉, 입력 신호(CLD)가 논리 하이 레벨에서 논리 로우 레벨로 하강(즉, 하강 에지)하면, 반전 신호(INV)는 논리 로우 레벨에서 논리 하이 레벨로 상승(즉, 상승 에지)할 수 있다. 이 때, 입력 신호(CLD)의 하강 에지와 반전 신호(INV)의 상승 에지 사이에는 소정의 시간차가 존재할 수 있다. 한편, 반전 신호(INV)는 논리 로우 레벨에서 논리 하이 레벨로 상승(즉, 상승 에지)하면, 논리 연산 앤드 소자(224)의 제 1 단자에 입력되는 제 1 신호(IA)도 논리 로우 레벨에서 논리 하이 레벨로 상승(즉, 상승 에지)할 수 있다. 또한, 반전 신호(INV)가 논리 로우 레벨에서 논리 하이 레벨로 상승(즉, 상승 에지)하면, 반전 신호(INV)가 제 1 내지 제 r 인버터들(222-1, ..., 222-r)을 거쳐 생성된 제 2 신호(IB)는 논리 하이 레벨에서 논리 로우 레벨로 하강(즉, 하강 에지)할 수 있다. 이 때, 제 2 신호(IB)는 반전 신호(INV)가 제 1 내지 제 r 인버터들(222-1, ..., 222-r)에 의해 지연 및 반전되어 생성되기 때문에, 제 1 신호(IA)의 상승 에지와 제 2 신호(IB)의 하강 에지 사이에는 소정의 시간차(PA)가 존재할 수 있다. 따라서, 논리 연산 앤드 소자(224)가 제 1 신호(IA)와 제 2 신호(IB)에 대해 논리 앤드 연산을 수행하는 경우, 소정의 시간차(PA)만큼 논리 하이 레벨을 갖는 출력 신호(OUT)가 생성될 수 있다. 그 결과, 하강 에지 검출기(220)는 입력 신호(CLD)(즉, 아날로그 구동 방식으로 구동되는 표시 장치에서는 데이터 신호의 최상위 비트, 디지털 구동 방식으로 구동되는 표시 장치에서는 데이터 신호의 논리 레벨)에 하강 에지가 존재하면, 소정의 시간차(PA)만큼 논리 하이 레벨을 갖는 출력 신호(OUT)를 생성함으로써, 입력 신호(CLD)에 하강 에지가 존재함을 나타낼 수 있다. 반면에, 하강 에지 검출기(220)는 입력 신호(CLD)에 하강 에지가 존재하지 않으면, 논리 로우 레벨을 갖는 출력 신호(OUT)를 생성함으로써, 입력 신호(CLD)에 하강 에지가 존재하지 않음을 나타낼 수 있다.
도 10은 도 5의 차지 쉐어링 제어 블록에 구비된 에지 비교 블록에 포함되는 에지 비교기의 일 예를 나타내는 도면이고, 도 11은 도 10의 에지 비교기의 동작을 설명하기 위한 타이밍도이다.
도 10 및 도 11을 참조하면, 에지 비교 블록(270)에 포함되는 에지 비교기(230)는 제 1 D-플립플롭(232-1), 제 2 D-플립플롭(232-2) 및 논리 연산 앤드 소자(234)를 포함할 수 있다. 다만, 도 10에 도시된 구조는 예시적인 것으로서, 에지 비교기(230)의 구조가 도 10에 도시된 구조로 한정되는 것이 아님을 알아야 한다.
구체적으로, 에지 비교 블록(270)은 제 1 입력 신호(CLD(1))가 변하는지 여부를 나타내는 제 1 검출 신호(FDS)와 제 2 입력 신호(CLD(2))가 변하는지 여부를 나타내는 제 2 검출 신호(SDS)에 기초하여 제 1 입력 신호(CLD(1))와 제 2 입력 신호(CLD(2))가 상반된 논리 레벨을 갖는지 여부를 나타내는 비교 결과 신호(CRS)를 출력할 수 있다. 즉, 에지 비교 블록(270)은, 아날로그 구동 방식에서는 제 1 검출 신호(FDS)와 제 2 검출 신호(SDS)에 기초하여 제 1 인접 데이터 신호의 최상위 비트와 제 2 인접 데이터 신호의 최상위 비트가 상반된 논리 레벨을 갖는지 여부를 나타내는 비교 결과 신호(CRS)를 출력할 수 있고, 디지털 구동 방식에서는 제 1 검출 신호(FDS)와 제 2 검출 신호(SDS)에 기초하여 제 1 인접 데이터 신호의 논리 레벨과 제 2 인접 데이터 신호의 논리 레벨이 상반되는지 여부를 나타내는 비교 결과 신호(CRS)를 출력할 수 있다. 이를 위해, 에지 비교 블록(270)에 포함되는 에지 비교기(230)는 제 1 에지 검출 블록(250)의 상승 에지 검출기(210-1)에서 출력되는 출력 신호(OUT1)와 제 2 에지 검출 블록(260)의 하강 에지 검출기(220-2)에서 출력되는 출력 신호(OUT2)를 수신하는 제 1 에지 비교기(230-1) 및 제 2 에지 검출 블록(260)의 상승 에지 검출기(210-2)에서 출력되는 출력 신호(OUT1)와 제 1 에지 검출 블록(250)의 하강 에지 검출기(220-1)에서 출력되는 출력 신호(OUT2)를 수신하는 제 2 에지 비교기(230-2)를 포함할 수 있다. 이하, 설명의 편의를 위해, 도 10에서는 에지 비교기(230)가 제 1 에지 검출 블록(250)의 상승 에지 검출기(210-1)에서 출력되는 출력 신호(OUT1)와 제 2 에지 검출 블록(260)의 하강 에지 검출기(220-2)에서 출력되는 출력 신호(OUT2)를 수신하는 제 1 에지 비교기(230-1)인 것으로 가정하여 설명하기로 한다.
제 1 D-플립플롭(232-1)은 입력 단자(D)에 인가된 전원 전압(VDD)이 클럭 단자(CLK)에 인가된 출력 신호(OUT1)에 기초하여 출력 단자(Q)로 출력되고, 리셋 단자(RST)에 인가된 리셋 신호(RESET)에 기초하여 리셋(또는, 초기화)되는 구조를 가질 수 있다. 따라서, 제 1 D-플립플롭(232-1)은 클럭 단자(CLK)에 인가된 출력 신호(OUT1)의 논리 레벨이 논리 로우 레벨에서 논리 하이 레벨로 될 때, 전원 전압(VDD)을 출력 단자(Q)로 출력할 수 있다. 마찬가지로, 제 2 D-플립플롭(232-2)은 입력 단자(D)에 인가된 전원 전압(VDD)이 클럭 단자(CLK)에 인가된 출력 신호(OUT2)에 기초하여 출력 단자(Q)로 출력되고, 리셋 단자(RST)에 인가된 리셋 신호(RESET)에 기초하여 리셋되는 구조를 가질 수 있다. 따라서, 제 2 D-플립플롭(232-2)은 클럭 단자(CLK)에 인가된 출력 신호(OUT2)의 논리 레벨이 논리 로우 레벨에서 논리 하이 레벨로 될 때, 전원 전압(VDD)을 출력 단자(Q)로 출력할 수 있다. 논리 연상 앤드 소자(234)는 제 1 D-플립플롭(232-1)에서 출력되는 출력 신호와 제 2 D-플립플롭(232-2)에서 출력되는 출력 신호에 대해 논리 앤드 연산을 수행할 수 있다. 이 때, 제 1 D-플립플롭(232-1)에 인가되는 출력 신호(OUT1)는 제 1 에지 검출 블록(250)의 상승 에지 검출기(210-1)에서 출력되기 때문에, 제 1 D-플립플롭(232-1)의 클럭 단자(CLK)에 인가된 출력 신호(OUT1)의 논리 레벨이 논리 로우 레벨에서 논리 하이 레벨로 된다는 것은 제 1 입력 신호(CLD(1))가 상승 에지를 포함한다는 것을 의미할 수 있다. 또한, 제 2 D-플립플롭(232-2)에 인가되는 출력 신호(OUT2)는 제 2 에지 검출 블록(260)의 하강 에지 검출기(220-2)에서 출력되기 때문에, 제 2 D-플립플롭(232-2)의 클럭 단자(CLK)에 인가된 출력 신호(OUT2)의 논리 레벨이 논리 로우 레벨에서 논리 하이 레벨로 된다는 것은 제 2 입력 신호(CLD(2))가 하강 에지를 포함한다는 것을 의미할 수 있다. 따라서, 논리 연상 앤드 소자(234)에서 출력되는 출력 신호(FOUT)가 논리 하이 레벨을 갖는다는 것은 제 1 입력 신호(CLD(1))와 제 2 입력 신호(CLD(2))가 상반된 논리 레벨을 갖는다는 것을 의미할 수 있다.
예를 들어, 도 11에 도시된 바와 같이, 제 1 D-플립플롭(232-1)과 제 2 D-플립플롭(232-2)은 리셋 신호(RESET)가 활성화됨에 따라 리셋(즉, FRS로 표시)될 수 있다. 이후, 제 1 D-플립플롭(232-1)에 인가되는 출력 신호(OUT1)가 논리 로우 레벨에서 논리 하이 레벨로 되지만, 제 2 D-플립플롭(232-2)에 인가되는 출력 신호(OUT2)는 논리 로우 레벨에서 논리 하이 레벨로 되지 않는다(즉, FRU로 표시). 따라서, 논리 연상 앤드 소자(234)에서 출력되는 출력 신호(FOUT)는 논리 로우 레벨을 유지할 수 있다. 즉, 논리 연상 앤드 소자(234)에서 출력되는 출력 신호(FOUT)는 제 1 입력 신호(CLD(1))는 상승 에지를 포함하지만, 제 2 입력 신호(CLD(2))는 하강 에지를 포함하지 않는다는 것을 나타낼 수 있다. 다음, 제 1 D-플립플롭(232-1)과 제 2 D-플립플롭(232-2)은 리셋 신호(RESET)가 활성화됨에 따라 리셋(즉, SRS로 표시)될 수 있다. 이후, 제 1 D-플립플롭(232-1)에 인가되는 출력 신호(OUT1)가 논리 로우 레벨에서 논리 하이 레벨로 되고, 제 2 D-플립플롭(232-2)에 인가되는 출력 신호(OUT2)도 논리 로우 레벨에서 논리 하이 레벨로 된다(즉, SRU로 표시). 따라서, 논리 연상 앤드 소자(234)에서 출력되는 출력 신호(FOUT)는 논리 로우 레벨에서 논리 하이 레벨로 될 수 있다. 즉, 논리 연상 앤드 소자(234)에서 출력되는 출력 신호(FOUT)는 제 1 입력 신호(CLD(1))가 상승 에지를 포함하고, 제 2 입력 신호(CLD(2))는 하강 에지를 포함한다는 것을 나타낼 수 있다. 다음, 제 1 D-플립플롭(232-1)과 제 2 D-플립플롭(232-2)은 리셋 신호(RESET)가 활성화됨에 따라 리셋(즉, TRS로 표시)될 수 있다. 이후, 제 2 D-플립플롭(232-2)에 인가되는 출력 신호(OUT2)가 논리 로우 레벨에서 논리 하이 레벨로 되지만, 제 1 D-플립플롭(232-1)에 인가되는 출력 신호(OUT1)는 논리 로우 레벨에서 논리 하이 레벨로 되지 않는다(즉, TRU로 표시). 따라서, 논리 연상 앤드 소자(234)에서 출력되는 출력 신호(FOUT)는 논리 로우 레벨을 유지할 수 있다. 즉, 논리 연상 앤드 소자(234)에서 출력되는 출력 신호(FOUT)는 제 2 입력 신호(CLD(2))가 하강 에지를 포함하지만, 제 1 입력 신호(CLD(1))는 상승 에지를 포함하지 않는다는 것을 나타낼 수 있다. 다음, 제 1 D-플립플롭(232-1)과 제 2 D-플립플롭(232-2)은 리셋 신호(RESET)가 활성화됨에 따라 리셋(즉, FFS로 표시)될 수 있다. 이러한 방식으로, 에지 비교기(230)는 제 1 D-플립플롭(232-1)에 인가되는 출력 신호(OUT1)와 제 2 D-플립플롭(232-2)에 인가되는 출력 신호(OUT2)에 기초하여 제 1 입력 신호(CLD(1))와 제 2 입력 신호(CLD(2))에 관한 정보를 나타내는 출력 신호(FOUR)를 출력할 수 있다.
도 12는 본 발명의 실시예들에 따른 표시 장치를 위한 차지 쉐어링 방법을 나타내는 순서도이다.
도 12를 참조하면, 도 12의 차지 쉐어링 방법은 아날로그 구동 방식으로 구동되는 표시 장치에 적용될 수 있다. 이 경우, 인접 데이터 신호들이 디지털-아날로그 변환되어 생성된 인접 데이터 전압들은 표시 패널에 포함된 화소들을 위한 계조 표현 전압들이고, 인접 데이터 신호들은 화소들 각각에서 표현할 계조를 나타내는 디지털 신호들일 수 있다. 즉, 인접 데이터 신호들은 화소에서 표현되어야 하는 계조를 나타내기 위해 각각 복수의 비트들을 포함할 수 있다. 구체적으로, 도 12의 차지 쉐어링 방법은 제 1 인접 데이터 신호와 제 2 인접 데이터 신호를 수신(S110)하고, 제 1 인접 데이터 신호의 최상위 비트와 제 2 인접 데이터 신호의 최상위 비트가 변동되는지 여부를 확인(S120)할 수 있다. 이 때, 제 1 인접 데이터 신호의 최상위 비트가 변동되지 않거나 및/또는 제 2 인접 데이터 신호의 최상위 비트가 변동되지 않는 경우, 도 12의 차지 쉐어링 방법은 제 1 인접 데이터 라인과 제 2 인접 데이터 라인 간에 차지 쉐어링을 비수행(S130)할 수 있다. 반면에, 제 1 인접 데이터 신호의 최상위 비트가 변동되고, 제 2 인접 데이터 신호의 최상위 비트도 변동되는 경우, 도 12의 차지 쉐어링 방법은 제 1 인접 데이터 신호의 최상위 비트와 제 2 인접 데이터 신호의 최상위 비트가 서로 상이한지 여부를 확인(S140)할 수 있다. 이 때, 제 1 인접 데이터 신호의 최상위 비트와 제 2 인접 데이터 신호의 최상위 비트가 서로 동일한 경우, 도 12의 차지 쉐어링 방법은 제 1 인접 데이터 라인과 제 2 인접 데이터 라인 간에 차지 쉐어링을 비수행(S150)할 수 있다. 반면에, 제 1 인접 데이터 신호의 최상위 비트와 제 2 인접 데이터 신호의 최상위 비트가 서로 상이한 경우, 도 12의 차지 쉐어링 방법은 제 1 인접 데이터 라인과 제 2 인접 데이터 라인 간에 차지 쉐어링을 수행(S160)할 수 있다. 이와 같이, 도 12의 차지 쉐어링 방법은 아날로그 구동 방식으로 구동되는 표시 장치에 대해 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들을 기초로 인접 데이터 라인들 사이의 차지 쉐어링 수행 여부를 결정함으로써, 표시 장치 내에서 차지 쉐어링이 필요한 데이터 라인들 사이에서만 차지 쉐어링이 선택적으로(또는, 독립적으로) 수행되도록 할 수 있다.
도 13은 본 발명의 실시예들에 따른 표시 장치를 위한 차지 쉐어링 방법을 나타내는 순서도이다.
도 13을 참조하면, 도 13의 차지 쉐어링 방법은 디지털 구동 방식으로 구동되는 표시 장치에 적용될 수 있다. 이 경우, 인접 데이터 신호들이 디지털-아날로그 변환되어 생성된 인접 데이터 전압들은 표시 패널에 포함된 화소들을 위한 구동 트랜지스터 제어 전압들이고, 인접 데이터 신호들은 화소들 각각에 포함된 구동 트랜지스터를 턴온 또는 턴오프시킬 수 있는 디지털 신호들일 수 있다. 즉, 인접 데이터 신호들은 논리 하이 레벨 또는 논리 로우 레벨을 나타내기 위해 단일 비트를 각각 포함할 수 있다. 구체적으로, 도 13의 차지 쉐어링 방법은 제 1 인접 데이터 신호와 제 2 인접 데이터 신호를 수신(S210)하고, 제 1 인접 데이터 신호의 논리 레벨과 제 2 인접 데이터 신호의 논리 레벨이 변동되는지 여부를 확인(S220)할 수 있다. 이 때, 제 1 인접 데이터 신호의 논리 레벨이 변동되지 않거나 및/또는 제 2 인접 데이터 신호의 논리 레벨이 변동되지 않는 경우, 도 13의 차지 쉐어링 방법은 제 1 인접 데이터 라인과 제 2 인접 데이터 라인 간에 차지 쉐어링을 비수행(S230)할 수 있다. 반면에, 제 1 인접 데이터 신호의 논리 레벨이 변동되고, 제 2 인접 데이터 신호의 논리 레벨도 변동되는 경우, 도 13의 차지 쉐어링 방법은 제 1 인접 데이터 신호의 논리 레벨과 제 2 인접 데이터 신호의 논리 레벨이 서로 상이한지 여부를 확인(S240)할 수 있다. 이 때, 제 1 인접 데이터 신호의 논리 레벨과 제 2 인접 데이터 신호의 논리 레벨이 서로 동일한 경우, 도 13의 차지 쉐어링 방법은 제 1 인접 데이터 라인과 제 2 인접 데이터 라인 간에 차지 쉐어링을 비수행(S250)할 수 있다. 반면에, 제 1 인접 데이터 신호의 논리 레벨과 제 2 인접 데이터 신호의 논리 레벨이 서로 상이한 경우, 도 13의 차지 쉐어링 방법은 제 1 인접 데이터 라인과 제 2 인접 데이터 라인 간에 차지 쉐어링을 수행(S260)할 수 있다. 이와 같이, 도 13의 차지 쉐어링 방법은 디지털 구동 방식으로 구동되는 표시 장치에 대해 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들을 기초로 인접 데이터 라인들 사이의 차지 쉐어링 수행 여부를 결정함으로써, 표시 장치 내에서 차지 쉐어링이 필요한 데이터 라인들 사이에서만 차지 쉐어링이 선택적으로(또는, 독립적으로) 수행되도록 할 수 있다.
도 14는 본 발명의 실시예들에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블록도이고, 도 15는 도 14의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이며, 도 16은 도 14의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 14 내지 도 16을 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 저장 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 표시 장치(560)는 도 1의 표시 장치(100)에 상응할 수 있다. 나아가, 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 15에 도시된 바와 같이, 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 16에 도시된 바와 같이, 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 전자 기기(500)가 그에 한정되는 것은 아니다. 예를 들어, 전자 기기(500)는 컴퓨터 모니터, 노트북, 디지털 카메라, 휴대폰, 스마트패드, 태블릿PC, 네비게이션 시스템, 비디오폰 등으로 구현될 수도 있다.
프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 장치(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 메모리 장치(520)는 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 저장 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다.
입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(550)는 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다. 실시예에 따라, 표시 장치(560)는 입출력 장치(540) 내에 구비될 수도 있다. 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 표시 장치(560)는 표시 패널, 스캔 구동부, 데이터 구동부 및 타이밍 제어부를 포함할 수 있다. 이 때, 표시 장치(560)는 액정 표시 장치 또는 유기 발광 표시 장치일 수 있으나, 표시 장치(560)가 그에 한정되는 것은 아니다. 일 실시예에서, 표시 장치( 이 때, 표시 장치(560)는 아날로그 구동 방식으로 구동됨에 있어서, 표시 패널에 차지 쉐어링 제어 스위치를 구비하고, 데이터 구동부에 차지 쉐어링 제어 스위치를 제어하는 차지 쉐어링 제어 블록을 구비하며, 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트들을 기초로 인접 데이터 라인들 사이의 차지 쉐어링 수행 여부를 결정할 수 있다. 다른 실시예에서, 표시 장치(560)는 디지털 구동 방식으로 구동됨에 있어서, 표시 패널에 차지 쉐어링 제어 스위치를 구비하고, 데이터 구동부에 차지 쉐어링 제어 스위치를 제어하는 차지 쉐어링 제어 블록을 구비하며, 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨들을 기초로 인접 데이터 라인들 사이의 차지 쉐어링 수행 여부를 결정할 수 있다. 그 결과, 표시 장치(560)는 차지 쉐어링이 필요한 데이터 라인들 사이에서만 차지 쉐어링을 선택적으로(또는, 독립적으로) 수행할 수 있고, ESD 저항, 본딩 저항, 배선 저항 등과 같은 저항 성분에 의해 차지 쉐어링 효과가 감소되는 것을 방지할 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 표시 장치를 구비한 모든 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 텔레비전, 컴퓨터 모니터, 헤드 마운트 디스플레이(head mounted display; HMD), 노트북, 디지털 카메라, 휴대폰, 스마트폰, 스마트패드, 태블릿PC, 피디에이(personal digital assistants; PDA), 피엠피(portable multimedia player; PMP), MP3 플레이어, 차량용 네비게이션, 비디오폰 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 장치
110: 표시 패널
120: 스캔 구동부 130: 데이터 구동부
140: 타이밍 제어부 200: 차지 쉐어링 제어 블록
210: 상승 에지 검출기 220: 하강 에지 검출기
230: 에지 비교기 240: 논리 연산 앤드 소자
245: 논리 연산 오어 소자 250: 제 1 에지 검출 블록 260: 제 2 에지 검출 블록 270: 에지 비교 블록 280: 신호 생성 블록
120: 스캔 구동부 130: 데이터 구동부
140: 타이밍 제어부 200: 차지 쉐어링 제어 블록
210: 상승 에지 검출기 220: 하강 에지 검출기
230: 에지 비교기 240: 논리 연산 앤드 소자
245: 논리 연산 오어 소자 250: 제 1 에지 검출 블록 260: 제 2 에지 검출 블록 270: 에지 비교 블록 280: 신호 생성 블록
Claims (20)
- 스캔 라인들과 데이터 라인들에 연결된 화소들 및 인접 데이터 라인들 사이에 연결된 차지 쉐어링 제어 스위치(charge sharing control switch)를 포함하는 표시 패널;
상기 스캔 라인들을 통해 순차적으로 활성화되는 스캔 신호들을 상기 표시 패널에 제공하는 스캔 구동부;
상기 데이터 라인들을 통해 데이터 신호들이 디지털-아날로그 변환되어 생성된 데이터 전압들을 상기 표시 패널에 제공하고, 상기 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 최상위 비트(most significant bit; MSB)들에 기초하여 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 제어하는 데이터 구동부; 및
상기 스캔 구동부 및 상기 데이터 구동부를 제어하고, 상기 데이터 구동부에 상기 데이터 신호들을 제공하는 타이밍 제어부를 포함하는 표시 장치. - 제 1 항에 있어서, 상기 데이터 전압들은 상기 표시 패널에 포함된 상기 화소들을 위한 계조 표현 전압들이고, 상기 데이터 신호들은 상기 화소들 각각에서 표현할 계조를 나타내는 디지털 신호들이며, 상기 표시 장치는 아날로그 구동 방식으로 구동되는 것을 특징으로 표시 장치.
- 제 2 항에 있어서, 상기 데이터 구동부는
상기 인접 데이터 라인들 사이에 연결되고, 상기 인접 데이터 신호들의 상기 최상위 비트들에 기초하여 상기 차지 쉐어링 제어 스위치의 턴온 또는 턴오프를 결정하는 차지 쉐어링 제어 신호를 생성하는 차지 쉐어링 제어 블록을 포함하는 것을 특징으로 하는 표시 장치. - 제 3 항에 있어서, 상기 차지 쉐어링 제어 신호는, 차지 쉐어링 인에이블 신호가 활성화되면, 상기 차지 쉐어링 제어 스위치를 턴온시키는 제 1 전압 레벨 또는 상기 차지 쉐어링 제어 스위치를 턴오프시키는 제 2 전압 레벨을 갖고, 상기 차지 쉐어링 인에이블 신호가 비활성화되면, 상기 차지 쉐어링 제어 스위치를 턴오프시키는 상기 제 2 전압 레벨만을 갖는 것을 특징으로 하는 표시 장치.
- 제 3 항에 있어서, 상기 인접 데이터 라인들은 제 1 인접 데이터 라인 및 제 2 인접 데이터 라인을 포함하고, 상기 인접 데이터 신호들은 상기 제 1 인접 데이터 라인에 인가되는 제 1 인접 데이터 신호 및 상기 제 2 인접 데이터 라인에 인가되는 제 2 인접 데이터 신호를 포함하며,
상기 차지 쉐어링 제어 스위치는 상기 제 1 인접 데이터 라인에 연결된 제 1 전극, 상기 제 2 인접 데이터 라인에 연결된 제 2 전극 및 상기 차지 쉐어링 제어 신호를 수신하는 게이트 전극을 포함하는 트랜지스터로 구현되는 것을 특징으로 하는 표시 장치. - 제 5 항에 있어서, 상기 차지 쉐어링 제어 블록은
상기 제 1 인접 데이터 신호의 상기 최상위 비트가 변하는지 여부를 나타내는 제 1 검출 신호를 생성하는 제 1 에지 검출 블록;
상기 제 2 인접 데이터 신호의 상기 최상위 비트가 변하는지 여부를 나타내는 제 2 검출 신호를 생성하는 제 2 에지 검출 블록;
상기 제 1 검출 신호와 상기 제 2 검출 신호에 기초하여 상기 제 1 인접 데이터 신호의 상기 최상위 비트와 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 상반된 논리 레벨을 갖는지 여부를 나타내는 비교 결과 신호를 출력하는 에지 비교 블록; 및
상기 비교 결과 신호에 기초하여 상기 차지 쉐어링 제어 신호를 생성하는 신호 생성 블록을 포함하는 것을 특징으로 하는 표시 장치. - 제 5 항에 있어서, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 신호에 기초하여 상기 차지 쉐어링 제어 스위치가 턴온되면, 상기 제 1 인접 데이터 라인과 상기 제 2 인접 데이터 라인은 서로 전기적으로 연결되어 차지 쉐어링을 수행하는 것을 특징으로 하는 표시 장치.
- 제 7 항에 있어서, 상기 차지 쉐어링 제어 블록은, 상기 제 1 인접 데이터 신호의 상기 최상위 비트가 변하고, 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 변하며, 상기 제 1 인접 데이터 신호의 상기 최상위 비트와 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 상반된 논리 레벨을 갖는 경우, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 턴온시키는 것을 특징으로 하는 표시 장치.
- 제 5 항에 있어서, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 신호에 기초하여 상기 차지 쉐어링 제어 스위치가 턴오프되면, 상기 제 1 인접 데이터 라인과 상기 제 2 인접 데이터 라인은 서로 전기적으로 차단되어 차지 쉐어링을 수행하지 않는 것을 특징으로 하는 표시 장치.
- 제 9 항에 있어서, 상기 차지 쉐어링 제어 블록은, 상기 제 1 인접 데이터 신호의 상기 최상위 비트가 변하지 않거나, 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 변하지 않거나, 또는 상기 제 1 인접 데이터 신호의 상기 최상위 비트와 상기 제 2 인접 데이터 신호의 상기 최상위 비트가 동일한 논리 레벨을 갖는 경우, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 턴오프시키는 것을 특징으로 하는 표시 장치.
- 스캔 라인들과 데이터 라인들에 연결된 화소들 및 인접 데이터 라인들 사이에 연결된 차지 쉐어링 제어 스위치(charge sharing control switch)를 포함하는 표시 패널;
상기 스캔 라인들을 통해 순차적으로 활성화되는 스캔 신호들을 상기 표시 패널에 제공하는 스캔 구동부;
상기 데이터 라인들을 통해 데이터 신호들이 디지털-아날로그 변환되어 생성된 데이터 전압들을 상기 표시 패널에 제공하고, 상기 인접 데이터 라인들에 인가될 인접 데이터 전압들에 상응하는 인접 데이터 신호들의 논리 레벨(logic level)들에 기초하여 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 제어하는 데이터 구동부; 및
상기 스캔 구동부 및 상기 데이터 구동부를 제어하고, 상기 데이터 구동부에 상기 데이터 신호들을 제공하는 타이밍 제어부를 포함하는 표시 장치. - 제 10 항에 있어서, 상기 데이터 전압들은 상기 표시 패널에 포함된 상기 화소들을 위한 구동 트랜지스터 제어 전압들이고, 상기 데이터 신호들은 논리 하이(high) 레벨 또는 논리 로우(low) 레벨을 나타내는 디지털 신호들이며, 상기 표시 장치는 디지털 구동 방식으로 구동되는 것을 특징으로 표시 장치.
- 제 11 항에 있어서, 상기 데이터 구동부는
상기 인접 데이터 라인들 사이에 연결되고, 상기 인접 데이터 신호들의 상기 논리 레벨들에 기초하여 상기 차지 쉐어링 제어 스위치의 턴온 또는 턴오프를 결정하는 차지 쉐어링 제어 신호를 생성하는 차지 쉐어링 제어 블록을 포함하는 것을 특징으로 하는 표시 장치. - 제 13 항에 있어서, 상기 차지 쉐어링 제어 신호는, 차지 쉐어링 인에이블 신호가 활성화되면, 상기 차지 쉐어링 제어 스위치를 턴온시키는 제 1 전압 레벨 또는 상기 차지 쉐어링 제어 스위치를 턴오프시키는 제 2 전압 레벨을 갖고, 상기 차지 쉐어링 인에이블 신호가 비활성화되면, 상기 차지 쉐어링 제어 스위치를 턴오프시키는 상기 제 2 전압 레벨만을 갖는 것을 특징으로 하는 표시 장치.
- 제 13 항에 있어서, 상기 인접 데이터 라인들은 제 1 인접 데이터 라인 및 제 2 인접 데이터 라인을 포함하고, 상기 인접 데이터 신호들은 상기 제 1 인접 데이터 라인에 인가되는 제 1 인접 데이터 신호 및 상기 제 2 인접 데이터 라인에 인가되는 제 2 인접 데이터 신호를 포함하며,
상기 차지 쉐어링 제어 스위치는 상기 제 1 인접 데이터 라인에 연결된 제 1 전극, 상기 제 2 인접 데이터 라인에 연결된 제 2 전극 및 상기 차지 쉐어링 제어 신호를 수신하는 게이트 전극을 포함하는 트랜지스터로 구현되는 것을 특징으로 하는 표시 장치. - 제 15 항에 있어서, 상기 차지 쉐어링 제어 블록은
상기 제 1 인접 데이터 신호의 상기 논리 레벨이 변하는지 여부를 나타내는 제 1 검출 신호를 생성하는 제 1 에지 검출 블록;
상기 제 2 인접 데이터 신호의 상기 논리 레벨이 변하는지 여부를 나타내는 제 2 검출 신호를 생성하는 제 2 에지 검출 블록;
상기 제 1 검출 신호와 상기 제 2 검출 신호에 기초하여 상기 제 1 인접 데이터 신호의 상기 논리 레벨과 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 상반되는지 여부를 나타내는 비교 결과 신호를 출력하는 에지 비교 블록; 및
상기 비교 결과 신호에 기초하여 상기 차지 쉐어링 제어 신호를 생성하는 신호 생성 블록을 포함하는 것을 특징으로 하는 표시 장치. - 제 15 항에 있어서, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 신호에 기초하여 상기 차지 쉐어링 제어 스위치가 턴온되면, 상기 제 1 인접 데이터 라인과 상기 제 2 인접 데이터 라인은 서로 전기적으로 연결되어 차지 쉐어링을 수행하는 것을 특징으로 하는 표시 장치.
- 제 17 항에 있어서, 상기 차지 쉐어링 제어 블록은, 상기 제 1 인접 데이터 신호의 상기 논리 레벨이 변하고, 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 변하며, 상기 제 1 인접 데이터 신호의 상기 논리 레벨과 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 상반되는 경우, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 턴온시키는 것을 특징으로 하는 표시 장치.
- 제 15 항에 있어서, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 신호에 기초하여 상기 차지 쉐어링 제어 스위치가 턴오프되면, 상기 제 1 인접 데이터 라인과 상기 제 2 인접 데이터 라인은 서로 전기적으로 차단되어 차지 쉐어링을 수행하지 않는 것을 특징으로 하는 표시 장치.
- 제 19 항에 있어서, 상기 차지 쉐어링 제어 블록은, 상기 제 1 인접 데이터 신호의 상기 논리 레벨이 변하지 않거나, 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 변하지 않거나, 또는 상기 제 1 인접 데이터 신호의 상기 논리 레벨과 상기 제 2 인접 데이터 신호의 상기 논리 레벨이 동일한 경우, 상기 차지 쉐어링 구간에서 상기 차지 쉐어링 제어 스위치를 턴오프시키는 것을 특징으로 하는 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140183476A KR20160074856A (ko) | 2014-12-18 | 2014-12-18 | 표시 장치 |
| US14/800,830 US20160180776A1 (en) | 2014-12-18 | 2015-07-16 | Display device |
| CN201510906600.9A CN105719589B (zh) | 2014-12-18 | 2015-12-09 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140183476A KR20160074856A (ko) | 2014-12-18 | 2014-12-18 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160074856A true KR20160074856A (ko) | 2016-06-29 |
Family
ID=56130132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140183476A KR20160074856A (ko) | 2014-12-18 | 2014-12-18 | 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20160180776A1 (ko) |
| KR (1) | KR20160074856A (ko) |
| CN (1) | CN105719589B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110910800A (zh) * | 2018-09-14 | 2020-03-24 | 联咏科技股份有限公司 | 源极驱动器 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190067299A (ko) * | 2017-12-06 | 2019-06-17 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| TWI683294B (zh) * | 2019-01-16 | 2020-01-21 | 奇景光電股份有限公司 | 時序控制器 |
| CN111508445B (zh) * | 2019-01-31 | 2022-02-22 | 奇景光电股份有限公司 | 时序控制器 |
| US11222605B1 (en) * | 2020-07-02 | 2022-01-11 | Himax Technologies Limited | Circuitry, local dimming control method and display apparatus |
| US11810503B2 (en) * | 2021-05-13 | 2023-11-07 | Samsung Electronics Co., Ltd. | Display device for performing a charge sharing operation |
| US11900896B2 (en) * | 2021-11-03 | 2024-02-13 | Novatek Microelectronics Corp. | Source driver and related control method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100759974B1 (ko) * | 2001-02-26 | 2007-09-18 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 방법. |
| KR20070023099A (ko) * | 2005-08-23 | 2007-02-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| CN101059941B (zh) * | 2006-04-17 | 2010-08-18 | 乐金显示有限公司 | 显示装置及其驱动方法 |
| TWI353576B (en) * | 2007-03-21 | 2011-12-01 | Novatek Microelectronics Corp | Lcd device driven by pre-charge procedure |
| KR20090088529A (ko) * | 2008-02-15 | 2009-08-20 | 삼성전자주식회사 | 데이터 구동부 및 이를 포함하는 액정 표시 장치 |
| KR100952826B1 (ko) * | 2008-10-13 | 2010-04-15 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
| KR101521656B1 (ko) * | 2008-11-10 | 2015-05-20 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101971447B1 (ko) * | 2011-10-04 | 2019-08-13 | 엘지디스플레이 주식회사 | 유기발광 표시장치 및 그 구동방법 |
| TWI443625B (zh) * | 2011-11-18 | 2014-07-01 | Au Optronics Corp | 顯示面板及驅動顯示面板之方法 |
| TWI464721B (zh) * | 2012-03-27 | 2014-12-11 | Novatek Microelectronics Corp | 顯示驅動優化方法與顯示驅動器 |
-
2014
- 2014-12-18 KR KR1020140183476A patent/KR20160074856A/ko not_active Application Discontinuation
-
2015
- 2015-07-16 US US14/800,830 patent/US20160180776A1/en not_active Abandoned
- 2015-12-09 CN CN201510906600.9A patent/CN105719589B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110910800A (zh) * | 2018-09-14 | 2020-03-24 | 联咏科技股份有限公司 | 源极驱动器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105719589A (zh) | 2016-06-29 |
| CN105719589B (zh) | 2021-03-05 |
| US20160180776A1 (en) | 2016-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106057113B (zh) | 电源管理驱动器和具有电源管理驱动器的显示设备 | |
| CN105719589B (zh) | 显示装置 | |
| US8917266B2 (en) | Timing controller and a display device including the same | |
| CN108399892B (zh) | 像素以及具有像素的显示设备 | |
| US9209812B2 (en) | Voltage level conversion circuits and display devices including the same | |
| US20160240128A1 (en) | Coupling compensator for display panel and display device including the same | |
| KR102127902B1 (ko) | 표시 장치 및 표시 장치의 구동 방법 | |
| KR20210028774A (ko) | 스캔 드라이버 및 표시 장치 | |
| US9727297B2 (en) | Dual organic light-emitting diode display and head mount display electronic device having the same | |
| EP3223270B1 (en) | Display device | |
| KR102305502B1 (ko) | 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치 | |
| US20160055798A1 (en) | Emission driver, organic light-emitting diode (oled) display including the same, and electronic device | |
| US9779675B2 (en) | Variable gate clock generator, display device including the same and method of driving display device | |
| US20220036802A1 (en) | Scan driver and display device | |
| US10235926B2 (en) | Scanline driver and display device including the same | |
| US10140926B2 (en) | Display device and electronic device having the same | |
| US11727851B2 (en) | Gate driver and display device including the same | |
| US11200853B2 (en) | Data driver and display device including a data driver | |
| US20160180766A1 (en) | Display panel and display device including the same | |
| US10735011B2 (en) | Digital-to-analog converter and driving circuit of display device having the same | |
| US11592859B2 (en) | Gate clock generator and display device | |
| KR20150073674A (ko) | 디스플레이 구동회로 및 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |