CN1187901C - 依次比较型a/d转换器 - Google Patents

依次比较型a/d转换器 Download PDF

Info

Publication number
CN1187901C
CN1187901C CN02123207.5A CN02123207A CN1187901C CN 1187901 C CN1187901 C CN 1187901C CN 02123207 A CN02123207 A CN 02123207A CN 1187901 C CN1187901 C CN 1187901C
Authority
CN
China
Prior art keywords
analog switch
analog
mos transistor
electrode
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN02123207.5A
Other languages
English (en)
Other versions
CN1391353A (zh
Inventor
高田晴久
西川和彦
渡边诚司
朴井高宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1391353A publication Critical patent/CN1391353A/zh
Application granted granted Critical
Publication of CN1187901C publication Critical patent/CN1187901C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种依次比较型A/D转换器，用对于电容器51[N]-51[0]的电容的加权的倒数来对模拟开关61[N]-51[0]、71[N]-51[0]、81[N]-51[0]的导通电阻进行加权。据此，因为对于各电容器51[N]-51[0]的时间常数变为相等，所以能克服动作速度的下降的问题，能实现高速动作。另外，还能把面积增加抑制在最小限度。能使动作速度提高。

Description

依次比较型A/D转换器
技术领域
本发明涉及一种依次比较型A/D转换器，更具体地说，涉及一种电荷再分配型的依次比较型A/D转换器。
背景技术
近年来，伴随着数字处理的高速化，对模拟信号和数字信号的接口即A/D(模拟/数字)转换器的高速动作提出了要求。图4是表示一般的依次比较型A/D转换器结构的框图。在图4所示依次比较型A/D转换器中，用采样保持部1采样、保持模拟输入，用电压比较器2与来自局部D/A转换器3的电压进行比较。然后，利用闩锁电路4将来自电压比较器2的输出锁住。另外，通过状态控制电路5，根据来自电压比较器2的输出控制局部D/A转换器3的输出，在电压比较器2，从MSB(最上级位)依次进行电压比较。直到LSB(最下级位)，电压比较一结束，闩锁电路4就输出锁住的数字值。
作为小尺寸、能取得多个变换位的A/D转换器，众所周知的有电荷再分配型的依次比较型A/D转换器。图5是表示电荷再分配型的现有依次比较型A/D转换器结构的图。图5所示依次比较型A/D转换器是3位A/D转换器，具有电容阵列29、模拟开关群30-32、电压比较器27、状态控制电路28。并且，省略了图4所示的闩锁电路4。电容阵列29包含电容器11-14。电容器11-14的电容分别是4C、2C、C、C。并且，C是单位电容。模拟开关群30把电容阵列29与模拟输入Vin连接。模拟开关群30包含模拟开关15-18。模拟开关15-18的导通电阻为R。模拟开关群31把上侧基准电压Vrh(在此为电源电压Vdd)与电容阵列29连接。模拟开关群31包含模拟开关19-22。模拟开关19-22的导通电阻为R。模拟开关群32把下侧基准电压Vrl(在此为接地电压GND)与电容阵列29连接。模拟开关群32包含模拟开关23-26。模拟开关23-26的导通电阻为R。电压比较器27包含模拟开关33和变换器34。状态控制电路28控制模拟开关15-26以及33的通/断。
下面，就图5所示的依次比较型A/D转换器的动作加以说明。
首先，模拟开关群30以及模拟开关群33导通，模拟输入Vin被电容阵列29采样保持。此时，如果设变换器34的阈值电压为Vth，则被充电到电容阵列29上的电荷Q0为：
Q0＝8C(Vth-Vin)…(1)
采样保持所需要的时间由电容器11和模拟开关15的时间常数4CR决定。
采样保持动作一结束，模拟开关15-18以及33就断开，所充电的电荷Q0被保存在电容阵列29的电压比较器27一侧。
接着，转移到MSB(bit2)的比较动作，模拟开关19以及24-26导通。据此，电荷Q0被电容阵列29再分配。根据电荷保存定律，变换器34的输入电压Vx为：
Vx＝Vth-(Vin-(1/2)Vdd)…(2)
当Vin＞(1/2)Vdd时，电压比较器27的输出为“高”，MSB被定为“1”。相反，当Vin＜(1/2)Vdd时，电压比较器27的输出为“低”，MSB被定为“0”。
决定了MSB后，转移到下一位(bit1)的比较动作。当MSB的电压比较输出为“高”时，模拟开关19、20、25、26导通。另一方面，当MSB的电压比较输出为“低”时，模拟开关23、30、25、26导通。在此，MSB的电压比较输出为“高”。此时，模拟开关19、20、25、26导通，电荷Q0被电容阵列29再分配。根据电荷保存定律，变换器34的输入电压Vx为：
Vx＝Vth-(Vin-(3/4)Vdd)…(3)
当Vin＞(3/4)Vdd时，电压比较器27的输出为“高”，bit1被定为“1”。相反，当Vin＜(3/4)Vdd时，电压比较器27的输出为“低”，bit1被定为“0”。
决定了bit1后，就转移到下面的LSB(bit0)的比较动作。当bit1的电压比较输出为“高”时，模拟开关19、20、21、26导通。当bit1的电压比较输出为“低”时，模拟开关19、24、21、26导通。在此，bit1的电压比较输出为“低”。此时，模拟开关19、24、21、26导通，电荷Q0被电容阵列29再分配。根据电荷保存定律，变换器34的输入电压Vx为：
Vx＝Vth-(Vin-(5/8)Vdd)…(4)。
当Vin＞(5/8)Vdd时，电压比较输出为“高”，LSB被定为“1”。相反，当Vin＜(5/8)Vdd时，电压比较输出为“低”，LSB被定为“0”。
决定各bit时进行的电荷再分配所需要的时间与采样保持时相同，由电容器11和模拟开关19或23的导通电阻的时间常数4CR决定。
在图5所示的依次比较型A/D转换器中，相对于电容阵列29的各电容器11-14的时间常数不同，分别为4CR、2CR、CR、CR。因此，对模拟输入Vin进行采样保持的时间以及电荷再分配所需要的时间在电容器11上就必须是电容器14的4倍。因此，只能以可能动作的速度的约1/4来使A/D转换器工作。即在N位A/D转换器的情况下，动作速度最多下降至1/2(N-1)。
发明内容
鉴于以上所述问题的存在，本发明的目的在于：提供一种能提高动作速度的依次比较型A/D转换器。
根据本发明的一个方案，依次比较型A/D转换器包括：多个电容器、多个第一模拟开关、多个第二模拟开关、多个第三模拟开关、电压比较部件、状态控制部件。多个电容器的电极的一方彼此连接。对于多个电容器的各个电容，进行了给定加权。对应于多个电容器设置有多个第一模拟开关。多个第一模拟开关分别连接在对应的电容器的电极的另一方和第一节点之间。第一节点接受模拟输入。对应于多个电容器设置有多个第二模拟开关。多个第二模拟开关分别连接在对应的电容器的电极的另一方和第二节点之间。第二节点接受第一基准电压。对应于多个电容器设置有多个第三模拟开关。多个第三模拟开关分别连接在对应的电容器的电极的另一方和第三节点之间。第三节点接受比第一基准电压还低的第二基准电压。电压比较部件把多个电容器的电极的一方的电压与第三基准电压进行比较。状态控制部件根据电压比较部件的比较结果来控制多个第一模拟开关、多个第二模拟开关以及多个第三模拟开关的各自的通/断。所述多个第一模拟开关中的至少一个具有实施了与其他开关不同的给定加权的导通电阻。
在所述依次比较型A/D转换器中，通过减小与多个电容器中电容的加权大的电容器对应的第一模拟开关的导通电阻的加权，就能减小该电容器的时间常数。据此，可使各电容器间的时间常数的差缩小。其结果，就能缩短对模拟输入进行预先充电(采样保持)所需要的时间，从而能提高A/D转换的动作速度。
所述多个第一模拟开关最好分别具有以对于对应的电容器的电容的加权的倒数来进行了加权的导通电阻。
在所述依次比较AD转换装置中，因为各电容器的时间常数相等，所以对各电容器的充放电时间变得相等。据此，就能防止各电容器间的时间常数差导致的动作速度下降。另外，还能抑制电路面积的增加，并提高A/D转换动作。
所述多个第一模拟开关最好分别包含MOS晶体管。MOS晶体管连接在对应的电容器的电极的另一方和第一节点之间。所述多个第一模拟开关中的某个第一模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第一模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同。
MOS晶体管在线性领域中工作时的导通电阻与通道宽度成反比，与通道长度成正比。在所述依次比较型A/D转换器中，因为某个第一模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第一模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同，所以能对这些第一模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第一模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数也相等。
所述多个第一模拟开关最好分别包含1个或多个第四模拟开关。1个或多个第四模拟开关并联连接在对应的电容器的电极的另一方和第一节点之间。所述多个第一模拟开关中的某个第一模拟开关中包含的第四模拟开关的数量与其他的第一模拟开关中的包含的第四模拟开关的数量不同。
根据所述依次比较型A/D转换器，就能对某个第一模拟开关和其他的第一模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第一模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数相等。
所述多个第一模拟开关最好分别包含MOS晶体管。MOS晶体管连接在对应的电容器的电极的另一方和第一节点之间。所述多个第一模拟开关中的某个第一模拟开关所包含的MOS晶体管和其他第一模拟开关所包含的MOS晶体管中，在导通状态时被提供的栅电压不同。
MOS晶体管在线性领域中工作时的导通电阻与栅电压成反比。在所述依次比较型A/D转换器中，因为某个第一模拟开关所包含的MOS晶体管和其他第一模拟开关所包含的MOS晶体管中，导通状态时提供的栅电压不同，所以能对这些第一模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第一模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数也相等。
根据本发明的另一个方案，依次比较型A/D转换器包括：多个电容器、多个第一模拟开关、多个第二模拟开关、多个第三模拟开关、电压比较部件、状态控制部件。多个电容器的电极的一方彼此连接。对于多个电容器的各电容，实施了给定加权。对应于多个电容器设置有多个第一模拟开关。多个第一模拟开关分别连接在对应的电容器的电极的另一方和第一节点之间。第一节点接受模拟输入。对应于多个电容器设置有多个第二模拟开关。多个第二模拟开关分别连接在对应的电容器的电极的另一方和第二节点之间。第二节点接受第一基准电压。对应于多个电容器设置有多个第三模拟开关。多个第三模拟开关分别连接在对应的电容器的电极的另一方和第三节点之间。第三节点接受比第一基准电压还低的第二基准电压。电压比较部件把多个电容器的电极的一方的电压与第三基准电压比较。状态控制部件根据基于电压比较部件的比较结果，控制多个第一模拟开关、多个第二模拟开关以及多个第三模拟开关的各自的通/断。所述多个第二模拟开关中的至少一个具有实施了与其他开关不同的给定加权的导通电阻。
在所述依次比较型A/D转换器中，通过减小与多个电容器中电容的加权大的电容器对应的第二模拟开关的导通电阻的加权，就能减小该电容器的时间常数。据此，使各电容器间的时间常数的差缩小。其结果，就能缩短电荷再分配所需要的时间，从而能提高A/D转换的动作速度。
所述多个第二模拟开关最好分别具有以对于对应的电容器的电容的加权的倒数来进行了加权的导通电阻。
在所述依次比较AD转换装置中，因为各电容器的时间常数相等，所以对各电容器的充放电时间变得相等。据此，就能防止各电容器间的时间常数差导致的动作速度下降。另外，就能抑制电路面积的增加，提高A/D转换动作。
所述多个第二模拟开关最好分别包含MOS晶体管。MOS晶体管连接在对应的电容器的电极的另一方和第二节点之间。所述多个第二模拟开关中的某个第二模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第二模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同。
MOS晶体管在线性领域中工作时的导通电阻与通道宽度成反比，与通道长度成正比。在所述依次比较型A/D转换器中，因为某个第二模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第二模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同，所以能对这些第二模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第二模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数也相等。
所述多个第二模拟开关最好分别包含1个或多个第五模拟开关。1个或多个第五模拟开关并联连接在对应的电容器的电极的另一方和第二节点之间。所述多个第二模拟开关中的某个第二模拟开关所包含的第五模拟开关的数量与其他的第二模拟开关所包含的第五模拟开关的数量不同。
根据所述依次比较型A/D转换器，就能对某个第二模拟开关和其他的第二模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第二模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数也相等。
所述多个第二模拟开关最好分别包含MOS晶体管。MOS晶体管连接在对应的电容器的电极的另一方和第二节点之间。所述多个第二模拟开关中的某个第二模拟开关所包含的MOS晶体管和其他第二模拟开关所包含的MOS晶体管中，在导通状态时被提供的栅电压不同。
MOS晶体管在线性领域中工作时的导通电阻与栅电压成反比。在所述依次比较型A/D转换器中，因为某个第二模拟开关所包含的MOS晶体管和其他第二模拟开关所包含的MOS晶体管中，导通状态时提供的栅电压不同，所以能对这些第二模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第二模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数也相等。
根据本发明的另一个方案，依次比较型A/D转换器包括：多个电容器、多个第一模拟开关、多个第二模拟开关、多个第三模拟开关、电压比较部件、状态控制部件。多个电容器的电极的一方彼此连接。对于多个电容器的各电容，实施了给定加权。对应于多个电容器设置有多个第一模拟开关。多个第一模拟开关分别连接在对应的电容器的电极的另一方和第一节点之间。第一节点接受模拟输入。对应于多个电容器设置有多个第二模拟开关。多个第二模拟开关分别连接在对应的电容器的电极的另一方和第二节点之间。第二节点接受第一基准电压。对应于多个电容器设置有多个第三模拟开关。多个第三模拟开关分别连接在对应的电容器的电极的另一方和第三节点之间。第三节点接受比第一基准电压还低的第二基准电压。电压比较部件把多个电容器的电极的一方的电压与第三基准电压比较。状态控制部件根据基于电压比较部件的比较结果，控制多个第一模拟开关、多个第二模拟开关以及多个第三模拟开关的各自的通/断。所述多个第三模拟开关中的至少一个具有实施了与其他开关不同的给定加权的导通电阻。
在所述依次比较型A/D转换器中，通过减小与多个电容器中电容的加权大的电容器对应的第三模拟开关的导通电阻的加权，就能减小该电容器的时间常数。据此，使各电容器间的时间常数的差缩小。其结果，就能缩短电荷再分配所需要的时间，从而能提高A/D转换的动作速度。
所述多个第三模拟开关最好分别具有以对于对应的电容器的电容的加权的倒数来进行了加权的导通电阻。
在所述依次比较AD转换装置中，因为各电容器的时间常数相等，所以对各电容器的充放电时间变得相等。据此，就能防止各电容器间的时间常数差导致的动作速度下降。另外，就能抑制电路面积的增加，提高A/D转换动作。
所述多个第三模拟开关最好分别包含MOS晶体管。MOS晶体管连接在对应的电容器的电极的另一方和第三节点之间。所述多个第三模拟开关中的某个第三模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第三模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同。
MOS晶体管在线性领域中工作时的导通电阻与通道宽度成反比，与通道长度成正比。在所述依次比较型A/D转换器中，因为某个第三模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第三模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同，所以能对这些第三模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第三模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数也相等。
所述多个第三模拟开关最好分别包含1个或多个第六模拟开关。1个或多个第六模拟开关并联连接在对应的电容器的电极的另一方和第三节点之间。所述多个第三模拟开关中的某个第三模拟开关所包含的第六模拟开关的数量与其他的第三模拟开关所包含的第六模拟开关的数量不同。
根据所述依次比较型A/D转换器，就能对某个第三模拟开关和其他的第三模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第三模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数也相等。
所述多个第三模拟开关最好分别包含MOS晶体管。MOS晶体管连接在对应的电容器的电极的另一方和第三节点之间。所述多个第三模拟开关中的某个第三模拟开关所包含的MOS晶体管和其他第三模拟开关所包含的MOS晶体管中，在导通状态时被提供的栅电压不同。
MOS晶体管在线性领域中工作时的导通电阻与栅电压成反比。在所述依次比较型A/D转换器中，因为在某个第三模拟开关所包含的MOS晶体管和其他第三模拟开关所包含的MOS晶体管中，导通状态时提供的栅电压不同，所以能对这些第三模拟开关的导通电阻分别实施不同的加权。因此，就能减小与电容的加权大的电容器对应的第三模拟开关的导通电阻的加权。另外，还能使各电容器的时间常数相等。
附图说明
下面，简要说明附图。
图1是表示本发明实施例1中的依次比较型A/D转换器的结构的图。
图2是表示本发明实施例2中的依次比较型A/D转换器的结构的图。
图3(a)～(c)是表示实现对导通电阻的加权的模拟开关的具体例子的图。
图4是表示一般的依次比较型A/D转换器的结构的框图。
图5是表示电荷再分配型的现有依次比较型A/D转换器的结构的图。
下面简要说明附图符号。
1-采样保持部；2-电压比较部件；3-局部D/A转换器；4-闩锁电路；5-状态控制电路；11-14、51[N]-51[0]-电容器；15-26、33、61[N]-61[0]、71[N]-71[0]、81[N]-81[0]、91[N]-91[0]、101[N]-101[0]、111[N]-111[0]、121[N]-121[0]、131[N]-131[0]、141[N]-141[0]-模拟开关；27-电压比较器；28-状态控制电路；29、50-电容阵列；30-32、60、70、80、90、100、110、120、130、140-模拟开关群；34-变换器；142-栅电压生成电路。
具体实施方式
下面，参照附图就本发明实施例加以说明。并且，在图中对于同样或相当的部分采用了同样的符号，并省略对其进行说明。
实施例1
图1是表示本发明实施例1中的依次比较型A/D转换器的结构的图。图1所示依次比较型A/D转换器是N位A/D转换器，具有电容阵列50、模拟开关群90、100、110、电压比较器27、状态控制电路28。
电容阵列50包含(N+1)个电容器51[0]-51[N]。电容器51[N]-51[0]的电容分别为2(N-1)C、2(N-2)C、2(N-3)C、…、20C、C。并且，C是单位电容。
模拟开关群90把电容阵列50与模拟输入Vin连接。模拟开关群90包含(N+1)个模拟开关90[N]-90[0]。模拟开关90[N]-90[0]连接在电容器51[N]-51[0]的电极的一方和节点ND1之间。节点ND1接受模拟输入Vin。模拟开关90[N]的导通电阻是R/4，模拟开关90[N-1]的导通电阻是R/2。模拟开关90[N-2]-90[0]的导通电阻是R。并且，R是单位电阻。这样对模拟开关90[N]-90[0]的导通电阻进行加权。
模拟开关群100把上侧基准电压Vrh(在此是电源电压Vdd)与电容阵列50连接。模拟开关群100包含(N+1)个模拟开关100[N]-100[0]。模拟开关100[N]-100[0]连接在电容器51[N]-51[0]的电极的一方和节点ND2之间。节点ND2接受上侧基准电压Vrh。模拟开关100[N]-100[0]的导通电阻为R。
模拟开关群110把下侧基准电压Vrl(在此是接地电压GND)与电容阵列50连接。模拟开关群110包含(N+1)个模拟开关110[N]-110[0]。模拟开关110[N]-110[0]连接在电容器51[N]-51[0]的电极的一方和节点ND3之间。节点ND3接受下侧基准电压Vrl。模拟开关110[N]-110[0]的导通电阻为R。
电压比较器27包含模拟开关33和变换器34。变换器34把电容阵列50的电容器51[N]-51[0]的电极的另一方的电压反向输出。电容器51[N]-51[0]的电极的另一方彼此公共连接。模拟开关33连接在变换器34的输入和输出之间。而且，来自电压比较器27的输出被闩锁电路(图中未显示)锁住。到LSB(最下级的位)的电压比较结束后，闩锁电路输出锁住的数字值。
状态控制电路28根据电压比较器27的输出控制模拟开关90[N]-90[0]、模拟开关100[N]-100[0]、模拟开关110[N]-110[0]。
按如上所述构成的依次比较型A/D转换器的动作与把图5所示现有依次比较型A/D转换器的动作扩展为N位时是相同的。可是，当在各电容器51[N]-51[0]上预先充电(采样保持)模拟输入Vin时的时间常数为：
电容器51[N]：    2(N-1)C·R/4＝2(N-3)CR
电容器51[N-1]：  2(N-2)C·R/2＝2(N-3)CR
电容器51[N-2]：  2(N-3)CR
····
电容器51[1]：    20CR
电容器51[0]：    CR
这样，因为时间常数最大值变为2(N-3)CR，所以与图5所示现有依次比较型A/D转换器相比，就能以快4倍的速度进行预先充电(采样保持)。据此，就能缩短A/D转换所需要的时间，从而能提高动作速度。
并且，在此，虽然只对模拟开关群90进行了加权，但是对于模拟开关群100以及模拟开关群110如果同样加权，也能以比以往快4倍的速度进行电荷再分配。其结果，就能提高动作速度。
并且，如果组合进行对于模拟开关群90、100、110的加权，就能得到提高动作速度的效果。
实施例2
图2是表示本发明实施例2中的依次比较型A/D转换器的结构的图。图2所示依次比较型A/D转换器具有模拟开关群60、70、80，代替了图1所示模拟开关群90、100、110。其他的结构与图1所示依次比较型A/D转换器同样。
模拟开关群60把电容阵列50与模拟输入Vin连接。模拟开关群60包含(N+1)个模拟开关61[N]-61[0]。模拟开关61[N]-61[0]连接在电容器51[N]-51[0]的电极的一方和节点ND1之间。节点ND1接受模拟输入Vin。模拟开关61[N]-61[0]的导通电阻是R/2(N-1)、R/2(N-2)、R/2(N-3)、…、R/20、R。并且，R是单位电阻。这样，以对于电容器51[N]-51[0]的电容的加权的倒数对模拟开关61[N]-61[0]的导通电阻进行了加权。
模拟开关群70把上侧基准电压Vrh(在此是电源电压Vdd)与电容阵列50连接。模拟开关群70包含(N+1)个模拟开关71[N]-71[0]。模拟开关71[N]-71[0]连接在电容器51[N]-51[0]的电极的一方和节点ND2之间。节点ND2接受上侧基准电压Vrh。模拟开关71[N]-71[0]的导通电阻为R/2(N-1)、R/2(N-2)、R/2(N-3)、…、R/20、R。这样，以对于电容器51[N]-51[0]的电容的加权的倒数对模拟开关71[N]-71[0]的导通电阻进行了加权。
模拟开关群80把下侧基准电压Vrl(在此是接地电压GND)与电容阵列50连接。模拟开关群80包含(N+1)个模拟开关81[N]-81[0]。模拟开关81[N]-81[0]连接在电容器51[N]-51[0]的电极的一方和节点ND3之间。节点ND3接受下侧基准电压Vrl。模拟开关81[N]-81[0]的导通电阻为R/2(N-1)、R/2(N-2)、R/2(N-3)、…、R/20、R。这样，以对于电容器51[N]-51[0]的电容的加权的倒数对模拟开关81[N]-81[0]的导通电阻进行了加权。
按如上所述构成的依次比较型A/D转换器的动作与图1所示依次比较型A/D转换器的动作。可是，对于各电容器51[N]-51[0]的时间常数为：
电容器51[N]：2(N-1)C·R/2(N-1)＝CR
电容器51[N-1]：2(N-2)C·R/2(N-2)＝CR
电容器51[N-2]：2(N-3)·R/2(N-3)＝CR
····
电容器51[1]：20C·R/20＝CR
电容器51[0]：CR。即对于各电容器51[N]-51[0]的时间常数变得相等。据此，采样保持模拟输入Vin的时间以及进行电荷再分配的时间对于电容器51[N]-51[0]中的任意一个都是相等的。其结果，就能最大限度提高动作速度。并且，因为以对于电容器51[N]-51[0]的电容的加权的倒数对模拟开关71[N]-71[0]、81[N]-81[0]、61[N]-61[0]的导通电阻进行了加权，所以能把面积增加限制在最小。
(对模拟开关的导通电阻的加权)
图3是表示实现对于实施例1和2中说明的导通电阻的加权的模拟开关的具体例子的图。
图3(a)所示模拟开关群120通过使通道宽度不同，对导通电阻加权。模拟开关群120包含模拟开关121[N]-121[0]。模拟开关121[N]-121[0]相当于图1以及图2所示模拟开关群60、70、80、90、100、110中的模拟开关61[N]-61[0]、71[N]-71[0]、81[N]-81[0]、90[N]-90[0]、100[N]-100[0]、110[N]-110[0]。模拟开关121[N]-121[0]包含由P通道MOS晶体管以及N通道MOS晶体管构成的转移栅。模拟开关121[N]-121[0]内的P通道MOS晶体管以及N通道MOS晶体管的通道宽度W分别是2(N-1)W0、2(N-2)W0、2(N-3)W0、…、20W0、W0。模拟开关121[N]-121[0]内的P通道MOS晶体管以及N通道MOS晶体管的通道长度L是L0。因为MOS晶体管在线性领域工作时的导通电阻与通道宽度W成反比，所以通过使通道宽度W不同，就能对模拟开关121[N]-121[0]的导通电阻加权。另外，因为MOS晶体管在线性领域工作时的导通电阻与通道长度L成正比，所以通过使模拟开关121[N]-121[0]的通道长度L不同，也能对模拟开关121[N]-121[0]的导通电阻加权。通过使模拟开关121[N]-121[0]内的通道宽度W以及通道长度L都不同，也能对模拟开关121[N]-121[0]的导通电阻加权。
另外，图3(b)所示模拟开关群130通过把导通电阻相等的开关并联，对导通电阻加权。模拟开关群130包含模拟开关131[N]-131[0]。模拟开关131[N]-131[0]相当于图1以及图2所示模拟开关群60、70、80、90、100、110中的模拟开关61[N]-61[0]、71[N]-71[0]、81[N]-81[0]、90[N]-90[0]、100[N]-100[0]、110[N]-110[0]。模拟开关121[N]-121[0]分别由把导通电阻相等的模拟开关2(N-1)个、2(N-2)个、2(N-1)个、…、20个、1个并联构成。这样，通过把导通电阻相等的模拟开关并联，就能对与各电容器51[N]-51[0]相关的模拟开关131[N]-131[0]的导通电阻加权。
另外，图3(c)所示模拟开关群140通过使栅电压不同，来对导通电阻进行加权。模拟开关群140包含模拟开关141[N]-141[0]和栅电压生成电路142。模拟开关141[N]-141[0]相当于图1以及图2所示模拟开关群60、70、80、90、100、110中的模拟开关61[N]-61[0]、71[N]-71[0]、81[N]-81[0]、90[N]-90[0]、100[N]-100[0]、110[N]-110[0]。模拟开关141[N]-141[0]包含由P通道MOS晶体管以及N通道MOS晶体管构成的转移栅。栅电压生成电路142生成提供给模拟开关141[N]-141[0]内的P通道MOS晶体管以及N通道MOS晶体管的栅电压。MOS晶体管在线性领域工作时的导通电阻与栅电压成反比。因此，通过在导通状态时提供给模拟开关141[N]-141[0]内的P通道MOS晶体管以及N通道MOS晶体管的栅电压不同，就能对模拟开关的导通电阻加权。并且，没必要特意改变一般的模拟开关的结构。
在根据本发明的一个方案的依次比较型A/D转换器中，因为多个第一模拟开关分别具有实施了给定加权的导通电阻，所以能缩短预先充电(采样保持)模拟输入所需要的时间，从而能提高A/D转换的动作速度。
另外，因为多个第一模拟开关分别具有用对于对应的电容器的电容加权的倒数加权的导通电阻，所以能防止各电容器间的时间常数的差导致的动作速度下降。
另外，因为在某个第一模拟开关所包含的MOS晶体管和其他第一模拟开关所包含的MOS晶体管中，通道宽度和/或通道长度不同，所以能对这些第一模拟开关的导通电阻进行不同的加权。
另外，因为在某个第一模拟开关中包含的第四模拟开关的数量与其他的第一模拟开关中的包含的第四模拟开关的数量不同，所以能对这些第一模拟开关的导通电阻分别进行不同的加权。
另外，因为在某个第一模拟开关所包含的MOS晶体管和其他第一模拟开关所包含的MOS晶体管中，在导通状态时被提供的栅电压不同，所以能对这些第一模拟开关的导通电阻分别进行不同的加权。
在根据本发明的另一个方案的依次比较型A/D转换器中，因为多个第二模拟开关分别具有进行了给定加权的导通电阻，所以能缩短电荷再分配所需要的时间，从而能提高A/D转换的动作速度。
在根据本发明的另一个方案的依次比较型A/D转换器中，因为多个第三模拟开关分别具有进行了给定加权的导通电阻，所以能缩短电荷再分配所需要的时间，从而能提高A/D转换的动作速度。

Claims (15)

1、一种依次比较型A/D转换器，其特征在于：包括：
电极的一方彼此连接，并对各个电容实施了给定加权的多个电容器；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的另一方和接受模拟输入的第一节点之间的多个第一模拟开关；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的所述另一方和接受第一基准电压的第二节点之间的多个第二模拟开关；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的所述另一方和接受比所述第一基准电压低的第二基准电压的第三节点之间的多个第三模拟开关；
比较所述多个电容器的电极的所述一方的电压和第三基准电压的电压比较部件；
根据基于所述电压比较部件的比较结果，来控制所述多个第一模拟开关、所述多个第二模拟开关以及所述多个第三模拟开关的各自的导通/断开的状态控制部件；
所述多个第一模拟开关中的至少一个具有实施了与其他开关不同的给定加权的导通电阻。
2、根据权利要求1所述的依次比较型A/D转换器，其特征在于：
所述多个第一模拟开关分别具有以对于对应的电容器的电容的加权的倒数来进行了加权的导通电阻。
3、根据权利要求1所述的依次比较型A/D转换器，其特征在于：
所述多个第一模拟开关分别包含连接在对应的电容器的电极的所述另一方和所述第一节点之间的MOS晶体管；
所述多个第一模拟开关中的某个第一模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第一模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同。
4、根据权利要求1所述的依次比较型A/D转换器，其特征在于：
所述多个第一模拟开关分别包含并联连接在对应的电容器的电极的所述另一方和所述第一节点之间的1个或多个第四模拟开关；
所述多个第一模拟开关中的某个第一模拟开关中包含的第四模拟开关的数量与其他的第一模拟开关中的包含的第四模拟开关的数量不同。
5、根据权利要求1所述的依次比较型A/D转换器，其特征在于：
所述多个第一模拟开关分别包含连接在对应的电容器的电极的所述另一方和所述第一节点之间MOS晶体管；
在所述多个第一模拟开关中的某个第一模拟开关所包含的MOS晶体管和其他第一模拟开关所包含的MOS晶体管中，在导通状态时被提供的栅电压不同。
6、一种依次比较型A/D转换器，其特征在于：包括：
电极的一方彼此连接，并对各个电容实施了给定加权的多个电容器；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的另一方和接受模拟输入的第一节点之间的多个第一模拟开关；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的所述另一方和接受第一基准电压的第二节点之间的多个第二模拟开关；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的所述另一方和接受比所述第一基准电压低的第二基准电压的第三节点之间的多个第三模拟开关；
比较所述多个电容器的电极的所述一方的电压与第三基准电压的电压比较部件；
根据基于所述电压比较部件的比较结果，来控制所述多个第一模拟开关、所述多个第二模拟开关以及所述多个第三模拟开关的各自的导通/断开的状态控制部件；
所述多个第二模拟开关中的至少一个具有实施了与其他开关不同的给定加权的导通电阻。
7、根据权利要求6所述的依次比较型A/D转换器，其特征在于：
所述多个第二模拟开关分别具有以对于对应的电容器的电容的加权的倒数来进行了加权的导通电阻。
8、根据权利要求6所述的依次比较型A/D转换器，其特征在于：
所述多个第二模拟开关分别包含连接在对应的电容器的电极的所述另一方和所述第二节点之间的MOS晶体管；
在所述多个第二模拟开关中的某个第二模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第二模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同。
9、根据权利要求6所述的依次比较型A/D转换器，其特征在于：
所述多个第二模拟开关分别包含并联连接在对应的电容器的电极的所述另一方和所述第二节点之间的1个或多个第五模拟开关；
所述多个第二模拟开关中的某个第二模拟开关所包含的第五模拟开关的数量与其他的第二模拟开关所包含的第五模拟开关的数量不同。
10、根据权利要求6所述的依次比较型A/D转换器，其特征在于：
所述多个第二模拟开关分别包含连接在对应的电容器的电极的所述另一方和所述第二节点之间的MOS晶体管；
在所述多个第二模拟开关中的某个第二模拟开关所包含的MOS晶体管和其他第二模拟开关所包含的MOS晶体管中，在导通状态时被提供的栅电压不同。
11、一种依次比较型A/D转换器，其特征在于：包括：
电极的一方彼此连接，并对各个电容实施了给定加权的多个电容器；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的另一方和接受模拟输入的第一节点之间的多个第一模拟开关；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的所述另一方和接受第一基准电压的第二节点之间的多个第二模拟开关；
对应所述多个电容器而设置，并分别连接在对应的电容器的电极的所述另一方和接受比所述第一基准电压低的第二基准电压的第三节点之间的多个第三模拟开关；
比较所述多个电容器的电极的所述一方的电压与第三基准电压的电压比较部件；
根据基于所述电压比较部件的比较结果，来控制所述多个第一模拟开关、所述多个第二模拟开关以及所述多个第三模拟开关的各自的导通/断开的状态控制部件；
所述多个第三模拟开关中的至少一个具有实施了与其他开关不同的给定加权的导通电阻。
12、根据权利要求11所述的依次比较型A/D转换器，其特征在于：
所述多个第三模拟开关分别具有以对于对应的电容器的电容的加权的倒数来进行了加权的导通电阻。
13、根据权利要求11所述的依次比较型A/D转换器，其特征在于：
所述多个第三模拟开关分别包含连接在对应的电容器的电极的所述另一方和所述第三节点之间的MOS晶体管；
在所述多个第三模拟开关中的某个第三模拟开关所包含的MOS晶体管的通道宽度和/或通道长度和其他第三模拟开关所包含的MOS晶体管的通道宽度和/或通道长度不同。
14、根据权利要求11所述的依次比较型A/D转换器，其特征在于：
所述多个第三模拟开关分别包含并联连接在对应的电容器的电极的所述另一方和所述第三节点之间的1个或多个第六模拟开关；
所述多个第三模拟开关中的某个第三模拟开关所包含的第六模拟开关的数量与其他的第三模拟开关所包含的第六模拟开关的数量不同。
15、根据权利要求11所述的依次比较型A/D转换器，其特征在于：
所述多个第三模拟开关分别包含连接在对应的电容器的电极的所述另一方和所述第三节点之间MOS的晶体管；
在所述多个第三模拟开关中的某个第三模拟开关所包含的MOS晶体管和其他第三模拟开关所包含的MOS晶体管中，在导通状态时被提供的栅电压不同。
CN02123207.5A 2001-06-13 2002-06-12 依次比较型a/d转换器 Expired - Lifetime CN1187901C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001178178 2001-06-13
JP2001178178A JP3493187B2 (ja) 2001-06-13 2001-06-13 逐次比較型ａ／ｄ変換器

Publications (2)

Publication Number Publication Date
CN1391353A CN1391353A (zh) 2003-01-15
CN1187901C true CN1187901C (zh) 2005-02-02

Family

ID=19018919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02123207.5A Expired - Lifetime CN1187901C (zh) 2001-06-13 2002-06-12 依次比较型a/d转换器

Country Status (3)

Country Link
US (1) US6563449B2 (zh)
JP (1) JP3493187B2 (zh)
CN (1) CN1187901C (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345383C (zh) * 2003-05-20 2007-10-24 瑞昱半导体股份有限公司 具有可调带宽滤波功能的模拟前端装置
CN1671054B (zh) * 2004-03-15 2010-04-07 中芯国际集成电路制造(上海)有限公司 用于低非线性度模－数转换器的器件与方法
JP2005295315A (ja) * 2004-04-01 2005-10-20 Oki Electric Ind Co Ltd 逐次比較型ａ／ｄ変換器およびコンパレータ
CN101036227A (zh) * 2004-10-08 2007-09-12 皇家飞利浦电子股份有限公司 由mos晶体管进行开关的电容器阵列
WO2008107807A1 (en) 2007-03-05 2008-09-12 Nxp B.V. Radio frequency filter
JP2009171298A (ja) * 2008-01-17 2009-07-30 Panasonic Corp デジタル・アナログコンバータ
US8576106B2 (en) * 2010-11-30 2013-11-05 International Business Machines Corporation Analog-digital converter
US9083575B2 (en) * 2011-03-25 2015-07-14 Micron Technology, Inc. Devices having different effective series resistance states and methods for controlling such devices
EP2658130A4 (en) * 2012-02-22 2015-08-05 Asahi Kasei Microdevices Corp DIGITAL-TO-ANALOG CONVERTER AND METHOD FOR CONTROLLING THE CONVERTER
JP5700698B2 (ja) * 2012-04-26 2015-04-15 旭化成エレクトロニクス株式会社 デジタル・アナログ変換器
CN115853711A (zh) 2015-10-26 2023-03-28 通用电气公司 对电容器组预充电
JP6075488B2 (ja) * 2016-03-11 2017-02-08 セイコーエプソン株式会社 Ａ／ｄ変換回路及び電子機器
WO2019116444A1 (ja) 2017-12-12 2019-06-20 オリンパス株式会社 Ａｄ変換回路、撮像装置、および内視鏡システム
WO2021005654A1 (ja) * 2019-07-05 2021-01-14 サンケン電気株式会社 Ａ／ｄ変換回路
JP2023062455A (ja) 2021-10-21 2023-05-08 サンケン電気株式会社 アナログデジタル変換器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618852A (en) * 1985-02-27 1986-10-21 Motorola, Inc. Monotonic A/D converter which minimizes circuitry for high order bit conversion
SE452830B (sv) * 1985-12-02 1987-12-14 Ellemtel Utvecklings Ab Anordning for att omvandla en analog, balanserad signal (v?71i?71n?71+,v?71i?71n?71-) till en digital signal genom laddningsomfordelning i ett antal kapacitiva element
JP2557419B2 (ja) 1987-10-28 1996-11-27 日本電気株式会社 アナログ・ディジタル変換装置
US5006854A (en) * 1989-02-13 1991-04-09 Silicon Systems, Inc. Method and apparatus for converting A/D nonlinearities to random noise
JP2952786B2 (ja) * 1990-09-20 1999-09-27 株式会社日立製作所 Ａｄ変換器
US6147551A (en) * 1998-01-05 2000-11-14 Motorola, Inc. Switched capacitor circuit and method for reducing sampling noise

Also Published As

Publication number Publication date
JP2002374169A (ja) 2002-12-26
JP3493187B2 (ja) 2004-02-03
CN1391353A (zh) 2003-01-15
US20020190887A1 (en) 2002-12-19
US6563449B2 (en) 2003-05-13

Similar Documents

Publication Publication Date Title
CN1187901C (zh) 依次比较型a/d转换器
CN1255951C (zh) 高精度数字/模拟变换电路
CN1934787A (zh) 可编程输入范围模数转换器
KR101501881B1 (ko) 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기
CN101030769A (zh) 内置电容器的三角波生成设备
US6567029B2 (en) Low voltage analog-to-digital converters with internal reference voltage and offset
CN1732624A (zh) 可编程输入范围sar adc
CN1512660A (zh) 具有声音输出装置的电子装置
CN103595412B (zh) 低功耗小面积的电容阵列及其复位方法和逻辑控制方法
CN1523556A (zh) 预驱动电路、容性负载驱动电路和等离子体显示设备
CN1689232A (zh) 在模数转换中使用的利用电荷重分配产生电压基准的方法和设备
CN101056092A (zh) 具有可控的放大系数和输出阻抗的高速放大器和使用其的比较器
CN105187065A (zh) 逐次逼近adc超低功耗电容阵列及其逻辑控制方法
CN101055687A (zh) 包含放大器电路的驱动电路
CN1956340A (zh) 以反向器为基础运用开路电阻串的快闪模拟数字转换器
CN1154850C (zh) 斩波型电压比较电路及电压比较方法
CN1527485A (zh) 具有低时滞和低干扰的数模转换器
CN1716785A (zh) D/a转换器以及使用d/a转换器的驱动电路
CN1279536A (zh) 输出缓冲器电路
CN1628419A (zh) 模拟数字转换装置
CN102480293B (zh) 模数转换装置
CN1622469A (zh) 具有晶片上参考电压产生器的半导体装置
CN1691495A (zh) 差分放大器、2级放大器和模拟/数字转换器
JP2005295315A (ja) 逐次比較型ａ／ｄ変換器およびコンパレータ
CN1614895A (zh) Ad转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151028

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Japan Osaka

Patentee before: Matsushita Electric Industrial Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050202