CN1671054B - 用于低非线性度模－数转换器的器件与方法 - Google Patents

用于低非线性度模－数转换器的器件与方法 Download PDF

Info

Publication number
CN1671054B
CN1671054B CN200410017099.2A CN200410017099A CN1671054B CN 1671054 B CN1671054 B CN 1671054B CN 200410017099 A CN200410017099 A CN 200410017099A CN 1671054 B CN1671054 B CN 1671054B
Authority
CN
China
Prior art keywords
voltage
capacitor
terminal
resistor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN200410017099.2A
Other languages
English (en)
Other versions
CN1671054A (zh
Inventor
罗文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200410017099.2A priority Critical patent/CN1671054B/zh
Priority to US10/808,721 priority patent/US7030801B2/en
Publication of CN1671054A publication Critical patent/CN1671054A/zh
Application granted granted Critical
Publication of CN1671054B publication Critical patent/CN1671054B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H03M1/806—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution with equally weighted capacitors which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种用于将模拟信号转换为数字信号的装置与方法，该装置包括多个电容器，所述多个电容器至少包括一个与第一电容相关联的第一电容器、一个与第二电容相关联的第二电容器和一个与第三电容相关联的第三电容器。所述第一电容与所述第二电容基本相等，并且所述第二电容与所述第三电容基本相等。此外，该装置包括多个电阻器。所述多个电阻器至少包括一个第一电阻器和一个第二电阻器。而且，该装置包括一个运算放大器。

Description

用于低非线性度模-数转换器的器件与方法
技术领域
本发明一般地涉及集成电路，更具体而言，本发明涉及用于低非线性度模-数转换器的器件和方法。
背景技术
本发明一般地涉及集成电路，更具体而言，本发明涉及用于低非线性度模一数转换器的器件和方法。仅仅作为示例，本发明已应用于逐次逼近寄存器(successive approximation register，SAR)模-数转换器(ADC)，但是应当认识到，本发明具有更宽泛的应用范围。
逐次逼近寄存器(SAR)模-数转换器广泛应用于模-数转换。模-数转换使用二元查找法(binary search)将模拟信号数字化为数字信号。模拟信号产生模拟电压，该模拟电压与由SAR ADC产生的有效参考电压相比较。SAR ADC使用电阻器串或/和电容器阵列来产生有效参考电压。基于在模拟电压和有效参考电压之间所作的比较，有效参考电压被调整，并且再次与模拟电压作比较。通过反复比较，二元查找法缩小了数位的范围，直到到达位长度。
图1是SAR ADC的简化示图。SAR ADC 100使用电容器阵列和电阻器串两者来产生有效参考电压。电容器阵列用于3个最高有效位(MSB)，而电阻器串用于3个最低有效位(LSB)。电阻器串可以只连接到电容器116，并且电容器116之上的电压可以是参考电压(Vref)130的1/8的倍数。输入模拟电压(Vin)140在运算放大器(op-amp)120无效(close)的条件下在电容器110、112、114和116的底部被采样。然后运算放大器120有效(open)，并且电压132、134和136之一被施加到电容器110、112、114和116的每个之上。电压136处在地电平。连接到Vs的有效电容由SAR控制的过程来确定，并且包括电容器116的有效电容。当开关(150+2m)闭合时，电容器116的有效电容等于电容器116的电容与m/8的乘积。有效参考电压等于Vref与有效电容对总电容的比率的乘积。总电容是电容器110、112、114和116的电容之和。
如图1所示，电容器114和116被设计成具有相同的电容。电容器110应当具有四倍于电容器114或116的电容，并且电容器112应当具有二倍于电容器114或116的电容。
此外，电阻器170、172、174、176、180、182和184应当具有相同的电阻。在实际制造的SAR ADC中，这些设计规范可能不会完全实现。例如，对于电容器114和116来说，实际制造好的SAR ADC可能具有略有不同的电容。这些个体电阻器或电容器的不匹配可能对SAR ADC的线性度和模-数转换的质量产生不良影响。
从上文可以看出，需要一种改进的模-数转换技术。
发明内容
本发明一般地涉及集成电路，更具体而言，本发明涉及用于低非线性度模一数转换器的器件和方法。仅仅作为示例，本发明已应用于逐次逼近寄存器(SAR)模一数转换器(ADC)，但是应当认识到，本发明具有更宽泛的应用范围。
在一个具体实施例中，本发明提供了一种装置用于将模拟信号转换为数字信号。该装置包括多个电容器。所述多个电容器至少包括一个与第一电容相关联的第一电容器、一个与第二电容相关联的第二电容器和一个与第三电容相关联的第三电容器。第一电容与第二电容基本相等，并且第二电容与第三电容基本相等。此外，该装置包括多个电阻器。所述多个电阻器至少包括一个与第一电阻相关联的第一电阻器和一个与第二电阻相关联的第二电阻器。第一电阻与第二电阻基本相等。而且，该装置包括一个运算放大器。该运算放大器至少包括一个第一输入终端、一个第二输入终端和一个输出终端。第一电容器包括一个第一电容器终端和一个第二电容器终端，第二电容器包括一个第三电容器终端和一个第四电容器终端，并且第三电容器包括一个第五电容器终端和一个第六电容器终端。第一电容器终端、第三电容器终端和第五电容器终端耦合到第一输入终端。第二输入终端耦合到一个第一电压。第二电容器终端、第四电容器终端和第六电容器终端的每个都能够通过与其相配合的开关独立耦合到第一电压、第二电压和第三电压中的任何一个。第二电容器终端、第四电容器终端和第六电容器终端的每个还能够耦合到模拟电压，模拟电压与模拟信号相关联。第一电阻器包括一个第一电阻器终端和一个第二电阻器终端，并且第二电阻器包括一个第三电阻器终端和一个第四电阻器终端。第一电阻器终端耦合到第二电压，第四电阻器终端耦合到第一电压，并且第一电阻器和第二电阻器串联。其中，多个电阻器对应于多个电阻器终端，第三电压通过打开或者闭合多个开关来提供，所述多个开关中的每个直接耦合到除耦合第一电压的终端之外的所述多个电阻器终端中的一个。该装置被配置成能进行模拟信号到数字信号的转换，并且与涉及逐次逼近寄存器的步骤相关联。该步骤包括：处理与模拟电压和一个第四电压相关联的信息；响应于与模拟电压和第四电压相关联的信息而调整第四电压，并且至少基于与第四电压相关联的信息来确定数字信号。第四电压至少与第二电容器终端的一个第一电压电平、第四电容器终端的一个第二电压电平和第六电容器终端的一个第三电压电平相关联。第一电压电平、第二电压电平和第三电压电平的每个都是从由第一电压、第二电压和第三电压构成的组中选择的。
根据本发明的另一实施例，一种将模拟信号转换为数字信号的装置包括多个电容器。所述多个电容器至少包括一个与第一电容相关联的第一电容器和一个与第二电容相关联的第二电容器。第一电容与第二电容基本相等。此外，该装置包括多个电阻器。所述多个电阻器至少包括一个与第一电阻相关联的第一电阻器和一个与第二电阻相关联的第二电阻器。第一电阻与第二电阻基本相等。而且，该装置包括一个运算放大器。该运算放大器至少包括一个第一输入终端、一个第二输入终端和一个输出终端。第一电容器包括一个第一电容器终端和一个第二电容器终端，第二电容器包括一个第三电容器终端和一个第四电容器终端，并且第一电容器终端和第三电容器终端耦合到第一输入终端。第二输入终端耦合到一个第一电压。第二电容器终端和第四电容器终端的每个都能够通过与其相配合的开关独立耦合到第一电压、第二电压和第三电压中的任何一个。第二电容器终端和第四电容器终端的每个还能够耦合到模拟电压，模拟电压与模拟信号相关联。第一电阻器包括一个第一电阻器终端和一个第二电阻器终端。第二电阻器包括一个第三电阻器终端和一个第四电阻器终端。第一电阻器终端耦合到第二电压，第四电阻器终端耦合到第一电压，并且第一电阻器和第二电阻器串联。其中，多个电阻器对应于多个电阻器终端，第三电压通过打开或者闭合多个开关来提供，所述多个开关中的每个直接耦合到除耦合第一电压的终端之外的所述多个电阻器终端中的一个。该装置被配置成能进行模拟信号到数字信号的转换，并且与涉及逐次逼近寄存器的步骤相关联。该步骤包括：将第二电容器终端和第四电容器终端耦合到模拟电压，处理与模拟电压和第四电压相关联的信息，响应于与模拟电压和第四电压相关联的信息而调整第四电压，并且至少基于与第四电压相关联的信息来确定数字信号。第四电压至少与第二电容器终端的一个第一电压电平和第四电容器终端的一个第二电压电平相关联。第一电压电平和第二电压电平的每个都是从由第一电压、第二电压和第三电压构成的组中选择的。
仍然根据本发明的另一实施例，一种用于将模拟信号转换为数字信号的方法包括：提供一种装置用于将模拟信号转换为数字信号。该装置包括与多个电容相关联的多个电容器。所述多个电容的每个都基本相等。此外，该装置包括多个串联的电阻器，并且与多个电阻相关联。所述多个电阻的每个电阻都基本相等。所述多个电容器与第一电容器终端组和第二电容器终端组相关联。所述第一电容器终端组相互耦合在一起，所述第二电容器终端组的每个终端能够通过与其相配合的开关独立耦合到第一电压、第二电压和第三电压的任何一个。第二电容器终端组的每个终端还能够耦合到模拟电压，模拟电压与模拟信号相关联。所述多个电阻器与多个电阻器终端相关联。所述多个电阻器终端的第一终端耦合到第二电压，所述多个电阻器终端的第二终端耦合到第一电压。第三电压通过打开或者闭合多个开关来提供，所述多个开关中的每个直接耦合到除所述第二终端之外的所述多个电阻器终端中的一个。此外，本方法包括：将所述第二电容器终端组的每个终端耦合到模拟电压，将所述第二电容器终端组的每个终端从模拟电压去耦合，并且将所述第二电容器终端组的每个终端耦合到从由第一电压、第二电压和第三电压构成的组中所选择的任何一个电压。所述第二电容器终端组分别与多个电容器电压电平相关联。而且，本方法包括处理与模拟电压和第四电压相关联的信息。第四电压与所述多个电容器电压电平相关联。此外，本方法包括响应于与所述模拟电压和所述第四电压相关联的信息而调整第四电压，并且至少基于与第四电压相关联的信息来确定数字信号。
通过本发明，实现了许多优于传统技术的优点。本发明的某些实施例显著地改进了模-数转换器的输出数字代码的单一性(monotonicity)和微分非线性度。本发明的一些实施例通过改变一个最低有效位(LSB)来限制有效电容器的增减。根据实施例，可以获得这些优点中的一个或多个。在本说明书的下文中将更加详细地描述这些以及其它优点。
参考下文详细的描述和附图，可以更全面地理解本发明的各种附加目标、特征和好处。
附图说明
图1是SAR ADC的简化示图；
图2是根据本发明实施例的模-数转换器的简化示图；
图3是根据本发明实施例的用于模-数转换器的方法的简化示图。
具体实施方式
本发明一般地涉及集成电路，更具体而言，本发明涉及用于低非线性度模-数转换器的器件和方法。仅仅作为示例，本发明已应用于逐次逼近寄存器(SAR)模-数转换器(ADC)，但是应当认识到，本发明具有更宽泛的应用范围。
如图1所示，电容器110、112、114和116分别具有电容C1、C2、C3、C4。C1应当等于4C4，C2应当等于2C4，而C3应当等于C4。因此C2应当等于C3+C4。例如，对于数字化电压101111，有效电容Cx应当等于C1+C3+7C4/8。与之类似，对于数字化电压110000，有效电容Cx应当等于C1+C2。在实际制造的SAR ADC中，C2可能不等于C3+C4。这个不匹配可能引起SAR ADC的微分非线性。
图2是根据本发明实施例的模-数转换器的简化示图。该示图只是一个示例，其不应不适当地作为对这里的权利要求的范围的限制。器件200包括下述元件：
1.电容器210、212、214、216、218、220、222和224；
2.运算放大器226；
3.电阻器240、242、244、246、248、250、252和254。
上述电子器件提供了根据本发明的实施例的模-数转换器的多个元件。在不脱离这里的权利要求范围的条件下添加某些器件、去除一个或多个器件或者以不同的连接方式来设置一个或多个器件时，还可以提供其它的选择。例如，器件200包括2m个电容器。m为大于0的整数。作为另一个示例，器件200包括2n个电阻器。n为大于0的整数。本发明的其它细节可以在本说明书的下文中找到。
电容器210、212、214、216、218、220、222和224分别具有电容值C1、C2、C3、C4、C5、C6、C7和C8。电容值C1、C2、C3、C4、C5、C6、C7和C8的每个应当等于相同的电容C。举例来说，电容C在10fF到1pF的范围内。这些电容器可以连接到三个电压232、234和236之一。电压232设置为Vs0，电压234设置为Vs1，而电压236设置为地电平Vground。举例来说，Vs0在0.1V到4V的范围内。这些电容器与这三个电压的连接是独立进行。例如，电容器212可以连接到三个电压232、234和236的任何一个，而不用考虑电容器210、214、216、218、220、222和224连接到哪个电压。此外，电容器210、212、214、216、218、220、222和224可以连接到输入模拟电压Vin280。例如，Vin在0V到5V的范围内。
电阻器240、242、244、246、248、250、252和254的每个应当具有相同的电阻R。举例来说，R在1kΩ到10kΩ的范围内。这些电阻器相互串联以形成电阻器串。该该电阻器串置于地电平和Vs0之间，并且可以提供电压Vs1234。在开关(260+2m)闭合的情况下，Vs1等于(m/8)Vs0。例如，如果开关264闭合，Vs1等于(2/8)Vs0。
运算放大器226可以对输入模拟电压Vin280和有效参考电压Veff进行比较。Veff等于Vs0与有效电容Ceff的乘积。Ceff由电容器210、212、214、216、218、220、222和224的电容和与这些电容中的每个电容相连接的电压电平确定。
图3是根据本发明实施例的用于模-数转换器的方法的简化示图。该示图只是一个示例，其不应不适当地作为对这里的权利要求的范围的限制。方法300包括下述步骤：
1.步骤310，用于采样模拟电压；
2.步骤320，用于与Vs0/2相比较；
3.步骤330，用于与Vs0/4相比较；
4.步骤340，用于与3Vs0/4相比较；
5.步骤350，用于与3Vs0/8相比较；
6.步骤360，用于与Vs0/8相比较；
7.步骤370，用于与7Vs0/8相比较；
8.步骤380，用于与5Vs0/8相比较。
上述步骤提供了根据本发明的实施例的方法。举例来说，在Veff和Vin之间的每次比较确定一个位。在模-数转换过程中，已确定的位由寄存器保存。当确定了所有的MSB与LSB时，模-数转换完成。在不脱离这里的权利要求范围的条件下添加步骤、去除一个或多个步骤或者以不同的顺序来设置一个或多个步骤时，还可以提供其它的选择。本发明的其它细节可以在本说明书的下文中找到。
在步骤310中，在运算放大器226无效(close)的条件下，输入模拟电压Vin280在电容器210、212、214、216、218、220、222和224的底部进行采样。电容器210、212、214、216、218、220、222和224的底部电极连接到Vin280。
在步骤320中，Vin280与Vs0/2相比较。电容器210、212、214和216连接到Vs0232，而电容器218、220、222和224连接到Vground236。如果电容值C1、C2、C3、C4、C5、C6、C7和C8的每个等于相同的电容C，则Veff等于Vs0/2，并且Ceff等于C1、C2、C3与C4的和。如果Veff大于Vin，则三个MSB被确定为“0xx”，并且执行步骤330。“x”表示未定的数字。如果Veff小于Vin，则三个MSB被确定为“1xx”，并且执行步骤340。
在步骤330中，Vin 280与Vs0/4相比较。电容器210和212连接到Vs0232，而电容器214、216、218、220、222和224连接到Vground236。如果电容值C1、C2、C3、C4、C5、C6、C7和C8的每个等于相同的电容C，则Veff等于Vs0/4，并且Ceff等于C1与C2的和。如果Veff大于Vin，则三个MSB被确定为“00x”，并且执行步骤360。如果Veff小于Vin，则三个MSB被确定为“01x”，并且执行步骤350。
在步骤340中，Vin 280与Vs0/4相比较。电容器210、212、214、216、218和220连接到Vs0232，而电容器222和224连接到Vground236。如果电容值C1、C2、C3、C4、C5、C6、C7和C8的每个等于相同的电容C，则Veff等于3Vs0/4，并且Ceff等于C1、C2、C3、C4、C5与C6的和。如果Veff大于Vin，则三个MSB被确定为“10x”，并且执行步骤380。如果Veff小于Vin，则三个MSB被确定为“11x”，并且执行步骤370。
在步骤350中，Vin280与3Vs0/8相比较。电容器210、212和214连接到Vs0232，而电容器216、218、220、222和224连接到Vground 236。如果电容值C1、C2、C3、C4、C5、C6、C7和C8的每个等于相同的电容C，则Veff等于3Vs0/8，并且Ceff等于C1、C2与C3的和。如果Veff大于Vin，则三个MSB被确定为“010”。此外，电容器214连接到Vs1 234，并且执行电阻器电压步骤。Ceff等于C1、C2与电容器214的有效电容的和。当开关(260+2m)闭合时，电容器214的有效电容等于电容器214的电容C3与m/8的乘积。如果Veff小于Vin，则三个MSB被确定为“011”。此外，电容器216连接到Vs1234，并且执行电阻器电压步骤。Ceff等于C1、C2、C3与电容器216的有效电容的和。当开关(260+2m)闭合时，电容器216的有效电容等于电容器216的电容C4与m/8的乘积。三个LSB也被确定。
在步骤360中，Vin 280与Vs0/8相比较。电容器210连接到Vs0232，而电容器212、214、216、218、220、222和224连接到Vground236。如果电容值C1、C2、C3、C4、C5、C6、C7和C8的每个等于相同的电容C，则Veff等于Vs0/8，并且Ceff等于C1。如果Veff大于Vin，则三个MSB被确定为“000”。此外，电容器210连接到Vs1234，并且执行电阻器电压步骤。Ceff等于电容器210的有效电容。当开关(260+2m)闭合时，电容器210的有效电容等于电容器210的电容C1与m/8的乘积。三个LSB也被确定。如果Veff小于Vin，则三个MSB被确定为“001”。此外，电容器212连接到Vs1234，并且执行电阻器电压步骤。Ceff等于C1与电容器212的有效电容的和。当开关(260+2m)闭合时，电容器212的有效电容等于电容器212的电容C2与m/8的乘积。三个LSB也被确定。
在步骤370中，Vin280与7Vs0/8相比较。电容器210、212、214、216、218、220和222连接到Vs0 232，而电容器224连接到Vground236。如果电容值C1、C2、C3、C4、C5、C6、C7和C8的每个都等于相同的电容C，则Veff等于7Vs0/8，并且Ceff等于C1、C2、C3、C4、C5、C6与C7的和。如果Veff大于Vin，则三个MSB被确定为“110”。此外，电容器222连接到Vs1234，并且执行电阻器电压步骤。Ceff等于C1、C2、C3、C4、C5、C6与电容器222的有效电容的和。当开关(260+2m)闭合时，电容器222的有效电容等于电容器222的电容C7与m/8的乘积。三个LSB也被确定。如果Veff小于Vin，则三个MSB被确定为“111”。此外，电容器224连接到Vs1234，并且执行电阻器电压步骤。Ceff等于C1、C2、C3、C4、C5、C6、C7与电容器224的有效电容的和。当开关(260+2m)闭合时，电容器224的有效电容等于电容器224的电容C8与m/8的乘积。三个LSB也被确定。
在步骤380中，Vin280与5Vs0/8相比较。电容器210、212、214、216和218连接到Vs0232，而电容器220、222和224连接到Vground236。如果电容值C1、C2、C3、C4、C5、C6、C7和C8的每个都等于相同的电容C，则Veff等于5Vs0/8，并且Ceff等于C1、C2、C3、C4与C5的和。如果Veff大于Vin，则三个MSB被确定为“100”。此外，电容器218连接到Vs1234，并且执行电阻器电压步骤。Ceff等于C1、C2、C3、C4与电容器218的有效电容的和。当开关(260+2m)闭合时，电容器218的有效电容等于电容器218的电容C5与m/8的乘积。三个LSB也被确定。如果Veff小于Vin，则三个MSB被确定为“101”。此外，电容器220连接到Vs1234，并且执行电阻器电压步骤。Ceff等于C1、C2、C3、C4、C5与电容器220的有效电容的和。当开关(260+2m)闭合时，电容器220的有效电容等于电容器220的电容C6与m/8的乘积。三个LSB也被确定。
本发明具有多个优点。本发明的某些实施例明显改进了模-数转换器的输出数字代码的单一性和微分非线性度。本发明的一些实施例通过改变一个最低有效位(LSB)来限制有效电容器的增减。举例来说，如果输出代码是101111，则对应的Ceff等于C1、C2、C3、C4、C5与(7/8)C6之和。电容器210、212、214、216和218连接到Vs0232，而电容器220连接到Vs1234。增加一个LSB将输出代码改变为110000。对应的Ceff等于C1、C2、C3、C4|、C5与C6之和。电容器210、212、214、216、218和220连接到Vs0232。在不切换(swap)电容器的条件下顺序增加最后的LSB。本发明的一些实施例提供了一种模-数转换，该模-数转换对于涉及中等速率和低功耗的应用来说具有改进的精度。
还应当理解，这里所描述的示例和实施例只是为了说明的目的，本领域的普通技术人员可以根据上述实施例对本发明进行各种修改和变化。这些修改和变化都在本申请的精神和范围内，并且也在所附权利要求的范围内。

Claims (19)

1.一种用于将模拟信号转换为数字信号的装置，所述装置包括：
多个电容器，至少包括一个与第一电容相关联的第一电容器、一个与第二电容相关联的第二电容器和一个与第三电容相关联的第三电容器，所述第一电容与所述第二电容基本相等，所述第二电容与所述第三电容基本相等；
多个电阻器，至少包括一个与第一电阻相关联的第一电阻器和一个与第二电阻相关联的第二电阻器，所述第一电阻与所述第二电阻基本相等；
一个运算放大器，至少包括一个第一输入终端、一个第二输入终端和一个输出终端；
其中所述第一电容器包括一个第一电容器终端和一个第二电容器终端，所述第二电容器包括一个第三电容器终端和一个第四电容器终端，所述第三电容器包括一个第五电容器终端和一个第六电容器终端，并且所述第一电容器终端、所述第三电容器终端和所述第五电容器终端耦合到所述第一输入终端；
其中所述第二输入终端耦合到一个第一电压；
其中所述第二电容器终端、所述第四电容器终端和所述第六电容器终端的每个都能够通过与其相配合的开关独立耦合到所述第一电压、一个第二电压和一个第三电压中的任何一个；
所述第二电容器终端、所述第四电容器终端和所述第六电容器终端的每个都能够耦合到一个模拟电压，所述模拟电压与所述模拟信号相关联；
其中所述第一电阻器包括一个第一电阻器终端和一个第二电阻器终端，所述第二电阻器包括一个第三电阻器终端和一个第四电阻器终端，所述第一电阻器终端耦合到所述第二电压，所述第四电阻器终端耦合到所述第一电压，所述第一电阻器和所述第二电阻器串联；
其中，所述多个电阻器对应于多个电阻器终端，所述第三电压通过打开或关闭多个开关来提供，所述多个开关中的每个直接耦合到除与所述第一电压耦合的终端之外的所述多个电阻器终端中的一个；
其中所述装置被配置成能将所述模拟信号转换到所述数字信号，并且与涉及逐次逼近寄存器的步骤相关联；
其中所述步骤包括：处理与所述模拟电压和一个第四电压相关联的信息；响应于与所述模拟电压和所述第四电压相关联的信息而调整所述第四电压，并且至少基于与所述第四电压相关联的信息来确定所述数字信号；
其中所述第四电压至少与所述第二电容器终端的一个第一电压电平、所述第四电容器终端的一个第二电压电平和所述第六电容器终端的一个第三电压电平相关联，所述第一电压电平、所述第二电压电平和所述第三电压电平的每个都是从由所述第一电压、所述第二电压和所述第三电压构成的组中选择的。
2.如权利要求1所述的装置，其中所述第一电压是地电平。
3.一种用于将模拟信号转换为数字信号的装置，所述装置包括：
多个电容器，至少包括一个与第一电容相关联的第一电容器和一个与第二电容相关联的第二电容器，所述第一电容与所述第二电容基本相等；
多个电阻器，至少包括一个与第一电阻相关联的第一电阻器和一个与第二电阻相关联的第二电阻器，所述第一电阻与所述第二电阻基本相等；
一个运算放大器，至少包括一个第一输入终端、一个第二输入终端和一个输出终端；
其中所述第一电容器包括一个第一电容器终端和一个第二电容器终端，所述第二电容器包括一个第三电容器终端和一个第四电容器终端，并且所述第一电容器终端和所述第三电容器终端耦合到所述第一输入终端；
其中所述第二输入终端耦合到一个第一电压；
其中所述第二电容器终端和所述第四电容器终端的每个都能够通过与其相配合的开关独立耦合到所述第一电压、一个第二电压和一个第三电压中的任何一个；
所述第二电容器终端、所述第四电容器终端的每个都能够耦合到一个模拟电压，所述模拟电压与所述模拟信号相关联；
其中所述第一电阻器包括一个第一电阻器终端和一个第二电阻器终端，所述第二电阻器包括一个第三电阻器终端和一个第四电阻器终端，所述第一电阻器终端耦合到所述第二电压，所述第四电阻器终端耦合到所述第一电压，所述第一电阻器和所述第二电阻器串联；
其中，所述多个电阻器对应于多个电阻器终端，所述第三电压通过打开或关闭多个开关来提供，所述多个开关中的每个直接耦合到除与所述第一电压耦合的终端之外的所述多个电阻器终端中的一个；其中所述装置被配置成能将所述模拟信号转换到所述数字信号，并且与涉及逐次逼近寄存器的步骤相关联；
其中所述步骤包括：将所述第二电容器终端和所述第四电容器终端耦合到所述模拟电压，处理与所述模拟电压和一个第四电压相关联的信息，响应于与所述模拟电压和所述第四电压相关联的信息而调整所述第四电压，并且至少基于与所述第四电压相关联的信息来确定所述数字信号；
其中所述第四电压至少与所述第二电容器终端的一个第一电压电平和所述第四电容器终端的一个第二电压电平相关联；所述第一电压电平和所述第二电压电平的每个都是从由所述第一电压、所述第二电压和所述第三电压构成的组中选择的。
4.如权利要求3所述的装置，其中所述第一电压是地电平。
5.如权利要求3所述的装置，其中所述多个电容器与多个电容相关联，所述多个电容的每个基本相同。
6.如权利要求5所述的装置，其中所述多个电容器与多个电容器终端相关联，每个电容器具有两个电容器终端，每个电容器的一个终端耦合到所述第一输入终端，每个电容器的另一终端都能耦合到所述第一电压、所述模拟电压、所述第二电压和所述第三电压中的任何一个。
7.如权利要求6所述的装置，其中所述每个电容器的另一终端不包括所述第一电容器终端和所述第三电容器终端。
8.如权利要求7所述的装置，其中所述每个电容器的另一终端都耦合到所述第三电压。
9.如权利要求7所述的装置，其中所述多个电阻器与多个电阻相关联，所述多个电阻的每个基本相同。
10.如权利要求9所述的装置，其中所述多个电阻器是串联的。
11.如权利要求10所述的装置，其中所述多个电阻器与多个电压相关联，所述多个电压包括所述第二电压和所述第一电压。
12.一种用于将模拟信号转换为数字信号的方法，所述方法包括：
提供一种用于将模拟信号转换为数字信号的装置；所述装置包括：
与多个电容相关联的多个电容器，所述多个电容的每个都基本相等；
多个串联的电阻器，并且与多个电阻相关联，所述多个电阻的每个电阻都基本相等；
其中所述多个电容器与一个第一电容器终端组和一个第二电容器终端组相关联，所述第一电容器终端组相互耦合在一起，所述第二电容器终端组的每个终端能够通过与其相配合的开关独立耦合到一个第一电压、一个第二电压和一个第三电压的任何一个；
所述第二电容器终端组的每个终端都能够耦合到一个模拟电压，所述模拟电压与所述模拟信号相关联；
其中所述多个电阻器与多个电阻器终端相关联，所述多个电阻器终端的一个第一终端耦合到所述第二电压，所述多个电阻器终端的一个第二终端耦合到所述第一电压；
其中所述第三电压通过打开或关闭多个开关来提供，所述多个开关中的每个直接耦合到除所述第二终端之外的所述多个电阻器终端中的一个；
将所述第二电容器终端组的每个终端耦合到所述模拟电压；
将所述第二电容器终端组的每个终端从所述模拟电压去耦合；
将所述第二电容器终端组的每个终端耦合到从由所述第一电压、所述第二电压和所述第三电压构成的组中所选择的任一个电压，所述第二电容器终端组分别与多个电容器电压电平相关联；
处理与所述模拟电压和一个第四电压相关联的信息，所述第四电压与所述多个电容器电压电平相关联；
响应于与所述模拟电压和所述第四电压相关联的信息而调整所述第四电压；
至少基于与所述第四电压相关联的信息来确定所述数字信号。
13.如权利要求12所述的方法，其中所述第一电压是地电平。
14.如权利要求12所述的方法，其中所述处理与所述模拟电压和一个第四电压相关联的信息涉及一个逐次逼近寄存器。
15.如权利要求14所述的方法，其中所述调整所述第四电压包括：
响应于与所述模拟电压和所述第四电压相关联的信息，将所述第二电容器终端组中的每个终端调整到从由所述第一电压、所述第二电压和所述第三电压构成的组中所选择的任一个电压；
响应于与所述模拟电压和所述第四电压相关联的信息，将所述第三电压耦合到除所述第二终端之外的所述多个电阻器终端中的一个。
16.如权利要求15所述的方法，其中所述多个电容器包括2m个电容器，其中m为大于0的整数。
17.如权利要求16所述的方法，其中所述耦合所述第二电容器终端组的每个包括：将2m-1个电容器耦合到所述第二电压，而将其它2m-1个电容器耦合到所述第一电压。
18.如权利要求17所述的方法，其中所述处理与所述模拟电压和一个第四电压相关的信息以及调整所述第四电压包括：
如果所述第四电压大于所述模拟电压，则将2m-2个电容器耦合到所述第二电压，而将其它2m-2m-2。个电容器耦合到所述第一电压，m大于1。
19.如权利要求18所述的方法，其中所述处理与所述模拟电压和一个第四电压相关联的信息以及调整所述第四电压包括：
如果所述第四电压小于所述模拟电压，则将2m-2个电容器耦合到所述第一电压，而将其它2m-2m-2个电容器耦合到所述第二电压。
CN200410017099.2A 2004-03-15 2004-03-15 用于低非线性度模－数转换器的器件与方法 Expired - Lifetime CN1671054B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200410017099.2A CN1671054B (zh) 2004-03-15 2004-03-15 用于低非线性度模－数转换器的器件与方法
US10/808,721 US7030801B2 (en) 2004-03-15 2004-03-24 Device and method for low non-linearity analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200410017099.2A CN1671054B (zh) 2004-03-15 2004-03-15 用于低非线性度模－数转换器的器件与方法

Publications (2)

Publication Number Publication Date
CN1671054A CN1671054A (zh) 2005-09-21
CN1671054B true CN1671054B (zh) 2010-04-07

Family

ID=34985688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410017099.2A Expired - Lifetime CN1671054B (zh) 2004-03-15 2004-03-15 用于低非线性度模－数转换器的器件与方法

Country Status (2)

Country Link
US (1) US7030801B2 (zh)
CN (1) CN1671054B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663526B1 (en) * 2005-11-29 2010-02-16 Opris Ion E Analog-to-digital converter architecture and method with reduced non-linearity
US7233276B1 (en) * 2005-11-29 2007-06-19 Himax Technologies, Inc. Pipelined analog to digital converter with capacitor mismatch compensation
FR2914427B1 (fr) * 2007-03-30 2010-04-30 Commissariat Energie Atomique Dispositif de mesure d'une charge electrique sous forme numerisee.
US9081038B2 (en) * 2011-10-04 2015-07-14 Analog Devices, Inc. Voltage monitor
TWI477083B (zh) * 2012-01-17 2015-03-11 Univ Nat Chiao Tung 連續近似式類比數位轉換器
JP6987781B2 (ja) * 2016-12-02 2022-01-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および電位測定装置
JP6929870B2 (ja) * 2016-12-02 2021-09-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および電位測定装置
CN108809314A (zh) * 2018-05-28 2018-11-13 中国电子科技集团公司第二十四研究所 优化电容阵列面积的sar adc比较电路及其开关控制方法
CN109004934B (zh) * 2018-07-12 2021-09-24 电子科技大学 一种阻容混合型数模转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200863A (en) * 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US5416485A (en) * 1993-12-20 1995-05-16 Lee; Hae-Seung Analog-to-digital conversion circuit with improved differential linearity
CN1391353A (zh) * 2001-06-13 2003-01-15 松下电器产业株式会社 依次比较型a/d转换器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938769B2 (ja) * 1979-09-10 1984-09-19 株式会社日立製作所 Ｄ／ａ変換回路
US4517549A (en) * 1980-08-25 1985-05-14 Oki Electric Industry Co., Ltd. Weighted capacitor analogue-digital converters
US4668936A (en) * 1985-10-15 1987-05-26 Hughes Aircraft Company Untrimmed 12 bit monotonic all capacitive A to D converter
US5258761A (en) * 1992-03-16 1993-11-02 Bahram Fotouhi High resolution charge-redistribution A/D converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200863A (en) * 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US5416485A (en) * 1993-12-20 1995-05-16 Lee; Hae-Seung Analog-to-digital conversion circuit with improved differential linearity
CN1391353A (zh) * 2001-06-13 2003-01-15 松下电器产业株式会社 依次比较型a/d转换器

Also Published As

Publication number Publication date
CN1671054A (zh) 2005-09-21
US20050206546A1 (en) 2005-09-22
US7030801B2 (en) 2006-04-18

Similar Documents

Publication Publication Date Title
CN108574487B (zh) 逐次逼近寄存器模数转换器
CN105375925B (zh) 伪差分电容型逐次逼近模数转换器
US8508400B2 (en) Successive approximation register analog to digital converter and conversion method thereof
KR101716782B1 (ko) 디지털-아날로그 변환 회로 및 이를 포함하는 아날로그-디지털 변환기
CN110247658B (zh) 通过动态元素匹配来线性化传递特性的方法
CN105827245A (zh) 一种逐次逼近式模数转换器结构
JP4738510B2 (ja) デジタル−アナログ変換器、及びこれを含む逐次比較型アナログ−デジタル変換器
CN102859882A (zh) 具有积分非线性度校正的逐次逼近寄存器模拟/数字转换器
CN106896283B (zh) 测量电容失配特性的电路结构及测量方法
CN1732624A (zh) 可编程输入范围sar adc
JPH06152420A (ja) アナログ／ディジタル変換器
EP0282034B1 (en) D/A converter
CN1671054B (zh) 用于低非线性度模－数转换器的器件与方法
US7259706B2 (en) Balanced dual resistor string digital to analog converter system and method
CN111711453B (zh) 逐次逼近型模数转换器
CN106998206A (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
CN107017883A (zh) 模拟数字转换器及用于模拟数字转换器的输入缓冲器
TWI656744B (zh) 積體電路電容布局
CN209913801U (zh) 一种开关电路及电容电阻混合型sar adc
US20120133541A1 (en) Analog-digital converter
CN105375926A (zh) 伪差分电容型逐次逼近模数转换器
CN109792250A (zh) 具有精确分裂电容的sar adc
CN107835023A (zh) 一种逐次逼近型数模转换器
CN107171667A (zh) 逐次逼近型模数转换器及其自检测方法
CN109004934A (zh) 一种阻容混合型数模转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20100407

CX01 Expiry of patent term