CN209913801U - 一种开关电路及电容电阻混合型sar adc - Google Patents

一种开关电路及电容电阻混合型sar adc Download PDF

Info

Publication number
CN209913801U
CN209913801U CN201920510517.3U CN201920510517U CN209913801U CN 209913801 U CN209913801 U CN 209913801U CN 201920510517 U CN201920510517 U CN 201920510517U CN 209913801 U CN209913801 U CN 209913801U
Authority
CN
China
Prior art keywords
switch
resistance
resistor
tube
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920510517.3U
Other languages
English (en)
Inventor
陈文韬
熊正东
陈国安
陈旺
唐振中
李兴祥
刘惠民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Core Semiconductor Co Ltd
Original Assignee
Zhuhai Core Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Core Semiconductor Co Ltd filed Critical Zhuhai Core Semiconductor Co Ltd
Priority to CN201920510517.3U priority Critical patent/CN209913801U/zh
Application granted granted Critical
Publication of CN209913801U publication Critical patent/CN209913801U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本实用新型公开了一种开关电路及电容电阻混合型SAR ADC；开关电路包括源极与电源电连接的开关管，还包括电阻、第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三PMOS管以及第三NMOS管；电阻的一端接电源，另一端与第一PMOS管的源极电连接；第一PMOS管的漏极与第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS管的栅极以及第三NMOS管的栅极电连接；第一PMOS管的栅极与第二PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；第一NMOS管的源极接地；第二PMOS管的源极接电源；第二NMOS管的源极接地；第三NMOS管的源极接地，漏极与第三PMOS管的漏极电连接；第三PMOS管的源极接电源，栅极与第三PMOS管的漏极、开关管的栅极电连接；本实用新型降低源极电压对开关管导通阻抗的影响。

Description

一种开关电路及电容电阻混合型SAR ADC
〖技术领域〗
本实用新型涉及集成电路技术领域，尤其涉及一种开关电路及电容电阻混合型SAR ADC。
〖背景技术〗
随着数字技术和通信技术的不断发展，对于模拟数字转换器 (Analog-to-Digital Converter，ADC)的要求越来越高。ADC的作用是将连续的电压信号转化为数字编码，对其性能的要求主要是高速、高分辨率和低功耗。 ADC的类型有很多种，而其中的逐次逼近式的模拟数字转换器(Successive Approximation Register ADC，SAR ADC)以中等速度、中等分辨率、低成本和低功耗受到广泛的应用，被应用于无线传感网络，生物医学仪器，电阻型触摸屏等设备上。
如图1所示，一种电容电阻混合型SAR ADC电路框图，包括开关管S、电阻串结构RDAC，电容阵列CDAC，SAR逻辑控制SAR LOGIC和比较器CMP；开关管S 为PMOS管，开关管S的栅极接地GND，源极接电源AVCC，漏极与电阻串结构RDAC 的输入端电连接；电阻串结构RDAC的输出端与电容阵列CDAC的输入端连接；比较器CMP的一个输入端与电容阵列CDAC的输出端以及参考电压VCM电连接，比较器CMP的另一个输入端接参考电压VCM，比较器CMP的输出端与SAR逻辑控制 SAR LOGIC的输入端连接，SAR逻辑控制SAR LOGIC的输出端输出转换后的数据 DATA，SAR逻辑控制SAR LOGIC的两个控制信号输出端分别输出控制信号给电阻串结构RDAC以及电容阵列CDAC。
此时，开关管S的导通阻抗RON表示为
Figure BDA0002027803160000011
其中，μp为开关管S的载流子迁移率，COX为开关管S单位面积的栅氧化层电容，VG表示开关管S的栅极电压(此处为地电压)，VS表示开关管S的源极电压(此处为电源AVCC的电压)，WTH表示PMOS管的阈值电压，W/L表示开关管S的宽长比。
因为地电压为0，开关管S的导通阻抗
Figure BDA0002027803160000021
当电源AVCC的电压变化，即栅极电压VS变化时，开关管S的导通阻抗RON会随着变化；又由于开关管S与电阻串结构RADC串联，由电阻的串联分压可知，当开关管S的导通阻抗RON变化时，电源AVCC输出给电阻串结构RADC的基准电压Vref也会发生变化，进而影响电容电阻混合型SAR ADC的转换精度。
〖实用新型内容〗
本实用新型的第一目的旨在提供一种开关电路，降低开关管的源极电压变化对开关管导通阻抗的影响。
本实用新型的第一目的由以下技术方案实现：
一种开关电路，包括源极与电源电连接的开关管，还包括偏置电流产生电路以及电流电压产生电路；所述偏置电流产生电路包括电阻、第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；所述电流电压转换电路包括第三PMOS 管以及第三NMOS管；
所述电阻的一端接电源，另一端与所述第一PMOS管的源极电连接；所述第一PMOS管的漏极与所述第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS 管的栅极以及第三NMOS管的栅极电连接；所述第一PMOS管的栅极与所述第二 PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；所述第一 NMOS管的源极接地；所述第二PMOS管的源极接电源；所述第二NMOS管的源极接地；所述第三NMOS管的源极接地，漏极与所述第三PMOS管的漏极电连接；所述第三PMOS管的源极接电源，栅极与所述第三PMOS管的漏极、所述开关管的栅极电连接。
本实用新型的第二个目的旨在提供一种电容电阻混合型SAR ADC，降低开关管源极电压对开关管导通阻抗的影响，进而降低开关管导通阻抗变化对SAR ADC 转换精度的影响。
本实用新型的第二个目的由以下技术方案实现：
一种电容电阻混合型SAR ADC，包括电阻串结构、电容阵列、SAR逻辑控制、比较器以及权利要求1所述的开关电路；所述开关管的漏极与所述电阻串结构的输入端电连接；所述电阻串结构的输出端与所述电容阵列的输入端连接；所述比较器的一个输入端与所述电容阵列的输出端电连接，并通过开关与参考电压电连接，所述比较器的另一个输入端接参考电压，所述比较器的输出端与所述SAR逻辑控制的输入端连接；所述SAR逻辑控制的输出端输出转换后的数据；所述SAR逻辑控制的两个控制信号输出端分别输出控制信号给电阻串结构以及电容阵列。
作为具体的实施方式，所述电阻串结构包括K位电阻型DAC电路；所述K 位电阻型DAC电路包括2K个等阻值串联电阻。
进一步地，所述K位电阻型DAC电路的两个输出端分别输出高电平和低电平；所述高电平为2K个等阻值串联电阻中2n-1个串联电阻的电压，n≤K；所述低电平为2K个等阻值串联电阻中2n-1-1个串联电阻的电压；所述SAR逻辑控制输出控制信号控制所述高电平与低电平的数值。
作为具体的实施方式，所述2K个等阻值串联电阻分别为电阻R0、电阻R1、电阻R2、……、电阻
Figure BDA0002027803160000031
电阻所述电阻R0接地，所述电阻
Figure BDA0002027803160000033
与所述开关管的漏极连接；所述K位电阻型DAC电路还包括第一开关组以及第二开关组；第一开关组包括2K个开关，分别为开关SH1、开关SH2、……开关
Figure BDA0002027803160000034
开关以及开关
Figure BDA0002027803160000036
第二开关组包括2K个开关，分别为开关SL1、开关SL2、开关SL3、……、开关
Figure BDA0002027803160000037
以及开关
Figure BDA0002027803160000038
所述开关SH1、开关SH2、……、开关开关以及开关
Figure BDA00020278031600000311
的一端分别与电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻
Figure BDA00020278031600000312
Figure BDA00020278031600000313
和电阻
Figure BDA00020278031600000314
的公共端、电阻和电阻
Figure BDA00020278031600000316
的公共端以及电阻
Figure BDA00020278031600000317
和开关管S的公共端连接，开关SH1、开关SH2、……、开关
Figure BDA00020278031600000318
开关
Figure BDA00020278031600000319
以及开关
Figure BDA00020278031600000320
的另一端连接在一起，输出所述高电平；所述开关SL1、开关SL2、开关SL3、……、开关
Figure BDA00020278031600000321
以及开关
Figure BDA00020278031600000322
的一端分别与电阻R0的接地端、电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻
Figure BDA00020278031600000323
和电阻
Figure BDA00020278031600000324
的公共端以及电阻
Figure BDA00020278031600000325
和电阻
Figure BDA00020278031600000326
的公共端连接，开关SL1、开关SL2、开关SL3、……、开关以及开关
Figure BDA0002027803160000042
的另一端连接在一起，输出所述低电平。
所述SAR逻辑控制输出控制信号控制第一开关组中的开关SHn与第二开关组中的开关SLn闭合，控制第一开关组中除了开关SHn的开关断开，控制第二开关组中除了开关SLn的开关断开，n为正整数，且n＝1，2……2K。
作为具体的实施方式，所述2K个等阻值串联电阻分别为电阻R0、电阻Rm-1、电阻Rm、电阻Rm+1、……、电阻
Figure BDA0002027803160000043
所述电阻R0接地，所述电阻
Figure BDA0002027803160000044
与所述开关管的漏极连接，m＝1，2……2K-2；所述电阻串结构RDAC还包括开关组，所述开关组包括2K+1个开关，分别为开关S1、开关S2、……、开关Sm、开关Sm+1、开关Sm+2、开关Sm+3、……、开关以及开关
Figure BDA0002027803160000046
开关S1、开关S2、……、开关 Sm、开关Sm+1、开关Sm+2、开关Sm+3、……、开关
Figure BDA0002027803160000047
以及开关
Figure BDA0002027803160000048
的一端分别与电阻R0的接地端、电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻Rm+2和电阻Rm-1的公共端、电阻Rm-1和电阻Rm的公共端、电阻Rm和电阻Rm+1的公共端、电阻Rm+1和电阻Rm+2的公共端、……、电阻
Figure BDA0002027803160000049
和电阻
Figure BDA00020278031600000410
的公共端以及电阻
Figure BDA00020278031600000411
和开关管S的公共端连接，所述SAR逻辑控制SAR LOGIC输出控制信号给开关组，控制开关Sm+1和开关Sm+2闭合，控制开关组中除了开关Sm+1和开关Sm+2的开关断开，开关S1、开关S2、……、开关Sm以及开关Sm+1的另一端连接在一起，输出所述低电平，所述开关Sm+2、开关Sm+3、……、开关
Figure BDA00020278031600000412
以及开关
Figure BDA00020278031600000413
的另一端连接在一起，输出所述高电平。
作为具体的实施方式，所述电容阵列包括M位电容型DAC电路，所述M位电容型DAC电路中的电容为二进制加权电容；所述M位电容型DAC电路的上极板接参考电压，下极板接一个三项选择开关；所述SAR逻辑控制输出控制信号控制所述电容阵列中的三项选择开关在高电平、低电平以及输入电压中选择一个电压给M位电容型DAC电路。
作为具体的实施方式，所述电阻串结构的电阻与所述开关电路中的电阻类型相同。
本实用新型有益效果：
本实用新型开关电路通过输出包括开关管的源极电压与阈值电压的差值的电压给开关管的栅极，消除开关管的导通电阻公式中的源极电压，降低源极电压对开关管导通阻抗的影响。进一步地，本实用新型通过将开关电路连入外部电源与电阻串结构之间的开关管的栅极(开关管的源极接外部电源，漏极接电阻串结构)，降低外部电源变化对开关管导通阻抗的影响，从而降低开关管导通阻抗变化对电容电阻混合型SAR ADC转换精度的影响。进一步地，本实用新型电容电阻混合型SAR ADC通过采用相同的电阻类型(即开关电路中的电阻与电阻串结构中的电阻类型相同)的电阻，降低因为不同类型电阻的不同电压系数、温度系数及工艺偏差对开关管导通阻抗的影响。
〖附图说明〗
为了更清楚地说明本实用新型实施例，下面对实施例中所需要使用的附图做简单的介绍。下面描述中的附图仅仅是本实用新型中的实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1是现有技术电容电阻混合型SAR ADC的结构框图；
图2是本实用新型实施例一提供的电容电阻混合型SAR ADC的电路原理图；
图3是本实用新型实施例一提供的电容电阻混合型SAR ADC的电路原理图 (包括电阻串结构RDAC与电容阵列CDAC的电路原理图)；
图4是现有技术与本实用新型实施例一开关管的栅极电压变化时，开关管的导通阻抗变化趋势图；
图5是本实用新型实施例二提供的电容电阻混合型SAR ADC的电路原理图 (包括电阻串结构RDAC与电容阵列CDAC的电路原理图)。
〖具体实施方式〗
下面结合附图，对本实用新型进行详细的说明。
为了使本实用新型的目的、技术方案、优点更加清楚明白，以下结合附图及实施例对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
如图2所示，一种电容电阻混合型SAR ADC电路框图，包括开关电路、电阻串结构RDAC，电容阵列CDAC，SAR逻辑控制SAR LOGIC和比较器CMP；开关电路包括偏置电流产生电路、电流电压转换电路以及开关管S；偏置电流产生电路包括电阻R、第一PMOS管P1、第二PMOS管P2、第一NMOS管N1以及第二NMOS 管N2；电流电压转换电路包括第三PMOS管P3和第三NMOS管N3；电阻R的一端接电源AVCC，另一端与第一PMOS管P1的源极电连接；第一PMOS管P1的漏极与第一NMOS管N1的漏极、第一NMOS管N1的栅极、第二NMOS管N2的栅极以及第三NMOS管N3的栅极电连接；第一PMOS管P1的栅极与第二PMOS管P2 的栅极、第二PMOS管P2的漏极以及第二NMOS管N2的漏极电连接；第一NMOS 管N1的源极接地GND；第二PMOS管P2的源极接电源AVCC；第二NMOS管N2的源极接地GND；第三NMOS管N3的漏极与第三PMOS管P3的漏极电连接；第三 PMOS管P3的栅极与第三PMOS管P3的漏极以及开关管S的栅极电连接，第三 PMOS管P3的源极接电源AVCC；开关管S的源极接电源AVCC；开关管S的漏极与电阻串结构RDAC的输入端电连接；电阻串结构RDAC的输出端与电容阵列CDAC 的输入端连接；比较器CMP的一个输入端与电容阵列CDAC的输出端电连接，并通过开关K1与参考电压VCM电连接，比较器CMP的另一个输入端接参考电压VCM，比较器CMP的输出端与SAR逻辑控制SAR LOGIC的输入端连接，SAR逻辑控制 SAR LOGIC的输出端输出转换后的数据DATA，SAR逻辑控制SAR LOGIC的两个控制信号输出端分别输出控制信号给电阻串结构RDAC以及电容阵列CDAC。
如图3所示，在本实施例中，电阻串结构RDAC包括K位电阻型DAC电路， K位电阻型DAC包括2K个等阻值串联电阻，分别为电阻R0、电阻R1、电阻R2、……、电阻
Figure BDA0002027803160000066
电阻
Figure BDA0002027803160000067
电阻R0接地，电阻与开关管S的漏极连接；假设单位电阻的大小为Ru，则K位电阻型DAC电路共有2K个Ru；电容阵列CDAC包括M位电容型DAC电路，M位电容型DAC电路中的电容为二进制加权电容，假设单位电容的大小为Cu，则M位电容型DAC电路中的电容分别为C、2C……(2M-2)C、 (2M-1)C，大小分别为，Cu、2Cu……(2M-2)Cu、(2M-1)Cu，K、M均为正整数。
如图3所示，在本实施例中，电阻串结构RDAC还包括第一开关组以及第二开关组；第一开关组包括2K个开关，分别为开关SH1、开关SH2、……开关
Figure BDA0002027803160000061
开关
Figure BDA0002027803160000062
以及开关
Figure BDA0002027803160000063
开关SH1、开关SH2、……、开关
Figure BDA0002027803160000064
开关
Figure BDA0002027803160000065
以及开关
Figure BDA0002027803160000071
的一端分别与电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻
Figure BDA0002027803160000072
和电阻
Figure BDA0002027803160000073
的公共端、电阻
Figure BDA0002027803160000074
和电阻
Figure BDA0002027803160000075
的公共端以及电阻
Figure BDA0002027803160000076
和开关管S的公共端连接，开关SH1、开关SH2、……、开关
Figure BDA0002027803160000077
开关
Figure BDA0002027803160000078
以及开关
Figure BDA0002027803160000079
的另一端连接在一起，输出高电平VRH；第二开关组包括2K个开关，分别为开关SL1、开关SL2、开关SL3、……、开关
Figure BDA00020278031600000710
以及开关
Figure BDA00020278031600000711
开关SL1、开关SL2、开关SL3、……、开关
Figure BDA00020278031600000712
以及开关的一端分别与电阻R0的接地端、电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻
Figure BDA00020278031600000714
和电阻的公共端以及电阻
Figure BDA00020278031600000716
和电阻
Figure BDA00020278031600000717
的公共端连接，开关SL1、开关SL2、开关SL3、……、开关
Figure BDA00020278031600000718
以及开关
Figure BDA00020278031600000719
的另一端连接在一起，输出低电平VRL。
在本实施例中，SAR逻辑控制SAR LOGIC输出控制信号给第一开关组以及第二开关组的开关，控制第一开关组中的开关SHn与第二开关组中的开关SLn闭合，控制第一开关组中除了开关SHn的开关断开，控制第二开关组中除了开关SLn的开关断开，n为正整数，且n＝1，2……2K，即高电平VRH相比低电平VRL多一个电阻Ru 的电压。
例如，假设K＝8，即电阻串结构RDAC包括256个等阻值串联电阻，第一开关组包括256个开关，分别为开关SH1、开关SH2、……、开关SH254、开关SH255以及开关SH256，第二开关组包括256个开关，分别为开关SL1、开关SL2、开关SL3、……、开关SL255以及开关SL256；当SAR逻辑控制SAR LOGIC输出的控制信号控制开关SH128和开关SL128(即n＝128)闭合，控制开关SH1、开关SH2、……、SH127、SH129、……、开关SH254、开关SH255以及开关SH256断开，控制开关SL1、开关SL2、SL3、……、SL127、 SL129、……、开关SL255以及开关SL256断开时，高电平VRH为电阻R0、电阻R1、电阻 R2……电阻R127的电压值，即高电平VRH为前128个串联电阻Ru的电压值，低电平VRL为电阻R0、电阻R1、电阻R2……电阻R126的电压值，即低电平VRL为127个串联电阻Ru的电压值，高电平VRH相比低电平VRL多一个电阻Ru的电压。
在本实施例中，开关电路中的电阻R与电阻串结构中的电阻R0、电阻R1、电阻R2、……、电阻
Figure BDA00020278031600000720
电阻类型相同，降低因为不同类型电阻的不同电压系数、温度系数及工艺偏差对开关管导通阻抗的影响。
如图3所示，在本实施例中，M位电容型DAC电路的上极板接参考电压VCM，下极板接一个三项选择开关；SAR逻辑控制SAR LOGIC输出控制信号控制电容阵列CDAC中的三项选择开关在VRH、VRL以及VIN中选择一个电压给M位电容型DAC 电路。
在本实施例中，偏置电流产生电路输出的电流
Figure BDA0002027803160000081
其中，R为电阻R的阻值，(W/L)MP1为第一PMOS管P1的宽长比，(W/L)MP2为第二PMOS管P2的宽长比。
在本实施例中，第一PMOS管P1的宽长比与第二PMOS管P2的宽长比的比值为N，即
将公式(2)带入公式(1)，可得偏置电流产生电路输出的电流
在本实施例中，第三NMOS管N3的电流
Figure BDA0002027803160000084
其中，(W/L)MN1为第一NMOS管N1的宽长比，(W/L)MN3为第三NMOS管N3的宽长比。
在本实施例中，第三NMOS管N3的宽长比与第一NMOS管N1的宽长比的比值为M，即
Figure BDA0002027803160000091
结合公式(3)、(4)以及公式(5)，可得第三NMOS管N3的电流
第三PMOS管P3的电流
Figure BDA0002027803160000093
第三PMOS管P3的过驱动电压
Figure BDA0002027803160000094
由公式(8)可得，电流电压转换电路输出的电压
Figure BDA0002027803160000095
其中，VS，MP3为第三PMOS管P3的源极电压，VG，MP3为第三PMOS管P3的栅极电压，VGS，MP3为第三PMOS管P3的源极电压VS，MP3与栅极电压VG，MP3的差值，(W/L)MP3第三PMOS管P3的宽长比。
开关管S的栅极电压
Figure BDA0002027803160000096
开关管S的源极电压VS，S与栅极电压VG，S的差值
Figure BDA0002027803160000101
其中，VS，S为开关管S的源极电压，VG，S为开关管S的栅极电压。
在本实施例中，开关管S的源极与第三PMOS管P3的源极均与电源AVCC电连接，开关管S的源极电压VS，S与第三PMOS管P3的源极电压VS，MP3相等，即
VS，S＝VS，MP3 (13)
将公式(13)带入公式(12)，可得开关管S的源极电压VS，S与栅极电压VG，S的差值
Figure BDA0002027803160000102
开关管S的过驱动电压
开关管S的导通阻抗
其中，(W/L)S为开关管S宽长比。
结合公式(7)、公式(15)以及公式(16)，可得开关管S的导通阻抗
Figure BDA0002027803160000105
在本实施例中，第三PMOS管P3的宽长比与开关管S的宽长比的比值为A，即
将公式(18)带入公式(17)，可得开关管S的导通阻抗
Figure BDA0002027803160000112
由公式(19)可知，在本实施例中，开关管S的导通阻抗RON与开关管S的源极电压，即电源AVCC的电压无关。
在本实施例中，取μpCOX＝40e-6，电阻R的阻值为16.6kΩ，第一PMOS管P1 的宽长比(W/L)MP1为24，第一NMOS管N1的宽长比(W/L)MN1为4，第二PMOS管P2 的宽长比(W/L)MP2为6，第二NMOS管N2的宽长比(W/L)MN2为4，第三PMOS管P3 的宽长比(W/L)MP3为6/0.7，第三NMOS管N3的宽长比(W/L)MN3为48，开关管S的宽长比(W/L)s为600/0.7；此时，N＝4，M＝12，A＝100；开关管S的导通阻抗RON约为10Ω。
如图4所示，曲线A表示现有技术(图1)中开关管S的导通阻抗随着电源 AVCC的电压值增大时的变化趋势；曲线B表示本实用新型(图2、图3)中开关管S的导通阻抗随着电源AVCC电压值增大时的变化趋势；由图4可知，本实施例中的开关电路降低了电源AVCC对开关管S2的导通阻抗的影响。
以上所述仅是本实用新型的优选实施例，本实用新型的保护范围并不仅局限于上述实施例，凡属于本实用新型思路下的技术方案均属于本实用新型的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理前提下的若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
实施例二
如图5所示，本实施例与实施例一的区别在于：2K个等阻值串联电阻分别为电阻R0、电阻Rm-1、电阻Rm、电阻Rm+1、……、电阻
Figure BDA0002027803160000121
所述电阻R0接地，所述电阻
Figure BDA0002027803160000122
与所述开关管的漏极连接，m＝1，2……2K-2；电阻串结构RDAC 包括开关组，开关组包括2K+1个开关，分别为开关S1、开关S2、……、开关Sm、开关Sm+1、开关Sm+2、开关Sm+3、……、开关
Figure BDA0002027803160000123
以及开关
Figure BDA0002027803160000124
m是正整数，且m ≤2K+1；开关S1、开关S2、……、开关Sm、开关Sm+1、开关Sm+2、开关Sm+3、……、开关以及开关
Figure BDA0002027803160000126
的一端分别与电阻R0的接地端、电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻Rm-2和电阻Rm-1的公共端、电阻Rm-1和电阻Rm的公共端、电阻Rm和电阻Rm+1的公共端、电阻Rm+1和电阻Rm+2的公共端、……、电阻
Figure BDA0002027803160000127
和电阻
Figure BDA0002027803160000128
的公共端以及电阻
Figure BDA0002027803160000129
和开关管S的公共端连接，SAR 逻辑控制SAR LOGIC输出控制信号给开关组，控制开关Sm+1和开关Sm+2闭合，控制开关组中除了开关Sm+1和开关Sm+2的开关断开，开关S1、开关S2、……、开关 Sm以及开关Sm+1的另一端连接在一起，输出低电平VRL，开关Sm+2、开关Sm+3、……、开关
Figure BDA00020278031600001210
以及开关
Figure BDA00020278031600001211
的另一端连接在一起，输出高电平VRH，高电平VRH相比低电平VRL多电阻Rm的电压，即一个电阻Ru的电压。

Claims (8)

1.一种开关电路，包括源极与电源电连接的开关管，其特征在于：还包括偏置电流产生电路以及电流电压转换电路；所述偏置电流产生电路包括电阻、第一PMOS管、第二PMOS管、第一NMOS管以及第二NMOS管；所述电流电压转换电路包括第三PMOS管以及第三NMOS管；
所述电阻的一端接电源，另一端与所述第一PMOS管的源极电连接；所述第一PMOS管的漏极与所述第一NMOS管的漏极、第一NMOS管的栅极、第二NMOS管的栅极以及第三NMOS管的栅极电连接；所述第一PMOS管的栅极与所述第二PMOS管的栅极、第二PMOS管的漏极以及第二NMOS管的漏极电连接；所述第一NMOS管的源极接地；所述第二PMOS管的源极接电源；所述第二NMOS管的源极接地；所述第三NMOS管的源极接地，漏极与所述第三PMOS管的漏极电连接；所述第三PMOS管的源极接电源，栅极与所述第三PMOS管的漏极、所述开关管的栅极电连接。
2.一种电容电阻混合型SAR ADC，其特征在于：包括电阻串结构、电容阵列、SAR逻辑控制、比较器以及权利要求1所述的开关电路；所述开关管的漏极与所述电阻串结构的输入端电连接；所述电阻串结构的输出端与所述电容阵列的输入端连接；所述比较器的一个输入端与所述电容阵列的输出端电连接，并通过开关与参考电压电连接，所述比较器的另一个输入端接参考电压，所述比较器的输出端与所述SAR逻辑控制的输入端连接；所述SAR逻辑控制的输出端输出转换后的数据；所述SAR逻辑控制的两个控制信号输出端分别输出控制信号给电阻串结构以及电容阵列。
3.根据权利要求2所述的电容电阻混合型SAR ADC，其特征在于：所述电阻串结构包括K位电阻型DAC电路，K为正整数；所述K位电阻型DAC电路包括2K个等阻值串联电阻；所述2K个等阻值串联电阻的一端接地，另一端与所述开关管的漏极连接。
4.根据权利要求3所述的电容电阻混合型SAR ADC，其特征在于：所述K位电阻型DAC电路的两个输出端分别输出高电平和低电平；所述高电平比所述低电平多一个串联电阻的电压；所述SAR逻辑控制输出控制信号控制所述K位电阻型DAC电路输出的所述高电平与低电平的数值。
5.根据权利要求4所述的电容电阻混合型SAR ADC，其特征在于：所述2K个等阻值串联电阻分别为电阻R0、电阻R1、电阻R2、……、电阻
Figure DEST_PATH_FDA0002265137020000021
电阻
Figure DEST_PATH_FDA0002265137020000022
所述电阻R0接地，所述电阻
Figure DEST_PATH_FDA0002265137020000023
与所述开关管的漏极连接；所述K位电阻型DAC电路还包括第一开关组以及第二开关组；第一开关组包括2K个开关，分别为开关SH1、开关SH2、……开关
Figure DEST_PATH_FDA0002265137020000024
开关
Figure DEST_PATH_FDA0002265137020000025
以及开关
Figure DEST_PATH_FDA0002265137020000026
第二开关组包括2K个开关，分别为开关SL1、开关SL2、开关SL3、……、开关
Figure DEST_PATH_FDA0002265137020000027
以及开关
所述开关SH1、开关SH2、……、开关开关
Figure DEST_PATH_FDA00022651370200000210
以及开关
Figure DEST_PATH_FDA00022651370200000211
的一端分别与电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻
Figure DEST_PATH_FDA00022651370200000212
Figure DEST_PATH_FDA00022651370200000213
和电阻
Figure DEST_PATH_FDA00022651370200000214
的公共端、电阻和电阻的公共端以及电阻
Figure DEST_PATH_FDA00022651370200000217
和开关管S的公共端连接，开关SH1、开关SH2、……、开关
Figure DEST_PATH_FDA00022651370200000218
开关以及开关
Figure DEST_PATH_FDA00022651370200000220
的另一端连接在一起，输出所述高电平；所述开关SL1、开关SL2、开关SL3、……、开关
Figure DEST_PATH_FDA00022651370200000221
以及开关的一端分别与电阻R0的接地端、电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻
Figure DEST_PATH_FDA00022651370200000223
和电阻
Figure DEST_PATH_FDA00022651370200000224
的公共端以及电阻
Figure DEST_PATH_FDA00022651370200000225
和电阻
Figure DEST_PATH_FDA00022651370200000226
的公共端连接，开关SL1、开关SL2、开关SL3、……、开关
Figure DEST_PATH_FDA00022651370200000227
以及开关
Figure DEST_PATH_FDA00022651370200000228
的另一端连接在一起，输出所述低电平；
所述SAR逻辑控制输出控制信号控制第一开关组中的开关SHn与第二开关组中的开关SLn闭合，控制第一开关组中除了开关SHn的开关断开，控制第二开关组中除了开关SLn的开关断开，n为正整数，且n＝1，2……2K。
6.根据权利要求4所述的电容电阻混合型SAR ADC，其特征在于：所述2K个等阻值串联电阻分别为电阻R0、电阻Rm-1、电阻Rm、电阻Rm+1、……、电阻
Figure DEST_PATH_FDA00022651370200000229
所述电阻R0接地，所述电阻
Figure DEST_PATH_FDA00022651370200000230
与所述开关管的漏极连接，m＝1，2……2K-2；所述电阻串结构还包括开关组，所述开关组包括2K+1个开关，分别为开关S1、开关S2、……、开关Sm、开关Sm+1、开关Sm+2、开关Sm+3、……、开关
Figure DEST_PATH_FDA00022651370200000231
以及开关
Figure DEST_PATH_FDA00022651370200000232
开关S1、开关S2、……、开关Sm、开关Sm+1、开关Sm+2、开关Sm+3、……、开关
Figure DEST_PATH_FDA00022651370200000233
以及开关的一端分别与电阻R0的接地端、电阻R0和电阻R1的公共端、电阻R1和电阻R2的公共端、……、电阻Rm-2和电阻Rm-1的公共端、电阻Rm-1和电阻Rm的公共端、电阻Rm和电阻Rm+1的公共端、电阻Rm+1和电阻Rm+2的公共端、……、电阻
Figure DEST_PATH_FDA0002265137020000031
和电阻
Figure DEST_PATH_FDA0002265137020000032
的公共端以及电阻
Figure DEST_PATH_FDA0002265137020000033
和开关管S的公共端连接，所述SAR逻辑控制输出控制信号给开关组，控制开关Sm+1和开关Sm+2闭合，控制开关组中除了开关Sm+1和开关Sm+2的开关断开，开关S1、开关S2、……、开关Sm以及开关Sm+1的另一端连接在一起，输出所述低电平，所述开关Sm+2、开关Sm+3、……、开关
Figure DEST_PATH_FDA0002265137020000034
以及开关
Figure DEST_PATH_FDA0002265137020000035
的另一端连接在一起，输出所述高电平。
7.根据权利要求4-6任意一项所述的电容电阻混合型SAR ADC，其特征在于：所述电容阵列包括M位电容型DAC电路，所述M位电容型DAC电路中的电容为二进制加权电容；所述M位电容型DAC电路的上极板接参考电压，下极板接一个三项选择开关；所述SAR逻辑控制输出控制信号控制所述电容阵列中的三项选择开关在高电平、低电平以及输入电压中选择一个电压给M位电容型DAC电路。
8.根据权利要求2-6任意一项所述的电容电阻混合型SAR ADC，其特征在于：所述电阻串结构中的电阻与所述开关电路中的电阻类型相同。
CN201920510517.3U 2019-04-15 2019-04-15 一种开关电路及电容电阻混合型sar adc Active CN209913801U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920510517.3U CN209913801U (zh) 2019-04-15 2019-04-15 一种开关电路及电容电阻混合型sar adc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920510517.3U CN209913801U (zh) 2019-04-15 2019-04-15 一种开关电路及电容电阻混合型sar adc

Publications (1)

Publication Number Publication Date
CN209913801U true CN209913801U (zh) 2020-01-07

Family

ID=69043955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920510517.3U Active CN209913801U (zh) 2019-04-15 2019-04-15 一种开关电路及电容电阻混合型sar adc

Country Status (1)

Country Link
CN (1) CN209913801U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110086465A (zh) * 2019-04-15 2019-08-02 珠海泰芯半导体有限公司 一种开关电路及电容电阻混合型sar adc
CN112751565A (zh) * 2021-01-06 2021-05-04 北京遥测技术研究所 一种自校准片内基准电压模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110086465A (zh) * 2019-04-15 2019-08-02 珠海泰芯半导体有限公司 一种开关电路及电容电阻混合型sar adc
CN112751565A (zh) * 2021-01-06 2021-05-04 北京遥测技术研究所 一种自校准片内基准电压模块
CN112751565B (zh) * 2021-01-06 2024-02-09 北京遥测技术研究所 一种自校准片内基准电压模块

Similar Documents

Publication Publication Date Title
KR102289432B1 (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
KR101512098B1 (ko) 커패시터-저항 하이브리드 dac를 이용한 sar adc
JP4738510B2 (ja) デジタル−アナログ変換器、及びこれを含む逐次比較型アナログ−デジタル変換器
Lee et al. A 100-nW 9.1-ENOB 20-kS/s SAR ADC for portable pulse oximeter
JP2001244816A (ja) 改善された線形性および整定時間を有するデジタルにスイッチングされる電位差計
CN209913801U (zh) 一种开关电路及电容电阻混合型sar adc
Saberi et al. Segmented architecture for successive approximation analog-to-digital converters
Zhang et al. A 10-bit 200-ks/s 1.76-$\mu $ w sar adc with hybrid cap-mos dac for energy-limited applications
Guo et al. A 0.3 V 8-bit 8.9 fJ/con.-step SAR ADC with sub-DAC merged switching for bio-sensors
Yi A 10-bit current-steering CMOS digital to analog converter
Ma et al. A 10-bit 100-ms/s 5.23-mw sar adc in 0.18-μm cmos
Yenuchenko Alternative structures of a segmented current-steering DAC
Chen et al. Design techniques for 1.5-V low-power CMOS current-mode cyclic analog-to-digital converters
Sarafi et al. High-linear, energy-efficient and area-efficient switching algorithm for high-speed SAR ADCs
Gu et al. An 11-bit 22-MS/s 0.6 mW SAR ADC with parasitic capacitance compensation
Bae et al. A 3 V 12b 100 MS/s CMOS D/A converter for high-speed system applications
CN114450890A (zh) 分段电阻器数模转换器
Katic et al. A sub-mW pulse-based 5-bit flash ADC with a time-domain fully-digital reference ladder
Samanta et al. A 10-bit 500 MSPS Segmented CS-DAC of> 77 dB SFDR upto the Nyquist with Hexa-decal biasing
Mathurkar et al. Segmented 8-bit current-steering digital to analog converter
Vasudeva et al. Two-stage folded resistive string 12-bit digital to analog converter using 22-nm FinFET
Zhang et al. SAR ADC using single-capacitor pulse width to analog converter based DAC
CN110086465A (zh) 一种开关电路及电容电阻混合型sar adc
Qureshi et al. Feasibility study of an ultra high speed current-mode sar adc
Lee et al. 12-bit 250-MHz digital transmitter with DAC and line driver

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant