CN1689232A - 在模数转换中使用的利用电荷重分配产生电压基准的方法和设备 - Google Patents

在模数转换中使用的利用电荷重分配产生电压基准的方法和设备 Download PDF

Info

Publication number
CN1689232A
CN1689232A CN03824304.0A CN03824304A CN1689232A CN 1689232 A CN1689232 A CN 1689232A CN 03824304 A CN03824304 A CN 03824304A CN 1689232 A CN1689232 A CN 1689232A
Authority
CN
China
Prior art keywords
capacitor
voltage
signal
group
switched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03824304.0A
Other languages
English (en)
Other versions
CN100466476C (zh
Inventor
加里·加勒奥
布鲁斯·阿玛泽恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN1689232A publication Critical patent/CN1689232A/zh
Application granted granted Critical
Publication of CN100466476C publication Critical patent/CN100466476C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Abstract

通过使用电荷重分配而非一定要产生基准电压，在模数转换中使用的开关电容电路相对于参考电压对输入信号进行采样。该开关电容电路避免了在产生基准电压时消耗功率的需要。开关电容电路被耦合到比较器，并被耦合到提供用于切换的控制信号的逻辑电路。开关电容电路包含多个根据几个实施例设置的电容器。

Description

在模数转换中使用的利用电荷重分配产生电压基准 的方法和设备
技术领域
本发明涉及开关电容方法和设备，并特别涉及用于对信号采样和/或处理的开关电容方法和设备。
背景技术
很多系统采用开关电容电路(开关电容电路使用了电容器和开关)对信号进行采样和/或处理。例如，在模数转换之前，模数转换器(ADC)经常采用开关电容电路来对模拟电压采样。
图1是现有技术ADC 20的方框图，现有技术ADC 20在模数转换之前，采用开关电容电路对模拟电压采样。ADC 20包括开关电容电路22、比较器电路24(此后被称为比较器24)和控制/输出电路26(此后被称为控制电路26)。开关电容电路22接收差分输入电压IN+、IN-(它们分别被通过信号线28、30提供)，并输出差分输出电压CP、CN。差分输出电压CP、CN分别被在信号线32、34上提供给比较器24，还给比较器24提供了电源电压VDD和VSS。比较器24的输出被通过信号线36提供给控制电路26，控制电路26提供控制信号(用CONTROL代表)，控制信号被在配备给开关电容电路22的信号线(由信号线38代表)上提供。控制电路26还提供一个多位的数字信号DOUT，数字信号DOUT是ADC 20的输出。DOUT信号指示差分输入信号IN+、IN-的大小与差分基准电压REF+、REF-的大小相比的比值，差分基准电压REF+、REF-被在信号线40、42上提供。
图2是现有技术开关电容电路22的原理图。为了清晰，已经假设ADC 20是4位ADC。比较器24被用虚线显示。开关电容电路22由两个电路部分50、52组成。第一部分50包括电容器C1-C4x和开关S1-S4x、S9。电容器C1-C4分别具有二进制加权的电容值C/2、C/4、C/8、C/16。电容器C4x具有和C4相同的电容，即C/16，所以C2-C4x的总和电容等于C1的电容。第二部分52包括电容器C5-C8x和开关S5-S8x、S10。电容器C5-C8分别具有二进制加权的电容值C/2、C/4、C/8、C/16。电容器C8x具有和C8相同的电容，即C/16，所以C2-C4x的总和电容等于C5的电容。电容器C1、C5与ADC 20的MSB相关联。电容器C4、C8与ADC 20的LSB相关联。开关电容电路22中的开关S1-S10受从控制电路26提供的控制信号CONTROL控制。
图3示出了在控制电路26内采用的定时信号。每一个定时信号具有两个逻辑状态，由第一和第二电压电平代表。定时信号被在相同的时间轴上示出，但是，这不表示一个取得了与其他的不同的电压电平。
ADC 20如下工作：在采样间隔期间(图3)，开关S9被置于闭合状态，而开关S1-S4x被置于分别把每一个电容器C1-C4x连接到电压IN+的状态，从而允许电压IN+被采样(相对于电压CM)到每一个电容器C1-C4x中。此外，开关S10处于闭合状态，并且开关S5-S8x处于分别把每一个电容器C5-C8x连接到电压IN-的状态，从而允许电压IN-被采样(相对于电压CM)到每一个电容器C5-C8x中。在采样间隔的末尾(图3)，开关S9、S10被打开，从而把电容器C1-C4x、C5-C8x从电压CM断开。转换间隔(图3)跟随着采样间隔(图3)。在转换间隔期间(图3)，控制电路26依照转换算法，把开关S1-S4x、S5-S8x置于各种状态，并监视来自比较器24的结果输出信号。注意，转换间隔和采样间隔在时间上彼此不重叠。最后，在输出间隔，控制电路26根据在转换间隔期间(图3)从比较器24接收到的输出信号，提供一个多位的数字输出信号DOUT。这种类型的ADC通常被称为逐次逼近ADC。
在电荷重分配转换器中，有必要防止输出电压CP、CN超过电源范围(即＞VDD或＜VSS)，并且，为了简化比较器24的设计，人们期望保证CP和CN的共模电压在转换间隔期间位于比较器的共模范围内。达到此目标的一种方式是使得电压CM的大小等于(VDD+VSS)/2，以使差分输入电压IN+、IN-被相对于(VDD+VSS)/2采样。这样一个电压经常很容易获得，即，电压REF+经常大约等于(VDD+VSS)/2。但是，情况并非总是如此。两人，在一些实例中，REF+大小接近或等于VDD，这对于提高ADC的信噪比是有益的，但是使得REF+不适于用作电压CM。
因此，经常使用额外的电路来产生等于(VDD+VSS)/2的电压。
图4是开关电容电路62的原理框图，开关电容电路62包括产生等于(VDD+VSS)/2的电压的电路。像图2中那样，比较器24被用虚线示出。除了增加了两个电阻器R1、R2之外，开关电容电路62和开关电容电路22(图1)相同，电阻器R1、R2被串联在电源电压VDD、VSS之间。电阻器R1、R2均具有电阻值R，从而在中间接头处产生的电压大小等于(VDD+VSS)/2。此外，有教导使用其它的电压，例如IN+、IN-或REF+、REF-而非VDD、VSS，并且调整R1和R2的电阻，以在中间接头上获取所需电压。这个电路62的一个缺点是电阻器串R1、R2消耗了大量功率。
虽然有上面所描述的现有技术开关电容电路所提供的性能，还是寻求了用于对输入信号进行采样和/或处理的其他开关电容电路。
发明内容
根据本发明的一个方案，系统包含开关电容电路，该电路包括第一电容器、第二电容器和至少一个开关，所述至少一个开关在第一时间间隔期间可操作，以便：(1)把所述第一电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，和(2)把所述第二电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间，所述第三电压和所述第二电压不同，并且，所述至少一个开关在第二时间间隔期间可操作，以便把所述第一电容器与所述第二电容器并联。
根据本发明的另一个方案，系统包含开关电容电路，该电路具有多个电容组和至少一个开关，所述多个电容组中的每一个都具有第一电容器和第二电容器，所述至少一个开关在第一时间间隔期间可操作，以便：(1)把每一个组的所述第一电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，和(2)把每一个组的所述第二电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间，所述第三电压与所述第二电压不同，并且，所述至少一个开关在第二时间间隔期间可操作，以便把每一组的所述第一电容器与此组的所述第二电容器并联。
根据本发明的又一个方案，系统包含开关电容电路，该电路具有第一组电容器、第二组电容器和至少一个开关，所述第一组电容器具有至少一个电容器，所述第二组电容器具有至少一个电容器，所述至少一个开关在第一时间间隔期间可操作，以便：(1)把所述第一组电容器中的每一个电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，和(2)把所述第二组电容器中的每一个电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间，所述第三电压与所述第二电压不同，并且，所述至少一个开关在第二时间间隔期间可操作，以便把所述第一组电容器中的每一个电容器与所述第二组电容器中的每一个电容器并联。
根据本发明的又一个方案，一种方法包含：在第一时间间隔期间，把第一电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，把第二电容器连接在所述第一信号线和具有第三电压的第三信号线之间，所述第三电压和所述第二电压不同；和在第二时间间隔期间，把所述第一电容器与所述第二电容器并联。
根据本发明的又一个方案，系统包含：用于在第一间隔期间，把第一电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间的装置，和用于在所述第一间隔期间，把第二电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间的装置，所述第三电压与所述第二电压不同；和用于在第二间隔期间，把所述第一电容器与所述第二电容器并联的装置。
根据本发明的又一个方案，系统包含开关电容电路，该电路具有第一组电容器、第二组电容器和至少一个开关，所述第一组电容器具有至少一个电容器，所述第二组电容器具有至少一个电容器，所述至少一个开关在第一时间间隔期间可操作，以便：(1)把所述第一组电容器中的至少一个电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，和(2)把所述第二组电容器中的至少一个电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间，所述第三电压与所述第二电压不同，并且，所述至少一个开关在第二时间间隔期间可操作，以便把所述第一组电容器中的所述至少一个电容器连接到所述第二组中的所述至少一个电容器，以使跨过所述第一组的所述至少一个电容器的电压和跨过所述第二组的所述至少一个电容器的电压变得彼此相等。
附图说明
图1是包括开关电容电路的现有技术模数转换器(ADC)的原理方框图；
图2是图1的开关电容电路的原理图；
图3示出了在图1的控制电路中使用的定时信号；
图4示出了另一种现有技术开关电容电路的原理图；
图5示出了根据本发明的一个实施例的开关电容电路的原理图；
图6示出了在图5的开关电容电路的控制中使用的定时信号；
图7是具有根据本发明实施例的开关电容电路的ADC的框图；
图8是图7的开关电容电路的一个实施例的原理图；
图9示出了在图7的控制电路的一个实施例中使用的定时信号；
图10是图7的开关电容电路的另一个实施例的原理图；
图11是图7的开关电容电路的另一个实施例的原理图；
图12是图7的开关电容电路的另一个实施例的原理图；和
图13是根据本发明的一个实施例的开关电容电路的原理图；
具体实施例
图5是根据本发明的一个实施例的开关电容电路80的原理图。开关电容采样电路80包括电容器C10A、C10B和开关S11-S14。在端子82上提供了电压IN，端子82被连接到开关S11的第一端子84。开关S11的第二端子86被连接到电容器C10A的第一极板和电容器C10B的第一极板。电容器C10A的第二极板被耦合到开关S12的第一端子88，开关S12的第二端子90被耦合到提供电压V1的端子92。电容器C10B的第二极板被耦合到开关S13的第一端子94，开关S13的第二端子96被耦合到提供电压V2(不等于V1)的端子98。开关S14具有第一和第二端子100、102，第一端子100被耦合到电容器C10B的第二极板，第二端子102被耦合到电容器C10A(原文10B笔误写错了)的第二极板。
在此实施例中，开关S11-S14包含受图6中所示的定时信号P4-P6控制的“电压短路(voltage shorting)”型开关。每一个定时信号P4-P6被在同一时间轴上示出。但是，这不表示一个取得了与其他的不同的电压电平。
开关电容电路80如下工作：在采样间隔(图6)的第一部分110期间，开关S11被置于闭合状态，把电容器C10A、C10B的第一极板均连接到提供输入电压IN的端子。开关S12、S13也被置于闭合状态，从而把电容器C10A、C10B的第二极板分别连接到提供V1和V2的端子。在此结构中，电压IN被(相对于V1)采样在电容器C10A和(相对于V2)采样在电容器C10B中。
在采样间隔(图6)的第二部分112期间，开关S12、S13被置于打开状态，从而把电容器C10A、C10B的第二极板分别从提供V1和V2的端子断开。
在采样间隔(图6)的第三部分114期间，开关S14被置于闭合状态，从而把电容器C10A的第二极板连接到电容器C10B的第二极板。这样做使得电容器C10A和C10B相互并联。
如果电容器C10A、C10B均具有C/2的电容值，则在此状态下，电容器C10A和C10B的第二极板均具有(V1+V2)/2的电压，并且，每一个电容器C10A、C10B所储存的电荷量与假如电压IN被相对于(V1+V2)/2采样时，电容器C10A、C10B将储存的电荷量相等。
因此，如果V1、V2分别等于VSS、VDD，则每一个电容器C10A、C10B的第二极板上的电压等于(VDD+VSS)/2，并且每一个电容器C10A、C10B所储存的电荷量等于假如电压IN被相对于(VDD+VSS)/2采样时，电容器C10A、C10B将储存的电荷量。这个结果和现有技术开关电容电路22(图22)、62(图4)所取得的结果类似，有助于避免电压CP、CN的大小超过电源范围(例如＞VDD或＜VSS)，但是不需要给开关电容电路80提供等于(VDD+VSS)/2的电压。
在一些实施例中，开关S12包含NMOS器件，开关S13包含PMOS器件，并且开关S14包含CMOS器件，尽管也可以使用任何其他类型的开关。
图7是ADC 120的框图，ADC 120具有根据本发明的一个实施例的开关电容电路。ADC 120包括两个电路部分122、123。第一电路部分包含开关电容电路122。第二电路部分123包含比较器电路124(此后被称为比较器124)和控制/输出电路126(此后被称为控制电路126)。开关电容电路122接收差分输入电压IN+、IN-(它们分别被通过信号线128、130提供)、差分基准电压REF+、REF-(在信号线140、142上提供)和电源电压VDD和VSS(它们分别被在信号线144、146上提供)。开关电容电路122产生差分输出电压CP、CN，差分输出电压CP、CN分别被在信号线132、134上提供给比较器124。比较器124的输出被通过信号线136提供给控制电路126，控制电路126提供控制信号(用CONTROL代表)，控制信号被在配备给开关电容电路122的信号线(由信号线138代表)上提供。控制电路126还提供一个多位的数字信号DOUT，数字信号DOUT是ADC 120的输出。DOUT信号指示差分输入信号IN+、IN-的大小与差分基准电压REF+、REF-的大小相比的比值。
图8是开关电容电路122的一个实施例的原理图。开关电容电路122的这个实施例包括两个电路部分150、152。第一电路部分150包括多个电容器组C101-C104x和开关S101-S104x、S109A-S109B、S111。每一个电容器组包括两个电容器。例如，电容器组C101包括电容器C101A和C101B。电容器组C103包括电容器C103A、C103B。电容器组C104包括电容器C104A、C104B。
每一个电容器组的电容等于该特定组中的电容值的和。例如，电容器组C101的电容等于C/2(即C/4+C/4)。如图所示，电容器组C101-C104可以分别具有二进制加权的电容C/2、C/4、C/8、C/16，但是不局限于此。此外，如图所示，电容器组C104x可以具有等于C104的电容值，以使电容器组C102-C104x的电容的和等于C101的电容，但是不局限于此。
第二开关电容电路152包括电容器组C105-C108x和开关S105-S108x、S110A-S110B、S112。和电容器组C101-C104一样，每一个电容器组包括两个电容器。如图所示，电容器组C105-C108可以分别具有二进制加权的电容值C/2、C/4、C/8、C/16，但是不局限于此。此外，如图所示，电容器组C108x可以具有等于C108的电容值，以使电容器组C106-C108x的电容的和等于C105的电容，但是不局限于此。
开关电容电路122中的开关受从控制电路126提供的控制信号CONTROL控制。
开关S101-S108x彼此相同。每一个均具有三个工作状态。例如，开关S101把相关联的电容器组C101连接到IN+、REF+或REF-。开关S105把相关联的电容器组C105连接到IN-、REF+或REF-，诸如此类。
图9示出了在控制电路126内采用的定时信号P7-P9。定时信号P7-P9中的每一个均具有两个逻辑状态，由第一和第二电压电平代表。这些定时信号仅仅是被实际使用的那些信号的代表；具体来说，为了方便，即使是在控制三态开关时，也使用两个状态信号，并且，通过显式的陈述，或使用的上下文，任何模糊性将会清晰。定时信号P7-P9被在同一时间轴上显示，但是，这不表示一个取得了与其他的不同的电压电平。
工作如下。在采样间隔(图9)的第一部分180期间，开关S101-S104x被置于把每一个电容组C101-C104x分别连接到电压IN+的状态。开关S109A被置于闭合状态，从而把电容器C101A-C104xA中的每一个的第二极板连接到VSS。开关S109B被置于闭合状态，从而把电容器C101B-C104xB中的每一个的第二极板连接到电压VDD。在此结构中，电压IN+被(相对于电压VSS)采样在每一个电容器C101A-C104xA中，并被(相对于电压VDD)采样在每一个电容器C101B-C104xB中。此外，开关S105-S108x被置于把电容器组C105-C108x中的每一个分别连接到电压IN-的状态。开关S110A被置于闭合状态，从而把电容器C105A-C108xA中的每一个连接到VSS。开关S110B被置于闭合状态，从而把电容器C105B-C108xB中的每一个的第二极板连接到电压VDD。利用此结构，电压IN-被(相对于电压VSS)采样在电容器C105A-C108xA中的每一个中，并被(相对于VDD)采样在电容器C105B-C108xB中的每一个中。
在采样间隔(图9)的第二部分182期间，开关S109A-S110A、S109B-S110B被同时置于打开状态，从而把电容器C101A-C108xA的第二极板从提供VSS和VDD的端子分别断开。(附图8有错误，C105B的第二极板引出的线和S110A电气上本应不连接，所以交叉部分多了一个表示连接的点)
在采样间隔(图9)的第三部分184期间，开关S111被置于闭合状态，从而把电容器C101A-C104xA的第二极板连接到电容器C101B-C104xB的第二极板。在此结构中，这些电容器C101B-C104xB中的每一个的第二极板等于(VDD+VSS)/2，并且，电容器C101A-C104xA、C101B-C104xB中的每一个所储存的电荷量等于假如电压IN+被相对于(VDD+VSS)/2采样时，电容器C101A-C104xA、C101B-C104xB将储存的电荷量。此外，开关S112被置于闭合状态，从而把电容器C105A-C108xA的第二极板连接到电容器C105B-C108xB的第二极板。在此结构中，电容器C105A-C108xA、C105B-C108xB中的每一个的第二极板等于(VDD+VSS)/2，并且，电容器C105A-C108xA、C105B-C108xB中的每一个所储存的电荷量等于假如电压IN-被相对于(VDD+VSS)/2采样时，电容器C105A-C108xA、C105B-C108xB将储存的电荷量。
转换间隔186(图9)跟随着采样间隔。在转换间隔186期间，控制电路126依照转换算法，把开关S101-S104x、S105-S108x置于各种状态，并监视来自比较器124的结果输出信号。最后，在输出间隔188(图9)期间，控制电路126根据在转换间隔186期间(图9)从比较器124接收到的输出信号，提供一个多位的数字输出信号DOUT。多位的数字输出可以是并行数据的形式、串行数据的形式或其组合形式。并行数据例如通过多条信号线提供，串行数据例如通过单条信号线提供，组合形式例如一些并行数据和一些串行数据。
尽管每一个电容器组被示出具有两个电容器，但是，电容器组可以具有任意数目的电容器。此外，在电容器组内的电容器在数值上不需要彼此相同。而且，尽管上面的实施例示出了实际上被相对于(VDD+VSS)/2采样的电压，但是本发明不局限于此。例如，其他的实施例可以实际上相对于任何一个电压或几个电压对电压进行采样。
尽管比较器124的输入被示出在采样间隔期间(图9)连接到开关电容电路122，但是在采样间隔期间这样的连接不是必须的。例如，在一些实施例中，比较器124的输入在采样间隔期间被从开关电容电路断开，并且可以被连接或不被连接到另一个端子(该端子可以提供另一个电压)。
图10是开关电容电路122的另一个实施例的原理图。开关电容电路122的这个实施例包括两个电路部分250、252。第一电路部分250包括多个电容器C201-C204x和开关S201-S204x、S209A-S109B。如图所示，电容器C202-C204可以分别具有二进制加权的电容值C/2、C/4、C/8、C/16，但是不局限于此。此外，如图所示，电容器204x可以具有等于C204的电容，以使C202-C204x的电容的和等于C201的电容，但是不局限于此。第二电路部分252包括多个电容器C205-C208x和开关S205-S208x、S210A-S210B。如图所示，电容器C205-C208x可以分别具有二进制加权的电容值C/2、C/4、C/8、C/16，但是不局限于此。此外，如图所示，电容器C208x可以具有等于C208的电容值，以使电容器C206-C208x的电容的和等于C205的电容，但是不局限于此。
开关电容电路122的这个实施例如下工作。在采样间隔180(图9)的第一部分期间，开关S201-S204x被置于把第一电路部分250的电容器C201-C204x中的每一个分别连接到电压IN+的状态。开关S209A被置于闭合状态，从而把每一个第一组电容器的第二极板，即电容器C202-C204x的第二极板接到VSS。开关S209B被置于闭合状态，从而把这些电容器的第二组的第二极板，即电容器C201的第二极板连接到电压VDD。在此结构中，电压IN+被(相对于电压VSS)采样在第一组电容器，即电容器C202-C204x中的每一个中，并被(相对于电压VDD)采样在第二组电容器，即电容器C201中。此外，开关S205-S208x被置于把第二电路部分252中的电容器C205-C208x中的每一个分别连接到电压IN-的状态。开关S210A被置于闭合状态，从而把这些电容器的第一组中的每一个，即C206-C208x的第二极板连接到VSS。开关S210B被置于闭合状态，从而把这些电容器的第二组，即C205的第二极板连接到电压VDD。在这个结构中，电压IN-被(相对于电压VSS)采样到电容器C206-C208x中的每一个中，并且被(相对于电压VDD)采样到电容器C205中。
在采样间隔(图9)的第二部分182期间，开关S209A-S210A、S209B-S210B被同时置于打开状态，从而把电容器C201-C208x的第二极板从提供VSS和VDD的端子断开。
在采样间隔(图9)的第三部分184期间，开关S211被置于闭合状态，从而把电容器C201的第二极板连接到电容器C202-C204x的第二极板。在此结构中，这些电容器C201-C204x中的每一个的第二极板等于(VDD+VSS)/2，并且，电容器C201-C204x中的每一个所储存的电荷量等于假如电压IN+被相对于(VDD+VSS)/2采样时，电容器C201-C204x将储存的电荷量。此外，开关S212被置于闭合状态，从而把电容器C205的第二极板连接到电容器C206-C208x的第二极板。在此结构中，这些电容器C205-C208x中的每一个的第二极板等于(VDD+VSS)/2，并且，电容器C205-C208x中的每一个所储存的电荷量等于假如电压IN-被相对于(VDD+VSS)/2采样时，电容器C205-C208x将储存的电荷量。
尽管上面所示出的开关电容电路122的各种实施例均具有差分结构，但是，本发明不局限于此。因此，一些实施例可以采用单端结构。例如，图11、图12示出了图7的开关电容电路进一步的实施例。除了图11的实施例的是接收单独输入IN的单端结构以外，图11的实施例和图8的实施例相同。除了图12的实施例是接收单独输入IN的单端结构以外，图12的实施例和图10的实施例相同。
这里所使用的术语“开关”被定义成任何类型的开关。开关可以包含一个或更多个起到开关作用的元件。例如，开关可以包括但是不限于一个或更多个有源元件(例如一个或更多个晶体管)，并且可以但是不限于采用MOS技术。
这里所使用的术语“电容器”被定义成任何类型的电容器。电容器可以包括一个或更多个提供电容的元件。例如，电容器可以包括但是不限于如下电容器：金属、多晶硅和双多晶硅、金属-金属、金属-多晶、多晶扩散、半导体、结电容器、平行平板技术、临近导体、边缘场电容器和/或它们的任意组合。
尽管上面所描述的电容器组具有二进制加权的电容值，但是这不是一个要求。例如，一些实施例可以具有四个具有平均加权的电容值的电容器组，例如C/4、C/4、C/4、C/4。
此外，尽管上面所描述的DOUT信号指示了差分输入信号IN+、IN-的大小与差分基准电压REF+、REF-的大小相比的比值，但是ADC不局限于此。例如，DOUT信号可以简单地代表和输入信号的大小有关的一个值，例如与输入信号的大小成比例的一个值。
此外，应当理解，尽管上面的各种实施例示出了给比较器124(它是一种类型的放大器)提供一个或更多个信号的开关电容电路，但是，这里所描述的开关电容电路与其他类型的电路结合也是有用的，其他类型的电路例如非比较器类型的放大器。例如，在一些实施例中，开关电容电路给一个或更多个非比较器类型的放大器提供一个或更多个信号。
此外，尽管图8、图10中所示的开关电容电路122的实施例适于4位ADC，但是这些实施例仅仅是说明性质的。本发明不局限于4位ADC。事实上，如上所述，在很多系统中使用了开关电容技术。因此，上面所描述的开关电容电路和技术不局限于逐次逼近ADC，甚至不局限于一般的ADC，而是可以在任何类型的系统中使用。
注意，除非另外说明，诸如“包含”、“具有”、“包括”的术语及其所有形式被认为是开放式的，所以不排除额外的元件和/或特征。
还要注意，除非另有说明，诸如“对...响应”、“基于”、“依照”的短语，分别意味着“至少对...响应”、“至少基于”、和“至少依照”，所以不排除对多于一个事情做出响应，基于多于一个事情，或依照多于一个事情。
此外，除非另外说明，“连接到”意味着“直接连接到”或“间接连接到”。此外，尽管电容器C10A、C10B被示出相互之间直接连接(忽略开关S14)，但是本发明不局限于直接的连接。例如，在另外的实施例中，可能有一个或几个电阻和/或一个或更多个开关与电容器C10A、C10B串联，例如如图13所示，但是不限于此，图13是开关电容电路的另一个实施例280的原理图。除了图13的实施例还包括电阻器R200、R201，并且用两个开关S211A、S211B替代了开关S11以外，图13的实施例与图5的实施例相同。和开关S11一样，例如，开关S211A、S211B在第一采样间隔期间可以被置于闭合状态，并且，它们在第二和第三采样间隔期间，可以保持处于闭合状态。
虽然已经示出并描述了各种实施例，但是，本领域熟练技术人员将理解，本发明不局限于这些被作为例子给出的实施例，并且，不偏离本发明的精神和范围，可以做出各种改变和修改。因此，本发明仅受所附权利要求及其等效物限制。

Claims (51)

1.一种系统，包含：
开关电容电路，包括：第一电容器、第二电容器，和至少一个开关，所述至少一个开关在第一时间间隔期间可操作，以便：(1)把所述第一电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，和(2)把所述第二电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间，所述第三电压和所述第二电压不同，并且，所述至少一个开关在第二时间间隔期间可操作，以便把所述第一电容器和所述第二电容器分布从所述第二和第三信号线断开，并把所述第一电容器与所述第二电容器并联。
2.如权利要求1所述的系统，在所述第一间隔期间，所述第一电容器相对于所述第二电压采样所述第一电压，并且，所述第二电容器相对于所述第三电压采样所述第一电压，并且，在所述第二间隔期间，跨过所述第一电容器的电压和跨过所述第二电容器的电压变得彼此相等。
3.如权利要求1所述的系统，其中，至少一个开关包含开关网络，所述开关网络可操作，把第一电容器和第二电容器连接到从包括第一电压、第一基准电压和第二基准电压的组中选择出的一个电压。
4.如权利要求1所述的系统，其中，第一电容器具有第一电容值，并且第二电容器具有第二电容值，所述第一电容器值与所述第二电容值基本相等。
5.如权利要求1所述的系统，其中，所述第一电容器和所述第二电容器被构造成与第二电路并联，所述第二电路还具有一个或更多个提供多位数字信号的输出线，所述多位数字信号代表了和第一信号线的信号成比例的一个值。
6.如权利要求1所述的系统，其中，开关电容电路具有提供输出信号的输出线，并且其中，所述系统还包含放大器，所述放大器具有耦合到所述开关电容电路的所述输出线的输入线。
7.如权利要求1所述的系统，其中，开关电容电路具有提供输出信号的输出线，并且其中，所述系统还包含：
比较器，具有耦合到所述开关电容电路的输出线的输入线；并且比较器还具有提供输出信号的输出线；和
控制电路，具有耦合到所述比较器的所述输出线的输入线，并且控制电路还具有至少一个耦合到所述开关电容网络的输出线，以便给所述开关电容电路的所述至少一个开关提供至少一个控制信号，所述控制电路还具有一个或更多个提供多位数字信号的输出线。
8.如权利要求7所述的系统，其中，所述第一电容器和所述第二电容器在至少一种工作状态下都被连接到所述开关电容电路的所述输出线。
9.如权利要求7所述的系统，其中，由控制电路提供的多位数字信号包含代表所述第一电压的多位信号。
10.如权利要求7所述的系统，其中，由所述控制电路提供的多位数字信号指示了第一信号的大小与基准电压的大小的比值。
11.如权利要求7所述的系统，其中，由所述控制电路提供的多位数字信号包含在转换间隔期间响应所述比较器的输出信号而产生的多位数字信号。
12.如权利要求7所述的系统，其中，由所述控制电路提供的至少一个控制信号包含在转换间隔期间，响应从比较器接收到的输出信号而产生的至少一个控制信号。
13.如权利要求7所述的系统，其中，所述比较器具有第一电源端子和第二电源端子，所述第一电源端子接收与所述第二电压基本相等的电压，并且，所述第二电源端子接收与所述第三电压基本相等的电压。
14.如权利要求1所述的系统，其中，所述第一电容器具有第一极板和第二极板，所述第二电容器具有第一极板和第二极板，并且，所述至少一个开关包含至少一个在所述第一间隔期间可操作的开关，以便(1a)把所述第一电容器的所述第一极板连接到具有所述第一电压的所述第一信号线，(1b)把所述第一电容器的所述第二极板连接到具有所述第二电压的所述第二信号线，(2a)把所述第二电容器的所述第一极板连接到具有所述第一电压的所述第一信号线，和(2b)把所述第一电容器的所述第二极板连接到具有所述第三电压的所述第三信号线，并且，所述至少一个开关在所述第二间隔期间可操作，以便把所述第一电容器的所述第二极板连接到所述第二电容器的所述第二极板。
15.如权利要求13所述的系统，其中，所述至少一个开关包含：
第一开关，在所述第一间隔期间可操作，以便把所述第一电容器的所述第一极板连接到所述第一信号线；
第二开关，在所述第一间隔期间可操作，以便把所述第一电容器的所述第二极板连接到所述第二信号线，并且在所述第二间隔期间可操作，以便把所述第一电容器的所述第二极板从所述第二信号线断开；
第三开关，在所述第一操作期间可操作，以便把所述第二电容器的所述第一极板连接到所述第一信号线；
第四开关，在所述第一间隔期间可操作，以便把所述第二电容器的所述第二极板连接到所述第三信号线，并且在所述第二间隔期间可操作，以便把所述第二电容器的所述第二极板从所述第三信号线断开；和
第五开关，在所述第一间隔期间可操作，以便把所述第一电容器的所述第二极板从所述第二电容器的所述第二极板信号线断开，并且在所述第二间隔期间可操作，以便把所述第一电容器的所述第二极板连接到所述第二电容器的所述第二极板。
16.一种系统，包含：
开关电容电路，具有多个电容器组和至少一个开关，所述多个电容器组中的每一个均具有第一电容器和第二电容器，所述至少一个开关在第一时间间隔期间可操作，以便：(1)把每一个组的所述第一电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，和(2)把每一个组的所述第二电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间，所述第三电压与所述第二电压不同，并且，所述至少一个开关在第二时间间隔期间可操作，以便把每一个组的所述第一电容器与该组的所述第二电容器并联。
17.如权利要求16所述的系统，其中，所述开关电容电路具有提供输出信号的输出线，并且其中，所述系统还包含具有耦合到所述开关电容电路的所述输出线的输入线的第二电路，并且，所述第二电路还具有一个或更多个提供多位数字信号的输出线，所述多位数字信号代表和所述第一信号成比例的一个值。
18.如权利要求16所述的系统，其中，所述开关电容电路具有提供输出信号的输出线，并且其中，所述系统还包含放大器，所述放大器具有耦合到所述开关电容电路的所述输出线的输入线。
19.如权利要求16所述的系统，其中，所述开关电容电路具有提供输出信号的输出线，并且其中，所述系统还包含：
比较器，它具有耦合到所述开关电容电路的所述输出线的输入线，并且还具有提供输出信号的输出线；和
控制电路，它具有耦合到所述比较器的所述输出线的输入线，并且还具有至少一个耦合到所述开关电容网络的输出线，以便给所述开关电容网络提供至少一个控制信号，所述控制电路还具有一个或更多个提供多位数字信号的输出线。
20.如权利要求19所述的系统，其中，所述多个电容器组中的每一个的所述第一电容器和所述第二电容器在至少一种工作状态下都被连接到所述开关电容电路的所述输出线。
21.如权利要求19所述的系统，其中，由所述控制电路提供的所述多位数字信号包含代表所述第一电压的多位信号。
22.如权利要求19所述的系统，其中，由所述控制电路提供的所述多位数字信号指示了所述第一信号的大小与基准电压的大小的比值。
23.如权利要求19所述的系统，其中，由所述控制电路提供的所述多位数字信号包含在转换间隔期间响应所述比较器的所述输出信号而产生的多位数字信号。
24.如权利要求19所述的系统，其中，由所述控制电路提供的所述至少一个控制信号包含在转换间隔期间，响应从所述比较器接收到的所述输出信号而产生的至少一个控制信号。
25.如权利要求19所述的系统，其中，所述比较器具有第一电源端子和第二电源端子，所述第一电源端子接收与所述第二电压基本相等的电压，并且，所述第二电源端子接收与所述第三电压基本相等的电压。
26.一种系统，包含：
开关电容电路，具有第一组电容器、第二组电容器和至少一个开关，所述第一组电容器具有至少一个电容器，所述第二组电容器具有至少一个电容器，所述至少一个开关在第一时间间隔期间可操作，以便：(1)把所述第一组电容器中的每一个电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，和(2)把所述第二组电容器中的每一个电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间，所述第三电压与所述第二电压不同，并且，所述至少一个开关在第二时间间隔期间可操作，以便把所述第一组电容器中的每一个电容器与所述第二组电容器中的每一个电容器并联。
27.如权利要求24所述的系统，其中，所述开关电容电路具有提供输出信号的输出线，并且其中，所述系统还包含具有耦合到所述开关电容电路的所述输出线的输入线的第二电路，并且，所述第二电路还具有一个或更多个提供多位数字信号的输出线，所述多位数字信号表示代表所述第一信号的一个值。
28.如权利要求26所述的系统，其中，所述开关电容电路具有提供输出信号的输出线，并且其中，所述系统还包含放大器，所述放大器具有耦合到所述开关电容电路的所述输出线的输入线。
29.如权利要求26所述的系统，其中，所述开关电容电路具有提供输出信号的输出线，并且其中，所述系统还包含：
比较器，它具有耦合到所述开关电容电路的所述输出线的输入线，并且还具有提供输出信号的输出线；和
控制电路，它具有耦合到所述比较器的所述输出线的输入线，并且还具有至少一个耦合到所述开关电容网络的输出线，以便给所述开关电容电路提供至少一个控制信号，所述控制电路还具有一个或更多个提供多位数字信号的输出线。
30.如权利要求29所述的系统，其中，所述第一组电容器中的每一个电容器和所述第二组电容器中的每一个电容器在至少一种工作状态下均被连接到所述开关电容电路的所述输出线。
31.如权利要求29所述的系统，其中，由所述控制电路提供的所述多位数字信号包含代表所述第一电压的多位信号。
32.如权利要求29所述的系统，其中，由所述控制电路提供的所述多位数字信号指示了所述第一信号的大小与基准电压的大小的比值。
33.如权利要求29所述的系统，其中，由所述控制电路提供的所述多位数字信号包含在转换间隔期间响应所述比较器的所述输出信号而产生的多位数字信号。
34.如权利要求29所述的系统，其中，由所述控制电路提供的所述至少一个控制信号包含在转换间隔期间，响应从所述比较器接收到的所述输出信号而产生的至少一个控制信号。
35.如权利要求29所述的系统，其中，所述比较器具有第一电源端子和第二电源端子，所述第一电源端子接收与所述第二电压基本相等的电压，并且，所述第二电源端子接收与所述第三电压基本相等的电压。
36.一种系统，包含：
开关电容电路，具有第一组电容器、第二组电容器和至少一个开关，所述第一组电容器具有至少一个电容器，所述第二组电容器具有至少一个电容器，所述至少一个开关在第一时间间隔期间可操作，以便：(1)把所述第一组电容器中的至少一个电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，和(2)把所述第二组电容器中的至少一个电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间，所述第三电压与所述第二电压不同，并且，所述至少一个开关在第二时间间隔期间可操作，以便把所述第一组电容器的所述至少一个电容器连接到所述第二组的所述至少一个电容器，以使跨过所述第一组电容器的所述至少一个电容器的电压和跨过所述第二组的所述至少一个电容器的电压变得彼此相等。
37.如权利要求36所述的系统，其中，所述至少一个开关还可操作，以便在把所述第一组的所述至少一个电容器连接到所述第二组的所述至少一个电容器之前，把所述第一组的所述至少一个电容器从具有所述第二电压的所述第二信号线断开，并把所述第二组的所述至少一个电容器从具有所述第三电压的所述第三信号线断开。
38.一种方法，包含：
在第一时间间隔期间，把第一电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间，把第二电容器连接在所述第一信号线和具有第三电压的第三信号线之间，所述第三电压和所述第二电压不同；和
在第二时间间隔期间，把所述第一电容器与所述第二电容器并联。
39.一种系统，包含：
用于在第一间隔期间，把第一电容器连接在具有第一电压的第一信号线和具有第二电压的第二信号线之间的装置，和用于在所述第一间隔期间，把第二电容器连接在具有所述第一电压的所述第一信号线和具有第三电压的第三信号线之间的装置，所述第三电压与所述第二电压不同；和
用于在第二间隔期间，把所述第一电容器与所述第二电容器并联的装置。
40.一种相对于第一电压对模拟输入信号采样而不产生所述第一电压的方法，所述方法包含：
相对于至少两个不同的基准电压，同时对所述输入信号采样，以产生至少两个采样值；和
组合所述至少两个采样值，以产生相对于所述第一电压的单个采样值，所述单个采样值是所述至少两个基准电压的固定组合。
41.一种方法，把模拟输入信号相对于第一电压采样到开关电容电路上而不要求所述第一电压存在，所述方法包含：
把所述输入信号相对于第二电压采样到第一电容器上；和
把所述输入信号相对于第三电压采样到第二电容器上；和
把所述第二和第三电压分别从所述第一和第二电容器断开，以使所述第一和第二电容器均具有浮动电容器极板；和把所述第一和第二电容器的所述浮动电容器极板相互连接，以产生所述输入信号相对于所述第一电压的采样值，所述采样值是所述第二和第三电压的固定组合。
42.如权利要求41所述的方法，其中，所述第一和第二电容器具有相等的电容，并且所述第二和第三电压分别是外电源电压Vdd和Vss，并且，所述输入信号相对于所述第一电压的所述采样值是相对于(Vdd+Vss)/2的采样值。
43.如权利要求41所述的方法，其中，所述第一和第二电容器具有相等的电容，并且所述第二和第三电压分别是外电源电压REF+和REF-，并且，所述输入信号相对于所述第一电压的所述采样值是相对于(REF++REF-)/2的采样值。
44.一种方法，把模拟输入信号相对于第一电压采样到开关电容电路上而不要求所述第一电压存在，所述方法包含：把所述输入信号采样到多个电容器中的每一个上，每一个电容器相对于多个基准电压之一对所述输入信号采样；和把所述多个电容器中的所述每一个从其相应的基准电压断开，以使所述多个电容器中的每一个均具有浮动电容器极板；和
连接来自所述多个电容器的一组电容器的所述浮动电容器极板，以产生所述输入信号相对于所述第一电压的最终输入采样值，所述最终输入采样值是：在浮动电容器极板被连接的所述组中，先把每一个电容器的相应基准电压与该电容器电容的乘积针对所述组中所有的电容器求和，再除以所述组电容器的总电容。
45.一种方法，把任意输入电压相对于第一电压采样到模数转换器的输入电容器阵列上，所述第一电压在所述转换器中不存在，所述方法包含：
把所述输入电容器阵列划分成第一和第二子阵列，和相对于第二电压，把所述输入电压采样在所述第一子阵列上，和
相对于第三电压，把所述输入电压采样在所述第二子阵列上，和
把所述第一和第二子阵列分别从所述第二和第三电压断开，以便为第一子阵列产生浮动节点和为第二子阵列产生浮动节点，和
把所述第一子阵列的所述浮动节点连接到所述第二子阵列的所述浮动节点以产生单个阵列和新的采样值，其中，所述输入电压事实上被相对于所述第一电压采样，所述第一电压是所述第二和第三电压的固定组合。
46.如权利要求45所述的方法，其中，所述第一和第二电容器子阵列电容值相等，并且，所述第二和第三电压分别是外电源Vdd和Vss，并且，所述新采样值是相对于(Vdd+Vss)/2的采样值。
47.一种方法，把任意输入信号相对于第一电压采样到模数转换器的输入电容器阵列上，所述第一电压在所述转换器中不存在，其中，所述输入电容器阵列由多个电容器组构成，每一个电容器组包含至少两个电容器，所述方法包含：
相对于第二电压，把所述输入信号采样在每一个电容器组的所述至少两个电容器的第一个上，和
相对于第三电压，把所述输入信号采样在每一个电容器组的所述至少两个电容器的第二个上，和
把所述第二和第三电压从每一个电容器组的所述所有电容器断开，以便为所述电容器组中的每一个电容器产生一个浮动电容器极板；和
把每一个组中的所有所述浮动电容器端连接在一起，在每一个电容器组中形成至少两个并联的电容器，所述至少两个并联的电容器形成了新的采样值，其中，所述输入信号事实上被相对于所述第一电压采样，所述第一电压是所述第二和第三电压的固定组合。
48.如权利要求47所述的方法，其中，所述多个电容器组中的每一个均具有两个具有基本相同的电容的电容器，并且，所述第二和第三电压分别是外电源电压Vdd和Vss，并且其中，所述新采样值是所述输入信号相对于(Vdd+Vss)/2的采样值。
49.一种电荷重分配说明转换器，包含：
比较器，它具有第一和第二比较器输入；
开关电容电路，它被设置成连接到所述第一和第二比较器输入；
控制电路，用于控制模数转换，并传送数字输出；
其中，所述开关电容电路还包含：
第一和第二电容器阵列，每一个均具有多个下极板和第一和第二上极板，所述第一电容器阵列的所述第一上极板被设置成连接到所述第一比较器输入，并且，所述第二电容器阵列的所述第一上极板被设置成连接到所述第二比较器输入；
第一开关器件，它被设置成把每一个电容器阵列的所述下极板连接到模拟输入信号；
第二开关器件，它被设置成把每一个电容器阵列的所述第一上极板和所述第二上极板连接到至少两个基准电压其中之一，所述模拟输入信号可以被相对于所述基准电压采样；
第三开关器件，它被设置成把每一个电容器阵列的所述第一上极板和所述第二上极板连接在一起。
50.如权利要求49所述的模数转换器，其中，所述第一和第二电容器阵列均具有第一电容器和第二电容器。
51.如权利要求50所述的模数转换器，其中，每一个电容器阵列的所述第一电容器和所述第二电容器具有基本相同的电容，并且被设置成通过所述第二开关器件分别被连接到所述至少两个基准电压中的第一和第二基准电压，其中，所述第一和第二基准电压分别是Vdd和Vss，以使所述输入信号能够被相对于(Vdd+Vss)/2采样。
CNB038243040A 2002-10-16 2003-07-29 在模数转换中使用的利用电荷重分配产生电压基准的方法和设备 Expired - Lifetime CN100466476C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/272,045 US7167121B2 (en) 2002-10-16 2002-10-16 Method and apparatus for split reference sampling
US10/272,045 2002-10-16

Publications (2)

Publication Number Publication Date
CN1689232A true CN1689232A (zh) 2005-10-26
CN100466476C CN100466476C (zh) 2009-03-04

Family

ID=32092562

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038243040A Expired - Lifetime CN100466476C (zh) 2002-10-16 2003-07-29 在模数转换中使用的利用电荷重分配产生电压基准的方法和设备

Country Status (8)

Country Link
US (1) US7167121B2 (zh)
EP (1) EP1552615B1 (zh)
JP (1) JP4256846B2 (zh)
CN (1) CN100466476C (zh)
AT (1) ATE377293T1 (zh)
AU (1) AU2003259260A1 (zh)
DE (1) DE60317226T2 (zh)
WO (1) WO2004036756A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480293A (zh) * 2010-11-25 2012-05-30 盛群半导体股份有限公司 模数转换装置
CN101753114B (zh) * 2008-12-15 2012-09-26 财团法人工业技术研究院 滤波降频装置与通信接收器
CN104040896B (zh) * 2011-11-14 2017-03-08 美国亚德诺半导体公司 减少开关电容网络中非线性反冲的影响
CN108702155A (zh) * 2015-12-17 2018-10-23 电路种子有限责任公司 可扩展集成数据转换器

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040131131A1 (en) * 2003-01-03 2004-07-08 Peach Charles T. Double-sampled, sample-and-hold circuit with downconversion
US7023372B1 (en) * 2005-02-09 2006-04-04 Analog Devices, Inc. Method and apparatus for segmented, switched analog/digital converter
US8704581B2 (en) * 2007-04-23 2014-04-22 Qualcomm Incorporated Switched capacitor integration and summing circuits
DE102007033689B4 (de) * 2007-07-19 2009-03-19 Texas Instruments Deutschland Gmbh Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich
US7675452B2 (en) 2008-05-01 2010-03-09 Analog Devices, Inc. Successive approximation register analog to digital converter with improved immunity to time varying noise
US8330436B2 (en) * 2008-06-30 2012-12-11 Intel Corporation Series and parallel hybrid switched capacitor networks for IC power delivery
EP2173031B1 (en) * 2008-10-01 2012-06-06 Austriamicrosystems AG Amplifier arrangement, measurement arrangement and signal processing method
US7834793B2 (en) * 2008-11-26 2010-11-16 Analog Devices, Inc. Self-timed clocked analog to digital converter
DE102009004564B4 (de) * 2009-01-14 2013-08-22 Texas Instruments Deutschland Gmbh ADC mit energiesparender Abtastung
JP5310222B2 (ja) * 2009-04-20 2013-10-09 富士通株式会社 電荷分配型デジタル・アナログ変換器及びそれを有する逐次比較型アナログ・デジタル変換器
JP5252085B2 (ja) * 2009-09-04 2013-07-31 富士通株式会社 スイッチドキャパシタ回路およびａｄ変換回路
US8004448B2 (en) * 2009-11-16 2011-08-23 Analog Devices, Inc. Dual DAC structure for charge redistributed ADC
US8159382B2 (en) * 2009-11-27 2012-04-17 Texas Instruments Incorporated Low power converter and shutdown SAR ADC architecture
FR2965427B1 (fr) * 2010-09-28 2013-06-21 St Microelectronics Sa Convertisseur analogique-numerique a approximations successives compact
US8487659B2 (en) 2011-04-22 2013-07-16 Analog Devices, Inc. Comparator with adaptive timing
US20130002468A1 (en) * 2011-06-28 2013-01-03 International Business Machines Corporation Analog-digital converter
US8456348B2 (en) * 2011-09-22 2013-06-04 National Taiwan Normal University SAR ADC capable of reducing energy consumption
US8471755B1 (en) * 2012-01-24 2013-06-25 Synopsys, Inc. Dynamic biasing in switched capacitor stages using frame capacitors
US8779957B2 (en) 2012-08-02 2014-07-15 Qualcomm Incorporated Low distortion feed-forward delta-sigma modulator
CN104124970B (zh) * 2013-04-28 2017-06-09 瑞昱半导体股份有限公司 可编程放大输入信号振幅的sar模拟数字转换器及其方法
US8836565B1 (en) * 2013-09-27 2014-09-16 Mediatek Inc. Analog to digital converter and signal converting method
KR20160115483A (ko) * 2015-03-27 2016-10-06 에스케이하이닉스 주식회사 반도체 장치
CN106160745B (zh) * 2015-03-31 2019-05-24 智原微电子(苏州)有限公司 模拟数字转换装置及其初始化方法
US9667266B1 (en) 2016-02-19 2017-05-30 Analog Devices, Inc. VDD-referenced sampling
JP2017192099A (ja) * 2016-04-15 2017-10-19 ローム株式会社 逐次比較型ａ／ｄコンバータ
US11551745B2 (en) * 2020-01-30 2023-01-10 Texas Instruments Incorporated Computation in-memory architecture for analog-to-digital conversion

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578772A (en) * 1981-09-18 1986-03-25 Fujitsu Limited Voltage dividing circuit
SE452830B (sv) * 1985-12-02 1987-12-14 Ellemtel Utvecklings Ab Anordning for att omvandla en analog, balanserad signal (v?71i?71n?71+,v?71i?71n?71-) till en digital signal genom laddningsomfordelning i ett antal kapacitiva element
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5412387A (en) * 1993-04-06 1995-05-02 Analog Devices, Inc. Error reduction in switched capacitor digital-to-analog converter systems by balanced sampling
US5495200A (en) * 1993-04-06 1996-02-27 Analog Devices, Inc. Double sampled biquad switched capacitor filter
US5424670A (en) * 1994-01-24 1995-06-13 Analog Devices, Inc. Precision switched capacitor ratio system
US5479130A (en) * 1994-02-15 1995-12-26 Analog Devices, Inc. Auto-zero switched-capacitor integrator
US5453710A (en) * 1994-05-10 1995-09-26 Analog Devices, Inc. Quasi-passive switched-capacitor (SC) delay line
US5563597A (en) * 1994-06-06 1996-10-08 Analog Devices, Inc. Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage
WO1996037951A1 (en) * 1995-05-23 1996-11-28 Analog Devices, Inc. Switched capacitor offset suppression
US6037887A (en) * 1996-03-06 2000-03-14 Burr-Brown Corporation Programmable gain for delta sigma analog-to-digital converter
US5872469A (en) * 1996-04-05 1999-02-16 Analog Devices, Inc. Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge
IES970045A2 (en) * 1997-01-22 1998-07-29 Univ Cork Reduction of comparator power requirement in a switched capacitor adc
JP3852721B2 (ja) 1997-07-31 2006-12-06 旭化成マイクロシステム株式会社 Ｄ／ａ変換器およびデルタシグマ型ｄ／ａ変換器
US6040793A (en) * 1998-03-18 2000-03-21 Analog Devices, Inc. Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection
EP1039642B1 (en) 1999-03-24 2004-03-03 STMicroelectronics S.r.l. Analog-digital converter with single-ended input
US6707403B1 (en) * 2002-11-12 2004-03-16 Analog Devices, Inc. Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101753114B (zh) * 2008-12-15 2012-09-26 财团法人工业技术研究院 滤波降频装置与通信接收器
CN102480293A (zh) * 2010-11-25 2012-05-30 盛群半导体股份有限公司 模数转换装置
CN102480293B (zh) * 2010-11-25 2014-11-05 盛群半导体股份有限公司 模数转换装置
CN104040896B (zh) * 2011-11-14 2017-03-08 美国亚德诺半导体公司 减少开关电容网络中非线性反冲的影响
CN108702155A (zh) * 2015-12-17 2018-10-23 电路种子有限责任公司 可扩展集成数据转换器

Also Published As

Publication number Publication date
DE60317226T2 (de) 2008-07-31
CN100466476C (zh) 2009-03-04
DE60317226D1 (de) 2007-12-13
ATE377293T1 (de) 2007-11-15
EP1552615A1 (en) 2005-07-13
US20040075601A1 (en) 2004-04-22
AU2003259260A1 (en) 2004-05-04
JP2006503495A (ja) 2006-01-26
JP4256846B2 (ja) 2009-04-22
EP1552615B1 (en) 2007-10-31
WO2004036756A1 (en) 2004-04-29
US7167121B2 (en) 2007-01-23

Similar Documents

Publication Publication Date Title
CN1689232A (zh) 在模数转换中使用的利用电荷重分配产生电压基准的方法和设备
CN1934787A (zh) 可编程输入范围模数转换器
US9336347B2 (en) Capacitor array and layout design method thereof
CN108574487B (zh) 逐次逼近寄存器模数转换器
US7576677B2 (en) Pipeline A/D converter converting analog signal to digital signal
CN1914574A (zh) 高效率和低成本的电荷泵电路
CN1653695A (zh) 高精度模拟/数字转换器
US20070236380A1 (en) Analog-to-digital converters based on an interleaving architecture and associated methods
US6229472B1 (en) A/D converter
US20060261861A1 (en) Signal samplers with enhanced dynamic range
US7446365B1 (en) Fabricated layered capacitor for a digital-to-analog converter
CN1526202A (zh) 具有单端输入的高速、高分辨率和低功耗的模/数转换器
CN1747526A (zh) 图像传感器的读出电路
US7473955B1 (en) Fabricated cylinder capacitor for a digital-to-analog converter
US7456462B1 (en) Fabricated U-shaped capacitor for a digital-to-analog converter
CN112039528B (zh) 一种逐次逼近模数转换器中的电容阵列逻辑控制方法
US7570192B2 (en) Charge-domain pipelined analog-to-digital converter
EP2894787A1 (en) High-speed successive approximation analog-to-digital converter
CN1272909C (zh) 逐次比较型ad变换器及微机
US20080191922A1 (en) Analog digital converter
CN1199358C (zh) 主从式采样/保持电路和采用该电路的模数转换器
CN1301086A (zh) Ad变换器电路
CN1520099A (zh) 数据通信装置及数据通信方法
JP6326296B2 (ja) イメージセンサ用ａｄ変換回路
CN1266842C (zh) 对低于电路中最低电位的模拟信号采样的电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090304