JP2006503495A - アナログ／ディジタル変換に使用する電荷再分配による電圧基準生成の方法および装置 - Google Patents

Abstract

アナログ／ディジタル変換に使用するためのスイッチキャパシタ回路は、電荷再分布を使用することによって、基準電圧に対して入力信号を、その基準電圧を生成する必要なしにサンプリングする。スイッチキャパシタ回路は、基準電圧を生成する間の、電力の消費を不要にする。スイッチキャパシタ回路は、コンパレータおよび論理回路に接続され、この論理回路はスイッチングのための制御信号を提供する。スイッチキャパシタ回路は、いくつかの態様に応じて配設される複数のキャパシタを含む。

Description

発明の詳細な説明

技術分野
本発明は、スイッチキャパシタ方法および装置に関し、より具体的には信号のサンプリングおよび／または処理に使用するスイッチキャパシタ方法および装置に関する。

関連技術
多くのシステムにおいて、信号のサンプリングおよび／または処理のためにスイッチキャパシタ回路（これはキャパシタとスイッチを使用する）が利用されている。例えば、アナログ／ディジタル変換器（ＡＤＣ）では、アナログ／ディジタル変換の前にアナログ電圧をサンプリングするスイッチキャパシタ回路を利用することが多い。
図１は、先行技術ＡＤＣ２０のブロック図であり、このＡＤＣ２０はアナログ／ディジタル変換の前にアナログ電圧をサンプリングするスイッチキャパシタ回路を利用している。ＡＤＣ２０には、スイッチキャパシタ回路２２、コンパレータ回路２４（本明細書においては以後、コンパレータ２４と呼ぶ）、および制御／出力回路２６（本明細書においては以後、制御回路２６と呼ぶ）が含まれる。スイッチキャパシタ回路２２は、差動入力電圧ＩＮ＋、ＩＮ−（これは信号ライン２８、３０を介してそれぞれ供給される）を受電し、差動出力電圧ＣＰ、ＣＮを出力する。差動出力電圧ＣＰ、ＣＮは、それぞれ信号ライン３２、３４上でコンパレータ２４に供給され、このコンパレータ２４には、供給電圧ＶＤＤ、ＶＳＳがさらに供給される。コンパレータ２４の出力は、信号ライン３６を介して制御回路２６に供給され、この制御回路は、設けられた信号ライン（信号ライン３８で表す）上に供給される制御信号（ＣＯＮＴＲＯＬで表す）をスイッチキャパシタ回路２２に提供する。制御回路２６はまた、ＡＤＣ２０の出力である、マルチビットディジタル信号ＤＯＵＴを提供する。このＤＯＵＴ信号は、信号ライン４０、４２上で供給される差動基準電圧ＲＥＦ＋、ＲＥＦ−の絶対値と比較した、差動入力信号ＩＮ＋、ＩＮ−の絶対値の比を示す。

図２は、先行技術スイッチキャパシタ回路２２の概略図である。分かりやくするために、ＡＤＣ２０は４ビットＡＤＣあると仮定している。コンパレータ２４は、仮想線で示してある。スイッチキャパシタ回路２２は、２つの回路部分５０、５２からなっている。第１部分５０には、キャパシタＣ１〜Ｃ４ｘおよびスイッチＳ１〜Ｓ４ｘ、Ｓ９が含まれる。キャパシタＣ１〜Ｃ４は、それぞれ２進加重（binary weighted）キャパシタンス値Ｃ／２、Ｃ／４、Ｃ／８、Ｃ／１６を有する。キャパシタＣ４ｘは、Ｃ４と同一のキャパシタンス、すなわちＣ／１６を有し、その結果、Ｃ２〜Ｃ４ｘの合計キャパシタンスは、キャパシタンスＣ１と等しくなる。第２の部分５２には、キャパシタＣ５〜Ｃ８ｘおよびスイッチＳ５〜Ｓ８ｘ、Ｓ１０が含まれる。キャパシタＣ５〜Ｃ８は、それぞれ２進加重キャパシタンス値Ｃ／２、Ｃ／４、Ｃ／８、Ｃ／１６を有する。キャパシタＣ８ｘは、Ｃ８と同一のキャパシタンス、すなわちＣ／１６を有し、その結果、Ｃ６〜Ｃ８ｘの合計キャパシタンスは、キャパシタンスＣ５と等しくなる。キャパシタＣ１、Ｃ５は、ＡＤＣ２０のＭＳＢと関連している。キャパシタＣ４、Ｃ８は、ＡＤＣ２０のＬＳＢと関連している。スイッチキャパシタ２２内のスイッチＳ１〜Ｓ１０は、制御回路２６から供給される制御信号、ＣＯＮＴＲＯＬ、によって制御される。
図３は、制御回路２６内部で使用されるタイミング信号を示す。それぞれのタイミング信号は、第１および第２の電圧レベルで表される２つの論理状態を有する。タミング信号は、同一の時間軸に示してあるが、このことは１つのタイミング信号が他のものと異なる電圧レベルを得ることを意味するものではない。

ＡＤＣの動作は以下のとおりである。サンプリング間隔（sampling interval）中（図３）、スイッチＳ９は、閉止状態になるように指令され（commanded）、スイッチＳ１〜Ｓ４ｘは、それぞれのキャパシタＣ１〜Ｃ４ｘをそれぞれ電圧ＩＮ＋に接続して、それによってそれぞれのキャパシタＣ１〜Ｃ４ｘにおける電圧ＩＮ＋を（電圧ＣＭに対して）サンプリング可能にする状態になるように指令される。さらに、スイッチＳ１０は閉止状態であり、スイッチＳ５〜８ｘは、それぞれのキャパシタＣ５〜Ｃ８ｘをそれぞれ電圧ＩＮ−に接続して、それによってそれぞれのキャパシタＣ５〜Ｃ８ｘにおいて電圧ＩＮ−を（電圧ＣＭに対して）サンプリングすることを可能にする状態にある。サンプリング間隔（図３）の終わりに、スイッチＳ９、Ｓ１０が開放され、それによってキャパシタＣ１〜Ｃ４ｘ、Ｃ５〜Ｃ８ｘが電圧ＣＭから切断される。サンプリング間隔（図３）の後には変換間隔（図３）が続く。変換間隔（図３）中に、制御回路２６は指令によって、変換アルゴリズムに従ってスイッチＳ１〜Ｓ４ｘ、Ｓ５〜Ｓ８ｘを様々な状態するとともに、結果として得られるコンパレータ２４からの出力信号を監視する。ここで、変換間隔およびサンプリング間隔は、時間において互いに重複しないことに留意されたい。最後に、出力間隔中に、制御回路２６は、変換間隔（図３）中にコンパレータ２４から受け取る出力信号に基づいて、マルチビットディジタル出力信号ＤＯＵＴを提供する。このタイプのＡＤＣは、一般に、逐次近似（successive approximation）ＡＤＣと呼ばれる。

電荷再分配変換器（charge redistribution converter）において、出力電圧ＣＰ、ＣＮが供給範囲（すなわち、＞ＶＤＤまたは＜ＶＳＳ）を超えるのを防止することが必要であるとともに、コンパレータ２４の設計を簡略化するために、変換間隔中にＣＰおよびＣＮのコモンモード電圧がコンパレータのコモンモード範囲内にあるように保証するのが望ましい。これを達成する一つの方法は、電圧ＣＭの絶対値を１／２（ＶＤＤ＋ＶＳＳ）等しくし、それによって、差動入力電圧ＩＮ＋、ＩＮ−が１／２（ＶＤＤ＋ＶＳＳ）に対してサンプリングされるようにすることによるものである。そのような電圧は、容易に利用可能であることが多く、すなわち電圧ＲＥＦ＋は１／２（ＶＤＤ＋ＶＳＳ）にほぼ等しいことが多い。しかしながら、これはいつもそうとは限らない。例えば、場合によっては、ＲＥＦ＋は、ＶＤＤに近いか、または等しい絶対値を有し、これはＡＤＣのＳＮ比（signal to noise ratio）を改善するには有利であるが、ＲＥＦ＋は、電圧ＣＭとして使用するには不適当になる。
その結果として、追加の回路を使用して、１／２（ＶＤＤ＋ＶＳＳ）に等しい電圧を生成することが多い。

図４は、１／２（ＶＤＤ＋ＶＳＳ）に等しい電圧を生成する回路を含む、スイッチキャパシタ回路６２の概略ブロック図である。図２と同様に、コンパレータ２４は仮想線で示してある。スイッチキャパシタ回路６２は、供給電圧ＶＤＤ、ＶＳＳの間に直列に接続された２つのレジスタＲ１、Ｒ２を追加する以外は、スイッチキャパシタ回路２２（図１）と同一である。レジスタＲ１およびＲ２は、それぞれ抵抗値Ｒを有し、それによって中央タップで生成される電圧の絶対値は１／２（ＶＤＤ＋ＶＳＳ）に等しくなる。さらに、ＶＤＤ、ＶＳＳの代わりにＩＮ＋、ＩＮ−またはＲＥＦ＋、ＲＥＦ−などの他の電圧を使用するとともに、Ｒ１およびＲ２の抵抗を調整して中央タップにおいて所望の電圧を得ることが教示されている。
上述の先行技術スイッチキャパシタ回路によって提供される性能にもかかわらず、入力信号（単数または複数）をサンプリングおよび／または処理するための他のスイッチキャパシタ回路が求められている。

発明の概要
本発明の一つの観点によれば、システムは、第１のキャパシタ、第２のキャパシタおよび少なくとも１つのスイッチを有するスイッチキャパシタ回路を含み、前記少なくとも１つのスイッチは、第１時間間隔中に、（１）前記第１のキャパシタを第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインの間に接続する動作、および（２）前記第２のキャパシタを前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインの間に接続する動作が可能であり、前記第３の電圧は前記第２の電圧と異なり、前記少なくとも１つのスイッチは、第２の時間間隔中に前記第１のキャパシタを前記第２のキャパシタと並列に接続する動作が可能である。

本発明の別の観点によれば、システムは、複数のキャパシタバンクと少なくとも１つのスイッチを有するスイッチキャパシタ回路を含み、前記複数のキャパシタバンクのそれぞれが、第１のキャパシタおよび第２のキャパシタを有し、前記少なくとも１つのスイッチが、第１の時間間隔中に（１）各バンクの第１のキャパシタを第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続する動作、および（２）各バンクの第２のキャパシタを前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続する動作が可能であり、前記第３の電圧は前記第２の電圧と異なり、前記少なくとも１つのスイッチは、第２の時間間隔中に、各バンクの第１のキャパシタをそのバンクの第２のキャパシタと並列に接続する動作が可能である。

本発明の別の観点によれば、システムは、第１の群のキャパシタ、第２の群のキャパシタ、および少なくとも１つのスイッチを有するスイッチキャパシタ回路を含み、前記第１の群のキャパシタは少なくとも１つのキャパシタを有し、前記第２の群のキャパシタは少なくとも１つのキャパシタを有し、前記少なくとも１つのスイッチは、第１の時間間隔中に、（１）前記第１の群のキャパシタの各キャパシタを第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続する動作、および（２）前記第２の群のキャパシタの各キャパシタを、前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続する動作が可能であり、前記第３の電圧は前記第２の電圧と異なり、前記少なくとも１つのスイッチは、第２の時間間隔中に、前記第１の群のキャパシタの各キャパシタを、前記第２の群のキャパシタの各キャパシタと並列に接続する動作が可能である。

本発明の別の観点によれば、方法は、第１の時間間隔中に、第１のキャパシタを第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続すること、第２のキャパシタを前記第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続すること、および第２の時間間隔中に、第１のキャパシタを第２のキャパシタと並列に接続することを含む。
本発明の別の観点によれば、システムは、第１の時間間隔中に、第１のキャパシタを第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続し、かつ第１の時間間隔中に第２のキャパシタを前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続し、前記第３の電圧は前記第２の電圧と異なるようにする手段；および第２の間隔中に、前記第１のキャパシタを前記第２のキャパシタと並列に接続する手段を含む。

本発明の別の観点によれば、システムは、第１の群のキャパシタ、第２の群のキャパシタ、および少なくとも１つのスイッチを含み、前記第１の群のキャパシタは、少なくとも１つのキャパシタを有し、前記第２の群のキャパシタは、少なくとも１つのキャパシタを有するとともに、前記少なくとも１つのスイッチは、第１の時間間隔中に、（１）前記第１の群のキャパシタの少なくとも１つのキャパシタを、第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続する動作、および（２）前記第２の群のキャパシタの少なくとも１つのキャパシタを、前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続する動作が可能であり、前記第３の電圧は前記第２の電圧と異なり、前記少なくとも１つのスイッチは、第２の時間間隔中に、前記第１の群の前記少なくとも１つのキャパシタを前記第２の群の前記少なくとも１つのキャパシタに接続し、それによって前記第１の群の前記少なくとも１つのキャパシタの両端の電圧と前記第２の群の前記少なくとも１つのキャパシタの両端の電圧とを互いに等しくする動作が可能である。

詳細な説明
図５は、本発明の一態様によるスイッチキャパシタ回路８０の概略図である。このスイッチキャパシタサンプリング回路８０には、キャパシタＣ１０Ａ、Ｃ１０ＢおよびスイッチＳ１１〜Ｓ１４が含まれる。電圧ＩＮは、スイッチＳ１１の第１の端子８４に接続された端子８２上に供給される。スイッチＳ１１の第２の端子８６は、キャパシタＣ１０Ａの第１プレートとキャパシタＣ１０Ｂの第１プレートとに接続されている。キャパシタＣ１０Ａの第２プレートは、スイッチＳ１２の第１の端子８８に結合され、その第２の端子９０は、電圧Ｖ１を供給する端子９２に結合されている。キャパシタＣ１０Ｂの第２プレートは、スイッチＳ１３の第１の端子９４に結合され、その第２の端子９６は、（電圧Ｖ１とは異なる）電圧Ｖ２を供給する端子９８に結合されている。スイッチＳ１４は第１および第２の端子１００、１０２を有し、第１の端子１００はキャパシタＣ１０Ｂの第２プレートに結合され、第２の端子１０２は、キャパシタＣ１０Ｂの第２プレートに結合されている。

この態様においては、スイッチＳ１１〜Ｓ１４は、図６に示すタイミング信号Ｐ４〜Ｐ６によって制御される、「電圧ショート」型スイッチを備える。タイミング信号Ｐ４〜Ｐ６のそれぞれは、第１および第２の電圧レベルによって表される２つの論理状態を有する。タイミング信号Ｐ４〜Ｐ６は、同一の時間軸に示してある。しかしながら、このことは、１つのタイミング信号が他のものと異なる電圧レベルになることを意味するものではない。
スイッチキャパシタ回路８０の動作は、以下のとおりである。サンプリング間隔（図６）の第１部分１１０の間、スイッチＳ１１は指令により、閉止状態にあり、キャパシタＣ１０Ａ、Ｃ１０Ｂそれぞれの第１プレートを、入力電圧ＩＮを供給する端子に接続する。また、スイッチＳ１２、Ｓ１３は指令により閉止状態にされて、それによってキャパシタＣ１０Ａ、Ｃ１０Ｂの第２プレートを、Ｖ１およびＶ２を供給する端子にそれぞれ接続する。この構成においては、電圧ＩＮは、キャパシタＣ１０Ａにおいては（Ｖ１に対して）サンプリングされ、キャパシタＣ１０Ｂにおいては（Ｖ２に対して）サンプリングされる。サンプリング間隔（図６）の第２部分の間、スイッチＳ１２、Ｓ１３は指令によって、開放状態にあり、それによってキャパシタＣ１０Ａ、Ｃ１０Ｂの第２プレートをＶ１およびＶ２を供給する端子からそれぞれ切り離す。

サンプリング間隔（図６）の第３部分１１４の間、スイッチＳ１４は、指令によって閉止状態となり、それによってキャパシタＣ１０Ａの第２プレートはキャパシタＣ１０Ｂの第２プレートに接続される。そうすることによって、キャパシタＣ１０ＡおよびＣ１０Ｂが互いに並列に配置される。
キャパシタＣ１０Ａ、Ｃ１０Ｂが、それぞれ、キャパシタンス値Ｃ／２を有する場合には、この状態において、キャパシタＣ１０Ａ、Ｃ１０Ｂそれぞれの第２プレートは、１／２（Ｖ１＋Ｖ２）の電圧を有し、キャパシタＣ１０Ａ、Ｃ１０Ｂのそれぞれによって蓄積される電荷量は、電圧ＩＮを１／２（Ｖ１＋Ｖ２）に対してサンプリングした場合に、キャパシタＣ１０Ａ、Ｃ１０Ｂによって蓄積されることになる量に等しい。

したがって、Ｖ１、Ｖ２がＶＳＳ、ＶＤＤにそれぞれ等しい場合には、キャパシタＣ１０Ａ、Ｃ１０Ｂそれぞれの第２プレート上の電圧は、１／２（ＶＤＤ＋ＶＳＳ）に等しくなり、キャパシタＣ１０Ａ、Ｃ１０Ｂのそれぞれによって蓄積される電荷量は、電圧ＩＮを１／２（ＶＤＤ＋ＶＳＳ）に対してサンプリングした場合に、キャパシタＣ１０Ａ、Ｃ１０Ｂのそれぞれによって蓄積されることになる電荷量に等しくなる。この結果は、先行技術スイッチキャパシタ回路２２（図２）、６２（図６）によって得られるものと類似しており、これによって電圧ＣＰ、ＣＮの絶対値が、供給範囲（例えば、＞ＶＤＤまたは＜ＶＳＳ）を超えるのを防止するのを助けるが、それでもスイッチキャパシタ回路８０に１／２（ＶＤＤ＋ＶＳＳ）に等しい電圧を供給する必要がない。
いくつかの態様においては、スイッチＳ１２はＮＭＯＳデバイスを含み、スイッチＳ１３はＰＭＯＳデバイスを含み、スイッチＳ１４はＣＭＯＳデバイスを含むが、その他任意のタイプのスイッチも使用することができる。

図７は、本発明の一態様によるスイッチキャパシタ回路を有するＡＤＣ１２０のブロック図である。ＡＤＣ１２０は、２つの回路部分１２２、１２３を含む。第１回路部分は、スイッチキャパシタ回路１２２を備える。第２の回路部分１２３は、コンパレータ回路１２４（以後、コンパレータ１２４と呼ぶ）および制御／出力回路１２６（以後、制御回路１２６と呼ぶ）を備える。スイッチキャパシタ回路１２２は、（信号ライン１２８、１３０を介してそれぞれ供給される）差動入力電圧ＩＮ＋、ＩＮ−、（信号ライン１４０、１４２を介して供給される）差動基準電圧ＲＥＦ＋、ＲＥＦ−、および（信号ライン１４４、１４６上でそれぞれ供給される）供給電圧ＶＤＤ、ＶＳＳを受電する。スイッチキャパシタ回路１２２は、差動出力電圧ＣＰ、ＣＮを生成し、これが、信号ライン１３２、１３４上で、それぞれ、コンパレータ１２４に供給される。コンパレータ１２４の出力は、信号ライン１３６を介して制御回路１２６に供給されて、制御回路は、設けられた信号ライン（信号ライン１３８で表示）上でスイッチキャパシタ１２２に供給される、制御信号（ＣＯＮＴＲＯＬで表示）を提供する。制御回路１２６は、マルチビットディジタル信号ＤＯＵＴも供給し、これはＡＤＣ１２０の出力である。ＤＯＵＴ信号は、差動基準電圧ＲＥＦ＋、ＲＥＦ−の絶対値と比較した、差動入力信号ＩＮ＋、ＩＮ−の絶対値の比を示す。

図８は、スイッチキャパシタ回路１２２の一態様の概略図である。このスイッチキャパシタ回路１２２の態様は、２つの回路部分１５０、１５２を含む。第１の回路部分１５０は、複数のキャパシタバンクＣ１０１〜Ｃ１０４ＸおよびスイッチＳ１０１〜Ｓ１０４ｘ、Ｓ１０９Ａ、Ｓ１０９Ｂ、Ｓ１１１を含む。各キャパシタバンクは２個のキャパシタを含む。例えば、キャパシタバンクＣ１０１は、キャパシタＣ１０１Ａ、Ｃ１０１Ｂを含む。キャパシタバンクＣ１０３は、キャパシタＣ１０３Ａ、Ｃ１０３Ｂを含む。キャパシタバンクＣ１０４は、キャパシタＣ１０４Ａ、Ｃ１０４Ｂを含む。
各キャパシタバンクのキャパシタンスは、その特定のバンクにおけるキャパシタンス値の合計に等しい。例えば、キャパシタバンクＣ１０１のキャパシタンスは、Ｃ／２（すなわち、Ｃ／４＋Ｃ／４）に等しい。キャパシタバンクＣ１０１〜Ｃ１０４は、図のように、それぞれ２進加重キャパシタンス値Ｃ／２、Ｃ／４、Ｃ／８、Ｃ／１６を有してもよいが、それに限定はされない。さらに、キャパシタバンクＣ１０４ｘは、図のように、Ｃ１０４に等しいキャパシタンス値を有し、その結果、キャパシタバンクＣ１０２〜Ｃ１０４ｘの合計キャパシタンスがＣ１０１のキャパシタンスと等しくなるようにすることができるが、それに限定はされない。

第２のスイッチキャパシタ回路１５２は、キャパシタバンクＣ１０５〜Ｃ１０８ｘおよびスイッチＳ１０５〜Ｓ１０８ｘ、Ｓ１１０Ａ〜Ｓ１１０Ｂ、Ｓ１１２を含む。キャパシタバンクＣ１０１〜Ｃ１０４と同様に、各キャパシタバンクは、２つのキャパシタを含む。キャパシタバンクＣ１０５〜Ｃ１０８は、図のように、それぞれ２進加重キャパシタンス値Ｃ／２、Ｃ／４、Ｃ／８、Ｃ／１６を有してもよいが、それに限定はされない。さらに、キャパシタバンクＣ１０８ｘは、図のように、Ｃ１０８に等しいキャパシタンス値を有し、その結果、キャパシタバンクＣ１０６〜Ｃ１０８ｘの合計キャパシタンスがＣ１０５のキャパシタンスと等しくなるようにすることができるが、それに限定はされない。
スイッチキャパシタ回路１２２内のスイッチは、制御回路１２６から供給される制御信号ＣＯＮＴＲＯＬによって制御される。

スイッチＳ１０１〜Ｓ１０８ｘは互いに同一である。それぞれは３つの動作状態を有する。例えば、スイッチＳ１０１は、関連するキャパシタバンクＣ１０１を、ＩＮ＋、ＲＥＦ＋、またはＲＥＦ−に接続する。スイッチＳ１０５は、関連するキャパシタバンクＣ１０５をＩＮ−、ＲＥＦ＋、またはＲＥＦ−に接続する。以下同様である。
図９は、制御回路１２６内で使用されるタイミング信号Ｐ７〜Ｐ９を示す。タイミング信号Ｐ７〜Ｐ９のそれぞれは、第１および第２の電圧レベルで表される２つの論理状態を有する。これらのタイミング信号は、単に、実際に使用されるものを表わすものであり、特に、便利であるという理由で、２状態信号は、３状態スイッチを制御するときでも使用され、曖昧性はすべて、明示的ステートメントまたは使用の文脈から明確になる。タイミング信号Ｐ７〜Ｐ９は同じ時間軸に示してあるが、これは、１つが他と異なる電圧レベルに達することを意味するものではない。

動作は以下のとおりである。サンプリング間隔の第１部分１８０（図９）の間、スイッチＳ１０４〜Ｓ１０４ｘは、キャパシタバンクＣ１０１〜Ｃ１０４ｘのそれぞれを、電圧ＩＮ＋にそれぞれ接続するように指令されている。スイッチＳ１０９Ａは、閉止状態になるように指令され、それによってキャパシタＣ１０１Ａ〜Ｃ１０４ｘＡそれぞれの第２プレートを、ＶＳＳに接続する。スイッチＳ１０９Ｂは、閉止状態になるように指令され、それによってキャパシタＣ１０１Ｂ〜Ｃ１０４ｘＢそれぞれの第２プレートを、ＶＤＤに接続する。この構成において、電圧ＩＮ＋はキャパシタＣ１０１Ａ〜Ｃ１０４ｘＡのそれぞれにおいて（電圧ＶＳＳに対して）サンプリングされるとともに、キャパシタＣ１０１Ｂ〜Ｃ１０４ｘＢのそれぞれにおいて（電圧ＶＤＤに対して）サンプリングされる。さらに、スイッチＳ１０５〜Ｓ１０８ｘは、キャパシタバンクＣ１０５〜Ｃ１０８ｘのそれぞれを、電圧ＩＮ−にそれぞれ接続する状態に指令されている。スイッチＳ１１０Ａは閉止状態になるように指令され、それによって、キャパシタＣ１０５Ａ〜Ｃ１０８ｘＡそれぞれの第２プレートをＶＳＳに接続する。スイッチＳ１１０Ｂは閉止状態になるように指令され、それによって、キャパシタＣ１０５Ｂ〜Ｃ１０８ｘＢそれぞれの第２プレートをＶＤＤに接続する。この構成によって、電圧ＩＮ−はキャパシタＣ１０５Ａ〜Ｃ１０８ｘＡのそれぞれにおいて（電圧ＶＳＳに対して）サンプリングされるとともに、キャパシタＣ１０５Ｂ〜Ｃ１０８ｘＢのそれぞれにおいて（電圧ＶＤＤに対して）サンプリングされる。

サンプリング間隔の第２部分１８２（図９）の間、スイッチＳ１０９Ａ〜Ｓ１１０Ａ、Ｓ１０９Ｂ〜Ｓ１１０Ｂは開放状態になるように同時に指令され、それによってキャパシタＣ１０１Ａ〜Ｃ１０８ｘＡ、Ｃ１０１Ｂ〜Ｃ１０８ｘＢの第２プレートが、それぞれ、ＶＳＳおよびＶＤＤを供給する端子から切断される。
サンプリング間隔の第３部分１８４（図９）の間、スイッチＳ１１１は閉状態になるように指令され、それによってキャパシタＣ１０１Ａ〜Ｃ１０８ｘＡの第２プレートが、キャパシタＣ１０１Ｂ〜Ｃ１０８ｘＢの第２プレートに接続される。この構成において、これらのキャパシタＣ１０１Ａ〜Ｃ１０４ｘＡ、Ｃ１０１Ｂ〜Ｃ１０４ｘＢそれぞれの第２プレートは、１／２（ＶＤＤ＋ＶＳＳ）に等しく、キャパシタＣ１０１Ａ〜Ｃ１０４ｘＡ、Ｃ１０１Ｂ〜Ｃ１０４ｘＢのそれぞれによって蓄積される電荷量は、電圧ＩＮ＋が１／２（ＶＤＤ＋ＶＳＳ）に対してサンプリングされた場合に、キャパシタＣ１０１Ａ〜Ｃ１０４ｘＡ、Ｃ１０１Ｂ〜Ｃ１０４ｘＢによって貯蔵されたことになる電荷量に等しくなる。さらに、スイッチＳ１１２は閉状態になるように指令されて、それによって、キャパシタＣ１０５Ａ〜Ｃ１０８ｘＡの第２プレートがキャパシタＣ１０５Ｂ〜Ｃ１０８ｘＢの第２プレートに接続される。この構成において、これらのキャパシタＣ１０５Ａ〜Ｃ１０８ｘＡ、Ｃ１０５Ｂ〜Ｃ１０８ｘＢのそれぞれの第２プレートは、１／２（ＶＤＤ＋ＶＳＳ）に等しく、キャパシタＣ１０５Ａ〜Ｃ１０８ｘＡ、Ｃ１０５Ｂ〜Ｃ１０８ｘＢのそれぞれによって蓄積される電荷量は、電圧ＩＮ−が１／２（ＶＤＤ＋ＶＳＳ）に対してサンプリングされた場合に、キャパシタＣ１０５Ａ〜Ｃ１０８ｘＡ、Ｃ１０５Ｂ〜Ｃ１０８ｘＢによって蓄積されたことになる電荷量に等しくなる。

変換間隔１８６（図９）がサンプリング間隔の後に続く。変換間隔１８６中に、制御回路１２６は、スイッチＳ１０１〜Ｓ１０４ｘ、Ｓ１０５〜Ｓ１０８ｘを、変換アルゴリズムに従って種々の状態になるように指令するとともに、コンパレータ１２４からの結果として得られる出力信号を監視する。最後に、出力間隔１８８（図９）の間に、制御回路１２６は、変換間隔１８６（図９）の間にコンパレータ１２４から受け取る出力信号に基づいて、マルチビットディジタル出力信号ＤＯＵＴを提供する。マルチビットディジタル出力は、例えば複数の信号ラインによって提供されるパラレルデータ、例えば単一の信号ラインによって提供されるシリアルデータ、またはそれらの任意の組合せ、例えばいくつかのパラレルデータといくつかのシリアルデータ、の形態とすることができる。

キャパシタバンクのそれぞれは２個のキャパシタを有するように示してあるが、キャパシタバンクは任意の数のキャパシタを有することができる。さらに、キャパシタバンク内のキャパシタは、値において互いに同一である必要はない。さらに、上述の態様は、実際に、１／２（ＶＤＤ＋ＶＳＳ）に対してサンプリングされた電圧を示してあるが、本発明はそのことに限定されるものではない。例えば、その他の態様では、実際に、任意の電圧（単数または複数）に対して電圧をサンプリングすることができる。
コンパレータ１２４の入力は、サンプリング間隔（図９）中、スイッチキャパシタ回路１２２に接続して示してあるが、サンプリング間隔中のそのような接続は必須ではない。例えば、態様によっては、コンパレータ１２４の入力は、サンプリング間隔中、スイッチキャパシタ回路から切断して、（別の電圧を供給する）別の端子に接続しても、しなくてもよい。

図１０は、スイッチキャパシタ回路１２２の別の態様の概略図である。このスイッチキャパシタ１２２の態様は、２つの回路２５０、２５２を含む。第１の回路部分２５０には、複数のキャパシタＣ２０１〜Ｃ２０４ｘおよびスイッチＳ２０１〜２０４ｘ、Ｓ２０９Ａ〜Ｓ１０９Ｂが含まれる。キャパシタＣ２１０〜Ｃ２０４は、図のように、それぞれ２進加重キャパシタンス値Ｃ／２、Ｃ／４、Ｃ／８、Ｃ／１６を有することができるが、それに限定はされない。さらに、キャパシタＣ２０４ｘは、図のように、Ｃ２０４に等しいキャパシタンス値を有し、その結果、キャパシタＣ２０２〜Ｃ２０４ｘの合計キャパシタンスがＣ２０１のキャパシタンスと等しくなるようにすることができるが、それに限定はされない。第２の回路部分２５２には、複数のキャパシタＣ２０５〜Ｃ２０８ｘおよびスイッチＳ２０５〜Ｓ２０８ｘ、Ｓ２１０Ａ〜Ｓ２１０Ｂが含まれる。キャパシタＣ２０５〜Ｃ２０８は、図のように、それぞれ２進加重キャパシタンス値Ｃ／２、Ｃ／４、Ｃ／８、Ｃ／１６を有することができるが、それに限定はされない。さらに、キャパシタＣ２０８ｘは、図のように、Ｃ２０８に等しいキャパシタンス値を有し、その結果、キャパシタバンクＣ２０６〜Ｃ２０８ｘの合計キャパシタンスがＣ２０５のキャパシタンスと等しくなるようにすることができるが、それに限定はされない。

この態様のスイッチキャパシタ回路１２２の動作は次のとおりである。サンプリング間隔１８０（図９）の第１部分の間、スイッチＳ２０１〜Ｓ２０４ｘは、第１回路部分２５０のキャパシタバンクＣ２０１〜Ｃ２０４ｘのそれぞれを、電圧ＩＮ＋にそれぞれ接続する状態になるように指令されている。スイッチＳ２０９Ａは、閉止状態になるように指令され、それによってこれらのキャパシタの第１の群、すなわちキャパシタＣ２０２〜Ｃ２０４ｘのそれぞれの第２プレートがＶＳＳに接続される。スイッチＳ２０９Ｂは、閉止状態になるように指令され、それによってこれらのキャパシタの第２の群、すなわちキャパシタＣ２０１の第２プレートが、ＶＤＤに接続される。この構成において、電圧ＩＮ＋は、第１群のキャパシタ、すなわちキャパシタＣ２０２〜Ｃ２０４ｘのそれぞれにおいて（電圧ＶＳＳに対して）サンプリングされるとともに、第２の群のキャパシタ、すなわちキャパシタＣ２０１において（電圧ＶＤＤに対して）サンプリングされる。さらに、スイッチＳ２０５〜Ｓ２０８ｘは、第２の回路部分２５２におけるキャパシタＣ２０５〜Ｃ２０８ｘのそれぞれを、電圧ＩＮ−にそれぞれ接続する状態になるように指令されている。スイッチＳ２１０Ａは閉止状態になるように指令され、それによって、これらのキャパシタの第１群、すなわちＣ２０６〜Ｃ２０８ｘのそれぞれの第２プレートが、ＶＳＳに接続される。スイッチＳ２１０Ｂは閉止状態になるように指令され、それによって、これらのキャパシタの第２の群、すなわちＣ２０５の第２プレートが、ＶＤＤに接続される。この構成において、電圧ＩＮ−は、キャパシタＣ２０６〜Ｃ２０８ｘのそれぞれにおいて（電圧ＶＤＤに対して）サンプリングされるとともに、キャパシタＣ２０５において（電圧ＶＤＤに対して）サンプリングされる。

サンプリング間隔の第２部分１８２（図９）の間、スイッチＳ２０９Ａ〜Ｓ２１０Ａ、Ｓ２０９Ｂ〜Ｓ２１０Ｂは同時に開放状態になるように指令され、それによってキャパシタＣ２０１Ａ〜Ｃ２０８ｘＡの第２プレートが、それぞれ、ＶＳＳおよびＶＤＤを供給する端子から切断される。
サンプリング間隔の第３部分１８４（図９）の間、スイッチＳ２１１は閉状態になるように指令され、それによってキャパシタＣ２０１の第２プレートが、キャパシタＣ２０２〜Ｃ２０４ｘの第２プレートに接続される。この構成において、これらのキャパシタＣ２０１〜Ｃ２０４ｘそれぞれの第２プレートは、１／２（ＶＤＤ＋ＶＳＳ）に等しく、キャパシタＣ２０１〜Ｃ２０４ｘのそれぞれによって蓄積される電荷量は、電圧ＩＮ＋が１／２（ＶＤＤ＋ＶＳＳ）に対してサンプリングされた場合に、キャパシタＣ２０１〜Ｃ２０４ｘによって貯蔵されていたことになる電荷量に等しくなる。さらに、スイッチＳ２１２は閉状態になるように指令されて、それによって、キャパシタＣ２０５の第２プレートが、キャパシタＣ２０６〜Ｃ２０８ｘの第２プレートに接続される。この構成において、これらのキャパシタＣ２０５〜Ｃ２０８ｘそれぞれの第２プレートは、１／２（ＶＤＤ＋ＶＳＳ）に等しく、キャパシタＣ２０５〜Ｃ２０８ｘのそれぞれによって蓄積される電荷量は、電圧ＩＮ−が１／２（ＶＤＤ＋ＶＳＳ）に対してサンプリングされた場合に、キャパシタＣ２０５〜Ｃ２０８ｘによって蓄積されていたことになる電荷量に等しくなる。

上述のスイッチキャパシタ回路１２２の様々な態様は、それぞれ差動構成を有するが、本発明はそのことに限定されるものではない。すなわち、態様によっては、シングルエンド形構成（single-ended configuration）を使用することもできる。例えば、図１１、１２は、図７のスイッチキャパシタの、さらに別の態様を示す。図１１の態様は、図１１の態様がシングルエンド形構成であってシングルエンド形入力ＩＮを受け入れることを除いては、図８の態様と同一である。図１２の態様は、図１２の態様がシングルエンド形構成であって、シングルエンド形入力ＩＮを受け入れることを除いては、図１０の態様と同一である。

「スイッチ」という用語は、本明細書における使用では、任意のタイプのスイッチと定義する。スイッチは、スイッチとして機能する、１または２以上の要素を含むことができる。例えば、スイッチは、それに限定はされないが、１または２以上の能動要素（例えば、１または２以上のトランジスタ）を含めることができるとともに、それが必須ではないが、ＭＯＳテクノロジを使用することができる。
「キャパシタ」という用語は、本明細書での使用では、任意のタイプのキャパシタと定義する。キャパシタは、キャパシタンスを提供する１または２以上の要素を含むことができる。例えば、キャパシタは、それに限定はされないが、ポリシリコンおよびダブルポリシリコン、メタル／メタル、メタル／ポリ、ポリ核酸、半導体、接合キャパシタ、平行板（parallel plate）テクノロジ、隣接導体、フリンジキャパシタ、および／またはそれらの任意の組合せを挙げることができる。

上述のキャパシタバンクは、２進加重キャパシタンス値を有するが、それは必要条件ではない。例えば、態様によっては、等加重のキャパシタンス値、例えばＣ／４、Ｃ／４、Ｃ／４、Ｃ／４を有する、４つのキャパシタバンクを有してもよい。
さらに、上述のＤＯＵＴ信号は、差動基準電圧ＲＥＦ＋、ＲＥＦ−の絶対値と比較した、差動入力信号ＩＮ＋、ＩＮ−の絶対値の比を示すが、ＡＤＣはそのことに限定はされない。例えば、ＤＯＵＴ信号は、入力信号の絶対値に関係する値、例えば比例する値を単に表してもよい。

さらに、上記の様々な態様は、１または２以上の信号をコンパレータ１２４（これは増幅器の一種である）に供給するスイッチキャパシタを示しているが、本明細書に記載するスイッチキャパシタ回路は、その他のタイプの回路、例えば非コンパレータ型増幅器などと関連して使用することもできる。例えば、態様によっては、スイッチキャパシタ回路は、１または２以上の非コンパレータ型増幅器に１または２以上の信号を供給する。
さらに、図８、１０に示すスイッチキャパシタ回路１２２の態様は、４ビットＡＤＣには好適であるが、これらの態様は単に説明のためのものである。本発明は、４ビットＡＤＣに限定されるものではない。実際に、上述のように、スイッチキャパシタ技法は、多くのシステムで使用される。すなわち、上記のスイッチキャパシタ回路および技法は、逐次近似ＡＤＣ、あるいはＡＤＣ一般に限定されるものではなく、任意のタイプのシステムにおいて使用することができる。

ここで留意すべきことは、特に断らない限りは、例えば「備える（comprise）」、「有する（has）」、「含む（includes）」などの用語、およびそのすべての形態は、追加の要素および／または特徴をあらかじめ除外しないように、「オープンエンド（open-ended）」であると考えることである。
また留意すべきは、特に断らない限り、例えば、「〜に応答して（in response to）」、「〜に基づいて（based on）」、および「〜に従って（in accordance with）」などの表現は、それぞれ、「少なくとも〜に応答して」、「少なくとも〜に基づいて」、および「少なくとも〜に従って」を意味し、２つ以上に応答する、基づく、または従うことをあらかじめ除外しないことである。

さらに、特に断らない限りは、「〜に接続する」とは、「〜に直接的に接続する」または「〜に間接的に接続する」ことを意味する。さらに、キャパシタＣ１０Ａ、Ｃ１０Ｂは（スイッチＳ１４を無視して）互いに直接的に接続して示してあるが、本発明は、直接接続に限定されるものではない。例えば、他の態様においては、抵抗（単数または複数）および／または１個または２個以上のスイッチが、例えば、それに限定はされないが、スイッチキャパシタ回路の別の態様２８０の概略図である図１３に示すように、キャパシタＣ１０Ａ、Ｃ１０Ｂと直列にあってもよい。図１３の態様は、図１３の態様がレジスタＲ２００、Ｒ２０１をさらに含み、スイッチＳ１１を２個のスイッチＳ２１１Ａ、Ｓ２１１Ｂで置き換える以外は、図５の態様と同一である。スイッチＳ１１と同様に、スイッチＳ２１１Ａ、Ｓ２１１Ｂは、例えば、第１のサンプリング間隔中に、閉止状態になるように指令され、したがってそれらのスイッチは、第２および第３のサンプリング間隔中に、閉止状態のままとなる。

様々な態様を示し、それについて記述したが、そのような態様は例としてのみ提示したものであり、本発明はそのような態様に限定されるものではなく、本発明の趣旨と範囲から逸脱することなく様々な変更および改変を加えることができることを当業者は理解するであろう。したがって、本発明は、添付の請求の範囲およびその均等物によってのみ限定されるものである。

スイッチキャパシタを含む従来技術アナログ／ディジタル変換器（ＡＤＣ）の概略ブロック図である。 図１のスイッチキャパシタ回路の概略図である。 図１の制御回路に使用されるタイミング信号を示す図である。 別の従来技術スイッチキャパシタ回路の概略図である。 本発明の一態様による、スイッチキャパシタ回路の概略図である。 図５のスイッチキャパシタ回路の制御に使用されるタイミング信号を示す図である。 本発明の一態様によるスイッチキャパシタ回路を有するＡＤＣのブロック図である。 図７のスイッチキャパシタ回路の、一態様の概略図である。 図７の制御回路の、一態様の概略図である。 図７のスイッチキャパシタ回路の、別の態様の概略図である。 図７のスイッチキャパシタ回路の、別の態様の概略図である。 図７のスイッチキャパシタ回路の、別の態様の概略図である。 本発明の一態様によるスイッチキャパシタ回路の概略図である。

Claims (51)

1. 第１のキャパシタ、第２のキャパシタ、および少なくとも１つのスイッチを含むスイッチキャパシタ回路であって、前記少なくとも１つのスイッチは第１の時間間隔中に、（１）前記第１のキャパシタを、第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続する動作、および（２）前記第２のキャパシタを、前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続する動作が可能であり、ここで前記第３の電圧は前記第２の電圧と異なっており、前記少なくとも１つのスイッチは、第２の時間間隔中に、前記第１および第２のキャパシタを、それぞれ前記第２および第３の信号ラインから切断するとともに、前記第１のキャパシタを前記第２のキャパシタと並列に接続する動作の可能な前記スイッチキャパシタ回路、を含むシステム。
2. 第１の間隔中に、第１のキャパシタが第１の電圧を第２の電圧に対してサンプリングし、第２のキャパシタが第１の電圧を第３の電圧に対してサンプリングするとともに、第２の間隔中に、前記第１のキャパシタの両端の電圧と前記第２のキャパシタの両端の電圧とが互いに等しくなる、請求項１に記載のシステム。
3. 少なくとも１つのスイッチが、第１の電圧、第１の基準電圧および第２の基準電圧を含む群から選択される電圧に第１のキャパシタおよび第２のキャパシタを接続する動作が可能なスイッチネットワークを含む、請求項１に記載のシステム。
4. 第１のキャパシタが第１のキャパシタンス値を有し、第２のキャパシタが第２のキャパシタンス値を有するとともに、前記第１のキャパシタンス値が前記第２のキャパシタンス値に実質的に等しい、請求項１に記載のシステム。
5. 第１のキャパシタおよび第２のキャパシタが、第１の信号ラインの信号に比例する値を表すマルチビットディジタル信号を供給する１または２以上の出力ラインをさらに有する第２の回路に、並列に接続されるように構成された、請求項１に記載のシステム。
6. スイッチキャパシタ回路が出力信号を供給する出力ラインを有するシステムであって、前記スイッチキャパシタ回路の前記出力ラインに結合された入力ラインを有する増幅器をさらに含む、請求項１に記載のシステム。
7. スイッチキャパシタ回路が、出力信号を供給する出力ラインを有するシステムであって、
   前記スイッチキャパシタ回路の前記出力ラインに結合された入力ラインを有するとともに、出力信号を供給する出力ラインをさらに有するコンパレータ；および
   前記コンパレータの前記出力ラインに結合された入力ラインを有するとともに、スイッチキャパシタネットワークに結合されて少なくとも１つの制御信号を前記スイッチキャパシタ回路の少なくとも１つのスイッチに供給する少なくとも１つの出力ラインを有する制御回路であって、マルチビットディジタル信号を供給する１または２以上の出力ラインをさらに有する前記制御回路、を含む請求項１に記載のシステム。
8. 第１のキャパシタおよび第２のキャパシタが、少なくとも１つの動作状態において、両方ともスイッチキャパシタ回路の出力ラインに接続されている、請求項７に記載のシステム。
9. 制御回路によって供給されるマルチビットディジタル信号が、第１の電圧を表すマルチビット信号を含む、請求項７に記載のシステム。
10. 制御回路によって供給されるマルチビットディジタル信号が、第１の信号の絶対値と基準電圧の絶対値の比を示す、請求項７に記載のシステム。
11. 制御回路によって供給されるマルチビットディジタル信号が、変換間隔中にコンパレータの出力信号に応答して生成されるマルチビットディジタル信号を含む、請求項７に記載のシステム。
12. 制御回路によって供給される少なくとも１つの制御信号が、変換間隔中にコンパレータから受け取られる出力信号に応答して生成される少なくとも１つの制御信号を含む、請求項７に記載のシステム。
13. コンパレータが第１の電源端子および第２の電源端子を有し、前記第１の電源端子は第２の電圧に実質的に等しい電圧を受電し、かつ前記第２の電源端子は第３の電圧に実質的に等しい電圧を受電する、請求項７に記載のシステム。
14. 第１のキャパシタが第１プレートおよび第２プレートを有し、第２のキャパシタが第１プレートおよび第２プレートを有するとともに、少なくとも１つのスイッチが、第１の間隔中に（１ａ）前記第１のキャパシタの前記第１プレートを第１の電圧を有する第１の信号ラインに接続し、（１ｂ）前記第１のキャパシタの前記第２プレートを第２の電圧を有する第２の信号ラインに接続し、（２ａ）前記第２のキャパシタの前記第１プレートを第１の電圧を有する第１の信号ラインに接続し、かつ（２ｂ）前記第１のキャパシタの前記第２プレートを第３の電圧を有する第３の信号ラインに接続する動作の可能な少なくとも１つのスイッチを含み、前記少なくとも１つのスイッチが、第２の間隔中に、前記第１のキャパシタの前記第２プレートを前記第２のキャパシタの前記第２プレートに接続する動作が可能である、請求項１に記載のシステム。
15. 少なくとも１つのスイッチが、
    第１の間隔中に第１のキャパシタの第１プレートを第１の信号ラインに接続する動作の可能な第１のスイッチ；
    第１の間隔中に前記第１のキャパシタの第２プレートを第２の信号ラインに接続する動作、および第２の間隔中に前記第１のキャパシタの第２プレートを前記第２の信号ラインから切断する動作の可能な第２のスイッチ；
    第１の間隔中に前記第２のキャパシタの第１プレートを前記第１の信号ラインに接続する動作の可能な第３のスイッチ；
    第１の間隔中に前記第２のキャパシタの第２プレートを第３の信号ラインに接続する動作、および第２の間隔中に前記第２のキャパシタの第２プレートを前記第３の信号ラインから切断する動作の可能な第４のスイッチ；および
    第１の間隔中に前記第１のキャパシタの第２プレートを前記第２のキャパシタの第２プレートから切断する動作、および第２の間隔中に前記第１のキャパシタの第２プレートを前記第２のキャパシタの第２プレートに接続する動作の可能な第５のスイッチを含む、請求項１３に記載のシステム。
16. 複数のキャパシタバンク、および少なくとも１個のスイッチを有するスイッチキャパシタ回路であって、前記複数のキャパシタバンクのそれぞれが、第１のキャパシタおよび第２のキャパシタを有し、前記少なくとも１つのスイッチが、第１の時間間隔中に（１）各バンクの第１のキャパシタを、第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続する動作、および（２）各バンクの第２のキャパシタを、前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続する動作が可能であり、第３の電圧は第２の電圧と異なり、前記少なくとも１つのスイッチが、第２の時間間隔中に各バンクの第１のキャパシタをそのバンクの第２のキャパシタと並列に接続する動作の可能な前記スイッチキャパシタ回路を含むシステム。
17. スイッチキャパシタ回路が出力信号を供給する出力ラインを有するシステムであって、前記スイッチキャパシタ回路の出力ラインに結合された入力ラインを有する第２回路をさらに含み、該第２の回路が第１の信号に比例する値を表すマルチビットディジタル信号を供給する１または２以上の出力ラインをさらに有する、請求項１６に記載のシステム。
18. スイッチキャパシタ回路が出力信号を供給する出力ラインを有するシステムであって、前記スイッチキャパシタ回路の出力ラインに結合された入力ラインを有する増幅器をさらに含む、請求項１６に記載のシステム。
19. スイッチキャパシタ回路が、出力信号を供給する出力ラインを有するシステムであって、
    前記スイッチキャパシタ回路の出力ラインに結合された入力ラインを有するとともに、出力信号を供給する出力ラインをさらに有するコンパレータ；および
    前記コンパレータの前記出力ラインに結合された入力ラインを有するとともに、スイッチキャパシタネットワークに結合されて少なくとも１つの制御信号を前記スイッチキャパシタネットワークに供給する少なくとも１つの出力ラインを有する制御回路であって、マルチビットディジタル信号を供給する１または２以上の出力ラインをさらに含む前記制御回路を含む、請求項１６に記載のシステム。
20. 複数のキャパシタバンクそれぞれの、第１のキャパシタおよび第２のキャパシタが、少なくとも１つの動作状態において、スイッチキャパシタ回路の出力ラインにすべて接続されている、請求項１９に記載のシステム。
21. 制御回路によって供給されるマルチビットディジタル信号が、第１の電圧を表すマルチビット信号を含む、請求項１９に記載のシステム。
22. 制御回路によって供給されるマルチビットディジタル信号が、第１の信号の絶対値と基準電圧の絶対値の比を示す、請求項１９に記載のシステム。
23. 制御回路によって供給されるマルチビットディジタル信号が、変換間隔中にコンパレータの出力信号に応答して生成されるマルチビットディジタル信号を含む、請求項１９に記載のシステム。
24. 制御回路によって供給されるマルチビットディジタル信号が、変換間隔中にコンパレータから受け取られる出力信号に応答して生成される少なくとも１つの制御信号を含む、請求項１９に記載のシステム。
25. コンパレータが第１の電源端子および第２の電源端子を有しており、前記第１の電源端子は第２の電圧に実質的に等しい電圧を受電し、前記第２の電源端子は第３の電圧に実質的に等しい電圧を受電する、請求項１９に記載のシステム。
26. 第１のキャパシタ群、第２のキャパシタ群、および少なくとも１つのスイッチを有するスイッチキャパシタ回路であって、前記第１のキャパシタ群は少なくとも１つのキャパシタを有し、前記第２のキャパシタ群は少なくとも１つのキャパシタを有し、前記少なくとも１つのスイッチは、第１の時間間隔中に（１）前記第１のキャパシタ群の各キャパシタを、第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続する動作、および（２）前記第２のキャパシタ群の各キャパシタを、前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続する動作が可能であって、前記第３の電圧は前記第２の電圧と異なり、前記少なくとも１つのスイッチが、第２の時間間隔中に前記第１のキャパシタ群の各キャパシタを、前記第２のキャパシタ群の各キャパシタと並列に接続する動作が可能である前記スイッチキャパシタ回路、を含むシステム。
27. スイッチキャパシタ回路が出力信号を供給する出力ラインを有するシステムであって、前記スイッチキャパシタ回路の出力ラインに結合された入力ラインを有する第２回路をさらに含み、該第２の回路が第１の信号を表す値を表すマルチビットディジタル信号を供給する１または２以上の出力ラインをさらに有する、請求項２４に記載のシステム。
28. スイッチキャパシタ回路が出力信号を供給する出力ラインを有するシステムであって、前記スイッチキャパシタ回路の出力ラインに結合された入力ラインを有する増幅器をさらに含む、請求項２６に記載のシステム。
29. スイッチキャパシタ回路が、出力信号を供給する出力ラインを有するシステムであって、
    前記スイッチキャパシタ回路の出力ラインに結合された入力ラインを有するとともに、出力信号を供給する出力ラインをさらに有するコンパレータ；および
    前記コンパレータの出力ラインに結合された入力ラインを有するとともに、スイッチキャパシタネットワークに結合されて少なくとも１つの制御信号を前記スイッチキャパシタ回路に供給する少なくとも１つの出力ラインをさらに有する制御回路であって、マルチビットディジタル信号を供給する１または２以上の出力ラインをさらに含む前記制御回路を含む、請求項２６に記載のシステム。
30. 第１のキャパシタ群の各キャパシタおよび第２のキャパシタ群の各キャパシタが、少なくとも１つの動作状態において、スイッチキャパシタ回路の出力ラインに接続されている、請求項２９に記載のシステム。
31. 制御回路によって供給されるマルチビットディジタル信号が、第１の電圧を表すマルチビット信号を含む、請求項２９に記載のシステム。
32. 制御回路によって供給されるマルチビットディジタル信号が、第１の信号の絶対値と基準電圧の絶対値の比を示す、請求項２９に記載のシステム。
33. 制御回路によって供給されるマルチビットディジタル信号が、変換間隔中にコンパレータの出力信号に応答して生成されるマルチビットディジタル信号を含む、請求項２９に記載のシステム。
34. 制御回路によって供給されるマルチビットディジタル信号が、変換間隔中にコンパレータから受け取られる出力信号に応答して生成される少なくとも１つの制御信号を含む、請求項２９に記載のシステム。
35. コンパレータが第１の電源端子および第２の電源端子を有し、前記第１の電源端子は第２の電圧に実質的に等しい電圧を受電し、かつ前記第２の電源端子は第３の電圧に実質的に等しい電圧を受電する、請求項２９に記載のシステム。
36. 第１のキャパシタ群、第２のキャパシタ群、および少なくとも１個のスイッチを有するスイッチキャパシタ回路であって、前記第１のキャパシタ群は少なくとも１つのキャパシタを有し、前記第２のキャパシタ群は少なくとも１つのキャパシタを有し、前記少なくとも１つのスイッチは、第１の時間間隔中に（１）前記第１のキャパシタ群の少なくとも１つのキャパシタを、第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインとの間に接続する動作、および（２）前記第２のキャパシタ群の少なくとも１つのキャパシタを、前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインとの間に接続する動作が可能であって、前記第３の電圧は前記第２の電圧と異なり、前記少なくとも１個のスイッチが、第２の時間間隔中に前記第１の群の少なくとも１つのキャパシタを前記第２の群の少なくとも１つのキャパシタに接続して、前記第１の群の前記少なくとも１つのキャパシタの両端の電圧が、前記第２の群の前記少なくとも１つのキャパシタの両端の電圧と互いに等しくなるようにする動作が可能な前記スイッチキャパシタ回路を含む、システム。
37. 少なくとも１つのスイッチが、第１の群の少なくとも１つのキャパシタを第２の群の少なくとも１つのキャパシタに接続する以前に、前記第１の群の少なくとも１つのキャパシタを第２の電圧を有する第２の信号ラインから切断する動作、および前記第２の群の少なくとも１つのキャパシタを、第３の電圧を有する第３の信号ラインから切断する動作がさらに可能である、請求項３６に記載のシステム。
38. 第１の間隔中に、第１のキャパシタを第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインの間に、かつ第２のキャパシタを前記第１の信号ラインと第３の電圧を有する第３の信号ラインの間に接続して、前記第３の電圧が前記第２の電圧と異なるようにすること；および
    第２の間隔中に、前記第１のキャパシタを前記第２のキャパシタと並列に接続することを含む、方法。
39. 第１の間隔中に、第１のキャパシタを第１の電圧を有する第１の信号ラインと第２の電圧を有する第２の信号ラインの間に接続するとともに、第１の間隔中に、第２のキャパシタを、前記第１の電圧を有する第１の信号ラインと第３の電圧を有する第３の信号ラインの間に接続し、前記第３の電圧が前記第２の電圧と異なるようにする手段；および
    第２の間隔中に、前記第１のキャパシタを前記第２のキャパシタと並列に接続する手段とを含む、システム。
40. 第１の電圧を生成することなく前記第１の電圧に対してアナログ入力信号をサンプリングする方法であって、
    少なくとも２つのサンプルを生成するために、少なくとも２つの異なる基準電圧に対して入力信号を同時にサンプリングすること；および
    前記少なくとも２つのサンプルを結合して、前記少なくとも２つの基準電圧の固定組合せである、前記第１の電圧に対する単一のサンプルを生成することを含む方法。
41. スイッチキャパシタ回路へのアナログ入力信号を、第１の電圧に対してその第１の電圧の存在を必要とすることなくサンプリングする方法であって、
    第１のキャパシタ上への入力信号を第２の電圧に対してサンプリングすること；および
    第２のキャパシタ上への入力信号を第３の電圧に対してサンプリングすること；および
    前記第１および第２のキャパシタからそれぞれ前記第２および第３の電圧を切断し、それによって前記第１および第２のキャパシタがそれぞれフローティングキャパシタプレートを有するようにすること；および
    前記第１および第２のキャパシタの前記フローティングキャパシタプレートを互いに接続して、前記第２および第３の電圧の固定組合せである第１の電圧に対して、前記入力信号のサンプルを生成することを含む、前記方法。
42. 第１および第２のキャパシタが等しいキャパシタンスを有し、第２および第３の電圧がそれぞれ外部供給電圧Ｖｄｄ、Ｖｓｓであり、第１の電圧に対する入力信号のサンプルが（Ｖｄｄ＋Ｖｓｓ）／２に対するサンプルである、請求項４１に記載の方法。
43. 第１および第２のキャパシタが等しいキャパシタンスを有し、第２および第３の電圧がそれぞれ外部基準電圧ＲＥＦ＋、ＲＥＦ−であり、第１の電圧に対する入力信号のサンプルが（ＲＥＦ＋＋ＲＥＦ−）／２に対するサンプルである、請求項４１に記載の方法。
44. スイッチキャパシタ回路へのアナログ入力信号を、第１の電圧に対してその第１の電圧の存在を必要とすることなくサンプリングする方法であって、
    複数のキャパシタのそれぞれへの入力信号をサンプリングして、各キャパシタが複数の基準電圧の１つに対して前記入力信号をサンプリングするようにすること；および
    複数のキャパシタのそれぞれを、それぞれの基準電圧から切断し、それによって複数のキャパシタのそれぞれが、フローティングキャパシタプレートを有するようにすること；および
    前記複数のキャパシタからの一群のキャパシタのフローティングキャパシタプレートを接続し、前記群内のすべてのキャパシタに対する合計である第１の電圧に対する、入力信号の最終入力サンプルを生成して、そのキャパシタのフローティングキャパシタプレートは、各キャパシタのそれぞれの基準電圧とそのキャパシタのキャパシタンスとの積を、そのキャパシタ群の合計キャパシタンスで除したものである、前記方法。
45. アナログ／ディジタル変換器の入力キャパシタ配列への任意の入力電圧を、前記変換器内にはない第１の電圧に対してサンプリングする方法であって、
    前記入力キャパシタ配列を第１および第２の部分配列に分割すること；および
    前記入力電圧を前記第１の部分配列上の第２の電圧に対してサンプリングすること；および
    前記入力電圧を前記第２の部分配列上の第３の電圧に対してサンプリングすること；および
    前記第１および第２の部分配列を前記第２および第３の電圧からそれぞれ切断して、前記第１の部分配列に対するフローティングノードおよび前記第２の部分配列に対するフローティングノードを生成すること、および
    前記第１の部分配列の前記フローティングノードを前記第２の部分配列の前記フローティングノードに接続して、単一の配列および新規のサンプルを生成し、前記入力電圧が、実質的に、第２および第３の電圧の固定した組合せである前記第１の電圧に対してサンプリングされるようにすることを含む、前記方法。
46. 第１および第２のキャパシタ部分配列が等しいキャパシタンス値であり、第２および第３の電圧がそれぞれ外部供給電圧Ｖｄｄ、Ｖｓｓであり、かつ新規サンプルが（Ｖｄｄ＋Ｖｓｓ）／２に対するサンプルである、請求項４５に記載の方法。
47. アナログ／ディジタル変換器の入力キャパシタ配列への任意入力信号を、変換器内に存在しない第１の電圧に対してサンプリングする方法において、前記入力キャパシタ配列が複数のキャパシタバンクからなり、各キャパシタバンクが少なくとも２つのキャパシタバンクを含む前記方法であって、
    各キャパシタバンクの前記少なくとも２つのキャパシタの第１のキャパシタ上の、第２の電圧に対して、入力信号をサンプリングすること；
    各キャパシタバンクの前記少なくとも２つのキャパシタの第２のキャパシタ上の、第３の電圧に対して入力信号をサンプリングすること；
    前記第２および第３の電圧を、各キャパシタバンクのすべてのキャパシタから切断して、前記キャパシタバンク内の各キャパシタに対してフローティングキャパシタプレートを生成すること；および
    各バンク内のすべてのフローティングキャパシタ端子を互いに接続して、各キャパシタバンク内に、新規のサンプルを形成する、並列に接続された少なくとも２つのキャパシタを形成して、入力信号が、実質的に、第２および第３の電圧の固定組合せである第１の電圧に対してサンプリングされるようにすることを含む、前記方法。
48. 複数のキャパシタバンクのそれぞれが、実質的に同一のキャパシタンスを有する２つのキャパシタを有し、第２および第３の電圧はそれぞれ外部供給電圧ＶｄｄおよびＶｓｓであり、新規サンプルは（Ｖｄｄ＋Ｖｓｓ）／２に対する入力信号のサンプルである、請求項４７に記載の方法。
49. 第１および第２のコンパレータ入力を有するコンパレータ；
    前記第１および第２のコンパレータ入力に接続されるように配設されたスイッチキャパシタ回路；
    アナログ／ディジタル変換を制御してディジタル出力を送出する制御回路を含み：
    前記スイッチキャパシタ回路が、さらに、
    それぞれが複数の下端プレートと第１および第２の上端プレートとを有する第１および第２のキャパシタ配列であって、前記第１キャパシタ配列の前記第１の上端プレートが、前記第１のコンパレータ入力に接続されるように配設され、前記第２のキャパシタ配列の第１の上端プレートが前記第２のコンパレータ入力に接続されている前記第１および第２のキャパシタ配列；
    各キャパシタアレイの下端プレートをアナログ入力信号に接続するように配設された第１のスイッチデバイス；
    各キャパシタ配列の前記第１の上端プレートおよび前記第２の上端プレートを、アナログ入力信号をそれに対してサンプリングする、少なくとも２つの基準電圧の１つに接続するように配設された第２のスイッチデバイス；
    各キャパシタ配列の前記第１の上端プレートおよび前記第２の上端プレートを互いに接続するように配設された第３のスイッチデバイスを含む、電荷再分配型アナログ／ディジタル変換器。
50. 第１および第２のキャパシタ配列が、それぞれ第１のキャパシタおよび第２のキャパシタを有する、請求項４９に記載のアナログ／ディジタル変換器。
51. 各キャパシタアレイの第１のキャパシタおよび第２のキャパシタが、実質的に同一のキャパシタンスを有するとともに、第２のスイッチデバイスを介して少なくとも２つの基準電圧の第１および第２の基準電圧にそれぞれ接続されるように配設され、前記第１および第２の基準電圧がそれぞれＶｄｄおよびＶｓｓであり、その結果、入力信号を（Ｖｄｄ＋Ｖｓｓ）／２に対してサンプリングすることができる、請求項５０に記載のアナログ／ディジタル変換器。

Images