SE452830B - Anordning for att omvandla en analog, balanserad signal (v?71i?71n?71+,v?71i?71n?71-) till en digital signal genom laddningsomfordelning i ett antal kapacitiva element - Google Patents
Anordning for att omvandla en analog, balanserad signal (v?71i?71n?71+,v?71i?71n?71-) till en digital signal genom laddningsomfordelning i ett antal kapacitiva elementInfo
- Publication number
- SE452830B SE452830B SE8505686A SE8505686A SE452830B SE 452830 B SE452830 B SE 452830B SE 8505686 A SE8505686 A SE 8505686A SE 8505686 A SE8505686 A SE 8505686A SE 452830 B SE452830 B SE 452830B
- Authority
- SE
- Sweden
- Prior art keywords
- switches
- capacitive elements
- switching position
- approximation
- digital
- Prior art date
Links
- 230000001131 transforming effect Effects 0.000 title 1
- 238000005070 sampling Methods 0.000 claims description 23
- 230000000295 complement effect Effects 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 description 79
- 239000004020 conductor Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 241000556720 Manga Species 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 210000004197 pelvis Anatomy 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Description
10
15
20
25
452,§so
ett organ för samplings- och approximationslogik, som alstrar styrsignaler till
de i serie med de kapacitiva elementen förbundna omkopplarna.
Uppfinningens kännetecken framgår av patentkraven.
FIGURBESKRIVNING
Uppfinningen kommer att beskrivas närmare under hänvisning till ritningarna,
på vilka figur l visar en förut känd analog-digitalomvandlare och figurerna 2-4
visar ett första, andra respektive tredje utföringsexempel av en anordning
enligt uppfinningen.
FÖREDRAGNA UTFURINGSFORMER
l figur l visas en A/D-ornvandlare, som enligt en känd princip är anordnad för
omvandling genom laddningsomfördelning i ett antal kondensatorer. Omvandla-
ren omfattar därvid en uppsättning kondensatorer 1-5, av vilka kondensatorerna
1-4 utgör en grupp, vilkas kapacitanser är inbördes binârt viktade. Kondensatorn
5 brukar kallas avslutningskondensator, och dess kapacitans är lika med den
lägsta kapacitansen hos kondensatorerna 1-4. Kapacitanserna hos kondensator-
erna 1-5 i nämnd ordning antas därvid vara C, C/2, C14, C/B, och C/B. Med 6-10
betecknas en till varje kondensator hörande styrbar omkopplare. Var och en av
dessa är anordnad att i ett första omkopplingsläge förbinda det nedre beläggeti
respektive kondensator med en ledare ll, till vilken en refernesspänning VR är
ansluten och att i ett andra omkopplingsläge förbinda samma belägg med en
ledare 12, till vilken en jordterminal är ansluten. Kondensatorernas övre belägg
är anslutna till en ledare 13, som kan förbindas med en jordterminal med hjälp
av en styrbar omkopplare lll. Ledaren 13 är även förbunden med en komparator
15 och med en kondensator 16, som i en omvandlare av detta slag brukar kallas
samplingskondensator. Denna kan i sin tur förbindas med den analoga inspän-
ningen VIN eller med en jordterminal via en styrbar omkopplare 17. Med 18
betecknas ett organ för samplings- och approximationslogik, som, bl a i
beroende av utsignalerna fràn komparatorn 15, selektivt styr samtliga omkopp-
lare. Komparatorn är därvid anordnad att jämföra potentialen pa ledaren 13
med en nollpotential.
10
15
20
25
30
452 830
Under en samplingsfas jordas ledaren 13 via omkopplaren lli. Omkopplarna 6-10
ställs i omkopplingslägen som representerar ett digitalt utgangsvärde. Detta
motsvaras för unipolära insignaler lämpligen av att de nedre beläggen hos
samtliga kondensatorer 1-5 är förbundna med jord. Den analoga insignalen VIN
förbinds med samplingskondensatorn 16 via omkopplaren 17. Efter samplinga-
fasen bryts först jordningen via omkopplaren 14. Därefter skiftas omkopplings-
läget hos omkopplaren 17 från VIN till jord.
Under en därpa följande approximationsfas skiftas omkopplingslägena hos
omkopplarna 6-9 selektivt enligt någon lämplig algoritm och i beroende av
komparatorns jämförelseresultat för att genom laddningsomfördelning minimera
potentialen pa ledaren 13. I figuren visas omkopplingslägena vid approxima-
IN-i-VR (ba/Z
+ b3/4 + b2/8 + bl/ló) där b4-bl representerar de binära bitarna i det digitala
tionsfasens början. Nämnda potential kommer att vara lika med -V
ord som vid approximationsfasens slut motsvarar den analoga insignalen. Biten
ba är den mest signifikanta biten och motsvarar organets 18 styrsignal till
omkopplaren 6 vid den största kondensatorn l, biten b3 den näst mest
signifikanta biten och motsvarar styrsignalen till omkopplaren 7 vid den näst
största kondensatorn 2 osv. En styrsignal i form av en logisk etta innebär att
kondensatorn i fraga är förbunden med referensspänningen VR, och en logisk
nolla att kondensatorn är förbunden med jord. Vids k successiv approximatíon
med binärsökning bestäms bitarna en i taget med ledning av jämförelseresultat-
en fran komparatorn 15, varvid den mest signifikanta biten bestäms först, den
näst mest signifikanta biten därefter osv. Omkopplingsläget hos omkopplaren 1D
vid avslutningskondensatorn 5 skiftas inte under approximationsfasen utan är
därunder konstant ansluten till jord. Den till denna omkopplare hörande
styrsignalen, vilken betecknats bo, ingar sålunda inte i omvandlarens digitala
utsignal. Avslutningskondensatorns uppgift är att göra inkrementet i kvantise-
ringsnivaerna till VR/ZN i stället för till VR/(ZN-l) där N är antalet bitar i
omvandlarens digitala utsignal.
Vid bipolära insignaler förbinds under samplingsfasen den största kondensatorn,
l, dvs halva den totala kapacitansen hos kondensatorerna 1-5 med VR i stället
för med jord via omkopplaren 6. Omvandlaren är emellertid i detta fall
anordnad sa att kondensatorn 1 under approximationsfasen förbinda med jord da
ba är en logisk etta och med VR då ba är en logisk nolla. Omkopplarna 2-4
10
15
20
25
30
452,, 830
skiftas pa samma sätt som i det unipolära fallet. Under approximationsfasen
kommer potentialen pa ledaren 13 att vara
-VIN/Z + VR (474/2 + b3/4 + bz/B + bl/ló). Vid approximationsfasens slut utgör
därvid bitmönstret ina-bl den analoga inspänningens motsvarighet i tva-komple-
mentform.
En omvandlare enligt ovan finns även beskriven i IEEE Journal of Solid - State
Circuits, Vol. SC-lü, No. 6, Dec. 1975, p. 371-385, men med den skillnaden att
insignalen förbinds med kondensatorernas nedre i stället för övre belägg och att
samplingskondensatorn därför saknas. -
Som nämnts ovan kan en balanserad signal analog- digitalomvandlas med hjälp
av tva separata A/D-omvandlare och en digital skillnadsbildare. Enligt före-
liggande uppfinning kan en sadan omvandling i stället åstadkommas med en
anordning som är mindre utrymmeskrävande än en bestående av tva helt
separata omvandlare och en skillnadsbildare. I figur 2 visas ett första ut-
föringsexempel av en anordning enligt uppfinningen. Organ med motsvarighet i
figur 1 har betecknats pa samma sätt som i figur 1. Anordningen omfattar tva
likadana, men komplementärt styrda, kondensatoruppsättningar 1-5 respektive
l'-5' med tillhörande omkopplare 6-10 respektive 6'-l0', en enda komparator 15
och ett enda organ för samplings-och approximationslogik 18. Den pa tva
signalledare uppträdande balanserade insignalen är betecknad VIN+ och VIN_
och tillförs var sin samplingskondensator 16 respektive 16' via omkopplare 17
respektive l7'.
Vid anordningen enligt detta utföringsexempel styrs omkopplarna 6-10 hörande
till den ena uppsättningen samtidigt som och komplementärt mot omkopplarna
6'-lÛ' hörande till den andra uppsättningen, sa att kondensatorerna i den ena
uppsättningen alltid är komplementärt förbundna med referensspänningen VR
och jord jämfört med motsvarande kondensatorer i den andra uppsättningen.
Under samplingsfasen är lämpligen den största kondensatorn l, l' i varje
uppsättning komplementärt inställd gentemot de övriga kondensatorerna l
samma uppsättning. Exempelvis är därvid kondensatorn 1 förbunden med
referensspänningen VR, kondensatorerna 2-5 med jord, kondensatorn l' med jord
och kondensatorerna 2'-5' med VR. Liksom i det kända bipolära fallet enligt
ovan pâverkas, om tva - komplementrepresentation önskas, omkopplaren 6
.,..._.~..._._._._...-
...u n-
10
15
20
25
30
452 830
respektive 6' vid den största kondensatorn i varje uppsättning komplementärt
för en given styrsignal gentemot omkopplarna vid de övriga kondensatorerna i
samma uppsättning. Med det senare avses att ett givet binärvärde hos exempel-
vis biten ba skall resultera i att kondensatorn l förbinds med ledaren ll, medan
samma binärvärde hos exempelvis biten b; därvid skall resultera i att kondensa-
torn 2 förbinds med ledaren 12 och vice versa. Omkopplarna vid kondensatorer~
na l'-5' i den andra uppsättningen pâverkas pa samma sätt som motsvarande
omkopplare vid kondensatorerna 1-5 men erhåller komplementära styrsignaler
jämfört med dessa. Analogt med det kända bipolära fallet skall omkopplings-
lägena hos omkopplarna 10, 10' vid avslutningskondensatorerna 5, 5' inte
förändras under approximationsfasen.
Signalerna b 4 - bo styr omkopplarna 6-10, och signalerna bÄ-bó, vilka erhålles
vid utgangarna fran en grupp inventerare 19-23, styr omkopplarna 6'-l0'.
Liksom vid den kända omvandlaren enligt ovan ändras inte styrsignalen bo under
omvandlingen. Omkopplarna 1D och 10' kommer därför att tillföras konstanta
styrsignaler bo respektive bd. I figuren visas omkopplarnas lägen under approxi-
mationsfasen vid användande av ett styrord i mitten av det digitala talomradet.
Vid tva - komplementrepresentationen är detta ord 0 0 0 0 0 . Liksom med den
kända omvandlaren enligt figur l kommer skillnaden i spänning mellan
samplings- och approximationsfas att motsvaras av skillnaden i digitala styrord
under samplingen och vid approximationsfasens slut. Eftersom en balanserad
insignal används är det skillnadsspänningen VIN+ - VIN_ som omvandlas.
Genom att omkopplarna i den ena uppsättningen styrs samtidigt som och
komplementärt gentemot omkopplarna i den andra uppsättningen kommer varje
omkoppling att resultera i laddningsomfördelningar inom kondensatorgrupperna
sa att potentialerna vid komparatorns bada ingångar ändras lika mycket men
med olika tecken. Den anordningen tillförda differentiella
inspänningen V]N+-VIN_ kommer att ge upphov till potentialerna
-VINJZ + VR (-b4/2 + b3/4 + b2/8 + blló) respektive
-VxN_/2 + VR (-b¿;/2 + bš/ll + b2'/8 + bí/ló) vid komparatorns 16 ingångar.
Potentialskillnaden över komparatorns ingångar är saledes dubbelt sa stor som
vid omvandlaren enligt figur 1, vilket minskar kraven pa komparatorns spän-
ningsförstärkningNid en perfekt balanserad insignal, d vs vid till beloppet
exakt lika stora spänningar (t ex +7Vrespektive -7 V) pa de inkommande
10
'IS
2D
25
30
452_§so
signalledarna, kommer båda dessa potentialer att vara lika med eller atmin-
stone i det närmaste lika med noll volt. Vid dålig balansering (tex+8V
respektive -6 V) kommer potentialerna vid komparatorns ingångar i stället att
bli hälften (0,5 V) av den spänning med vilken spänningarna på signalledarna
avviker fran sina perfekt balanserade värden (+7 V, - 7 V). Omkopplarna kom-
mer emellertid även i detta fall att stanna i de lägen (motsvarande +7
respektive -7) som en perfekt balanserad insignal hade medfört, eftersom
komparatorns utgångsspânning endast är beroende av potentialskillnaden över
dess ingångar.
Med den visade omvandlaren bestående av två samtidigt och komplementärt
styrda kondensatoruppsättningar uppnås sålunda att endast en enda komparator
och ett enda organ för samplings-och approximationslogik erfordras.
Det kan påpekas att ett godtyckligt digitalt referensvärde kan utnyttjas i såväl
detta som i de kommande utföringsexemplen. Det är därvid inte nödvändigt att
endast en eller att alla utom en av kondensatorerna i varje uppsättning är
förbunden med referensspänningen VR under samplingsfasen. Det bör även
påpekas att antalet kondensatorer och tillhörande omkopplare vid ett praktiskt
utförande är större än vad som visas och beskrivs i samband med detta och de
kommande utföringsexemplen.
l figur 3 visas ett andra utföringsexempel av en anordning enligt uppfinningen,
varvid organ med motsvarighet i figurerna 1 och 2 betecknats på samma sätt
som i dessa. Vid detta utföringsexempel saknas de båda största kondensatorerna
l respektive l', vilket innebär en stor utrymmesbesparing. Eftersom kondensa-
torernas kapacitanser sinsemellan är binärt viktade minskas härigenom den yta
som upptas av kondensatorer till hälften jämfört med anordningen enligt figur
2. Antalet binära bitar i den digitala utsignalen är emellertid oförändrat, vilket
förklaras nedan. Det kan nämnas att kondensatorerna i praktiken lämpligen är
uppbyggda av lika stora, men till antalet varierande, s k enhetskondensatorer på
integrerade kretsar. I ett sådant fall minskas även antalet kondensatorer till
hälften.
I detta utföringsexempel har således kondensatorerna2respektive 2' störst
kapacitans i respektive uppsättning. Omkopplarna 7 respektive 7' vid dessa kon-
10
15
20
25
3D
35
452 830
densatorer är avsedda att paverkas pa samma sätt som kondensatorerna l och 1'
i utföringsexemplet enligt figur 2. Det minskade antalet kondensatorer möjlig-
görs av att omkopplingslägena hos en eller flera av omkopplarna 7-9 vid den ena
kondensatorgruppen 2-4 inte alltid ändras samtidigt som omkopplingslägena hos
motsvarande omkopplare 7'-9' vid den andra kondensatorgruppen 2'-4'. Därigen-
om kommer omkopplingslägena hos omkopplarna i den ena gruppen inte alltid
att vara komplementära gentemot omkopplingslägena hos omkopplarna i den
andra gruppen. Detta gäller saväl under samplingsfasen, som under approxi-
mationsfasen.
Med 24 betecknas ett logikorgan för alstring av styrord till omkopplarna 7-10
respektive 7'-l0'i beroende av de digitala ord som avges fran organet för
samplings- och approximationslogik 18. Organet 24 kan exempelvis utgöras av
en digital adderare eller ett läsminneßm det bortses fran den digitala biten bo,
vilken, liksom tidigare, inte förändras och inte ingar i den digitala utsignalen,
avges enligt detta utföringsexempel, liksom tidigare, olika fyra-bitars
ord ba b; bz bl fran organet 18. För vart och ett av dessa ord alstrar logikorga-
net 24 tva tre-bitars ord, d; dz dl respektive e3 e¿ e, . Bitar-na d3-dl utnyttjas
som styrsignaler för omkopplarna 7-9, medan bitarna eB-el tillförs inverterarna
20-22, vilka alstrar styrsignaler d3' - dl' för omkopplarna 7'-9'. Den konstanta
digitalbiten bn ger upphov till styrsignalerna do och du., vilka utnyttjas som
styrsignaler för omkopplarna 1D respektive l0'.
Om en växande binärsekvens avges fran organet för samplings-och approxima-
tionslogik 18 skall omkopplingsläget hos en eller flera omkopplare i den ena
gruppen endast ändras för udda tal i nämnda blnärsekvens, medan omkopplings-
läget hos en eller flera omvandlare i den andra gruppen endast ändras för jämna
tal. De styrord som tillförs omkopplarna i de bada grupperna utgör i detta fall
varandras komplement för hälften av de möjliga digitala ord som kan alstras av
organet för samplings- och approximationslogik 18. Därigenom kan lika manga
olika spänningsnivaer läggas ut över komparatorns 15 ingångar som vid anord-
ningen enligt figur 2, vilken innehåller en kondensator mer (den största) i varje
grupp. I praktiken blir approximationsfasen naturligtvis kortvarigare ifall exem-
pelvis successiv approximation med binärsökning enligt ovan tillämpas än om
organet 18 avger en successivt växande binärsekvens. Ett exempel pa alstrade
styrord fran logikorganet 24 vid olika digitalord fran organet 18 visas i följande
tabeU.
10
4sg,ssn
ba b; bz bl d: dz dl
(1)
h!
(D
N?
(U
)-'
O.
bl..
O.
N-
D.
I-'_
F' F' F' F' F' F' F* F' G G G G G G G G
F' F' F' F* G G G G F' F' F' F' G G G G
IF' F' G G F' F' G G F' F' G G F' F' G G
I-fl G F' G I-' CJ I-fl G F' G F* G F' G F' G
l-' I-' F' }-' I-' l-' F' id G G G G G G G G
Ifl F' F' F' G G G G |-' tfl F' F* CJ G G G
I-' F* G G F' F' G G F' F' G G i-fl F' G G
G F' F' F* F' F' F' F' l-' G G G G G G G
G F-' l-' F' F* G G G G F* F' )-' F' G G G
G F' F' G G Dd F' G G F* F' G G F' F' G
1
F* G G CJ CJ G G G G F' |-' F* F' F* l-I F'
)-' G G G G F* l-l i-J l-l G G G G F' I-' F*
F' G G F' F' G G F' |-' G G F' F* G G F'
Det är väsentligt att binärorden d3 dz dl och e3 e2 el är sinsemellan lika för
vartannat binärord ba b; bz bl fran organet 18 och att de för de övriga
binärorden endast avviker med binärvärdet 1 fran varandra. Det är givetvis
tänkbart att organet 24 direkt alstrar värdena d3' dz' dl' i stället för e; eZ el,
- varigenom inverterarna 20-23 kan elimineras.
Liksom vid omvandlaren enligt figur 2 visar figuren omkopplarnas lägen under
approximationsfasen och motsvarande styrordet 00000 fran organet 18.
Vid en perfekt balanserad insignal fas, till skillnad fran vid anordningen enligt
figur 2, inte alltid perfekt balans över komparatorns ingangar. Avvikelsen fran
perfekt balans motsvarar dock högst spänningsbidraget fran en av de minsta
kondensatorerna 4 respektive 42 Potentialerna vid komparatorns ingangar
kommer att vara -VINJZ + VR(-d3/2 + dz/li + dl/B) respektive
-vlN_/2 + vR(-d3'/2 + dzva + dlvs).
10
15
20
25
30
452 830
Det kan nämnas att avslutningskondensatorerna 5,9, i likhet med i den kända
omvandlaren, inte är nödvändiga i utföringsformerna enligt figurerna 2 och 3.
Utöver den utrymmesbesparing som uppnåtts med omvandlaren enligt figur 2
har i detta fall även uppnåtts att halva kondensatoifytan eliminerats. Dock har
logikorganet Zl: tillkommit.
I figur 4 visas ett tredje utföringsexempel av en anordning enligt uppfinningen,
varvid organ med motsvarighet i tidigare figurer erhallit samma beteckningar
som i dessa. l likhet med anordningen enligt figur 3 saknas de bada största
kondensatorerna 1, l'. Till skillnad fran denna anordning saknas dock även
logikorganet 24.
Enligt detta utföringsexempel tillförs omkopplaren (t ex 1U') vid en av de bada
avslutningskondensatorerna 5 respektive 5' en föränderlig styrsignal sa att även
denna kondensator utnyttjas för laddningsomfördelning. Denna signal härrör
enligt exemplet fran den minst signifikanta biten, bl, i det föränderliga
fyra-bitars ord som alstras av organet 18 ooh tillförs omkopplaren direkt eller
via inverteraren 22 i beroende av om kondensatorn i fraga är belägen i den övre
eller nedre kondensatoruppsättníngen. Omkopplaren (10 enligt exemplet) vid den
andra av de bada avslutningskondensatorerna tillförs dock även i detta fall en
konstant styrsignal (t ex bo). Signalerna ba och ba, tillförs, analogt med i
omvandlaren enligt figur 2, omkopplarna 7 respektive 7' vid de bada största
kondensatorerna, i detta fall 2 och 2'. b; och b; tillförs omkopplarna 8
respektive 8', b2 och bz' omkopplarna 9 respektive 9'. bl utnyttjas endast i sin
inverterade form bl', vilken tillförs omkopplaren 10' vid kondensatorn 5' i den
nedre kondensatoruppsättningen. Den under approximationsfasen konstanta
styrsignalen bo tillförs omkopplaren 10 vid kondensatorn 5 i den övre uppsätt-
ningen.
Organet 24 i figur 3 kan realiseras som en digital adderare eller ett läsminne,
vilket i bada fallen innebär en komplex logisk funktion. I anordningen enligt
figur li utförs i stället pa ett enkelt sätt en addition i den analoga domänen i
form av ett laddningspaket lika med VRxC/B, vilket motsvarar den minst signi-
fikanta biten i anordningens digitala utsignal. Potentialerna vid komparatorns
15 ingangar kommer att vara -VIN+/2 + VR(-b¿¿/2 + b3/4 + bZ/B) respektive
10
15
20
45_2_83Û
10 -
-VIN_/2 + VR(-b¿¿'/2 + bill: + bi/B + b1'/8).
l detta fall erfordras sålunda endast en enda komparator och ett enda organ för
samplings- och approximationslogik, samtidigt som saväl halva kondensatorytan
i omvandlaren enligt figur 2, som logikorganet 25 i omvandlaren enligt figur 3
eliminerats.
Uppfinningen kan givetvis varieras inom ramen av patentkraven. Exempelvis
kan nämnda styrsígnaler och styrord alstras annorlunda än vad som beskrivits
om samtidigt omkopplarna och/eller deras anslutningar till vissa punkter
anpassas sa att funktionen principiellt blir oförändrad. Sålunda kan inverterarna
elimineras ifall omkopplarna hörande till den ena uppsättningen ges en motsatt
inneboende funktion än den beskrivna. Det är inte heller nödvändigt att
kondensatorernas kapacitanser är binärt viktade. Det väsentliga är att det för
en N-bitars omvandlare finns ZN olika sätt att omfördela elektrisk laddning.
Exemplevis kan ett antal lika stora kondensatorer utnyttjas i varje uppsättning,
varvid en styrbar omkopplare skall höra till varje sådan kondensator. Samtliga
jordterminaler kan även ersättas av punkter anslutna till andra lämpliga fasta
potentialer sa att exempelvis kondensatorerna selektivt förbinds med en första
eller en andra godtycklig referensspänning. På i och för sig känt sätt kan i varje
kondensatoruppsättning även ingå en kondensator i serie med ledaren 13
respektive 13' mellan tva av de ordinarie kondensatorerna. Dess uppgift är
därvid att med en lämplig faktor minska den effektiva kapacitansen hos
kondensatorerna pà dess ena sida. Det är givetvis även tänkbart att anordna sa
att den analoga inspänningen förbinda med kondensatorerna över omkopplarna
6-10 respektive 6'-l0', analogt med vad som visas i ovan nämnda artikel.
Claims (6)
1. Anordning för att omvandla en analog, balanserad signal (VIN+, VIN) till en digital signal genom laddningsomfördelning i ett antal kapacitiva element (l-S, 1'-5'; 2-5, 2'-5'), vilka är förbundna i serie med var sin styrbar omkopplare (6-10, 6'-10'; 7-10, 7'-lU') med vilka en första terminal hos varje kapacitívt element, åtminstone under en approximationsfas, selektivt kan förbindas med en första eller en andra referensspänning (VR, jord), k ä n n e t e c k n a d därav att de kapacitiva elementen är grupperade i två uppsättningar bestående av lika manga kapacitiva element (l-S, l'-5'; 2-5, 2'-5') valda på sådant sättfatt varje kapacitivt element i endera uppsättningen motsvaras av ett kapacitivt element med lika stor kapacitans i den andra uppsättningen, att de kapacitiva elementen och tillhörande omkopplare i den ena uppsättningen är anordnade att påverka potentialen i en första punkt (13) och att motsvarande element och omkopplare i den andra uppsättningen är anordnade att påverka potentialen i en andra punkt (l3'), att en komparator (15) är anordnad för jämförelse av potentialerna i nämnda första (13) och andra (l3') punkter och att ett organ för samplings- och approximationslogik (18) är anordnat att alstra ett digitalord som under approximationsfasen förändras i beroende av komparatorns (15) jämförelseresul- tat, vilket digitalord utnyttjas för styrning av nämnda omkopplare (6-10, 6'-10'; 7-10, 7'-10') och vid approximationsfasens slut _utgör anordningens digitala utsignal.
2. Anordning enligt patentkrav 1, k ä n n e t e c k n a d därav att omkopplarna (6-10, 6'-l0') styrs på ett sådant sätt att en förändring av omkopplingsläget hos omkopplarna (6-10) vid de kapacitiva elementen (l-S) i den ena uppsättningen sker samtidigt som och komplementärt mot en förändring av omkopplingsläget hos omkopplarna (6'-l0') vid de motsvarande kapacitiva elementen (1'-5') i den andra uppsättningen. (Fig.Z)
3. Anordning enligt patentkrav l, k ä n n e t e c k n a d därav att omkopplarna (7-10, 7'-lÛ') styrs på ett sådant sätt att omkopplingsläget hos omkopplarna (7- 10) vid de kapacitiva elementen (2-5) i den ena uppsättningen endast förändras för hälften av de möjliga digitala ord som kan 'alstras av organet för samplinga- och approximationslogik (18) och att omkopplingsläget hos omkopplarna (7'-lU') vid motsvarande kapacitiva element (2'-5') i den andra uppsättningen endast 10 452_szo 'i i 12 förändras för den återstående hälften av dessa ord, och pa ett sådant sätt att omkopplingslägena hos omkopplarna (7-10) vid de kapacitiva elementen i den ena uppsättningen är komplementära mot omkopplingslägena hos omkopplarna (7'-lÜ') vid motsvarande kapacitiva element i den andra uppsättningen för den ena av nämnda hälfter av de digitala orden. (Fig. 3)
4. Anordning enligt patentkrav 1-3, k ä n n e t e c k n a d därav att var och en av nämnda uppsättningar innehåller minst tva kapacitiva element (4 och 5. 4' och 5') vilkas kapacitanser är lika stora och inte överskrider kapacitansen hos nagot av de övriga kapacitiva elementen i de bada uppsättningarna.
5. Anordning enligt patentkrav 4, k ä n n e t e c k n a d därav att omkopplings- läget hos omkopplaren (10, lÜ') vid ett (S, 5') av nämnda minst tva kapacitiva element med lika stor kapacitans i varje uppsättning halls oförändrat under appro ximationsfasen. .
6. Anordning enligt patentkrav l, k ä n n e t e c k n a d därav att var och en av nämnda uppsättningar innehåller minst tva kapacitiva element (4 och 5, 4' och 5') vilkas kapacitanser är lika stora och inte överskrider kapacitansen hos nagot av de övriga kapacitiva elementen i de bada uppsättningarna, att omkopplings- lâget hos omkopplaren (10) vid ett (S) av dessa bada kapacitiva element i den ena uppsättningen halls oförändrat, medan omkopplingsläget hos omkopplaren (l0') vid det motsvarande elementet (5') i den andra uppsättningen förändras i beroende av den minst signifikanta biten (bf) i det av organet för samplings-och approximationslogik (18) alstrade digitala ordet och att de övriga omkopplarna (7-9, 7'-9') styrs pa ett sadant sätt att en förändring av omkopplingsläget hos dessa (7-9) vid de kapacitiva elementen (2-4) i den ena uppsättningen sker samtidigt som och komplementërt mot en förändring av omkopplingslâget hos omkopplarna (7'-9') vid de motsvarande kapacitiva elementen (2'-'4') i den andra uppsättningen. (Fig. 4)
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8505686A SE452830B (sv) | 1985-12-02 | 1985-12-02 | Anordning for att omvandla en analog, balanserad signal (v?71i?71n?71+,v?71i?71n?71-) till en digital signal genom laddningsomfordelning i ett antal kapacitiva element |
PCT/SE1987/000110 WO1987006078A1 (en) | 1985-12-02 | 1987-03-05 | Apparatus for converting an analogue balanced signal to a digital signal |
EP87902169A EP0263140B1 (en) | 1985-12-02 | 1987-03-05 | Apparatus for converting an analogue balanced signal to a digital signal |
US07/128,340 US4851846A (en) | 1985-12-02 | 1987-03-05 | Apparatus for converting an analog balanced signal to a digital signal |
BR8707252A BR8707252A (pt) | 1985-12-02 | 1987-03-05 | Aparelho para converter um sinal balanceado analogico em um sinal digital |
AU72023/87A AU7202387A (en) | 1985-12-02 | 1987-03-05 | Apparatus for converting an analogue balanced signal to a digital signal |
KR1019870701033A KR900008053B1 (ko) | 1985-12-02 | 1987-03-05 | 수치 균형신호를 가시 신호로 전환하는 장치 |
GR870451A GR870451B (en) | 1985-12-02 | 1987-03-19 | Apparatus for converting an analogue balanced signal to a digital signal |
ES878700929A ES2003035A6 (es) | 1985-12-02 | 1987-04-01 | Un aparato para convertir una senal analogica equilibrada en una senal digital |
FI874973A FI874973A (fi) | 1985-12-02 | 1987-11-11 | Anordning foer omvandling av en analog balanserad signal till en digital signal. |
DK630887A DK630887D0 (da) | 1985-12-02 | 1987-12-01 | Indretning til konvertering af et analogt, balanceret signal til et digitalt signal |
NO87875015A NO875015D0 (no) | 1985-12-02 | 1987-12-01 | Apparat for omforming av et analogt, balansert signal til et digitalt signal. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8505686A SE452830B (sv) | 1985-12-02 | 1985-12-02 | Anordning for att omvandla en analog, balanserad signal (v?71i?71n?71+,v?71i?71n?71-) till en digital signal genom laddningsomfordelning i ett antal kapacitiva element |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8505686D0 SE8505686D0 (sv) | 1985-12-02 |
SE8505686L SE8505686L (sv) | 1987-10-03 |
SE452830B true SE452830B (sv) | 1987-12-14 |
Family
ID=20362308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8505686A SE452830B (sv) | 1985-12-02 | 1985-12-02 | Anordning for att omvandla en analog, balanserad signal (v?71i?71n?71+,v?71i?71n?71-) till en digital signal genom laddningsomfordelning i ett antal kapacitiva element |
Country Status (11)
Country | Link |
---|---|
US (1) | US4851846A (sv) |
EP (1) | EP0263140B1 (sv) |
KR (1) | KR900008053B1 (sv) |
AU (1) | AU7202387A (sv) |
BR (1) | BR8707252A (sv) |
ES (1) | ES2003035A6 (sv) |
FI (1) | FI874973A (sv) |
GR (1) | GR870451B (sv) |
NO (1) | NO875015D0 (sv) |
SE (1) | SE452830B (sv) |
WO (1) | WO1987006078A1 (sv) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1229752B (it) * | 1989-05-17 | 1991-09-10 | Sgs Thomson Microelectronics | Convertitore analogico/digitale ad elevata velocita'. |
US5248974A (en) * | 1991-06-27 | 1993-09-28 | Texas Instruments Incorporated | Dielectric relaxation correction circuit for charge-redistribution a/d converters |
JP3493187B2 (ja) * | 2001-06-13 | 2004-02-03 | 松下電器産業株式会社 | 逐次比較型a/d変換器 |
US7167121B2 (en) * | 2002-10-16 | 2007-01-23 | Analog Devices, Inc. | Method and apparatus for split reference sampling |
CN101379707B (zh) * | 2006-02-02 | 2012-10-31 | 新加坡国立大学 | 一种模数转换器 |
CN102545900B (zh) * | 2010-12-20 | 2015-05-20 | 意法半导体研发(上海)有限公司 | 用于模数(a/d)转换的系统和方法 |
TWI571049B (zh) * | 2012-03-12 | 2017-02-11 | 禾瑞亞科技股份有限公司 | 信號量測電路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3056085A (en) * | 1959-11-30 | 1962-09-25 | Bell Telephone Labor Inc | Communication system employing pulse code modulation |
US3098224A (en) * | 1960-04-28 | 1963-07-16 | Hoffman And Eaton | Reversible analog to digital converter |
US4195282A (en) * | 1978-02-01 | 1980-03-25 | Gte Laboratories Incorporated | Charge redistribution circuits |
CA1144653A (en) * | 1980-08-27 | 1983-04-12 | Adrian Worsman | Codec |
US4399426A (en) * | 1981-05-04 | 1983-08-16 | Tan Khen Sang | On board self-calibration of analog-to-digital and digital-to-analog converters |
JPH071870B2 (ja) * | 1984-07-31 | 1995-01-11 | 日本電気株式会社 | ディジタル/アナログ変換回路 |
-
1985
- 1985-12-02 SE SE8505686A patent/SE452830B/sv not_active IP Right Cessation
-
1987
- 1987-03-05 WO PCT/SE1987/000110 patent/WO1987006078A1/en active IP Right Grant
- 1987-03-05 KR KR1019870701033A patent/KR900008053B1/ko active IP Right Grant
- 1987-03-05 EP EP87902169A patent/EP0263140B1/en not_active Expired - Lifetime
- 1987-03-05 AU AU72023/87A patent/AU7202387A/en not_active Abandoned
- 1987-03-05 BR BR8707252A patent/BR8707252A/pt not_active IP Right Cessation
- 1987-03-05 US US07/128,340 patent/US4851846A/en not_active Expired - Lifetime
- 1987-03-19 GR GR870451A patent/GR870451B/el unknown
- 1987-04-01 ES ES878700929A patent/ES2003035A6/es not_active Expired
- 1987-11-11 FI FI874973A patent/FI874973A/fi not_active IP Right Cessation
- 1987-12-01 NO NO87875015A patent/NO875015D0/no unknown
Also Published As
Publication number | Publication date |
---|---|
KR880701496A (ko) | 1988-07-27 |
ES2003035A6 (es) | 1988-10-01 |
KR900008053B1 (ko) | 1990-10-31 |
BR8707252A (pt) | 1988-04-19 |
WO1987006078A1 (en) | 1987-10-08 |
EP0263140B1 (en) | 1990-10-03 |
EP0263140A1 (en) | 1988-04-13 |
US4851846A (en) | 1989-07-25 |
FI874973A0 (fi) | 1987-11-11 |
FI874973A (fi) | 1987-11-11 |
AU7202387A (en) | 1987-10-20 |
NO875015L (no) | 1987-12-01 |
NO875015D0 (no) | 1987-12-01 |
SE8505686L (sv) | 1987-10-03 |
GR870451B (en) | 1987-03-26 |
SE8505686D0 (sv) | 1985-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4072939A (en) | Analog-to-digital and digital-to-analog converter circuits employing charge redistribution | |
US7023372B1 (en) | Method and apparatus for segmented, switched analog/digital converter | |
CN1255951C (zh) | 高精度数字/模拟变换电路 | |
US5861832A (en) | Analog-to-digital converter having amplifier and comparator stages | |
US20030179124A1 (en) | Analog to digital converter | |
US5225837A (en) | A/D converter | |
US5187483A (en) | Serial-to-parallel type analog-digital converting apparatus and operating method thereof | |
SE452830B (sv) | Anordning for att omvandla en analog, balanserad signal (v?71i?71n?71+,v?71i?71n?71-) till en digital signal genom laddningsomfordelning i ett antal kapacitiva element | |
KR920013936A (ko) | 고속 아날로그-디지탈 변환기 | |
WO2010074601A1 (ru) | Параллельный аналого-цифровой преобразователь динамического типа | |
CN101534115A (zh) | 全二进制权电容的分段电容阵列 | |
KR100696945B1 (ko) | 아날로그 디지털 변환기의 단위 블록을 재사용하여고해상도를 구현하는 축차근사형 아날로그 디지털 변환 장치 | |
US5455583A (en) | Combined conventional/neural network analog to digital converter | |
CN108233925A (zh) | 分段预量化旁路逐次逼近模数转换器 | |
US4668936A (en) | Untrimmed 12 bit monotonic all capacitive A to D converter | |
EP0952672A2 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
US6809677B2 (en) | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages | |
US11159172B2 (en) | Capacitive analog-to-digital converter, analog-to-digital conversion system, chip, and device | |
RU2178948C2 (ru) | Аналого-цифровой преобразователь логического развертывания | |
RU2187885C1 (ru) | Аналого-цифровой преобразователь | |
JP2009278169A (ja) | キャパシタアレイ回路と、それを用いた半導体装置および逐次比較型a/dコンバータ | |
CN100505548C (zh) | 电阻-电容(rc)混合逐次逼近缓存器模拟数字转换器 | |
RU2240649C2 (ru) | Аналого-цифровой преобразователь | |
RU2183381C1 (ru) | Аналого-цифровой преобразователь | |
CN116599528A (zh) | 将模拟输入信号转换为数字输出信号的方法和模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 8505686-9 Format of ref document f/p: F |
|
NUG | Patent has lapsed |
Ref document number: 8505686-9 Format of ref document f/p: F |