RU2187885C1 - Аналого-цифровой преобразователь - Google Patents

Аналого-цифровой преобразователь Download PDF

Info

Publication number
RU2187885C1
RU2187885C1 RU2001105121/09A RU2001105121A RU2187885C1 RU 2187885 C1 RU2187885 C1 RU 2187885C1 RU 2001105121/09 A RU2001105121/09 A RU 2001105121/09A RU 2001105121 A RU2001105121 A RU 2001105121A RU 2187885 C1 RU2187885 C1 RU 2187885C1
Authority
RU
Russia
Prior art keywords
input
code
inputs
output
outputs
Prior art date
Application number
RU2001105121/09A
Other languages
English (en)
Inventor
Н.Н. Хрисанов
Original Assignee
Самарский государственный технический университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самарский государственный технический университет filed Critical Самарский государственный технический университет
Priority to RU2001105121/09A priority Critical patent/RU2187885C1/ru
Application granted granted Critical
Publication of RU2187885C1 publication Critical patent/RU2187885C1/ru

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для преобразования аналогового напряжения в код. Техническим результатом является повышение быстродействия устройства, что достигается применением оптимальной процедуры подбора кода, учитывающей статистические характеристики преобразуемого сигнала. Устройство содержит схемы сравнения, цифроаналоговые преобразователи, генератор импульсов, регистр, триггер, формирователь кодов. 3 ил., 1 табл.

Description

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для преобразования аналогового напряжения в код.
Известен N-разрядный АЦП считывания, содержащий делитель опорного напряжения, 2N стробируемых компараторов напряжения (КН), дешифратор, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, регистр (Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. - М: Энергоатомиздат, 1990. - С. 151, рис.3.17).
Недостатком АЦП считывания является значительная сложность, т к. для построения N-разрядного АЦП требуется 2N компараторов напряжения и делитель напряжения, содержащий такое же количество одинаковых сопротивлений. В то же время АЦП подобного типа обеспечивают максимальное быстродействие, преобразование осуществляется за один такт работы.
Наиболее близким по технической сущности к предлагаемому является АЦП последовательного приближения, содержащий схему сравнения (СС), на первый вход которого подается входное преобразуемое напряжение, а выход подключен к первому входу регистра последовательной аппроксимации (РПА), первые выходы которого подключены к входам цифроаналогового преобразователя (ЦАП), и одновременно являются выходами АЦП, выход ЦАП подключен ко второму входу схемы сравнения, второй вход регистра последовательной аппроксимации является вторым входом АЦП, третий вход которого соединен с выходом элемента И, а второй выход со вторым входом этого элемента И, первый вход которого подключен к выходу генератора тактовых импульсов (Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. - М.: Машиностроение, 1988. - С. 85, рис.57) (прототип).
Недостатком устройства является низкое быстродействие. Процесс преобразования всегда длится N тактов, где N - разрядность АЦП. Кроме того, применяемый алгоритм подбора кода (половинное деление) оптимален лишь в случае, когда вероятности всех возможных комбинаций выходного кода равны между собой.
Технический результат - повышение быстродействия АЦП за счет увеличения количества цифроаналоговых преобразователей и схем сравнения, а также применения оптимальной процедуры подбора кода, учитывающей статистические характеристики преобразуемого напряжения.
Поставленный технический результат достигается тем, что в АЦП последовательного приближения, содержащего схему сравнения (СС), на первый вход которой подается входное преобразуемое напряжение, и являющийся первым входом устройства, а ко второму входу подключен выход цифроаналогового преобразователя, генератор импульсов, введены триггер, формирователь кодов, дополнительные цифроаналоговые преобразователи и такое же количество дополнительных схем сравнения, первые входы которых объединены и подключены к первому входу устройства, вторые входы подключены к выходу соответствующих цифроаналоговых преобразователей, а выходы соединены с соответствующими первыми входами формирователя кодов, первая группа выходов которого является первыми выходами устройства, все группы выходов формирователя кодов подключены к соответствующим группам входов регистра, первая группа выходов регистра соединена с входами первого аналого-цифрового преобразователя и вторыми входами формирователя кодов, остальные группы выходов регистра соединены с входами соответствующих цифроаналоговых преобразователей, первый вход триггера является вторым входом устройства, выход триггера, являющийся вторым выходом устройства, подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым управляющим входом регистра и стробирующими входами схем сравнения, последний выход формирователя кодов соединен со вторым входом триггера.
Структурная схема предлагаемого устройства отличается от известного тем, что в него введены триггер, формирователь кодов, дополнительные цифроаналоговые преобразователи и такое же количество схем сравнения, которые являются стандартными узлами аналоговой и цифровой вычислительной техники. Формирователь кодов может быть реализован на программируемых логических матрицах или как постоянное запоминающее устройство. Однако, несмотря на то, что введенные блоки являются стандартными узлами аналоговой и цифровой вычислительной техники, их введение, а также появление новых функциональных связей между ними и существующими блоками дает возможность проявиться в устройстве новому свойству. А именно: АЦП позволяет уменьшить время преобразования измеряемой величины за счет параллельного сравнения входного преобразуемого напряжения с несколькими опорными напряжениями и применения оптимальной процедуры подбора кода, учитывающей вероятностные характеристики измеряемой величины. Построение оптимальной процедуры подбора кода может быть произведено с помощью методов, известных в теории автоматического контроля и поиска неисправностей (Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под.ред. И.А. Ушакова. - М.: Радио и связь, 1981, - 280 с. ). Одновременное сравнение входного напряжения с несколькими опорными и применение оптимальной процедуры позволяет уменьшить время, затрачиваемое на подбор кода, соответствующего входному напряжению, и, следовательно, повысить быстродействие АЦП.
Структурная схема АЦП приведена на фиг.1, где 1 - схема сравнения; 2 - цифроаналоговый преобразователь (ЦАП); 3 - генератор тактовых импульсов; 4 - регистр; 5 - триггер; 6 - формирователь кодов.
Схема сравнения 1 предназначена для сравнения входного преобразуемого напряжения UВХ и напряжения с выхода соответствующего ЦАП 2 - UЦАП. Если UВХ>UЦАП, на выходе схемы сравнения 1 появится сигнал, соответствующий логической единице, в противном случае - логическому нулю. Схемы сравнения 1 стробируются передним фронтом импульсов с генератора 3, что позволяет обеспечить более надежную работу устройства. ЦАП 2 предназначен для преобразования цифрового кода, подаваемого на его вход, в соответствующий уровень выходного аналогового напряжения. Генератор тактовых импульсов 3 предназначен для синхронизации работы устройства. Регистр 4 предназначен для запоминания текущих кодов, поступающих с выхода формирователя кодов 6, в процессе подбора выходного кода. Триггер 5 предназначен для фиксации начала процесса преобразования и его окончания. При подаче на его первый вход сигнала "Пуск" триггер 5 устанавливается в единичное состояние и начинается процесс преобразования. При появлении сигнала логической единицы на последнем выходе формирователя кодов 6 триггер 5 устанавливается в нулевое состояние и процесс преобразования заканчивается.
Формирователь кодов 6 предназначен для реализации процесса подбора кода в процессе преобразования. Рассмотрим процесс подбора кода на одном частном примере. Пусть разрядность АЦП равна четырем, и АЦП содержит две схемы сравнения 1 и два цифроаналогового преобразователя 2 (М=2). Процесс подбора кода можно изобразить в виде графа, изображенного на фиг.2. В соответствии с фиг. 2 первоначально на адресных входах первого ЦАП 2 (верхнего по схеме на фиг.1) устанавливается код 9, а на адресных входах второго ЦАП 2 (нижнего по схеме на фиг.1) устанавливается код 6 (верхняя корневая вершина). На вторых входах схем сравнения 1 установятся напряжения, соответствующие кодам 6 и 9. Обозначим через UЦАП1 напряжение на выходе первого ЦАП 2 и через UЦАП2 - напряжение на выходе второго ЦАП 2. На выходах схем сравнения 1 при этом, в зависимости от входного напряжения, возможны три комбинации: 00 - когда входное напряжение UВХ меньше напряжения, поступающее как с первого, так и второго ЦАП 2 (UВХ<UЦАП1 и UВХ<UЦАП2); 10 - когда входное напряжение больше напряжения, поступающего со второго ЦАП, но меньше напряжения, поступающего с первого ЦАП (UВХ<UЦАП1 и UВХ<UЦАП2); 11 - когда входное напряжение больше напряжения, поступающего как с первого, так и второго ЦАП 2. Далее, в зависимости от значения кодов на выходе схем сравнения 1 происходит переход по соответствующей дуге графа. Например, при коде 00 происходит переход к вершине 2-5 и соответственно на входах ЦАП 2 должны быть установлены соответственно код числа 2 (нижний по схеме ЦАП) и числа 5 (верхний по схеме ЦАП). Процесс подбора кода прекращается по достижении висячей вершины. В качестве выходного кода, соответствующего входному напряжению UВХ, берется код, указанный на фиг.2 в прямоугольниках. В таблице показано, каким образом формирователь кодов 6 должен преобразовывать коды, поступающие на его входы.
Для примера рассмотрим 4, 5, 6 строки таблицы 1. В 4-м столбце таблицы везде стоит цифра 9. Это означает, что на первых выходах регистра 4, которые поступают на вторые входы формирователя кодов 6, установлен код, соответствующий цифре 9. При этом, если на выходе 1-й и 2-й схемы сравнения будут нули (4-я строка таблицы), то на первых выходах формирователя кодов 6 установится код, соответствующий числу 5 (4-я строка, 5-й столбец таблицы), а на вторых выходах установится код, соответствующий числу 2 (4-я строка, 6-й столбец таблицы). Т.е. организуется переход от вершины 6-9 к вершине 2-5 по дуге 00 (фиг.2). В последнем столбце 4-й строки (соответствующей значению сигнала на последнем выходе формирователя кодов 6) в данном случае стоит ноль, что указывает, что висячая вершина не достигнута и процесс преобразования должен быть продолжен.
Формирователь кодов 6 может быть реализован как постоянное запоминающее устройство (ПЗУ) (при этом в качестве входов используются адресные входы ПЗУ, а в качестве выходов - информационные выходы) или на программируемых логических матрицах.
Следует отметить, что процесс подбора кода не обязательно должен соответствовать тому, что изображен на фиг.2. Если известны вероятности появления отдельных кодовых комбинаций, то можно подобрать такую последовательность, которая обеспечивала бы минимум среднего времени преобразования или какого-либо другого критерия. Оптимальная последовательность кодов может быть найдена методами теории поиска (в данном случае производится поиск кодовой комбинации, соответствующей входному напряжению). Алгоритмы решения подобных задач рассмотрены, например, в книге "Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА. - М.: Радио и связь, 1981, - 280 с.".
Рассмотрим работу устройства при выполнении процедуры подбора кода в соответствии с фиг.2 для следующего конкретного случая. Разрядность АЦП - N=4. Устройство содержит две схемы сравнения 1 и два ЦАП (М=2). Максимальное напряжение на выходе ЦАП - 10 V. Для 4-разрядного АЦП в этом случае ступень квантования равна ΔU = 10V/24 = 10V/16 = 0,625V. Это означает, что при подаче на вход ЦАП 2 кола, соответствующего, например, числу 9, на выходе этого ЦАП появится напряжение UЦАП=9•0,625=5,625V.
Пусть на вход АЦП подано напряжение UВХ=3,2V.
Работа устройства и, следовательно, процесс преобразования входного напряжения в код начинается с подачи на второй вход устройства "Пуск" и, соответственно, на первый вход триггера 5 импульса (в исходном состоянии триггер 5 находится в нулевом состоянии). Триггер 5 переходит в единичное состояние и на его выходе появляется уровень, соответствующий логической единице. При поступлении переднего фронта перепада напряжения с выхода триггера 5 на первый управляющий вход (вход обнуления) регистра 4 он установится в нулевое состояние. На первой группе выходов регистра 4 установится код нуля, который поступит на вторые входы формирователя кодов 6. Согласно таблице (строки 1-3), независимо от кода на выходе схем сравнения 1, на первой группе выходов формирователя кодов 6 появится код числа 9 (строки 1-3, столбец 5 таблицы), а на второй группе выходов - код числа 6 (строки 1-3, столбец 6 таблицы).
После перехода триггера 6 в единичное состояние уровень логической единицы с его выхода поступает также на управляющий вход генератора импульсов 3, и с его выхода начинают поступать импульсы на второй управляющий вход (вход записи) регистра 4. В регистр 4 по заднему фронту первого импульса с генератора импульсов 3 по первой группе входов будет записан код числа 9, а по второй группе входов - код числа 6. Это соответствует корневой вершине 6-9 графа на фиг.2.
Код числа 9 с первых выходов регистра 4 поступит на входы первого ЦАП 2 (верхнего по схеме, фиг. 2) и на его выходе появится напряжение UЦАП1= 9•0,625=5,625V. Со вторых выходов регистра 4 на входы второго ЦАП 2 (нижнего по схеме, фиг. 2) поступит код числа 6 и на его выходе появится напряжение UЦАП2= 6•0,625= 3,75V. С помощью схем сравнения 1 производится сравнение напряжений, поступающих с выходов соответствующих ЦАП с входным напряжением UВХ = 3,2 V. С приходом следующего импульса с генератора импульсов 3 на стробирующие входы схем сравнения 1 по переднему фронту этого импульса производится фиксация результатов сравнения. В данном случае входное напряжение меньше напряжения на выходе и первого и второго ЦАП 2 и на выходе схем сравнения установится уровень логического нуля.
Итак, на первых входах формирователя кодов 6 установится комбинация 00, а на вторых выходах - код числа 9 (с первой группы выходов регистра 4). В соответствии с таблицей (строка 4) после этого на первых выходах формирователя кодов 6 установится код числа 5 (строка 4, столбец 5 таблицы), а на вторых выходах - код числа 2 (строка 4, столбец 6 таблицы). На фиг.2 это соответствует переходу из вершины 6-9 в вершину 2-5 по условию 00. По заднему фронту второго импульса с генератора импульсов 3 коды чисел 2 и 5 будут записаны в соответствующие разряды регистра 4, которые в дальнейшем поступят на входы соответствующих ЦАП 2. На выходе первого ЦАП (верхнего по схеме, фиг. 1) появится напряжение UЦАП1=5•0,625=3,125V, а на выходе второго ЦАП 2 (нижнего по схеме, фиг.1) появится напряжение UЦАП2=2•0,625-1,25V. В данном случае имеем UВХ>UЦАП1 и UВХ>UЦАП2. Следовательно, на выходе схем сравнения 1 будет комбинация 11. Учитывая, что на вторых входах формирователя кодов 6 установлен код числа 5, то на первых выходах формирователя кодов 6 появится код числа 5 (строка 9 таблицы). При этом на последнем выходе формирователя кодов 6 установится уровень, соответствующий логической единице (строка 9, столбец 7 таблицы). Этот сигнал поступит на второй вход триггера 5 и установит его в нулевое состояние. На выходе триггера 5 установится уровень, соответствующий логическому нулю, который выключит генератор импульсов 3. Процесс преобразования входного напряжения в код на этом закончится. На выход устройства с первых выходов формирователя кодов 6 поступит результат преобразования, т.е. код числа 5.
Из предыдущего описания следует, что процесс преобразования закончился через два такта работы устройства. Два такта также потребуются при преобразовании напряжения, соответствующего кодам чисел 6, 7, 8, 9. Для других кодов время преобразования составит три такта (фиг.2).
Увеличивая количество ЦАП и схем сравнения, можно повысить быстродействие устройства. На фиг.3 в виде графа показан процесс подбора кода для АЦП, содержащего 4 схемы сравнения и 4 ЦАП. В этом случае коды 6, 7, 8 могут быть получены в течение одного такта работы устройства, коды 2, 3, 4, 5, 9, 10, 11, 12 за два такта и коды 0, 1, 13, 14, 15 за три такта устройства.
Таким образом, предложенное устройство позволяет уменьшить время преобразования аналогового напряжения в код и, следовательно, повысить быстродействие устройства (для обычного 4-разрядного АЦП последовательного приближения необходимо в данном случае 4 такта работы устройства независимо от уровня входного напряжения).
По затратам на оборудование и быстродействию предложенный АЦП занимает промежуточное положение между АЦП считывания и АЦП последовательного приближения. Увеличивая или уменьшая количество ЦАП и схем сравнения, можно получить заданные параметры по быстродействию, что является его дополнительным положительным свойством. Среднее время преобразования можно уменьшить также за счет применения оптимальной процедуры подбора кода. Выделив формирователь кода 6 в отдельную микросхему с возможностью ее замены, можно подбирать процедуру подбора кода таким образом, чтобы обеспечить максимальное быстродействие при заданных статистических характеристиках сигнала.

Claims (1)

  1. Аналого-цифровой преобразователь, содержащий схему сравнения, на первый вход которой подается входное преобразуемое напряжение и являющийся первым входом устройства, а ко второму входу подключен выход цифроаналогового преобразователя, генератор импульсов, отличающийся тем, что в него введены триггер, формирователь кодов, дополнительные цифроаналоговые преобразователи и такое же количество дополнительных схем сравнения, первые входы которых объединены и подключены к первому входу устройства, вторые входы подключены к выходу соответствующих цифроаналоговых преобразователей, а выходы соединены с соответствующими первыми входами формирователя кодов, первая группа выходов которого является первыми выходами устройства, все группы выходов формирователя кодов подключены к соответствующим группам входов регистра, первая группа выходов регистра соединена с входами первого цифроаналогового преобразователя и вторыми входами формирователя кодов, остальные группы выходов регистра соединены с входами соответствующих цифроаналоговых преобразователей, первый вход триггера является вторым входом устройства, выход триггера, являющийся вторым выходом устройства, подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым управляющим входом регистра и стробирующими входами схем сравнения, последний выход формирователя кодов соединен со вторым входом триггера.
RU2001105121/09A 2001-02-21 2001-02-21 Аналого-цифровой преобразователь RU2187885C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2001105121/09A RU2187885C1 (ru) 2001-02-21 2001-02-21 Аналого-цифровой преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2001105121/09A RU2187885C1 (ru) 2001-02-21 2001-02-21 Аналого-цифровой преобразователь

Publications (1)

Publication Number Publication Date
RU2187885C1 true RU2187885C1 (ru) 2002-08-20

Family

ID=20246429

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001105121/09A RU2187885C1 (ru) 2001-02-21 2001-02-21 Аналого-цифровой преобразователь

Country Status (1)

Country Link
RU (1) RU2187885C1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2512890C1 (ru) * 2013-03-06 2014-04-10 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Резервированный источник тока
RU174894U1 (ru) * 2017-05-31 2017-11-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" Аналого-цифровой преобразователь

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ФЕДОРКОВ Б.Г., ТЕЛЕЦ В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. - М.: Энергоатомиздат, 1990, с. 151, рис.3.17. ГНАТЕК Ю.Р. Справочник по цифроаналоговым и аналого-цифровым преобразователям. М.: Радио и связь, 1982. *
ЧЕРНОВ В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. - М.: Машиностроение, 1988, с. 85, рис.57. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2512890C1 (ru) * 2013-03-06 2014-04-10 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Резервированный источник тока
RU174894U1 (ru) * 2017-05-31 2017-11-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ставропольский государственный аграрный университет" Аналого-цифровой преобразователь

Similar Documents

Publication Publication Date Title
US5138319A (en) Two stage a/d converter utilizing dual multiplexed converters with a common converter
US7605738B2 (en) A-D converter and A-D convert method
EP0650260B1 (en) Method and apparatus for analog to digital conversion
US5745067A (en) Two stage analoge-to-digital converter having unique fine encoding circuitry
US4388612A (en) Signal converter
US5877719A (en) Method of controlling analog-to-digital converter
US5187483A (en) Serial-to-parallel type analog-digital converting apparatus and operating method thereof
CA1338910C (en) Analog-to-digital conversion system
US6844840B1 (en) Successive-approximation-register (SAR) analog-to-digital converter (ADC) and method utilizing N three-way elements
US5581255A (en) Embedded subranging analog to digital converter
US4749984A (en) Subranging A/D converter with converging digitally controlled voltages
RU2187885C1 (ru) Аналого-цифровой преобразователь
US4369433A (en) Digital-to-analog converter and PCM encoder using the converter
US5455583A (en) Combined conventional/neural network analog to digital converter
KR100300240B1 (ko) 직병렬형a/d변환기
RU2183381C1 (ru) Аналого-цифровой преобразователь
US4668936A (en) Untrimmed 12 bit monotonic all capacitive A to D converter
RU174894U1 (ru) Аналого-цифровой преобразователь
RU2178948C2 (ru) Аналого-цифровой преобразователь логического развертывания
USRE32313E (en) Digital-to-analog converter and PCM encoder using the converter
RU2240649C2 (ru) Аналого-цифровой преобразователь
RU2204884C1 (ru) Аналого-цифровой преобразователь
KR100301041B1 (ko) 플래쉬방식아날로그/디지털변환장치
KR920015747A (ko) Ad변환기 및 ad변환 방법
RU2646356C1 (ru) Аналого-цифровой преобразователь

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20030222