RU2646356C1

RU2646356C1 - Аналого-цифровой преобразователь

Info

Publication number: RU2646356C1
Application number: RU2017115237A
Authority: RU
Inventors: Сергей Николаевич Бондарь; Мария Сергеевна Жаворонкова
Priority date: 2017-04-28
Filing date: 2017-04-28
Publication date: 2018-03-02

Abstract

Изобретение относится к измерительной технике, в частности к аналого-цифровым преобразователям, и может быть использовано в цифровых системах для измерения и контроля аналоговых величин. Технический результат заключается в расширении функциональных возможностей, повышении точности и быстродействия и снижении сложности схемы. Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, но также однополярных отрицательных и двуполярных сигналов. Устройство содержит: делитель опорного напряжения; М мультиплексоров; М компараторов напряжения; регистр; генератор тактовых импульсов; триггер; формирователь кодов, блок определения знака и инвертирования отрицательных напряжений, в состав которого входят аналоговый инвертор, компаратор, два аналоговых ключа. 5 ил., 1 табл.

Description

Область техники, к которой относится изобретение

Изобретение относится к измерительной технике, в частности к аналого-цифровым преобразователям, и может быть использовано в цифровых системах для измерения и контроля аналоговых величин.

Уровень техники

Известен N-разрядный АЦП считывания, содержащий делитель опорного напряжения, входы которого являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения, 2^Nстробируемых компараторов напряжения (КН), первые входы которых объединены и являются третьим входом устройства, предназначенным для подачи входного преобразуемого напряжения, вторые входы компараторов напряжения подключены к соответствующим выходам делителя напряжения, а выходы соединены с информационными входами дешифратора, выходы которого подключены к первым входам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является первым входом управления выходным кодом, вторые входы остальных схем ИСКЛЮЧАЮЩЕЕ ИЛИ объединены и являются вторым входом управления выходным кодом, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к информационным входам регистра, выходы которого являются выходами устройства, стробирующие входы компараторов напряжения, дешифратора и регистра объединены и являются входом синхронизации работы устройства ([1] Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. - М.: Энергоатомиздат, 1990. - С. 151, рис. 3.17).

Недостатком устройства является значительная сложность, т.к. для построения N-разрядного АЦП требуется 2^N компараторов и делитель напряжения, содержащий такое же количество одинаковых сопротивлений. При этом следует отметить, что наибольшую сложность при реализации подобных АЦП в интегральном исполнении представляет создание 2^N высокоточных компараторов напряжения, а также то, что устройство может быть использовано для измерения и контроля лишь однополярных аналоговых сигналов (сигналов положительной полярности).

Наиболее близким аналогом - прототипом к заявляемому техническому решению является аналого-цифровой преобразователь ([2] Патент RU 2183381, МПК Н03М 1/26).

Аналого-цифровой преобразователь (АЦП) содержит: делитель опорного напряжения; М мультиплексоров (М<2^N); М компараторов напряжения; регистр; генератор тактовых импульсов; триггер; формирователь кодов, причем входы делителя опорного напряжения являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения; первые входы М (М<2^N) компараторов напряжения объединены и подключены к третьему входу устройства, на который подается входное преобразуемое напряжение; выходы делителя напряжения подключены к соответствующим входам мультиплексоров, выходы которых подключены ко вторым входам соответствующих компараторов напряжения, выходы которых соединены с первыми входами формирователя кодов, первая группа выходов которого является первыми выходами устройства и подключена к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра; первый вход триггера является четвертым входом устройства; выход триггера, являющийся вторым выходом устройства, подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со стробирующими входами компараторов напряжения и вторым управляющим входом регистра, первая группа выходов которого соединена с адресными входами первого мультиплексора и вторыми входами формирователя кодов, остальные группы выходов подключены к адресным входам соответствующих мультиплексоров; последний выход формирователя кодов подключен ко второму входу триггера.

Недостатком устройства является возможность осуществления аналого-цифрового преобразования сигналов только положительной полярности.

Раскрытие изобретения

Технический результат, который может быть достигнут с помощью предлагаемого изобретения, сводится к расширению функциональных возможностей, повышению точности или быстродействия или снижению сложности схемы.

Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, но также однополярных отрицательных и двуполярных сигналов.

Технический результат достигается тем, что в аналого-цифровой преобразователь, содержащий: делитель опорного напряжения; М мультиплексоров (М<2^N); М компараторов напряжения; регистр; генератор тактовых импульсов; триггер; формирователь кодов, причем входы делителя опорного напряжения являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения; первые входы М (М<2^N) компараторов напряжения объединены; выходы делителя напряжения подключены к соответствующим входам мультиплексоров, выходы которых подключены ко вторым входам соответствующих компараторов напряжения, выходы которых соединены с первыми входами формирователя кодов, первая группа выходов которого подключена к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра; первый вход триггера является четвертым входом устройства; выход триггера подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со стробирующими входами компараторов напряжения и вторым управляющим входом регистра, первая группа выходов которого соединена с адресными входами первого мультиплексора и вторыми входами формирователя кодов, остальные группы выходов подключены к адресным входам соответствующих мультиплексоров; последний выход формирователя кодов подключен ко второму входу триггера, введен блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН), причем вход БОЗ и ИОН служит третьим входом устройства, первый выход БОЗ и ИОН служит первым выходом устройства, второй выход БОЗ и ИОН подключен к первым входам М (М<2^N) компараторов напряжения; первая группа выходов формирователя кодов является вторыми выходами устройства, а выход триггера служит третьим выходом устройства.

Формирователь кодов может быть реализован как постоянное запоминающее устройство (ПЗУ).

БОЗ и ИОН содержит аналоговый инвертор, компаратор, первый (нормально замкнутый) аналоговый ключ, второй (нормально разомкнутый) аналоговый ключ; вход БОЗ и ИОН подключен одновременно к входу аналогового инвертора, первому (неинвертирующему) входу компаратора, сигнальному входу второго (нормально разомкнутого) аналогового ключа; второй (инвертирующий) вход компаратора «заземлен»; выход компаратора одновременно подключен к первому выходу БОЗ и ИОН и входам управления аналоговых ключей, выходы которых соединены со вторым выходом БОЗ и ИОН.

Краткое описание чертежей

На фиг. 1 приведена структурная схема аналого-цифрового преобразователя.

На фиг. 2 приведена структурная схема блока определения знака и инвертирования отрицательных напряжений.

На фиг. 3 приведены временные диаграммы, поясняющие работу блока определения знака и инвертирования отрицательных напряжений.

На фиг. 4 и 5 приведены алгоритмы процедуры подбора кода.

Осуществление изобретения

Аналого-цифровой преобразователь содержит: делитель опорного напряжения 1; М мультиплексоров (М<2^N) 2 (2_1-M); М компараторов напряжения 3 (3_1-M); регистр 4; генератор тактовых импульсов 5; триггер 6; формирователь кодов 7; блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН) 8, причем вход БОЗ и ИОН 8 служит третьим входом устройства («U_вх»), первый выход БОЗ и ИОН 8 служит первым выходом устройства («код знака»), второй выход БОЗ и ИОН 8 подключен к объединенным первым входам М компараторов напряжения 3, на которые подается модуль входного преобразуемого напряжения

; входы делителя опорного напряжения 1 являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения; выходы делителя напряжения 1 подключены к соответствующим входам мультиплексоров 2, выходы которых подключены ко вторым входам соответствующих компараторов напряжения 3, выходы которых соединены с первыми входами формирователя кодов 7, первая группа выходов которого является вторыми выходами устройства («код амплитуды») и подключена к первой группе информационных входов регистра 4; остальные группы выходов формирователя кодов 7 соединены с соответствующими группами информационных входов регистра 4; первый вход триггера 6 является четвертым входом устройства («пуск»); выход триггера 6 служит третьим выходом устройства («завершение преобразования») и подключен к первому управляющему входу регистра 4, а также к управляющему входу генератора импульсов 5, выход которого соединен со стробирующими входами М компараторов напряжения 3 и вторым управляющим входом регистра 4, первая группа выходов которого соединена с адресными входами первого мультиплексора 2 и вторыми входами формирователя кодов 7, остальные группы выходов подключены к адресным входам соответствующих мультиплексоров 2; последний выход формирователя кодов 7 подключен ко второму входу триггера 6.

БОЗ и ИОН 8 содержит аналоговый инвертор 9, компаратор 10, первый (нормально замкнутый) аналоговый ключ 11, второй (нормально разомкнутый) аналоговый ключ 12; вход БОЗ и ИОН 8 подключен одновременно к входу аналогового инвертора 9, первому (неинвертирующему) входу компаратора 10, сигнальному входу второго (нормально разомкнутого) аналогового ключа 12; второй (инвертирующий) вход компаратора 10 «заземлен»; выход компаратора 10 одновременно подключен к первому выходу БОЗ и ИОН 8 и входам управления аналоговых ключей 11 и 12, выходы которых соединены со вторым выходом БОЗ и ИОН 8.

Аналого-цифровой преобразователь работает следующим образом.

БОЗ и ИОН 8 призван определить знак (полярность) уровня напряжения входного сигнала и ретранслировать входной сигнал далее с единичным коэффициентом передачи, а в случае отрицательной полярности подвергнуть транслируемый сигнал инверсии, то есть сформировать модуль входного сигнала. ([3] Патент RU 2356163, МПК Н03М 1/34; [4]. Хорольский В.Я., Бондарь С.Н, Бондарь М.С. Повышение эффективности высокоскоростных аналого-цифровых преобразователей за счет введения блока определения знака и инвертирования отрицательных напряжений // Известия высших учебных заведений. Северо-Кавказский регион. Технические науки. - 2007. - № 3. - С. 15-17). В частности:

1) в случае поступления на вход БОЗ и ИОН 8 (устройства) сигнала положительной полярности (интервалы времени [t₁; t₂], [t₃; t₄], (фиг. 3)):

- компаратор 10 формирует сигнал с уровнем логической единицы (фиг. 3б);

- на первом выходе БОЗ и ИОН 8 (первом выходе устройства («код знака»)) формируется сигнал с уровнем логической единицы (фиг. 3ж);

- (нормально разомкнутый) аналоговый ключ 12 переводится в замкнутое состояние;

- (нормально замкнутый) аналоговый ключ 11 переводится в разомкнутое состояние;

- входной сигнал транслируется через замкнутый аналоговый ключ 12 (фиг. 3в) на второй выход БОЗ и ИОН 8 (фиг. 3е);

2) в случае поступления на вход БОЗ и ИОН 8 (устройства) сигнала отрицательной полярности (интервалы времени [t₂; t₃], [t₄; t₅], (фиг. 3)):

- компаратор 10 формирует сигнал с уровнем логического нуля (фиг. 3б);

- на первом выходе БОЗ и ИОН 8 (первом выходе устройства («код знака»)) формируется сигнал с уровнем логического нуля (фиг. 3ж);

- (нормально разомкнутый) аналоговый ключ 12 переводится в разомкнутое состояние;

- (нормально замкнутый) аналоговый ключ 11 переводится в замкнутое состояние;

- входной сигнал, инвертированный посредством аналогового инвертора 9 (фиг. 3г), транслируется через замкнутый аналоговый ключ 11 (фиг. 3д) на второй выход БОЗ и ИОН 8 (фиг. 3е).

Таким образом, БОЗ и ИОН 8 фактически формирует модуль (1) (фиг. 3е) и знак (2) (фиг. 3ж) транслируемого сигнала.

где

,

- выходное напряжение БОЗ и ИОН 8 на первом и втором выходах (U_вых1, U_вых2 - фиг. - 3е, 3ж);

U¹ и U⁰ - высокий и низкий уровни напряжения - уровни логической единицы и нуля.

Делитель опорного напряжения 1 представляет собой 2^N последовательно соединенных одинаковых резисторов.

Мультиплексор 2 предназначен для подключения одного из выходов делителя опорного напряжения 1 к входу соответствующего компаратора напряжения 3. Номер подключаемого входа определяется кодом, подаваемым на адресные входы мультиплексора 2.

Компаратор напряжения 3 предназначен для сравнения напряжения, поступающего с выхода соответствующего мультиплексора 2 с модулем входного преобразуемого напряжения

.

Регистр 4 предназначен для запоминания текущих кодов, поступающих с выхода формирователя кодов 7, в процессе подбора выходного кода.

Генератор тактовых импульсов 5 предназначен для синхронизации работы устройства. По переднему фронту импульсов, поступающих с генератора 5, происходит фиксация состояния компараторов напряжения 3, по заднему фронту происходит запись в регистр 4 кодов с выходов формирователя кодов 7.

Триггер 6 предназначен для фиксации начала процесса преобразования и его окончания. При подаче на его первый вход сигнала "Пуск" триггер 6 устанавливается в единичное состояние и начинается процесс преобразования. При появлении сигнала логической единицы на последнем выходе формирователя кодов 7 триггер 6 устанавливается в нулевое состояние и процесс преобразования заканчивается.

Формирователь кодов 7 предназначен для реализации процесса подбора кода в процессе преобразования.

Рассмотрим процесс подбора кода на одном частном примере. Пусть разрядность устройства АЦП равна четырем, и АЦП содержит два мультиплексора и соответственно два компаратора напряжения (М=2).

Процесс подбора кода можно изобразить в виде графа, изображенного на фиг. 4.

В соответствии с фиг. 4 первоначально на адресных входах первого мультиплексора 3 (верхнего по схеме) устанавливается код 9, а на адресных входах второго мультиплексора 3 (нижнего по схеме) устанавливается код 6 (верхняя корневая вершина). Благодаря мультиплексорам 3 на вторых входах компараторов напряжения 3 установятся напряжения, соответствующие кодам 6 и 9. Обозначим через U_М1 напряжение на выходе первого мультиплексора и через U_М2 - напряжение на выходе второго мультиплексора. На выходах компараторов 3 при этом в зависимости от величины модуля входного напряжения возможны три комбинации:

00 - когда модуль входного напряжения

меньше напряжения, поступающего как с первого, так и второго мультиплексоров 2 (

;

);

10 - когда модуль входного напряжения больше напряжения, поступающего со второго мультиплексора 2, но меньше напряжения, поступающего с первого мультиплексора 2 (

;

);

11 - когда модуль входного напряжения больше напряжения, поступающего как с первого, так и второго мультиплексоров 2 (

;

).

Далее в зависимости от значения кодов на выходе компараторов напряжения 3 происходит переход по соответствующей дуге графа. Например, при коде 00 происходит переход к вершине 2-5 и, соответственно, на адресных входах мультиплексоров 2 должны быть установлены коды чисел 2 (нижний мультиплексор) и 5 (верхний мультиплексор). Процесс подбора кода прекращается по достижении висячей вершины. В качестве выходного кода, соответствующего величине модуля входного напряжения

, берется код, указанный на фиг. 4 в прямоугольниках.

В таблице показано, каким образом формирователь кодов 7 должен преобразовывать коды, поступающие на его входы.

Для примера рассмотрим 4, 5, 6 строки таблицы. В 4-м столбце таблицы везде стоит цифра 9. Это означает, что на первых выходах регистра 4, которые поступают на вторые входы формирователя кодов 7, установлен код, соответствующий цифре 9. При этом, если на выходе 1-го и 2-го компараторов будут нули (4-я строка таблицы), то на первых выходах формирователя кодов установится код, соответствующий числу 5 (4-я строка, 5-й столбец таблицы), а на вторых выходах установится код, соответствующий числу 2 (4-я строка, 6-й столбец таблицы). Т.е. организуется переход от вершины 6-9 к вершине 2-5 по дуге 00 (фиг. 4). В последнем столбце 4-й строки (соответствующей значению сигнала на последнем выходе формирователя кодов 7) в данном случае стоит ноль, что указывает, что висячая вершина не достигнута и процесс преобразования должен быть продолжен.

Формирователь кодов 7 может быть реализован с помощью постоянного запоминающего устройства или на программируемых логических матрицах.

Следует отметить, что процесс подбора кода необязательно должен соответствовать тому, что изображен на фиг. 4. Если известны вероятности появления отдельных кодовых комбинаций, то можно подобрать такую последовательность, которая обеспечивала бы минимум среднего времени преобразования или какого-либо другого критерия. Оптимальная последовательность кодов может быть найдена методами теории поиска (в данном случае производится поиск кодовой комбинации, соответствующей величине модуля входного напряжения). ([5] Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА. / Под. ред. И.А. Ушакова. - М.: Радио и связь, 1981. - 280 с.).

Рассмотрим работу устройства при выполнении процедуры подбора кода в соответствии с фиг. 4 для следующего конкретного случая. Разрядность устройства АЦП - N=4. Устройство содержит 2 мультиплексора и 2 компаратора (М=2). Опорное напряжение, подключенное к делителю опорного напряжения, равно 10 В. Диапазон для модуля двуполярного входного напряжения составляет 10 В (в случае симметричности двуполярного входного напряжения диапазон входных сигналов может достигать 20 В). Для 4-разрядного АЦП, в этом случае, ступень квантования равна ΔU =10 В/2⁴ =10 В/16 = 0,625 В. Это означает, что при подаче на адресный вход мультиплексора 2 кода, соответствующего, например, числу 9, на выходе этого мультиплексора 2 появится напряжение U_М=9⋅0,625 В=5,625 В.

Предположим, что модуль входного напряжения (напряжение, поступающее со второго выхода БОЗ и ИОН 8 на первые входы компараторов напряжения 2) составляет 3,2 В (

).

Работа устройства и, следовательно, процесс преобразования входного напряжения в код, начинается с подачи на четвертый вход устройства "Пуск" и соответственно на первый вход триггера 6 импульса (в исходном состоянии триггер 6 находится в нулевом состоянии). Триггер 6 переходит в единичное состояние и на его выходе появляется уровень, соответствующий логической единице. При поступлении переднего фронта перепада напряжения с выхода триггера 6 на первый управляющий вход (вход обнуления) регистра 4 он установится в нулевое состояние. На первой группе выходов регистра 4 установится код нуля, который поступит на вторые входы формирователя кодов 7. Согласно данным таблицы (строки 1-3) независимо от кода на выходе компараторов напряжения 3 на первой группе выходов формирователя кодов 7 появится код числа 9 (строки 1-3, столбец 5), а на второй группе выходов - код числа 6 (строки 1-3, столбец 6).

После перехода триггера 6 в единичное состояние уровень логической единицы с его выхода поступает также на управляющий вход генератора импульсов 5, и с его выхода начинают поступать импульсы на второй управляющий вход (вход записи) регистра 4. В регистр 4 по заднему фронту первого импульса с генератора импульсов 5 по первой группе входов будет записан код числа 9, а по второй группе входов - код числа 6. Это соответствует корневой вершине 6-9 графа на фиг. 4.

Код числа 9 с первых выходов регистра 4 поступит на адресные входы первого мультиплексора 2 (верхнего по схеме) и на его выходе появится напряжение U_М1= 9⋅0,625 = 5,625 В. Со вторых выходов регистра 4 на адресные входы второго мультиплексора 2 (нижнего по схеме) поступит код числа 6 и на его выходе появится напряжение U_М2 = 6⋅0,625 = 3,75 В. С помощью компараторов напряжения 3 производится сравнение напряжений, поступающих с выходов соответствующих мультиплексоров с модулем входного напряжения

. С приходом следующего импульса с генератора импульсов 5 на стробирующие входы компараторов напряжения 3 по переднему фронту этого импульса производится фиксация результатов сравнения. В данном случае модуль входного напряжения меньше напряжения на выходе и первого и второго мультиплексоров 2 и на выходе компараторов 3 установится уровень логического нуля.

Итак, на первых входах формирователя кодов 7 установится комбинация 00, а на вторых выходах - код числа 9 (с первой группы выходов регистра 4). В соответствии с таблицей (строка 4) после этого на первых выходах формирователя кодов установится код числа 5 (строка 4, столбец 5), а на вторых выходах - код числа 2 (строка 4, столбец 6 таблицы). На фиг. 4 это соответствует переходу из вершины 6-9 в вершину 2-5 по условию 00. По заднему фронту второго импульса с генератора импульсов 5 коды чисел 2 и 5 будут записаны в соответствующие разряды регистра 4, которые в дальнейшем поступят на адресные входы соответствующих мультиплексоров 2. На выходе первого мультиплексора (верхнего по схеме) появится напряжение U_М1=5⋅0,625 = 3,125 В, а на выходе второго мультиплексора 2 (нижнего по схеме) появится напряжение U_М2=2⋅0,625 = 1,25 В. В данном случае имеем

и

. Следовательно, на выходе компараторов напряжения 3 будет комбинация 11. Учитывая, что на вторых входах формирователя кодов 7 установлен код числа 5, то на первых выходах формирователя кодов 7 появится код числа 5 (строка 9 таблицы). При этом на последнем выходе формирователя кодов 7 установится уровень, соответствующий логической единице (строка 9, столбец 7 таблицы). Этот сигнал поступит на второй вход триггера 6 и установит его в нулевое состояние. На выходе триггера 6 установится уровень, соответствующий логическому нулю, который выключит генератор импульсов 5. Процесс преобразования входного напряжения в код на этом закончится. На выход устройства с первых выходов формирователя кодов 7 поступит результат преобразования, т.е. код числа 5.

Из предыдущего описания следует, что процесс преобразования закончился через два такта работы устройства. Два такта также потребуются при преобразовании напряжения, соответствующего кодам чисел 6, 7, 8, 9. Для других кодов время преобразования составит три такта (фиг. 4).

Увеличивая количество мультиплексоров 2, можно повысить быстродействие устройства. На фиг. 5 в виде графа показан процесс подбора кода для АЦП, содержащего четыре мультиплексора 2 и четыре компаратора напряжения 3. В этом случае коды 6, 7, 8 могут быть получены в течение одного такта работы устройства, коды 2, 3, 4, 5, 9, 10, 11, 12 за два такта и коды 0, 1, 13, 14, 15 за три такта работы устройства.

По затратам на оборудование и быстродействию предложенный АЦП занимает промежуточное положение между АЦП считывания и АЦП последовательного приближения. Увеличивая или уменьшая количество мультиплексоров 2 и компараторов 3, можно получить заданные параметры по быстродействию. Среднее время преобразования можно уменьшить за счет применения оптимальной процедуры подбора кода. Выделив формирователь кода 7 в отдельную микросхему с возможностью ее замены, можно подбирать процедуру подбора кода таким образом, чтобы обеспечить максимальное быстродействие при заданных статистических характеристиках сигнала.

Устройство АЦП, служащее прототипом, ориентировано на работу с однополярными сигналами (сигналами положительной полярности). Благодаря введению в состав устройства БОЗ И ИОН 8 предлагаемое устройство АЦП может работать как с однополярными сигналами (причем как положительной, так и отрицательной полярности), так и двуполярными сигналами, то есть имеет место расширение функциональных возможностей предлагаемого устройства АЦП относительно прототипа.

Введение в состав устройства БОЗ и ИОН 8, при аналого-цифровой обработке двуполярных сигналов, в отличие от типовых схем включения для преобразования двуполярного входного сигнала в диапазон одной полярности ([6]. Звонарев Е. Драйвера для АЦП на основе операционного усилителя компании Texas Instruments // Компоненты и технологии. 2007. №11, рис. 3, 4. [Электронный ресурс] http://kit-e.ru/articles/usil/2007_11_33.php (дата обращения: 10.02.2017)) приводит:

а) к увеличению разрядности АЦП на один разряд (старший разряд кода, несущий информацию о полярности входного сигнала, формирует БОЗ и ИОН 8);

б) к возможности пересчета динамического диапазона входных сигналов и шага квантования (увеличению их в два раза), что способствует существенному увеличению точности аналого-цифрового преобразования входных сигналов в связи с повышением помехоустойчивости АЦП.

Другими словами, для обеспечения одинаковых требований к точности преобразования в прототипе и предлагаемом устройстве АЦП вместо N разрядного делителя напряжения 1, содержащего 2^N высокоточных резисторов, N разрядных мультиплексоров 2, в предлагаемом устройстве требуются (N-1) разрядный делитель напряжений 1, (N-1) разрядные мультиплексоры 2 при одновременном упрощении регистра 4, формирователя кодов 7 и возможном использовании (М-1) мультиплексоров и компараторов напряжений 3, в силу чего предлагаемое устройство АЦП будет проще при одновременном повышении быстродействия в силу снижения задержки импульсов, обусловленной упрощением процедуры подбора.

То есть имеет место, как расширение функциональных возможностей, так и повышение точности или быстродействия или снижение сложности схемы устройства.

Claims

Аналого-цифровой преобразователь, содержащий: делитель опорного напряжения; M мультиплексоров; M компараторов напряжения; регистр; генератор тактовых импульсов; триггер; формирователь кодов, причем: входы делителя опорного напряжения являются соответственно первым и вторым входами устройства и предназначены для подключения опорного напряжения; первые входы M компараторов напряжения объединены; выходы делителя напряжения подключены к соответствующим входам мультиплексоров, выходы которых подключены ко вторым входам соответствующих компараторов напряжения, выходы которых соединены с первыми входами формирователя кодов, первая группа выходов которого подключена к первой группе информационных входов регистра, остальные группы выходов формирователя кодов соединены с соответствующими группами информационных входов регистра; первый вход триггера является четвертым входом устройства; выход триггера подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со стробирующими входами компараторов напряжения и вторым управляющим входом регистра, первая группа выходов которого соединена с адресными входами первого мультиплексора и вторыми входами формирователя кодов, остальные группы выходов подключены к адресным входам соответствующих мультиплексоров; последний выход формирователя кодов подключен ко второму входу триггера, отличающийся тем, что в устройство введен блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН), причем вход БОЗ и ИОН служит входом устройства, первый выход БОЗ и ИОН служит третьим входом устройства, первый выход БОЗ и ИОН служит первым выходом устройства, второй выход БОЗ и ИОН подключен к первым входам M компараторов напряжения; первая группа выходов формирователя кодов является вторыми выходами устройства, а выход триггера служит третьим выходом устройства; БОЗ и ИОН содержит аналоговый инвертор, компаратор, первый (нормально замкнутый) аналоговый ключ, второй (нормально разомкнутый) аналоговый ключ; вход БОЗ и ИОН подключен одновременно к входу аналогового инвертора, первому (неинвертирующему) входу компаратора, сигнальному входу второго (нормально разомкнутого) аналогового ключа; второй (инвертирующий) вход компаратора «заземлен»; выход компаратора одновременно подключен к первому выходу БОЗ и ИОН и входам управления аналоговых ключей, выходы которых соединены со вторым выходом БОЗ и ИОН.