RU182312U1

RU182312U1 - Аналого-цифровой преобразователь

Info

Publication number: RU182312U1
Application number: RU2018112832U
Authority: RU
Inventors: Сергей Николаевич Бондарь; Мария Сергеевна Жаворонкова
Priority date: 2017-04-28
Filing date: 2017-04-28
Publication date: 2018-08-14

Abstract

Полезная модель относится к измерительной технике, в частности к аналого-цифровым преобразователям, и может быть использована в цифровых системах для измерения и контроля аналоговых величин.

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к расширению функциональных возможностей, повышению точности или быстродействия, или снижению сложности схемы.

Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, но также однополярных отрицательных и двуполярных сигналов.

Устройство содержит схему сравнения; цифроаналоговый преобразователь; одновибратор; регистр; вычитающий счетчик; триггер; генератор импульсов; постоянное запоминающее устройство; блок определения знака и инвертирования отрицательных напряжений, в состав которого входят аналоговый инвертор; компаратор; два аналоговых ключа. 4 ил., 2 табл.

Description

Область техники, к которой относится полезная модель

Уровень техники

Известен аналого-цифровой преобразователь последовательного приближения, содержащий схему сравнения, регистр последовательной аппроксимации, цифроаналоговый преобразователь, элемент И, генератор тактовых импульсов ([1]. Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. - М.: Машиностроение, 1988. - С. 85, рис. 57. Функциональная схема и временные диаграммы АЦП последовательной аппроксимации).

Недостатком устройства является низкое быстродействие, поскольку не учитываются статистические характеристики сигнала, время установления напряжения на выходе цифроаналогового преобразователя и значения кодов, полученных на предыдущих циклах преобразования, а также, то, что устройство может быть использовано для измерения и контроля лишь однополярных аналоговых сигналов (сигналов положительной полярности).

Наиболее близким аналогом - прототипом к заявляемому техническому решению является аналого-цифровой преобразователь ([2]. Патент RU 2187884, МПК Н03М 1/26).

Аналого-цифровой преобразователь (АЦП) содержит: схему сравнения; цифроаналоговый преобразователь (ЦАП); одновибратор; регистр; вычитающий счетчик; триггер; генератор импульсов; постоянное запоминающее устройство (ПЗУ), причем: на первый вход схемы сравнения, являющийся первым входом устройства, подается входное преобразуемое напряжение, а ко второму входу схемы сравнения подключен выход ЦАП, входы которого соединены с выходами регистра и являются первыми выходами устройства; первые выходы ПЗУ подключены к первым входам регистра, первые адресные входы ПЗУ соединены с выходами регистра, а второй адресный вход ПЗУ соединен с выходом схемы сравнения; первый вход триггера является вторым входом устройства, выход триггера, являющийся вторым выходом устройства, подключен к первому входу одновибратора, второму входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым входом триггера и первым входом вычитающего счетчика, выход которого соединен со вторым входом одновибратора, выход которого соединен с третьим входом регистра и вторым входом вычитающего счетчика, третьи входы которого подключены к вторым выходам ПЗУ, третий выход которого соединен с третьим входом триггера.

Недостатком устройства является возможность осуществления аналого-цифрового преобразования сигналов только положительной полярности.

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к расширению функциональных возможностей.

Технический результат достигается тем, что в аналого-цифровой преобразователь, содержащий: схему сравнения; цифроаналоговый преобразователь (ЦАП); одновибратор; регистр; вычитающий счетчик; триггер; генератор импульсов; постоянное запоминающее устройство (ПЗУ), причем: ко второму входу схемы сравнения подключен выход ЦАП, входы которого соединены с выходами регистра; первые выходы ПЗУ подключены к первым входам регистра, первые адресные входы ПЗУ соединены с выходами регистра, а второй адресный вход ПЗУ соединен с выходом схемы сравнения; первый вход триггера является вторым входом устройства, выход триггера подключен к первому входу одновибратора, второму входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым входом триггера и первым входом вычитающего счетчика, выход которого соединен со вторым входом одновибратора, выход которого соединен с третьим входом регистра и вторым входом вычитающего счетчика, третьи входы которого подключены к вторым выходам ПЗУ, третий выход которого соединен с третьим входом триггера, введен блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН), причем вход БОЗ и ИОН служит входом устройства, первый выход БОЗ и ИОН служит первым выходом устройства, второй выход БОЗ и ИОН подключен к первому входу схемы сравнения; выходы регистра являются вторыми выходами устройства, а выход триггера является третьим выходом устройства.

БОЗ и ИОН содержит аналоговый инвертор, компаратор, первый (нормально замкнутый) аналоговый ключ, второй (нормально разомкнутый) аналоговый ключ; вход БОЗ и ИОН подключен одновременно к входу аналогового инвертора, первому (неинвертирующему) входу компаратора, сигнальному входу второго (нормально разомкнутого) аналогового ключа; второй (инвертирующий) вход компаратора «заземлен»; выход компаратора одновременно подключен к первому выходу БОЗ и ИОН и входам управления аналоговых ключей, выходы которых соединены со вторым выходом БОЗ и ИОН.

Краткое описание чертежей

На фиг. 1, приведена структурная схема аналого-цифрового преобразователя.

На фиг. 2, приведена структурная схема блока определения знака и инвертирования отрицательных напряжений.

На фиг. 3 приведены временные диаграммы, поясняющие работу блока определения знака и инвертирования отрицательных напряжений.

На фиг. 4 приведен алгоритм процедуры подбора кода.

Осуществление полезной модели

Аналого-цифровой преобразователь содержит схему сравнения 1, цифро-аналоговый преобразователь (ЦАП) 2, одновибратор 3; регистр 4; вычитающий счетчик 5; триггер 6; генератор импульсов 7; постоянное запоминающее устройство (ПЗУ) 8, блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН) 9, причем: вход БОЗ и ИОН 9 служит входом устройства («U_вх»), первый выход БОЗ и ИОН 9 служит первым выходом устройства («код знака»), второй выход БОЗ и ИОН 9 подключен к первому входу схемы сравнения 1; ко второму входу схемы сравнения 1 подключен выход ЦАП 2, входы которого соединены с выходами регистра 4, являющимися вторыми выходами устройства; первые выходы ПЗУ 8 подключены к первым входам регистра 4, первые адресные входы ПЗУ 8 соединены с выходами регистра 4, а второй адресный вход ПЗУ 8 соединен с выходом схемы сравнения 1; первый вход триггера 6 является вторым входом устройства, выход триггера 6, являющийся третьим выходом устройства, подключен к первому входу одновибратора 3, второму входу регистра 4 и управляющему входу генератора импульсов 7, выход которого соединен со вторым входом триггера 6 и первым входом вычитающего счетчика 5, выход которого соединен со вторым входом одновибратора 3, выход которого соединен с третьим входом регистра 4 и вторым входом вычитающего счетчика 5, третьи входы которого подключены к вторым выходам ПЗУ 8, третий выход которого соединен с третьим входом триггера 6, введен блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН) 9, причем вход БОЗ и ИОН 9 служит входом устройства, первый выход БОЗ и ИОН 9 служит первым выходом устройства, второй выход БОЗ и ИОН 9 подключен к первому входу схемы сравнения 1.

БОЗ и ИОН 9 содержит аналоговый инвертор 10, компаратор 11, первый (нормально замкнутый) аналоговый ключ 12, второй (нормально разомкнутый) аналоговый ключ 13; вход БОЗ и ИОН 9 подключен одновременно к входу аналогового инвертора 10, первому (неинвертирующему) входу компаратора 11, сигнальному входу второго (нормально разомкнутого) аналогового ключа 13; второй (инвертирующий) вход компаратора 11 «заземлен»; выход компаратора 11 одновременно подключен к первому выходу БОЗ и ИОН 9 и входам управления аналоговых ключей 12 и 13, выходы которых соединены со вторым выходом БОЗ и ИОН 9.

Аналого-цифровой преобразователь работает следующим образом.

БОЗ и ИОН 9 призван определить знак (полярность) уровня напряжения входного сигнала и ретранслировать входной сигнал далее с единичным коэффициентом передачи, а в случае отрицательной полярности подвергнуть транслируемый сигнал инверсии, то есть сформировать модуль входного сигнала. ([3]. Патент RU 2356163, МПК Н03М 1/34; [4]. Хорольский В.Я., Бондарь С.Н, Бондарь М.С. Повышение эффективности высокоскоростных аналого-цифровых преобразователей за счет введения блока определения знака и инвертирования отрицательных напряжений // Известия высших учебных заведений. Северо-кавказский регион. Технические науки. - 2007. -№3. - С. 15-17.). В частности:

1) в случае поступления на вход БОЗ и ИОН 9 (устройства) сигнала положительной полярности (интервалы времени [t₁; t₂], [t₃; t₄], (фиг. 3)):

компаратор 11 формирует сигнал с уровнем логической единицы (фиг. 3б);

на первом выходе БОЗ и ИОН 9 (первом выходе устройства («код знака»)) формируется сигнал с уровнем логической единицы (фиг. 3ж);

(нормально разомкнутый) аналоговый ключ 13 переводится в замкнутое состояние;

(нормально замкнутый) аналоговый ключ 12 переводится в разомкнутое состояние;

входной сигнал транслируется, через замкнутый аналоговый ключ 13 (фиг. 3в), на второй выход БОЗ и ИОН 9 (фиг. 3е);

2) в случае поступления на вход БОЗ и ИОН 9 (устройства) сигнала отрицательной полярности (интервалы времени [t₂; t₃], [t₄; t₅], (фиг. 3)):

компаратор 11 формирует сигнал с уровнем логического нуля (фиг. 3б);

на первом выходе БОЗ и ИОН 9 (первом выходе устройства («код знака»)) формируется сигнал с уровнем логического нуля (фиг. 3ж);

(нормально разомкнутый) аналоговый ключ 13 переводится в разомкнутое состояние;

(нормально замкнутый) аналоговый ключ 12 переводится в замкнутое состояние;

входной сигнал, инвертированный посредством аналогового инвертора 10 (фиг. 3г), транслируется, через замкнутый аналоговый ключ 12 (фиг. 3д), на второй выход БОЗ и ИОН 9 (фиг. 3е).

Таким образом, БОЗ и ИОН 9 фактически формирует модуль (1) (фиг. 3е) и знак (2) (фиг. 3ж) транслируемого сигнала.

где

,

- выходное напряжение БОЗ и ИОН 9 на первом и втором выходах (U_вых1, U_вых2 - фиг. 3е, 3ж);

U¹ и U⁰ - высокий и низкий уровни напряжения - уровни логической единицы и нуля.

Схема сравнения 1 предназначена для сравнения модуля входного преобразуемого напряжения |U_вх| и напряжения с выхода ЦАП 2 - U_ЦАП. В случае |U_ВХ|>U_ЦАП на выходе схемы сравнения 1 появится сигнал, соответствующий логической единице, в противном случае - логическому нулю.

ЦАП 2 предназначен для преобразования цифрового кода, подаваемого на его вход, в соответствующий уровень выходного аналогового напряжения.

Одновибратор 3 предназначен для формирования импульса при подаче на его первый или второй входы переднего фронта импульса (после очередного цикла сравнения). По заднему фронту этого импульса в регистр 4 и вычитающий счетчик 5 записываются новые значения из ПЗУ 8.

Регистр 4 предназначен для хранения текущего значения выходного кода преобразования. Вычитающий счетчик 5 предназначен для формирования интервала времени, соответствующего времени установления напряжения на выходе ЦАП 2 для текущего кода. После записи в счетчик 5 некоторого числа на его первый (вычитающий) вход начинают поступать импульсы с выхода генератора импульсов 7. При обнулении счетчика 5 на его выходе появляется уровень, соответствующий логической единице, который указывает на то, что напряжение на выходе ЦАП 2 достигло установившегося значения. Пусть для данного кода K_i (поданного на вход ЦАП 2) время установления выходного напряжения ЦАП 2 составляет T_i, а период импульсов, поступающих с генератора 7, составляет Δt, то для формирования временного интервала T_i в счетчик необходимо записать код, равный N_СЧi=T_i/Δt.

Триггер 6 предназначен для фиксации начала и конца процесса преобразования. При подаче на его первый вход импульса триггер 6 переходит в единичное состояние и начинается процесс преобразования.

По окончании процесса преобразования, триггер 6 сбрасывается в нулевое состояние отрицательным фронтом импульса с генератора импульсов 7 при поступлении на третий вход триггера 6 единичного сигнала с третьего выхода ПЗУ. Генератор импульсов 7 предназначен для подачи импульсов на первый (вычитающий) вход вычитающего счетчика 5. Он запускается при подаче на его управляющий вход напряжения, соответствующего логической единице, с выхода триггера 6.

ПЗУ 8 предназначено для хранения цифровых кодов, используемых в процессе выполнения процедуры подбора выходного кода, соответствующего модулю входного аналогового напряжения |U_вх|. В ПЗУ 8 также хранятся значения задержек для всех используемых кодов (соответствующих времени установления напряжения на выходе ЦАП 2).

Рассмотрим построение оптимальной процедуры подбора кода в процессе аналого-цифрового преобразования для 4-разрядного АЦП (N=4).

Количество возможных кодов, которые могут быть использованы в данном случае, равно 16 (от 0 до 15 или от 0000 до 1111 в двоичном коде). Пусть, исходя из анализа функции распределения модулю входного аналогового напряжения |U_вх|, вероятность того, что данный код будет соответствовать входному напряжению, будет равна значению, приведенному в таблице 1 (этим данным соответствует нормальный закон распределения).

Предположим также, что время установления напряжения на выходе ЦАП 2 пропорционально входному коду, т.е. если на вход ЦАП 2 был подан код, равный 8 (1000), то в вычитающий счетчик 5 необходимо записать число 8 (как правило большим значениям кода соответствуют большие значения времени установления ЦАП).

Необходимо найти такую последовательность подбора кода, которая обеспечила минимум среднего времени преобразования. Задача построения оптимальной процедуры подбора кода в процессе аналого-цифрового преобразования соответствует известной задаче построения оптимальных программ диагностирования, т.е. поиску в объекте контроля единственного неисправного элемента ([5]. Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под. ред. И.А. Ушакова. - М.: Радио и связь, 1981. - С. 50-84).

Использовав соответствующий алгоритм построения оптимальной стратегии поиска, получим, что в данном случае целесообразно подбор кода производить в соответствии с программой, изображение которой в виде графа приведено на фиг. 4. Среднее время преобразования в этом случае составит 1,76⋅t_ЦАПmax) где t_ЦАПmax - максимальное время установления напряжения на выходе ЦАП. Учитывая, что для 4-разрядного АЦП последовательного приближения это время составляет 4t_ЦАПmax, предложенное устройство повышает быстродействие АЦП более чем в два раза.

В соответствии с фиг. 4 первым должен быть проверен код, равный 8 (1000). Если напряжение на выходе ЦАП 2 будет больше модуля входного напряжения (|U_ВХ|<U_ЦАП), то следующим должен быть проверен код 6 (0110) - переход производится по левой ветви графа, выходящей из первой вершины и помеченной цифрой 0. Если напряжение на выходе ЦАП 2 будет меньше входного напряжения (|U_ВХ|>U_ЦАП), то следующим должен быть проверен код 10 (1010) - переход производится по правой ветви графа, выходящей из первой вершины и помеченной цифрой 1. При достижении висячей вершины или вершины, у которой отсутствует левая ветвь, процесс подбора кода заканчивается. При этом в качестве результата преобразования берется код, указанный на фиг. 4 в прямоугольнике.

Содержимое ПЗУ 8 для этой процедуры подбора кода приведено в таблице 2.

Программа подбора кода записана в ПЗУ 8 в виде последовательности слов. Адреса слов приведены во втором столбце "Адрес". Значение адреса приведено как в десятичной форме, так и в двоичной (в скобках). В двоичной форме записи адреса старший бит выделен, он формируется сигналом с выхода схемы сравнения 1. Каждое слово имеет три поля. Первое поле "Код" содержит текущий код, используемый на данном шаге подбора выходного кода (в таблице приведено десятичное значение этого кода и в скобках - его двоичное представление). Поле "Задержка" содержит число, пропорциональное времени установления ЦАП 2 для соответствующего кода из поля "Код" (в данном случае принято, что это время пропорционально текущему коду подбора). Поле "Признак окончания" определяет момент времени окончания программы подбора кода. Выполнение программы заканчивается, если это поле будет содержать единицу. В этом случае поле "Задержка" может содержать любые, отличные от нуля значения.

Рассмотрим работу устройства при выполнении процедуры подбора кода в соответствии с фиг. 4 и данными таблицы 2 для следующего конкретного случая. Разрядность АЦП - 4. Диапазон для модуля двуполярного входного напряжения составляет 10 В (в случае симметричности двуполярного входного напряжения, диапазон входных сигналов может достигать 20 В). Для 4-разрядного АЦП в этом случае ступень квантования равна ΔU=10 В/2⁴=10 В/16=0,625 В. Это означает, что при подаче на вход ЦАП 2 кода, например, равного 4, на его выходе будет напряжение U_ЦАП=4⋅0,625=2,5 В. Предположим, что модуль входного напряжения (напряжение поступающее со второго выхода БОЗ и ИОН 9 на вход схемы сравнения 1) составляет 6,3 В (|U_ВХ|=6,3 В).

В исходном состоянии триггер 6 находится в нулевом состоянии. При подаче на его первый вход ("Пуск") импульса он переходит в единичное состояние, что означает начало процесса аналого-цифрового преобразования. На выходе триггера 6 появляется уровень, соответствующий логической единице. По переднему фронту этого импульса регистр 4 обнуляется. Нулевой код с его выхода поступает на первые адресные входы ПЗУ 8. В зависимости от того, какой логический уровень будет на выходе схемы сравнения 1 (который поступает на старший адресный разряд ПЗУ 8), будет выбрано слово из ПЗУ 8 по адресу 0 (0 0000) или 16 (1 0000). Как следует из таблицы 2 (1-я или 17-я строка), на первых и вторых выходах ПЗУ 8 в любом случае появится код, равный 8 (1000).

Перепад напряжения с выхода триггера 6 поступит также на первый вход одновибратора 3 и на его выходе будет сформирован импульс, который поступит на первый вход вычитающего счетчика 5 и третий вход регистра 4. По заднему фронту этого импульса в счетчик 5 и в регистр 4 будет записана информация, поступающая с выходов ПЗУ 8, в данном случае в них будет записан код числа 8 (1000).

Код с выхода регистра 4 поступит на входы ЦАП 2 и на его выходе появится напряжение U_ЦАП=8⋅0,625=5 В. Это напряжение поступит на второй вход схемы сравнения 1, на первый вход которого подан модуль входного преобразуемого напряжения (для примера принято |U_ВХ|=6,3V). Поскольку |U_ВХ|>U_ЦАП, на выходе схемы сравнения 1 появится уровень, соответствующий логической единице. Таким образом, на адресных входах ПЗУ 8 будет код 24 (11000). При этом на первых и вторых выходах ПЗУ 8 появится код числа 10 (1010) (25-я строка в табл. 2), что соответствует фигуре 2, согласно которой после кода 8 применяется код 10 при |U_ВХ|>U_ЦАП.

При переходе триггера 6 в единичное состояние уровень логической единицы с его выхода поступает также на управляющий вход генератора импульсов 7, благодаря чему он начинает генерировать прямоугольные импульсы, поступающие на первый (вычитающий) вход вычитающего счетчика 5. В вычитающем счетчике 5 в данном случае записано число 8, поэтому после 8 импульсов содержимое его будет равным нулю (предполагается, что в течение этого времени предыдущий этап сравнения закончен и следующее значение выходного кода определено). При обнулении вычитающего счетчика 5 на его выходе появится уровень логической единицы, который поступит на второй вход одновибратора 3. По переднему фронту этого перепада одновибратор 3 сформирует на выходе импульс, по заднему фронту которого содержимое с выходов ПЗУ 8 будет записано в регистр 4 и в вычитающий счетчик 5. В данном случае и в регистр 4 и в вычитающий счетчик 5 будет записан код числа 10(1010).

На выходе ЦАП 2 после этого появится напряжение U_ЦАП=10⋅0,625=6,25 В. Поскольку предполагается что |U_ВХ|=6,3 В, следовательно |U_ВХ|>U_ЦАП и на выходе схемы сравнения появится уровень логической единицы. На адресных входах ПЗУ 8 будет код числа 26 (1 1010) и на первых и вторых выходах ПЗУ 8 будет код числа 11 (1011) (27-я строка в таблице 2).

После поступления десяти импульсов с генератора 7 на вычитающий счетчик 5 содержимое его станет равным нулю, на его выходе появится импульс, который запустит одновибратор 3. По заднему фронту этого импульса в счетчик 5 и в регистр 4 запишется код числа 11 (1011).

После этого напряжение на выходе ЦАП станет равным U_ЦАП=11⋅0,625=6,875 В. В этом случае |U_ВХ|<U_ЦАП и на выходе схемы сравнения будет уровень логического нуля. На адресных входах ПЗУ 8 будет код числа 10 (0 1011), что соответствует 12-й строке в таблице 2.

В последнем столбце этой строки в данном случае записана единица. Это означает, что на третьем выходе ПЗУ 8 появится уровень, соответствующий логической единице, который поступит на третий вход триггера 6, и по отрицательному фронту импульса с генератора 7 триггер 6 будет установлен в нулевое состояние (стробирование третьего входа триггера 6 отрицательным фронтом импульса с генератора 7 необходимо для того, чтобы исключить сброс триггера 6 в нулевое состояние из-за переходных процессов в ПЗУ 8). Процесс преобразования на этом заканчивается, при этом в регистре 4 будет записан окончательный выходной код (в данном случае число 10 (1011)), и который поступит на выходы устройства.

Таким образом, процесс преобразования закончился после трех сравнений. Оценим время преобразования в этом случае. Задержка выполнялась при анализе кодов 8 и 10. Пусть время установления выходного сигнала АЦП для максимального значения кода 15 равно t_ЦАПmax. Тогда время установления для кода 8 будет в два раза меньшим: t_ЦАП8=t_ЦАПmax⋅8/16=0,5⋅t_ЦАПmax, а для кода 10-t_ЦАП10=t_ЦАПmax⋅10/16=0.625⋅t_ЦАПmax. Таким образом, общее время преобразования будет равным Т_ПР⋅t_ЦАП8+t_ЦАП10=(0,5+0,625)⋅t_ЦАПmax=1,125⋅t_ЦАПmax. Для АЦП последовательного приближения Т_ПР=4⋅t_ЦАПmax. Таким образом, время преобразования уменьшилось более чем в два раза.

Возможны случаи, когда время аналого-цифрового преобразования при использовании предложенного устройства будет большим, чем при применении АЦП последовательного приближения, например, при кодах 1 и 15. При коде 15 время преобразования Т_ПР=4,25⋅t_ЦАПmax, однако, как следует из таблицы 1, вероятность этого события достаточно мала. В среднем время преобразования составит Т_ПР=1,76⋅t_ЦАПmax.

Таким образом, предложенный АЦП позволяет уменьшить время преобразования благодаря применению оптимальной процедуры подбора кода и учету времени установления напряжения на выходе ЦАП.

Устройство АЦП, служащее прототипом, ориентировано на работу с однополярными сигналами (сигналами положительной полярности). Благодаря введению в состав устройства БОЗ И ИОН 9, предлагаемое устройство АЦП может работать как с однополярными сигналами (причем как положительной, так и отрицательной полярности), так и двуполярными сигналами, то есть имеет место расширение функциональных возможностей предлагаемого устройства АЦП относительно прототипа.

Аналого-цифровой преобразователь

Claims

Аналого-цифровой преобразователь содержащий: схему сравнения; цифроаналоговый преобразователь (ЦАП); одновибратор; регистр; вычитающий счетчик; триггер; генератор импульсов; постоянное запоминающее устройство (ПЗУ), причем: ко второму входу схемы сравнения подключен выход ЦАП, входы которого соединены с выходами регистра; первые выходы ПЗУ подключены к первым входам регистра, первые адресные входы ПЗУ соединены с выходами регистра, а второй адресный вход ПЗУ соединен с выходом схемы сравнения; первый вход триггера является вторым входом устройства, выход триггера подключен к первому входу одновибратора, второму входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым входом триггера и первым входом вычитающего счетчика, выход которого соединен со вторым входом одновибратора, выход которого соединен с третьим входом регистра и вторым входом вычитающего счетчика, третьи входы которого подключены к вторым выходам ПЗУ, третий выход которого соединен с третьим входом триггера, отличающийся тем, что в устройство введен блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН), причем вход БОЗ и ИОН служит входом устройства, первый выход БОЗ и ИОН служит первым выходом устройства, второй выход БОЗ и ИОН подключен к первому входу схемы сравнения; выходы регистра являются вторыми выходами устройства, а выход триггера является третьим выходом устройства; БОЗ и ИОН содержит аналоговый инвертор, компаратор, первый (нормально замкнутый) аналоговый ключ, второй (нормально разомкнутый) аналоговый ключ; вход БОЗ и ИОН подключен одновременно к входу аналогового инвертора, первому (неинвертирующему) входу компаратора, сигнальному входу второго (нормально разомкнутого) аналогового ключа; второй (инвертирующий) вход компаратора «заземлен»; выход компаратора одновременно подключен к первому выходу БОЗ и ИОН и входам управления аналоговых ключей, выходы которых соединены со вторым выходом БОЗ и ИОН; выход аналогового инвертора подключен к сигнальному входу первого (нормально замкнутого) аналогового ключа.