RU174894U1

RU174894U1 - Аналого-цифровой преобразователь

Info

Publication number: RU174894U1
Application number: RU2017119141U
Authority: RU
Inventors: Сергей Николаевич Бондарь; Мария Сергеевна Жаворонкова
Priority date: 2017-05-31
Filing date: 2017-05-31
Publication date: 2017-11-09

Abstract

Полезная модель относится к измерительной технике, в частности к аналого-цифровым преобразователям, и может быть использована в цифровых системах для измерения и контроля аналоговых величин.Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к расширению функциональных возможностей, повышению точности или быстродействия, или снижению сложности схемы.Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, но также однополярных отрицательных и двуполярных сигналов.Устройство содержит: М схем сравнения; М цифро-аналоговых преобразователей; генератор импульсов; регистр; триггер; формирователь кодов, блок определения знака и инвертирования отрицательных напряжений, в состав которого входят аналоговый инвертор, компаратор, два аналоговых ключа. 5 ил., 1 табл.

Description

Область техники, к которой относится полезная модель

Полезная модель относится к измерительной технике, в частности к аналого-цифровым преобразователям, и может быть использована в цифровых системах для измерения и контроля аналоговых величин.

Уровень техники

Известен аналого-цифровой преобразователь последовательного приближения, содержащий схему сравнения, регистр последовательной аппроксимации, цифро-аналоговый преобразователь, элемент И, генератор тактовых импульсов ([1]. Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. - М.: Машиностроение, 1988. - С. 85, рис. 57. Функциональная схема и временные диаграммы АЦП последовательной аппроксимации).

Недостатком устройства является низкое быстродействие. Процесс преобразования всегда длится N тактов, где N - разрядность АЦП. Кроме того, применяемый алгоритм подбора кода (половинное деление) оптимален лишь в случае, когда вероятности всех возможных комбинаций выходного кода равны между собой, а также то, что устройство может быть использовано для измерения и контроля лишь однополярных аналоговых сигналов (сигналов положительной полярности).

Наиболее близким аналогом - прототипом к заявляемому техническому решению является аналого-цифровой преобразователь ([2]. Патент RU 2187885, МПК Н03М 1/26).

Аналого-цифровой преобразователь (АЦП) содержит: М схем сравнения; М цифро-аналоговых преобразователей (ЦАП); генератор импульсов; регистр; триггер; формирователь кодов, причем: первые входы схем сравнения объединены и подключены к первому входу устройства, на который подается входное преобразуемое напряжение; вторые входы схем сравнения соединены с выходами соответствующих ЦАП; выходы схем сравнения соединены с соответствующими первыми входами формирователя кодов, первая группа выходов которого является первыми выходами устройства; все группы выходов формирователя кодов подключены к соответствующим группам входов регистра; первая группа выходов регистра соединена с входами первого цифроаналогового преобразователя и вторыми входами формирователя кодов, остальные группы выходов регистра соединены с входами соответствующих цифроаналоговых преобразователей, первый вход триггера является вторым входом устройства; выход триггера, являющийся вторым выходом устройства, подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым управляющим входом регистра и стробирующими входами схем сравнения, последний выход формирователя кодов соединен со вторым входом триггера.

Недостатком устройства является возможность осуществления аналого-цифрового преобразования сигналов только положительной полярности.

Раскрытие полезной модели

Технический результат, который может быть достигнут с помощью предлагаемой полезной модели, сводится к расширению функциональных возможностей.

Расширение функциональных возможностей заключается в обеспечении возможности аналого-цифрового преобразования не только однополярных положительных, но также однополярных отрицательных и двуполярных сигналов.

Технический результат достигается тем, что в аналого-цифровой преобразователь содержащий: М схем сравнения; М цифро-аналоговых преобразователей (ЦАП); генератор импульсов; регистр; триггер; формирователь кодов, причем: первые входы схем сравнения объединены; вторые входы схем сравнения соединены с выходами соответствующих ЦАП; выходы схем сравнения соединены с соответствующими первыми входами формирователя кодов; все группы выходов формирователя кодов подключены к соответствующим группам входов регистра; первая группа выходов регистра соединена с входами первого цифроаналогового преобразователя и вторыми входами формирователя кодов, остальные группы выходов регистра соединены с входами соответствующих цифроаналоговых преобразователей, первый вход триггера является вторым входом устройства; выход триггера подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым управляющим входом регистра и стробирующими входами схем сравнения, последний выход формирователя кодов соединен со вторым входом триггера, введен блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН), причем вход БОЗ и ИОН служит входом устройства, первый выход БОЗ и ИОН служит первым выходом устройства, второй выход БОЗ и ИОН подключен к первым входам схем сравнения; первая группа выходов формирователя кодов является вторыми выходами устройства, а выход триггера служит третьим выходом устройства.

Формирователь кодов может быть реализован как постоянное запоминающее устройство (ПЗУ) (при этом в качестве входов используются адресные входы ПЗУ, а в качестве выходов - информационные выходы) или на программируемых логических матрицах.

БОЗ и ИОН содержит аналоговый инвертор, компаратор, первый (нормально замкнутый) аналоговый ключ, второй (нормально разомкнутый) аналоговый ключ; вход БОЗ и ИОН подключен одновременно к входу аналогового инвертора, первому (неинвертирующему) входу компаратора, сигнальному входу второго (нормально разомкнутого) аналогового ключа; второй (инвертирующий) вход компаратора «заземлен»; выход компаратора одновременно подключен к первому выходу БОЗ и ИОН и входам управления аналоговых ключей, выходы которых соединены со вторым выходом БОЗ и ИОН.

Краткое описание чертежей

На фиг. 1 приведена структурная схема аналого-цифрового преобразователя.

На фиг. 2 приведена структурная схема блока определения знака и инвертирования отрицательных напряжений.

На фиг. 3 приведены временные диаграммы, поясняющие работу блока определения знака и инвертирования отрицательных напряжений.

На фиг. 4 и 5 приведены алгоритмы процедуры подбора кода.

Осуществление полезной модели

Аналого-цифровой преобразователь содержит М схем сравнения 1 (1_1-M); М цифро-аналоговых преобразователей (ЦАП) 2 (2_1-M); генератор импульсов 3; регистр 4; триггер 5; формирователь кодов 6, блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН) 7, причем: вход БОЗ и ИОН 7 служит входом устройства («U_вх»), первый выход БОЗ и ИОН 7 служит первым выходом устройства («код знака»), второй выход БОЗ и ИОН 7 подключен к объединенным первым входам М схем сравнения 1, на которые подается модуль входного преобразуемого напряжения; вторые М входов схем сравнения 1 соединены с выходами соответствующих М ЦАП 2; выходы схем сравнения 1 соединены с соответствующими первыми входами формирователя кодов 6, первая группа выходов которого является вторыми выходами устройства («код амплитуды»); все группы выходов формирователя кодов 6 подключены к соответствующим группам входов регистра 4; первая группа выходов регистра 4 соединена с входами первого ЦАП 2 и вторыми входами формирователя кодов 6, остальные группы выходов регистра 4 соединены с входами соответствующих ЦАП 2, первый вход триггера 5 является вторым входом устройства («пуск»); выход триггера 5, являющийся третьим выходом устройства («завершение преобразования»), подключен к первому управляющему входу регистра 4 и управляющему входу генератора импульсов 3, выход которого соединен со вторым управляющим входом регистра 4 и стробирующими входами М схем сравнения 1, последний выход формирователя кодов 6 соединен со вторым входом триггера 5.

БОЗ и ИОН 7 содержит аналоговый инвертор 8, компаратор 9, первый (нормально замкнутый) аналоговый ключ 10, второй (нормально разомкнутый) аналоговый ключ 11; вход БОЗ и ИОН 7 подключен одновременно к входу аналогового инвертора 8, первому (неинвертирующему) входу компаратора 9, сигнальному входу второго (нормально разомкнутого) аналогового ключа 11; второй (инвертирующий) вход компаратора 9 «заземлен»; выход компаратора 9 одновременно подключен к первому выходу БОЗ и ИОН 7 и входам управления аналоговых ключей 10 и 11, выходы которых соединены со вторым выходом БОЗ и ИОН 7.

Аналого-цифровой преобразователь работает следующим образом.

БОЗ и ИОН 7 призван определить знак (полярность) уровня напряжения входного сигнала и ретранслировать входной сигнал далее с единичным коэффициентом передачи, а в случае отрицательной полярности подвергнуть транслируемый сигнал инверсии, то есть сформировать модуль входного сигнала. ([3]. Патент RU 2356163, МПК Н03М 1/34; [4]. Хорольский В.Я., Бондарь С.Н, Бондарь М.С. Повышение эффективности высокоскоростных аналого-цифровых преобразователей за счет введения блока определения знака и инвертирования отрицательных напряжений // Известия высших учебных заведений. Северо-кавказский регион. Технические науки. - 2007. - №3. - С. 15-17.). В частности:

1) в случае поступления на вход БОЗ и ИОН 7 (устройства) сигнала положительной полярности (интервалы времени [t₁; t₂], [t₃; t₄], (фиг. 3)):

компаратор 9 формирует сигнал с уровнем логической единицы (фиг. 3б);

на первом выходе БОЗ и ИОН 7 (первом выходе устройства («код знака»)) формируется сигнал с уровнем логической единицы (фиг. 3ж);

(нормально разомкнутый) аналоговый ключ 11 переводится в замкнутое состояние;

(нормально замкнутый) аналоговый ключ 10 переводится в разомкнутое состояние;

входной сигнал транслируется, через замкнутый аналоговый ключ 11 (фиг. 3в), на второй выход БОЗ и ИОН 7 (фиг. 3е);

2) в случае поступления на вход БОЗ и ИОН 7 (устройства) сигнала отрицательной полярности (интервалы времени [t₂; t₃], [t₄, t₅], (фиг. 3)):

компаратор 9 формирует сигнал с уровнем логического нуля (фиг. 3б);

на первом выходе БОЗ и ИОН 7 (первом выходе устройства («код знака»)) формируется сигнал с уровнем логического нуля (фиг. 3ж);

(нормально разомкнутый) аналоговый ключ 11 переводится в разомкнутое состояние;

(нормально замкнутый) аналоговый ключ 10 переводится в замкнутое состояние;

входной сигнал, инвертированный посредством аналогового инвертора 8 (фиг. 3г), транслируется, через замкнутый аналоговый ключ 10 (фиг. 3д), на второй выход БОЗ и ИОН 7 (фиг. 3е).

Таким образом, БОЗ и ИОН 7 фактически формирует модуль (1) (фиг. 3е) и знак (2) (фиг. 3ж) транслируемого сигнала.

,

где

,

- выходное напряжение БОЗ и ИОН 7 на первом и втором выходах (U_вых1, U_вых2 - фиг. 3е, 3ж);

U¹ и U⁰ - высокий и низкий уровни напряжения - уровни логической единицы и нуля.

Схемы сравнения 1_1-M предназначены для сравнения модуля входного преобразуемого напряжения |U_вх| и напряжения с выходов ЦАП 2_1-М - U_ЦАП. В случае |U_BX|>U_ЦАП на выходе схем сравнения 1 появится сигнал, соответствующий логической единице, в противном случае - логическому нулю. Схемы сравнения 1 стробируются передним фронтом импульсов с генератора 3, что позволяет обеспечить более надежную работу устройства.

ЦАП 2_1-M предназначены для преобразования цифрового кода, подаваемого на его входы, в соответствующий уровень выходного аналогового напряжения.

Генератор тактовых импульсов 3 предназначен для синхронизации работы устройства.

Регистр 4 предназначен для запоминания текущих кодов, поступающих с выхода формирователя кодов 6, в процессе подбора выходного кода.

Триггер 5 предназначен для фиксации начала процесса преобразования и его окончания. При подаче на его первый вход сигнала "Пуск" триггер 5 устанавливается в единичное состояние и начинается процесс преобразования. При появлении сигнала логической единицы на последнем выходе формирователя кодов 6 триггер 5 устанавливается в нулевое состояние и процесс преобразования заканчивается.

Формирователь кодов 6 предназначен для реализации процесса подбора кода в процессе преобразования. Рассмотрим процесс подбора кода на одном частном примере. Пусть разрядность АЦП равна четырем, и АЦП содержит две схемы сравнения 1 и два цифроаналогового преобразователя 2 (М=2). Процесс подбора кода можно изобразить в виде графа, изображенного на фиг. 4. В соответствии с фиг. 4 первоначально на адресных входах первого ЦАП 2 (верхнего по схеме на фиг. 1) устанавливается код 9, а на адресных входах второго ЦАП 2 (нижнего по схеме на фиг. 1) устанавливается код 6 (верхняя корневая вершина). На вторых входах схем сравнения 1 установятся напряжения, соответствующие кодам 6 и 9. Обозначим через U_ЦАП1 напряжение на выходе первого ЦАП 2 и через U_Цап2 - напряжение на выходе второго ЦАП 2. На выходах схем сравнения 1 при этом, в зависимости от величины модуля входного напряжения, возможны три комбинации:

00 - когда модуль входного напряжения |U_BX| меньше напряжения поступающего как с первого, так и второго ЦАП 2 (|U_BX|<U_ЦАП1; |U_BX|<U_ЦАП2);

10 - когда модуль входного напряжения больше напряжения поступающего со второго ЦАП 2, но меньше напряжения, поступающего с первого ЦАП 2 (|U_BX|<U_ЦАП1; |U_BX|>U_ЦАП2);

11 - когда модуль входного напряжения больше напряжения, поступающего как с первого, так и второго ЦАП 2 (|U_BX|>U_ЦАП1;|U_BX|>U_ЦАП2).

Далее, в зависимости от значения кодов на выходе схем сравнения 1 происходит переход по соответствующей дуге графа. Например, при коде 00 происходит переход к вершине 2-5 и соответственно на входах ЦАП 2 должны быть установлены соответственно код числа 2 (нижний по схеме ЦАП) и числа 5 (верхний по схеме ЦАП). Процесс подбора кода прекращается по достижении висячей вершины. В качестве выходного кода, соответствующего величине модуля входного напряжения |U_BX|, берется код, указанный на фиг. 4 в прямоугольниках. В таблице показано, каким образом формирователь кодов 6 должен преобразовывать коды, поступающие на его входы.

Для примера рассмотрим 4, 5, 6 строки таблицы. В 4-м столбце таблицы везде стоит цифра 9. Это означает, что на первых выходах регистра 4, которые поступают на вторые входы формирователя кодов 6, установлен код, соответствующий цифре 9. При этом, если на выходе 1-й и 2-й схемы сравнения будут нули (4-я строка таблицы), то на первых выходах формирователя кодов 6 установится код, соответствующий числу 5 (4-я строка, 5-й столбец таблицы), а на вторых выходах установится код, соответствующий числу 2 (4-я строка, 6-й столбец таблицы). Т.е. организуется переход от вершины 6-9 к вершине 2-5 по дуге 00 (фиг. 4). В последнем столбце 4-й строки (соответствующей значению сигнала на последнем выходе формирователя кодов 6) в данном случае стоит ноль, что указывает, что висячая вершина не достигнута и процесс преобразования должен быть продолжен.

Формирователь кодов 6 может быть реализован как постоянное запоминающее устройство (ПЗУ) (при этом в качестве входов используются адресные входы ПЗУ, а в качестве выходов - информационные выходы) или на программируемых логических матрицах.

Следует отметить, что процесс подбора кода не обязательно должен соответствовать тому, что изображен на фиг. 4. Если известны вероятности появления отдельных кодовых комбинаций, то можно подобрать такую последовательность, которая обеспечивала бы минимум среднего времени преобразования или какого-либо другого критерия. Оптимальная последовательность кодов может быть найдена методами теории поиска (в данном случае производится поиск кодовой комбинации, соответствующей величине модуля входного напряжения) ([5]. Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под. ред. И.А. Ушакова. - М.: Радио и связь, 1981. - 280 с.).

Рассмотрим работу устройства при выполнении процедуры подбора кода в соответствии с фиг. 4 для следующего конкретного случая. Разрядность АЦП - N=4. Устройство содержит две схемы сравнения 1 и два ЦАП 2 (М=2). Диапазон для модуля двуполярного входного напряжения составляет 10 В (в случае симметричности двуполярного входного напряжения, диапазон входных сигналов может достигать 20 В). Для 4-разрядного АЦП в этом случае ступень квантования равна ΔU=10 В/2⁴=10 В/16=0,625 В. Это означает, что при подаче на вход ЦАП 2 кода, соответствующего, например, числу 9, на выходе этого ЦАП появится напряжение U_ЦАП=9⋅0,625 В=5,625 В.

Предположим, что модуль входного напряжения (напряжение поступающее со второго выхода БОЗ и ИОН 9 на входы схем сравнения 1_1-2) составляет 3,2 В (|U_BX|=3,2B).

Работа устройства и, следовательно, процесс преобразования входного напряжения в код начинается с подачи на второй вход устройства "Пуск" и, соответственно, на первый вход триггера 5 импульса (в исходном состоянии триггер 5 находится в нулевом состоянии). Триггер 5 переходит в единичное состояние и на его выходе появляется уровень, соответствующий логической единице. При поступлении переднего фронта перепада напряжения с выхода триггера 5 на первый управляющий вход (вход обнуления) регистра 4 он установится в нулевое состояние. На первой группе выходов регистра 4 установится код нуля, который поступит на вторые входы формирователя кодов 6. Согласно таблице (строки 1-3), независимо от кода на выходе схем сравнения 1, на первой группе выходов формирователя кодов 6 появится код числа 9 (строки 1-3, столбец 5 таблицы), а на второй группе выходов - код числа 6 (строки 1-3, столбец 6 таблицы).

После перехода триггера 6 в единичное состояние уровень логической единицы с его выхода поступает также на управляющий вход генератора импульсов 3, и с его выхода начинают поступать импульсы на второй управляющий вход (вход записи) регистра 4. В регистр 4 по заднему фронту первого импульса с генератора импульсов 3 по первой группе входов будет записан код числа 9, а по второй группе входов - код числа 6. Это соответствует корневой вершине 6-9 графа на фиг. 4.

Код числа 9 с первых выходов регистра 4 поступит на входы первого ЦАП 2 (верхнего по схеме, фиг. 1) и на его выходе появится напряжение U_ЦАП1=9⋅0,625 В=5,625 В. Со вторых выходов регистра 4 на входы второго ЦАП 2 (нижнего по схеме, фиг. 1) поступит код числа 6 и на его выходе появится напряжение U_ЦАП2=6⋅0,625 В=3,75 В. С помощью схем сравнения 1 производится сравнение напряжений, поступающих с выходов соответствующих ЦАП с модулем входного напряжения |U_BX|=3,2B. С приходом следующего импульса с генератора импульсов 3 на стробирующие входы схем сравнения 1_1-2 по переднему фронту этого импульса производится фиксация результатов сравнения. В данном случае модуль входного напряжения меньше напряжения на выходе и первого и второго ЦАП 2 и на выходе схем сравнения 1_1-2 установится уровень логического нуля.

Итак, на первых входах формирователя кодов 6 установится комбинация 00, а на вторых выходах - код числа 9 (с первой группы выходов регистра 4). В соответствии с таблицей (строка 4), после этого на первых выходах формирователя кодов 6 установится код числа 5 (строка 4, столбец 5 таблицы), а на вторых выходах - код числа 2 (строка 4, столбец 6 таблицы). На фиг. 4 это соответствует переходу из вершины 6-9 в вершину 2-5 по условию 00. По заднему фронту второго импульса с генератора импульсов 3 коды чисел 2 и 5 будут записаны в соответствующие разряды регистра 4, которые в дальнейшем поступят на входы соответствующих ЦАП 2. На выходе первого ЦАП (верхнего по схеме, фиг. 1) появится напряжение U_ЦАП1=5⋅0,625 В=3,125 В, а на выходе второго ЦАП 2 (нижнего по схеме, фиг. 1) появится напряжение U_ЦАП2=2⋅0,625 В=1,25 В. В данном случае имеем |U_BX|>U_ЦАП1 и |U_BX|>U_ЦАП2. Следовательно, на выходе схем сравнения 1_1-2 будет комбинация 11. Учитывая, что на вторых входах формирователя кодов 6 установлен код числа 5, то на первых выходах формирователя кодов 6 появится код числа 5 (строка 9 таблицы). При этом на последнем выходе формирователя кодов 6 установится уровень, соответствующий логической единице (строка 9, столбец 7 таблицы). Этот сигнал поступит на второй вход триггера 5 и установит его в нулевое состояние. На выходе триггера 5 установится уровень, соответствующий логическому нулю, который выключит генератор импульсов 3. Процесс преобразования входного напряжения в код на этом закончится. На вторых выходах устройства, с первых выходов формирователя кодов 6, поступит результат преобразования, т.е. код числа 5 («код амплитуды»). На первом выходе устройства поступит код полярности входного сигнала («код знака»).

Из предыдущего описания следует, что процесс преобразования закончился через два такта работы устройства. Два такта также потребуются при преобразовании напряжения, соответствующего кодам чисел 6, 7, 8, 9. Для других кодов время преобразования составит три такта (фиг. 4).

Увеличивая количество ЦАП 2 и схем сравнения 1, можно повысить быстродействие устройства. На фиг. 5 в виде графа показан процесс подбора кода для АЦП, содержащего 4 схемы сравнения 1 и 4 ЦАП 2. В этом случае коды 6, 7, 8 могут быть получены в течение одного такта работы устройства, коды 2, 3, 4, 5, 9, 10, 11, 12 за два такта и коды 0, 1, 13, 14, 15 за три такта устройства.

Таким образом, предложенное устройство позволяет уменьшить время преобразования аналогового напряжения в код и, следовательно, повысить быстродействие устройства (для обычного 4-разрядного АЦП последовательного приближения необходимо в данном случае 4 такта работы устройства независимо от уровня входного напряжения).

По затратам на оборудование и быстродействию предложенный АЦП занимает промежуточное положение между АЦП считывания и АЦП последовательного приближения. Увеличивая или уменьшая количество ЦАП и схем сравнения, можно получить заданные параметры по быстродействию, что является его дополнительным положительным свойством. Среднее время преобразования можно уменьшить также за счет применения оптимальной процедуры подбора кода. Выделив формирователь кода 6 в отдельную микросхему с возможностью ее замены, можно подбирать процедуру подбора кода таким образом, чтобы обеспечить максимальное быстродействие при заданных статистических характеристиках сигнала.

Устройство АЦП, служащее прототипом, ориентировано на работу с однополярными сигналами (сигналами положительной полярности). Благодаря введению в состав устройства БОЗ И ИОН 7, предлагаемое устройство АЦП может работать как с однополярными сигналами (причем как положительной так и отрицательной полярности), так и двуполярными сигналами, то есть имеет место расширение функциональных возможностей предлагаемого устройства АЦП относительно прототипа.

Claims

Аналого-цифровой преобразователь содержащий: М схем сравнения; М цифро-аналоговых преобразователей; генератор импульсов; регистр; триггер; формирователь кодов, причем: первые входы схем сравнения объединены; вторые входы схем сравнения соединены с выходами соответствующих цифро-аналоговых преобразователей; выходы схем сравнения соединены с соответствующими первыми входами формирователя кодов; все группы выходов формирователя кодов подключены к соответствующим группам входов регистра; первая группа выходов регистра соединена с входами первого цифро-аналогового преобразователя и вторыми входами формирователя кодов, остальные группы выходов регистра соединены с входами соответствующих цифроаналоговых преобразователей, первый вход триггера является вторым входом устройства; выход триггера подключен к первому управляющему входу регистра и управляющему входу генератора импульсов, выход которого соединен со вторым управляющим входом регистра и стробирующими входами схем сравнения, последний выход формирователя кодов соединен со вторым входом триггера, отличающийся тем, что в устройство введен блок определения знака и инвертирования отрицательных напряжений (БОЗ и ИОН), причем вход БОЗ и ИОН служит входом устройства, первый выход БОЗ и ИОН служит первым выходом устройства, второй выход БОЗ и ИОН подключен к первым входам схем сравнения; первая группа выходов формирователя кодов является вторыми выходами устройства, а выход триггера служит третьим выходом устройства; БОЗ и ИОН содержит аналоговый инвертор, компаратор, первый (нормально замкнутый) аналоговый ключ, второй (нормально разомкнутый) аналоговый ключ; вход БОЗ и ИОН подключен одновременно к входу аналогового инвертора, первому (неинвертирующему) входу компаратора, сигнальному входу второго (нормально разомкнутого) аналогового ключа; второй (инвертирующий) вход компаратора «заземлен»; выход компаратора одновременно подключен к первому выходу БОЗ и ИОН и входам управления аналоговых ключей, выходы которых соединены со вторым выходом БОЗ и ИОН; выход аналогового инвертора подключен к сигнальному входу первого (нормально замкнутого) аналогового ключа.