KR940008207A

KR940008207A - 세미플래쉬형 아날로그/디지탈 변환기 및 변환방법

Info

Publication number: KR940008207A
Application number: KR1019930020118A
Authority: KR
Inventors: 야스노리 사와이
Original assignee: 세끼모또 다다히로; 니뽄 덴끼 가부시끼가이샤
Priority date: 1992-09-28
Filing date: 1993-09-28
Publication date: 1994-04-29
Also published as: US5463395A; DE69322722D1; EP0590605B1; DE69322722T2; EP0590605A2; JPH06112827A; EP0590605A3; KR0139508B1

Abstract

세미플래쉬형 아날로그/디지탈 변환기는 아날로그/디지탈 변환기의 출력 데이타에 따른 전압을 갖는 복수의 아날로그 신호를 출력하는 D/A변환기와 D/A변환기에서의 아날로그 신호와 변환된 아날로그 신호의 전압을 비교하는 복수의 비교기(103~109)와 상기 비교기의 출력을 유지하는 래치(111~112)와, 상기래치의 출력신호를 수신받고, 상기 래치의 출력신호를 엔코드하는 엔코더(113,114)를 구비한다. 상기 엔코더의 한쪽은 상기 복수의 비교기의 출력신호(240~246)가 이하일때, 상기 출력신호를 보저하고, 보정후에 신호를 엔코드하는 보정기능부 엔코더로 구성된다.

Description

세미플래쉬형 아날로그/디지탈 변환기 및 변환방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제6도는 본 발명의 실시예에 관계되는 세미플래쉬형 A/D 변환기의 구성을 나타내는 블럭도.

Claims

아날로그 디지탈 변환기의 출력 데이타에 따른 전압을 갖는 복수의 아날로그 신호(210~226)를 출력하는 디지탈 아날로그 변환수단(101)과, 상기 디지탈 아날로그 변환수단(101)의 출력 아날로그 신호중 대응하는 하나의 전압과 디지탈 데이타로 변환되어야 하는 아날로그 신호의 전압을 각각 비교하는 복수의 비교기(103~109)와, 상기 복수의 비교기의 출력 신호를 엔코드하고, 그 결과를 아날로그 디지탈 변환기의 출력으로서 출력함과 동시에, 상기 디지탈 아날로그 변환수단에 공급하는 엔코드 수단(113,114)과, 상기 디지탈 데이타로 변환되어야 하는 아날로그 신호를 수신받아, 상기 복수의 비교기에 공급하는 아날로그 신호 입력 수단(110)을 구비하며, 상기 엔코드수단(114)이 상기 복수의 비교기이 출력신호(240~246)가 이상할 때 그 출력 신호를 보정하고, 보정후의 신호를 엔코드하는 보정기능부 엔코드수단을 구비하는 세미플래쉬형 아날로그/디지탈변환기.
제1항에 있어서, 상기 보정기능부 엔코드수단은 우선순위에 제어기능을 갖는 엔코더로 구성되는 세미플래쉬형 아날로그/디지탈변환기.
제1항에 있어서, 상기 보정기능부 엔코드수단은 상기 비교기에서 공급되는 신호이고, 제1의 논리 레벨을 갖는 신호중 최상위신호 이하의 신호가 전부 제1의 논리 레벨을 갖는 것으로 간주하여 엔코드하는 수단으로 구성되는 세미플래쉬형 아날로그/디지탈변환기.
제3항에 있어서,상기 보정기능부 엔코드수단은 상기 비교기에서 공급되는 복수의 신호중 대응하는 신호와, 대응하는 신호보다 상위의 모든 신호의 반전 신호를 수신받는 AND형 게이트(1143~1148)와, 상기AND게이트의 출력신호를 엔코드 하는 수단(1140~1142)을 구비하는 세미플래쉬형아날로그/디지탈변환기.
제1항에 있어서, 상기 보정기능부 엔코드 수단은 입력 신호를 가산하여, 이미 정해진 출력 신호를 얻는 가산회로로 구성되는 세미플래쉬형 아날로그/디지탈 변환기.
제5항에 있어서, 상기 보정기능부 엔코드수단은 상기 비교기에서 공급되는 신호이며, 제1의 논리 레벨을 갖는 신호중 최상위 신호가 제2의 논리레벨을 갖는다고 간주하고, 상기 신호보다 하위 신호를 모든 제1의 논리 레벨을 갖는다고 간주하여, 상기 신호를 엔코드하는 수단으로 구성되는 세미플래쉬형 아날로그/디지탈 변환기.
제1항에 있어서, 상기 디지탈 아날로그 변환수단은 아날로그 디지탈 변환결과의 소정의 상위비트(250~252)를 생성하기 위해 이미 정해진 제1의 아날로그 신호군(210~216)과 상기 아날로그 디지탈 변환 결과의 소정의 하위비트(253~255)를 생성하기 위한 신호이며, 상기 소정의 상위 비트에 대응하는 제2의 아날로그 신호군(220~260)이며, 상기 소정의 상위 비트에 대응하는 신호를 출력하눈 수단(101)과, 상기 제1의 아날로그 신호군(210~216)과 상기 제2의 아날로그 신호군(220~260)의 한쪽을 선택해서 상기 복수의 비교기(103~109)에 공급하는 셀렉터(102)를 구비하며, 상기 엔코더 수단은 상기 복수의 비교기(103~109)의 상기 제1의 아날로그 신호군에 대한 출력 신호(230~236)를 엔코드하고, 상기 아날로그 디지탈 변환 결과의 상기 소정의 상위 비트(250~252)를 얻음과 동시에 상기 상위 비트에 대응하는 신호(200~207)를 상기 디지탈 아날로그 변환수단(101)에 공급하는 제1의 엔코더(113)과, 상기 복수의 비교기(103~109)의 상기 제2의 아날로그 신호군에 대한 출력신호(240~246)를 엔코드하고, 상기 아날로그 디지탈 변환 결과의 상기 소정의 하위비트(253~255)를 얻는 제2의 엔코더(114)를 구비하며, 상기 제2의 엔코더(114)는 상기 복수의 비교기의 출력 신호(240~246)가 이상할 때, 출력 신호를 보정하여 엔코드하는 수단을 구비하는 세미플래쉬형 아날로그/디지탈 변환기.
아날로그 디지탈 변환 결과의 소정의 상위 비트(250~252)를 생성하기 위해 미리 정해진 제1의 아날로그 신호군(210~216)과 상기 아날로그 디지탈 변환 결과의 소정의 하위비트(253~255)를 생성하기 위한 신호이며, 상기 소정의 상위 비트에 대응하는 제2의 아날로그 신호군(220~260)이며, 상기 소정의 상위 비트에 대응하는 것을 출력하는 디지탈 아날로그 변환수단(101)과, 상기 제1의 아날로그 신호군(210~216)과 상기 제2의 아날로그 신호군(220~226)의 한쪽을 선택해서 출력하는 셀렉터(102)와, 상기 셀렉터의 출력 신호에 대응하는 신호의 전압과, 디지탈 데이타로 변환되어야 하는 아날로그 데이타의 전압을 비교하는 복수의 비교기(103~109)와, 상기 복수의 비교기(103~109)의 상기 제1의 아날로그 신호군에 대한 출력 신호(230~236)를 엔코드하고, 상기 아날로그 디지탈 변환 결과의 상기 소정의 상위비트(250~252)를 얻음과 동시에 상기 상위비트에 대응하는 신호(200~207)을 상기 디지탈 아날로그 변환수단(101)에 공급하는 제1의 엔코드 수단(113)과, 상기 복수의 비교기(103~109)의 상기 제2의 아날로그 신호군에 대한 출력신호(240~246)를 엔코드하고, 상기 아날로그 디지탈 변환결과의 상기 소정의 하위비트(253~255)를 얻는 제2의 엔코드 수단(114)을 구비하며, 상기 제2의 엔코드수단(114)은 상기 복수의 비교기의 출력 신호(240~246)가 이상할 때, 출력신호를 보정하여 엔코드하는 수단을 구비하는 세미플래쉬형 아날로그/디지탈 변환기.
제8항에 있어서, 상기 보정기능부 엔코드수단은 우선순위에 제어기능을 갖는 엔코드로 구성되는 세미플래쉬형 아날로그/디지탈 변환기.
제8항에 있어서, 상기 보정기능부 엔코드수단은 상기 비교기에서 공급되는 신호이며, 제1의 논리 레벨을 갖는 신호중 최상위 신호 이하의 신호가 모든 제1의 논리 레벨을 갖는다고 간주하여, 상기 신호를 엔코드하는 수단을 구성되는 세미플래쉬형 아날로그/디지탈 변환기.
제10항에 있어서, 상기 보정기능부 엔코드 수단은 상기 비교기에서 공급되는 복수의 신호중 대응하는 신호와, 대응하는 신호보다 사위의 모든 신호의 반전 신호를 수신받는 AND 게이트(1143~1148)와, 상기 AND 게이트의 출력 신호를 엔코드 하는 수단(1140~1142)을 구비하는 세미플래쉬형 아날로그/디지탈 변환기.
제8항에 있어서, 상기 보정기능부 엔코드 수단은 입력 신호를 가산하여, 이미 정해진 가산 출력을 얻는 가산 회로로 구성되는 세미플래쉬형 아날로그/디지탈 변환기.
제12항에 있어서, 상기 보정기능부 엔코더 수단은 상기 비교기에서 공급되는 신호이며, 제1의 논리 레벨을 갖는 신호중 최상위 신호가 제2의 논리 레벨을 갖는다고 간주하고, 그 신호보다 하위의 신호를 모두 제1의 논리 레벨을 갖는다고 간주하여, 상기 신호를 엔코드하는 수단으로 구성되는 세미플래쉬형 아날로그/디지탈 변환기.
디지탈 신호로 변환되어야 하는 아날로그 신호를 샘플링하는 공정(기간 1)과, 이미 정해진 교대로 다른 전압을 갖는 아날로그 신호의 제1의 군(210~216)을 생성하는 공정과, 상기 제1의 군의 아날로그 신호의 각각과 상기 샘플링 공정에서 샘플링된 아날로그 신호의 전압을 비교하고, 비교결과에 대응하는 신호를 출력하는 제1의 비교공정(기간 2)과, 상기 제1의 비교 공정에서 출력된 신호(230~236)를 엔코드하는 제1의 엔코드 공정(기간 2)과, 상기 제1의 엔코드 공정에 의해 얻어진 디지탈 데이타에 대응하여, 교대로 전압이 다른 아날로그 신호의 제2의 군(220~226)을 생성하는 공정(기간 3)과, 상기 제2의 군의 아날로그 신호의 각각의 전압과 상기 샘플링 공정에서 샘플링된 아날로그 신호의 전압을 비교하고, 비교결과에 대응하는 신호를 출력하는 제2의 비교공정(기간 3)과, 상기 제2의 비교공정에서 출력된 신호(240~246)를 엔코드하는 제2의 엔코드 공정(기간 3)과, 상기 제1과 제2의 엔코드 공정에서 얻어진 디지탈 신호(250~255)를 연결하여, 변환결과를 얻는 공정으로 이루어지는데, 상기 제2의 엔코드 공정(114)은 상기 제2의 비교 공정의 출력신호(240~246)가 이상할 때, 상기 출력 신호를 보정해서 엔코드 하는 공정으로 이루어진 세미플래쉬형 아날로그/디지탈 변환방법.
제14항에 있어서, 상기 제2의 엔코드 공정은 상기 제2의 비교 공정에서 생성된 복수의 신호이며, 제1의 논리 레벨을 갖는 신호중 최상위의 신호 이하의 모든 제1의 논리 레벨을 갖는다고 간주하여 엔코드하는 공정으로 이루어진 세미플래쉬형 아날로그/디지탈 변환방법.
제14항에 있어서, 상기 제2의 엔코드 공정은 상기 비교 공정의 출력 신호를 가산하고, 이미 정해진 출력 신호를 얻는 가산 공정으로 이루어진 세미플래쉬형 아날로그/디지탈 변환방법.
제14항에 있어서, 상기 제2의 엔코드 공정은 상기 제2의 비교 공정의 출력 신호이며, 제1의 논리 레벨을 갖는 신호중 최상위의 신호가 제2의 논리 레벨을 갖는다고 간주하고, 그 신호보다 하위의 신호를 모두 제1의 논리 레벨을 갖는다고 간주하여 엔코드하는 공정으로 이루어진 세미플래쉬형 아날로그/디지탈 변환방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.