SU1259492A1 - Цифроаналоговый преобразователь с автоматической коррекцией нелинейности - Google Patents
Цифроаналоговый преобразователь с автоматической коррекцией нелинейности Download PDFInfo
- Publication number
- SU1259492A1 SU1259492A1 SU843794270A SU3794270A SU1259492A1 SU 1259492 A1 SU1259492 A1 SU 1259492A1 SU 843794270 A SU843794270 A SU 843794270A SU 3794270 A SU3794270 A SU 3794270A SU 1259492 A1 SU1259492 A1 SU 1259492A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- digital
- converter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к технике средств св зи и позвол ет повысить точность преобразовани koAa в аналоговый сигнал за счет использовани , цифроаналогового преобразовател (ЦАП) младших разр дов в качестве эталонного источника дл сравнени с источниками тока старших разр дов Устройство работает в двух режимах в режиме преобразовани входного цифрового кода и в режиме коррекции нелинейности. В первом режиме входной код преобразуетс в преобразователе двоичного кода в термометрический §
Description
1
(ПДКТ) в ()-и разр дный код, где п - число старших разр дов входного кода. Выходной сигнал с ПДКТ ус танавливает триггеры в положени , со ответствующие входному коду. При этом выходной сигнал с триггеров управл ет переключател ми тока, на выходах которых, вл ющихс выходной шиной, формируетс выходной аналоговый сигнал,(пропорциональный входному коду старших разр дов. Входной код младших разр дов преобразуетс непосредстве}1но в ЦАП млад259492
ших разр дов, вьгходной сигнал которого складываетс с выходным сигналом
переключателей на выходной шине. В
режиме коррекции нелинейности вьтход- ной сигнал полной шкалы ЦАП младших разр дов паочередно сравниваетс с токами старших разр дов. При этом разница сигналов компенсируетс с помощью цепи обратной св зи, состо щей из вычитающего усилител , ан алого- вых запоминающих устройств, управл емых источников тока и переключателей тока, 1 ил.
Изобретение относитс к технике средств св зи и может быть использовано при построении быстродействующих , высокоразр дных цифроаналоговьгх: преобразователей, примен емых, например , в цифровой телевизионной технике .V
Цель изобретени - повьшгение точности преобразовани .
На чертеже представлена функциональна схема цифроанапогового преобр|азовател с автоматической корр акцией нелинейности.
. Устройство содержит цифроаналого- вый преобразователь 1 младших разр дов , m управл емых источников 2 тока, га переключателей 3 тока, m аналоговых запоминающих устройств 4, где 111 2 -1, an- число старших разр - дов, вычитаюшлй усилитель 5, m триггеров 6, регистр 7 пам ти, т-входовой элемент ИЛИ 8, m элементов И 9, преобразователь 10 двоичного кода в тер- мрмет|рический, регистр 11 сдвига, входные шины 12-14 и выходную шину 15 Устройство работает следующим об- фазом.
Цифроаналоговый преобразователь с автоматической коррекцией нелинейности работает в двух режимах - в режиме преобразовани цифровых сигналов , поступающих по входивм шинам, и: в режиме коррекции нелинейности. Управление режимами работы преобразовател осуществл етс строчными синхроимпульсами. Во врем активной части строки преобразователь работа
ет в режиме преобразовани входной информации. Элементы И 9 заперты, триггеры 6 и регистр 7 пам ти работают в режиме приема и вьщачи инфор- 5 мации, аналоговые запоминающие устройства 4 - в режиме хранени , преобразователь 10 двоичного кода в термометрический - в режиме преобразовани входной информации. На преобразователь по входной шине поступает N-разр дный код. Причем младшие m разр дов поступают на входы регистра 7 пам ти, а старшие п разр дов - на входы преобразовател 10 двоич10
15
ного кода в термометрический, где
преобразуютс в ()-разр дный термометрический код. Этот код поступает на входы триггеров 6, которые тактируютс одним сигналом ТИ с
2 регистром 7 пам ти. Таким образом, разр дные токи цифроаналого зого преобразовател I младших разр дов и управл емых источников 2 тока коммутируютс одновременно (с очень малым разбросом), что приводит к уменьше- нию коммутационных выбросов. Кроме того, преобразование п-разр дного двоичного весового кода в термометрический (2 -1)-разр дный код, ха30 рактеризующийс равными весами разр дов , позвол ет уменьшить величину максимального коммутационного выброса при переключении старшего разр да в () разо
Если по входной шине поступает нарастающий цифровой код, то сначала из нагрузки, котора подключаетс
между выходной шиной 15 и шиной нулевого потенциала, вытекает выходной ток цифроаналогового преобразовател 1 младших разр дов. Падение напр жени на нагрузке уменьшаетс , а потен- 1;йал на вьпсоде цифроаналогового преобразовател увеличиваетс , остава сь отрицательным. При включении первого из старших разр дов ток управл емого
току полной шкалы цифроаналогового преобразовател 1 младших разр дов плюс ток младшего разр да цифроаналогового преобразовател . Эта добавка тока получаетс за счет установки соответствующей величины напр жени смещени вычитающего усилител 5. Точность установки тока старших разр дов определ етс коэффициентом усиисточника 2 тока, равный сумме токов О лени вычитающего усилител 5, кото
полной шкалы цифроаналогового преобразовател младших разр дов и току самого младшего разр да, цифроаналогового преобразовател , втекает через переключатель 3 тока в нагрузку. При этом включены токи всех младших разр дов . В результате потенциал на выходе преобразовател продолжает увеличиватьс , станов сь положительным, а падение напр жени на нагрузке тож увеличиваетс , npji включении последу к цих старших разр дов преобразователь работает аналогично. Таким образом , при нарастании входного цифрового кода на выходе преобразовател формируетс нарастающее напр жение.
Во врем строчного синхроимпульса преобразователь работает в режиме коррекции нелинейности. За врем одного строчного синхроимпульса коррек тируетс один управл емый источник 2 тока. Каждый строчный синхроимпульс перемещает 1 по кольцу, из одной чейки в другую чейку регистра 11 сдвига, и тем самым по очереди выби- раетс дл коррекции каждый управл емый источник 2 тока. 1 записьша- етс при включении в любую чейку регистра сдвига П. Итак, строчный синхроимпульс обнул ет по входу управлени выходы преобразовател 10 двоичного кода в термометрический через элемент И 9, на который пришел сигнал разрешени с одного из выходов регистра 11 сдвига, поступает на вход установки соответствующего триггера 6j устанавлива его в 1, устанавливает по входу управлени соответствующее аналоговое запоминающее
устройство 4 в режим запоминани и через т-входовой элемент ИЛИ 8 устанавливает регистр 7 пам ти в состо ние 000,...,О.
При : этом вычитающий усилитель 5 вырабатывает такой сигнал управлени , что ток на втором выходе соответст- вующего переключател 3 тока равен
току полной шкалы цифроаналогового преобразовател 1 младших разр дов плюс ток младшего разр да цифроаналогового преобразовател . Эта добавка тока получаетс за счет установки соответствующей величины напр жени смещени вычитающего усилител 5. Точность установки тока старших разр дов определ етс коэффициентом уси25
5 20 30 35 0 5
0
5
рый может быть выбран необходимой дл любой практической задачи величины . По окончании строчного синхроимпульса соответствующий аналоговый запоминающий элемент 4 переходит в режим Хранение и поддерживает установленный ток соответствующего управл емого источника тока 2 посто нным до следующей коррекции. За () строчных синхроимпульсов 1 обходит все чейки регистра 11 сдвига и про - изводитс полна коррекци нелинейности цифроаналогового преобразовател , после чего цикл коррекции повтор етс снова.
Claims (1)
- Формула изобретениЦифроаналоговый преобразователь с автоматической коррекцией нелинейно- сти, содержащий регистр сдвига, вычитающий усилитель, m элементов И, m управл емых источников тока, m переключателей тока и m анашоговых зйпо минающих устройств, где m , а п - число старших разр дов входного кода, информационные входы аналоговых запоминающих устройств объединены, а выход каждого аналогового запоминающего устройства через соответствующий управл емый источник тока соединен с информационным входом соответствующего переключател тока, первый выход каждого из которых подключен к шине нулевого потенциала, а первый вход вычитающего усилител соединен с выходной шиной, отличающий- с тем, что, с целью повьштени точности преобразовани , в него введены регистр пам ти, Цифроаналоговый преобразователь младщих разр дов, m триггеров, ш-входовый элемент ИЛИ и преобразователь двоичного кода в .термометрический , первые входы которого, вл ютс соответствующими п шинами входного кода старших разр дов, выхо- ды соединены с первыми информационныт ми входами соответствующих тригге зов,а второй вход объединен с первыми входами элементов И, с входом синхронизации регистра сдвига и вл етс входной шиной строчных импульсов, информационный вход регистра сдвига со- единен с выходом его старшего разр да , выходы регистра сдвига - с вторыми входами соответствующих элементов И, выход ка адого из которых соединен с вторым информационным входом соответствующего триггера, с управл ющим входом соответствующего аналогового запоминак цего устройства и соответствующим входом т-входового элемента ИЛИ, выход которого соеди- иен с входом установки в О регистра пам ти, вход синхронизации которого объединен с входами синхронизации триггеров и вл етс шиной тактовыхСоставитель А. Симагин Редактор М. Бланар Техред Л.Сердюкова Корректор И МускаЗаказ 5139/58 Тираж 816 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4импульсов, а выходы триггеров соединены с управл ющими входами соответствующих переключателей тока, вторые выходы которых объединены с выходом цифроаналогового Преобразовател младших разр дов и подключены к первому входу вычитающего усилител , информационные входы регистра пам ти вл ютс соответствующими шинами входного кода младших разр дов, выходы регистра пам ти соединены с соответствующими входами цифроанйлого- вого преобразовател мпадших разр дов , второй вход вычитающего усилител соединен с шиной нулевого потенциала , а его выход подключен к информационному входу m - го анало ;вого запоминающего устройст - ва.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843794270A SU1259492A1 (ru) | 1984-07-27 | 1984-07-27 | Цифроаналоговый преобразователь с автоматической коррекцией нелинейности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843794270A SU1259492A1 (ru) | 1984-07-27 | 1984-07-27 | Цифроаналоговый преобразователь с автоматической коррекцией нелинейности |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1259492A1 true SU1259492A1 (ru) | 1986-09-23 |
Family
ID=21139850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843794270A SU1259492A1 (ru) | 1984-07-27 | 1984-07-27 | Цифроаналоговый преобразователь с автоматической коррекцией нелинейности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1259492A1 (ru) |
-
1984
- 1984-07-27 SU SU843794270A patent/SU1259492A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 949800, кд. Н 03 К 13/02, 1980. Авторское свидетельство СССР № 951692, кл. Н 03 К 13/02, 1980, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4316178A (en) | Digital-to-analog conversion system with compensation circuit | |
JPH05218868A (ja) | 多段型ad変換器 | |
US4542370A (en) | Cascade-comparator A/D converter | |
US5389929A (en) | Two-step subranging analog-to-digital converter | |
JPH06152420A (ja) | アナログ/ディジタル変換器 | |
US5187483A (en) | Serial-to-parallel type analog-digital converting apparatus and operating method thereof | |
KR940008207A (ko) | 세미플래쉬형 아날로그/디지탈 변환기 및 변환방법 | |
US4663610A (en) | Serial digital-to-analog converter | |
KR20210094184A (ko) | 아날로그 디지털 변환기 | |
US4983969A (en) | Successive approximation analog to digital converter | |
EP0116776A1 (en) | Latched comparator circuits | |
JPH0681048B2 (ja) | A/d変換器 | |
JPH01175322A (ja) | アナログ−ディジタル変換器 | |
US4763108A (en) | Digital-to-analog conversion system | |
SU1259492A1 (ru) | Цифроаналоговый преобразователь с автоматической коррекцией нелинейности | |
EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
US20040189504A1 (en) | Semi-flash A/D converter with minimal comparator count | |
JPS6161577B2 (ru) | ||
Liu et al. | A fully differential SAR/single-slope ADC for CMOS imager sensor | |
US11728824B2 (en) | Analog circuit and comparator sharing method of analog circuit | |
WO1990003066A1 (en) | Subranging analog-to-digital converter without delay line | |
JPH09266446A (ja) | アナログ・デジタル変換器及びそれを内蔵したシングルチップ・マイクロコンピュータ | |
US6222475B1 (en) | Three-step converter | |
JPS59167112A (ja) | デイジタル・アナログ変換器 | |
Connolly et al. | A monolithic 12b+ sign successive approximation A/D converter |