JPH09266446A - アナログ・デジタル変換器及びそれを内蔵したシングルチップ・マイクロコンピュータ - Google Patents
アナログ・デジタル変換器及びそれを内蔵したシングルチップ・マイクロコンピュータInfo
- Publication number
- JPH09266446A JPH09266446A JP7373496A JP7373496A JPH09266446A JP H09266446 A JPH09266446 A JP H09266446A JP 7373496 A JP7373496 A JP 7373496A JP 7373496 A JP7373496 A JP 7373496A JP H09266446 A JPH09266446 A JP H09266446A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- voltage
- digital converter
- terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】単体及びシングルチップ・マイクロコンピュー
タの周辺回路の一つとして内蔵されているアナログ・デ
ジタル変換器において、補正用コンデンサを電圧比較器
の入力端子と低レベル基準電圧の間に付加する事によ
り、論理反転レベルＶＬの電圧変動がアナログ・デジタ
ル変換器の電源電圧を越えないようにして変換精度の劣
化を防ぐアナログ・デジタル変換器を提供すること。 【解決手段】アナログ入力端子１００、高レベル基準電
源端子１０１、低レベル基準電源端子１０２、変換結果
出力端子１０３、コンデンサ１４０〜１４３から成る。
ここで電圧比較器１５０の入力端子と低レベル基準電圧
端子１０２の間に補正用コンデンサ１４４が挿入されて
いる。最上位ビット（ＭＳＢ）変換時に補正用コンデン
サ１４４が付加されているので、ＶＩＮが５Ｖまたは０
Ｖの時でもＶＡは電源電圧の約１２％内側になる。
タの周辺回路の一つとして内蔵されているアナログ・デ
ジタル変換器において、補正用コンデンサを電圧比較器
の入力端子と低レベル基準電圧の間に付加する事によ
り、論理反転レベルＶＬの電圧変動がアナログ・デジタ
ル変換器の電源電圧を越えないようにして変換精度の劣
化を防ぐアナログ・デジタル変換器を提供すること。 【解決手段】アナログ入力端子１００、高レベル基準電
源端子１０１、低レベル基準電源端子１０２、変換結果
出力端子１０３、コンデンサ１４０〜１４３から成る。
ここで電圧比較器１５０の入力端子と低レベル基準電圧
端子１０２の間に補正用コンデンサ１４４が挿入されて
いる。最上位ビット（ＭＳＢ）変換時に補正用コンデン
サ１４４が付加されているので、ＶＩＮが５Ｖまたは０
Ｖの時でもＶＡは電源電圧の約１２％内側になる。
Description
【０００１】
【発明の属する技術分野】本発明は単体及びシングルチ
ップ・マイクロコンピュータの周辺回路の一つとして内
蔵されているアナログ・デジタル変換器の変換精度を高
める方法に関する。
ップ・マイクロコンピュータの周辺回路の一つとして内
蔵されているアナログ・デジタル変換器の変換精度を高
める方法に関する。
【０００２】
【従来の技術】逐次比較方式のうち、２進の重み付けが
されたコンデンサ・アレイを用いた電荷比較方式のアナ
ログ・デジタル変換器の従来の構成例を図３に示す。こ
の例では分解能を３ビットとしている。
されたコンデンサ・アレイを用いた電荷比較方式のアナ
ログ・デジタル変換器の従来の構成例を図３に示す。こ
の例では分解能を３ビットとしている。
【０００３】図３に於いて、３００はアナログ入力端
子、３０１は高レベル基準電源端子、３０２は低レベル
基準電源端子、３０３は変換結果出力端子を示す。３４
０〜３４３はコンデンサ・アレイの１ユニットの容量値
をＣとしたときの２進の重み付けがされたコンデンサを
示す。この例ではコンデンサ３４０は４Ｃ、コンデンサ
３４１は２Ｃ、コンデンサ３４２及び３４３をＣとす
る。３１０〜３１３はコンデンサ３４０〜３４３とアナ
ログ入力端子３００との接続を制御するスイッチ、３２
０〜３２３はコンデンサ３４０〜３４３と高レベル基準
電源端子３０１との接続を制御するスイッチ、３３０〜
３３３はコンデンサ３４０〜３４３と低レベル基準電源
端子３０２との接続を制御するスイッチを示す。３５０
は電圧比較器を示し、その入力はコンデンサ３４０〜３
４３の一方の端子全てと接続されている。３５１は電圧
比較器３５０の帰還スイッチを示す。図３の例では、高
レベル基準電源端子３０１と低レベル基準電源端子３０
２は各々アナログ・デジタル変換器の電源電圧であるＡ
ＶＤＤ、ＡＶＳＳと接続し同電位としている。
子、３０１は高レベル基準電源端子、３０２は低レベル
基準電源端子、３０３は変換結果出力端子を示す。３４
０〜３４３はコンデンサ・アレイの１ユニットの容量値
をＣとしたときの２進の重み付けがされたコンデンサを
示す。この例ではコンデンサ３４０は４Ｃ、コンデンサ
３４１は２Ｃ、コンデンサ３４２及び３４３をＣとす
る。３１０〜３１３はコンデンサ３４０〜３４３とアナ
ログ入力端子３００との接続を制御するスイッチ、３２
０〜３２３はコンデンサ３４０〜３４３と高レベル基準
電源端子３０１との接続を制御するスイッチ、３３０〜
３３３はコンデンサ３４０〜３４３と低レベル基準電源
端子３０２との接続を制御するスイッチを示す。３５０
は電圧比較器を示し、その入力はコンデンサ３４０〜３
４３の一方の端子全てと接続されている。３５１は電圧
比較器３５０の帰還スイッチを示す。図３の例では、高
レベル基準電源端子３０１と低レベル基準電源端子３０
２は各々アナログ・デジタル変換器の電源電圧であるＡ
ＶＤＤ、ＡＶＳＳと接続し同電位としている。
【０００４】一回のアナログ・デジタル変換のプロセス
としては、まずスイッチ３１０〜３１３を全て閉じてス
イッチ３２０〜３２３、３３０〜３３３を開き、コンデ
ンサ３４０〜３４３の一方の端子をアナログ入力端子と
接続する、また電圧比較器３５０の帰還スイッチ３５１
を閉じコンデンサ３４０〜３４３の他方の端子の電圧レ
ベルを電圧比較器３５０の論理反転レベルＶＬに保つ事
によりアナログ入力電圧に相当する電荷をコンデンサ３
４０〜３４３に充電することでサンプリング動作を行
う。その後、スイッチ３１０〜３１３を開き、また電圧
比較器３５０の帰還スイッチ３５１を開くことによりア
ナログ入力電圧をホールドする。
としては、まずスイッチ３１０〜３１３を全て閉じてス
イッチ３２０〜３２３、３３０〜３３３を開き、コンデ
ンサ３４０〜３４３の一方の端子をアナログ入力端子と
接続する、また電圧比較器３５０の帰還スイッチ３５１
を閉じコンデンサ３４０〜３４３の他方の端子の電圧レ
ベルを電圧比較器３５０の論理反転レベルＶＬに保つ事
によりアナログ入力電圧に相当する電荷をコンデンサ３
４０〜３４３に充電することでサンプリング動作を行
う。その後、スイッチ３１０〜３１３を開き、また電圧
比較器３５０の帰還スイッチ３５１を開くことによりア
ナログ入力電圧をホールドする。
【０００５】次に、スイッチ３２０を閉じ、スイッチ３
３１〜３３３を閉じることにより、コンデンサ３４０の
一方の端子を高レベル基準電圧端子３０１に、コンデン
サ３４１〜３４３の一方の端子を低レベル基準電圧端子
３０２に接続する。この時、容量としては、コンデンサ
３４０とコンデンサ３４１〜３４３の合成容量が高レベ
ル基準電圧端子と低レベル基準電圧端子の間に直列に接
続された形となる。即ち、４Ｃと４Ｃの直列接続とな
り、電圧比較器３５０の入力端子は直列接続された容量
のちょうど中点となる。従って、高レベル基準電圧と低
レベル基準電圧の差をＶＲＥＦ、アナログ入力電圧をＶ
ＩＮとすると、この時の電圧比較器３５０の入力端子の
電圧レベルの変化量は電圧比較器３５０の論理反転レベ
ルＶＬに対して、 ＶＲＥＦ／２−ＶＩＮ・・・ となる。変化後の電圧比較器３５０の入力端子のレベル
がＶＬよりも高いレベルの時はスイッチ３２０を開き３
３０を閉じる事によりコンデンサ３４０の一方の端子を
低レベル基準電圧端子３０２に接続し、低いレベルの場
合はスイッチ３２０はそのままにする。これでＭＳＢの
変換が終了する。次にスイッチ３２１を閉じてＭＳＢと
同様の変換動作を行う。この時の電圧比較器３５０の入
力端子の電圧レベルの変化量はＭＳＢ変換後の電圧レベ
ルに対して＋ＶＲＥＦ／４または−ＶＲＥＦ／４とな
る。この１ビットずつの変換をＭＳＢからＬＳＢまでｎ
ビット繰り返して一回の変換動作を終了する。また、電
圧比較器３５０の出力結果により各スイッチの開閉の制
御は逐次比較レジスタ等のロジック回路により、アナロ
グ・デジタル変換器の外部で行う。
３１〜３３３を閉じることにより、コンデンサ３４０の
一方の端子を高レベル基準電圧端子３０１に、コンデン
サ３４１〜３４３の一方の端子を低レベル基準電圧端子
３０２に接続する。この時、容量としては、コンデンサ
３４０とコンデンサ３４１〜３４３の合成容量が高レベ
ル基準電圧端子と低レベル基準電圧端子の間に直列に接
続された形となる。即ち、４Ｃと４Ｃの直列接続とな
り、電圧比較器３５０の入力端子は直列接続された容量
のちょうど中点となる。従って、高レベル基準電圧と低
レベル基準電圧の差をＶＲＥＦ、アナログ入力電圧をＶ
ＩＮとすると、この時の電圧比較器３５０の入力端子の
電圧レベルの変化量は電圧比較器３５０の論理反転レベ
ルＶＬに対して、 ＶＲＥＦ／２−ＶＩＮ・・・ となる。変化後の電圧比較器３５０の入力端子のレベル
がＶＬよりも高いレベルの時はスイッチ３２０を開き３
３０を閉じる事によりコンデンサ３４０の一方の端子を
低レベル基準電圧端子３０２に接続し、低いレベルの場
合はスイッチ３２０はそのままにする。これでＭＳＢの
変換が終了する。次にスイッチ３２１を閉じてＭＳＢと
同様の変換動作を行う。この時の電圧比較器３５０の入
力端子の電圧レベルの変化量はＭＳＢ変換後の電圧レベ
ルに対して＋ＶＲＥＦ／４または−ＶＲＥＦ／４とな
る。この１ビットずつの変換をＭＳＢからＬＳＢまでｎ
ビット繰り返して一回の変換動作を終了する。また、電
圧比較器３５０の出力結果により各スイッチの開閉の制
御は逐次比較レジスタ等のロジック回路により、アナロ
グ・デジタル変換器の外部で行う。
【０００６】
【発明が解決しようとする課題】しかし、従来の構造で
はＭＳＢの変換時の電圧比較器の入力端子の電圧レベル
がアナログ・デジタル変換器の電源電圧を越える場合が
あり、それが変換誤差を招くという問題点を有してい
た。
はＭＳＢの変換時の電圧比較器の入力端子の電圧レベル
がアナログ・デジタル変換器の電源電圧を越える場合が
あり、それが変換誤差を招くという問題点を有してい
た。
【０００７】例えば、電圧比較器の帰還スイッチをＣＭ
ＯＳ構造のアナログ・スイッチで構成し、またアナログ
・デジタル変換器の電源電圧を５Ｖ、高レベル基準電圧
端子、低レベル基準電圧端子をそれぞれ５Ｖ、０Ｖとし
て（ＶＲＥＦ＝５Ｖ）、電圧比較器の論理反転レベルＶ
Ｌを２．５Ｖ、電圧比較器の入力端子の電圧レベルをＶ
Ａ、アナログ入力電圧ＶＩＮを５Ｖと仮定して変換を始
めた場合、ＭＳＢの変換では電圧比較器の入力端子の電
圧レベルＶＡはＶＬに対して式より ２．５Ｖ−５Ｖ＝−２．５Ｖ となり、ＶＡは２．５Ｖから０Ｖへと変動する。また、
ＶＩＮを０Ｖと仮定して変換を始めた場合、ＭＳＢの変
換では電圧比較器の入力端子の電圧レベルは同様によ
り ２．５Ｖ−０Ｖ＝２．５Ｖ となり、ＶＡは２．５Ｖから５Ｖへと変動する。これは
あくまでもＶＬをアナログ・デジタル変換器の電源電圧
の１／２の２．５Ｖと仮定したときの場合であって、設
計時の見積もり誤差やプロセスのばらつきなど様々な要
因により、電圧比較器を構成するＰチャネル、Ｎチャネ
ルトランジスタのバランスが崩れ、ＶＬが少しでもずれ
ると、ＭＳＢ変換時でのＶＡの変動はアナログ・デジタ
ル変換器の電源電圧を超えてしまう。ここで、ＶＡが５
Ｖより高くなると、電圧比較器の帰還スイッチを構成す
るＣＭＯＳアナログ・スイッチのＰチャネルトランジス
タのソース・ドレインを形成する拡散部分に内在する寄
生ダイオードが順方向になり、コンデンサ・アレイに充
電していた電荷を帰還スイッチのＰチャネルトランジス
タの電圧比較器の入力側に接続されている拡散領域から
Ｎウェルへ逃がしてしまう。またＶＡが０Ｖより低くな
ると、電圧比較器の帰還スイッチを構成するＣＭＯＳア
ナログ・スイッチのＮチャネルトランジスタのソース・
ドレインを形成する拡散部分に内在する寄生ダイオード
が順方向になり、帰還スイッチのＮチャネルトランジス
タの電圧比較器の入力側に接続されている拡散領域から
コンデンサ・アレイに電荷を充電する形になり、いずれ
の場合もサンプリング時に充電した電荷の量を変動させ
ることになる。この現象は、そのまま変換誤差の要因に
なってしまう。
ＯＳ構造のアナログ・スイッチで構成し、またアナログ
・デジタル変換器の電源電圧を５Ｖ、高レベル基準電圧
端子、低レベル基準電圧端子をそれぞれ５Ｖ、０Ｖとし
て（ＶＲＥＦ＝５Ｖ）、電圧比較器の論理反転レベルＶ
Ｌを２．５Ｖ、電圧比較器の入力端子の電圧レベルをＶ
Ａ、アナログ入力電圧ＶＩＮを５Ｖと仮定して変換を始
めた場合、ＭＳＢの変換では電圧比較器の入力端子の電
圧レベルＶＡはＶＬに対して式より ２．５Ｖ−５Ｖ＝−２．５Ｖ となり、ＶＡは２．５Ｖから０Ｖへと変動する。また、
ＶＩＮを０Ｖと仮定して変換を始めた場合、ＭＳＢの変
換では電圧比較器の入力端子の電圧レベルは同様によ
り ２．５Ｖ−０Ｖ＝２．５Ｖ となり、ＶＡは２．５Ｖから５Ｖへと変動する。これは
あくまでもＶＬをアナログ・デジタル変換器の電源電圧
の１／２の２．５Ｖと仮定したときの場合であって、設
計時の見積もり誤差やプロセスのばらつきなど様々な要
因により、電圧比較器を構成するＰチャネル、Ｎチャネ
ルトランジスタのバランスが崩れ、ＶＬが少しでもずれ
ると、ＭＳＢ変換時でのＶＡの変動はアナログ・デジタ
ル変換器の電源電圧を超えてしまう。ここで、ＶＡが５
Ｖより高くなると、電圧比較器の帰還スイッチを構成す
るＣＭＯＳアナログ・スイッチのＰチャネルトランジス
タのソース・ドレインを形成する拡散部分に内在する寄
生ダイオードが順方向になり、コンデンサ・アレイに充
電していた電荷を帰還スイッチのＰチャネルトランジス
タの電圧比較器の入力側に接続されている拡散領域から
Ｎウェルへ逃がしてしまう。またＶＡが０Ｖより低くな
ると、電圧比較器の帰還スイッチを構成するＣＭＯＳア
ナログ・スイッチのＮチャネルトランジスタのソース・
ドレインを形成する拡散部分に内在する寄生ダイオード
が順方向になり、帰還スイッチのＮチャネルトランジス
タの電圧比較器の入力側に接続されている拡散領域から
コンデンサ・アレイに電荷を充電する形になり、いずれ
の場合もサンプリング時に充電した電荷の量を変動させ
ることになる。この現象は、そのまま変換誤差の要因に
なってしまう。
【０００８】本発明は、前記問題点を解決するもので、
アナログ・デジタル変換器に於いて補正用コンデンサを
電圧比較器の入力端子と低レベル基準電圧の間に付加す
る事によりＶＬの電圧変動がアナログ・デジタル変換器
の電源電圧を越えないようにして変換精度の劣化を防ぐ
アナログ・デジタル変換器を提供することが目的であ
る。
アナログ・デジタル変換器に於いて補正用コンデンサを
電圧比較器の入力端子と低レベル基準電圧の間に付加す
る事によりＶＬの電圧変動がアナログ・デジタル変換器
の電源電圧を越えないようにして変換精度の劣化を防ぐ
アナログ・デジタル変換器を提供することが目的であ
る。
【０００９】
【課題を解決するための手段】２進の重み付けがされた
コンデンサ・アレイと、前記コンデンサ・アレイの一方
の端子をアナログ入力端子または高レベル基準電源端子
または低レベル基準電源端子の何れかに接続する為のス
イッチと、前記コンデンサ・アレイの他方の端子を入力
とする電圧比較器を使用して、サンプリング時のアナロ
グ入力電圧に相当する電荷を前記コンデンサアレイに充
電した後に、最上位ビットＭＳＢから最下位ビットＬＳ
Ｂまでのｎビットを、１ビットずつデジタル・データに
変換する逐次比較方式のｎビットのアナログ・デジタル
変換器に於いて、ＭＳＢ変換時の前記電圧比較器の入力
端子に於ける電圧変動が前記アナログ・デジタル変換器
に与える電源電圧を越えないように補正する為の補正用
コンデンサを前記電圧比較器の入力端子と前記低レベル
基準電源の間に付加する事を特徴とし、また前記補正用
コンデンサを前記コンデンサ・アレイで構成し、かつメ
タル配線の切り替えにより微調整可能な構成としたこと
を特徴とまた本アナログ・デジタル変換器をシングルチ
ップ・マイクロコンピュータの周辺回路の一つとして内
蔵する事でシングルチップ・マイクロコンピュータに於
いても同様の効果が得られることを特徴とする。
コンデンサ・アレイと、前記コンデンサ・アレイの一方
の端子をアナログ入力端子または高レベル基準電源端子
または低レベル基準電源端子の何れかに接続する為のス
イッチと、前記コンデンサ・アレイの他方の端子を入力
とする電圧比較器を使用して、サンプリング時のアナロ
グ入力電圧に相当する電荷を前記コンデンサアレイに充
電した後に、最上位ビットＭＳＢから最下位ビットＬＳ
Ｂまでのｎビットを、１ビットずつデジタル・データに
変換する逐次比較方式のｎビットのアナログ・デジタル
変換器に於いて、ＭＳＢ変換時の前記電圧比較器の入力
端子に於ける電圧変動が前記アナログ・デジタル変換器
に与える電源電圧を越えないように補正する為の補正用
コンデンサを前記電圧比較器の入力端子と前記低レベル
基準電源の間に付加する事を特徴とし、また前記補正用
コンデンサを前記コンデンサ・アレイで構成し、かつメ
タル配線の切り替えにより微調整可能な構成としたこと
を特徴とまた本アナログ・デジタル変換器をシングルチ
ップ・マイクロコンピュータの周辺回路の一つとして内
蔵する事でシングルチップ・マイクロコンピュータに於
いても同様の効果が得られることを特徴とする。
【００１０】
【発明の実施の形態】図１に本発明のアナログ・デジタ
ル変換器を示す。逐次比較方式のうち、２進の重み付け
がされたコンデンサ・アレイを用いた電荷比較方式のア
ナログ・デジタル変換器でこの例では分解能を３ビット
としている。
ル変換器を示す。逐次比較方式のうち、２進の重み付け
がされたコンデンサ・アレイを用いた電荷比較方式のア
ナログ・デジタル変換器でこの例では分解能を３ビット
としている。
【００１１】図１に於いて、１００はアナログ入力端
子、１０１は高レベル基準電源端子、１０２は低レベル
基準電源端子、１０３は変換結果出力端子を示す。１４
０〜１４３はコンデンサ・アレイの１ユニットの容量値
をＣとしたときの２進の重み付けがされたコンデンサを
示す。この例ではコンデンサ１４０は４Ｃ、コンデンサ
１４１は２Ｃ、コンデンサ１４２及び１４３はＣとす
る。１４４は補正用コンデンサで、これは電圧比較器１
５０の入力端子と低レベル基準電圧端子１０２の間に挿
入されている。この例では補正用コンデンサの容量値を
仮にＣとしている。１１０〜１１３はコンデンサ１４０
〜１４３とアナログ入力端子１００との接続を制御する
スイッチ、１２０〜１２３はコンデンサ１４０〜１４３
と高レベル基準電源端子１０１との接続を制御するスイ
ッチ、１３０〜１３３はコンデンサ１４０〜１４３と低
レベル基準電源端子１０２との接続を制御するスイッチ
を示す。１５０は電圧比較器を示し、その入力はコンデ
ンサ１４０〜１４３の一方の端子全てと接続されてい
る。１５１は電圧比較器１５０の帰還スイッチを示す。
図１の例では、高レベル基準電源端子１０１と低レベル
基準電源端子１０２は各々アナログ・デジタル変換器の
電源電圧であるＡＶＤＤ、ＡＶＳＳと接続しアナログ・
デジタル変換器の電源電圧と基準電圧を同電位としてい
る。
子、１０１は高レベル基準電源端子、１０２は低レベル
基準電源端子、１０３は変換結果出力端子を示す。１４
０〜１４３はコンデンサ・アレイの１ユニットの容量値
をＣとしたときの２進の重み付けがされたコンデンサを
示す。この例ではコンデンサ１４０は４Ｃ、コンデンサ
１４１は２Ｃ、コンデンサ１４２及び１４３はＣとす
る。１４４は補正用コンデンサで、これは電圧比較器１
５０の入力端子と低レベル基準電圧端子１０２の間に挿
入されている。この例では補正用コンデンサの容量値を
仮にＣとしている。１１０〜１１３はコンデンサ１４０
〜１４３とアナログ入力端子１００との接続を制御する
スイッチ、１２０〜１２３はコンデンサ１４０〜１４３
と高レベル基準電源端子１０１との接続を制御するスイ
ッチ、１３０〜１３３はコンデンサ１４０〜１４３と低
レベル基準電源端子１０２との接続を制御するスイッチ
を示す。１５０は電圧比較器を示し、その入力はコンデ
ンサ１４０〜１４３の一方の端子全てと接続されてい
る。１５１は電圧比較器１５０の帰還スイッチを示す。
図１の例では、高レベル基準電源端子１０１と低レベル
基準電源端子１０２は各々アナログ・デジタル変換器の
電源電圧であるＡＶＤＤ、ＡＶＳＳと接続しアナログ・
デジタル変換器の電源電圧と基準電圧を同電位としてい
る。
【００１２】サンプリング動作及び変換動作は前述の通
りである。ここで、ＭＳＢ変換時の電圧比較器１５０の
入力端子の電圧レベルＶＡの変化量を考察する。
りである。ここで、ＭＳＢ変換時の電圧比較器１５０の
入力端子の電圧レベルＶＡの変化量を考察する。
【００１３】サンプリング時にコンデンサに充電された
電荷をＱ１とする。また、電圧比較器１５０の帰還スイ
ッチ１５１は閉じているので、この時の電圧比較器１５
０の入力端子の電圧レベルＶＡは論理反転レベルＶＬと
等しい。また、スイッチ１１０〜１１３は閉じておりコ
ンデンサは全てアナログ入力端子ＶＩＮに接続されてい
る。この時、Ｑ＝Ｃ・Ｖより、 Ｑ１＝９Ｃ（ＶＬ−ＶＩＮ）・・・ となる。
電荷をＱ１とする。また、電圧比較器１５０の帰還スイ
ッチ１５１は閉じているので、この時の電圧比較器１５
０の入力端子の電圧レベルＶＡは論理反転レベルＶＬと
等しい。また、スイッチ１１０〜１１３は閉じておりコ
ンデンサは全てアナログ入力端子ＶＩＮに接続されてい
る。この時、Ｑ＝Ｃ・Ｖより、 Ｑ１＝９Ｃ（ＶＬ−ＶＩＮ）・・・ となる。
【００１４】次に、ＭＳＢ変換時の電荷をＱ２、電圧比
較器１５０の入力端子の電圧レベルをＶＮ、高レベル基
準電圧と低レベル基準電圧の差をＶＲＥＦとすると、 Ｑ２＝４Ｃ（ＶＮ−ＶＲＥＦ）＋５Ｃ・ＶＮ・・・ となる。ここでＱ１＝Ｑ２なので、 ９Ｃ（ＶＬ−ＶＩＮ）＝４Ｃ（ＶＮ−ＶＲＥＦ）＋５Ｃ
・ＶＮ 整理すると、 （ＶＮ−ＶＬ）＝（８／９）・（ＶＲＥＦ／２−ＶＩＮ）・・・ となる。（ＶＮ−ＶＬ）はＶＡの変化量に相当する。こ
こで、本構成では補正用コンデンサ１４４が付加されて
いるのでと比べて８／９となっている。アナログ・デ
ジタル変換器の電源電圧を５Ｖ、ＶＬを２．５Ｖとする
と、ＶＩＮが５Ｖまたは０Ｖの時でもＶＡは電源電圧の
約１２％内側になる。即ち、ＶＬが２．５Ｖに対して＋
／−１２％ばらついても電源電圧を越えないことを意味
しており、前記問題点を解決する方法となる。なお、こ
れは全てのビットに於いても同様である。
較器１５０の入力端子の電圧レベルをＶＮ、高レベル基
準電圧と低レベル基準電圧の差をＶＲＥＦとすると、 Ｑ２＝４Ｃ（ＶＮ−ＶＲＥＦ）＋５Ｃ・ＶＮ・・・ となる。ここでＱ１＝Ｑ２なので、 ９Ｃ（ＶＬ−ＶＩＮ）＝４Ｃ（ＶＮ−ＶＲＥＦ）＋５Ｃ
・ＶＮ 整理すると、 （ＶＮ−ＶＬ）＝（８／９）・（ＶＲＥＦ／２−ＶＩＮ）・・・ となる。（ＶＮ−ＶＬ）はＶＡの変化量に相当する。こ
こで、本構成では補正用コンデンサ１４４が付加されて
いるのでと比べて８／９となっている。アナログ・デ
ジタル変換器の電源電圧を５Ｖ、ＶＬを２．５Ｖとする
と、ＶＩＮが５Ｖまたは０Ｖの時でもＶＡは電源電圧の
約１２％内側になる。即ち、ＶＬが２．５Ｖに対して＋
／−１２％ばらついても電源電圧を越えないことを意味
しており、前記問題点を解決する方法となる。なお、こ
れは全てのビットに於いても同様である。
【００１５】図２は６ビットのアナログ・デジタル変換
器の例である。この例では、上位４ビットは図１の例と
同じ構成で、下位２ビットはＲ−２Ｒラダー抵抗２６０
〜２６３を用いて高レベル基準電圧を各々１／２、１／
４とした構成の逐次比較方式のアナログ・デジタル変換
器であるが、変換方法は図１と同じである。この場合
は、仮に補正用コンデンサ２４６の容量をＣとすると、
各ビット変換時のＶＡの変化量は、無いときに比べて９
／１０となり、１０％のマージンが持てることになる。
器の例である。この例では、上位４ビットは図１の例と
同じ構成で、下位２ビットはＲ−２Ｒラダー抵抗２６０
〜２６３を用いて高レベル基準電圧を各々１／２、１／
４とした構成の逐次比較方式のアナログ・デジタル変換
器であるが、変換方法は図１と同じである。この場合
は、仮に補正用コンデンサ２４６の容量をＣとすると、
各ビット変換時のＶＡの変化量は、無いときに比べて９
／１０となり、１０％のマージンが持てることになる。
【００１６】また、いずれの例に於いても補正用コンデ
ンサを複数個のコンデンサ・アレイで構成しメタル配線
で切り替え可能な構成にしておけば微調整が可能であ
る。
ンサを複数個のコンデンサ・アレイで構成しメタル配線
で切り替え可能な構成にしておけば微調整が可能であ
る。
【００１７】
【発明の効果】以上のように本発明によれば、逐次比較
方式のうち、２進の重み付けがされたコンデンサ・アレ
イを用いた電荷比較方式のアナログ・デジタル変換器に
於いて、電圧比較器の入力端子と低レベル基準電圧の間
に補正用コンデンサを付加することにより、電圧比較器
の入力端子の電圧レベル変動がアナログ・デジタル変換
器の電源電圧を越えることが無いので、変換精度の劣化
を防ぐという効果を有する。 また、補正用コンデンサ
をコンデンサ・アレイで構成し、かつメタル配線の切り
替えにより微調整可能な構成とする事により、より精度
の良い変換結果を得るための修正が短期間でかつ低コス
トで実現することを実現することが可能であるという効
果を有する。
方式のうち、２進の重み付けがされたコンデンサ・アレ
イを用いた電荷比較方式のアナログ・デジタル変換器に
於いて、電圧比較器の入力端子と低レベル基準電圧の間
に補正用コンデンサを付加することにより、電圧比較器
の入力端子の電圧レベル変動がアナログ・デジタル変換
器の電源電圧を越えることが無いので、変換精度の劣化
を防ぐという効果を有する。 また、補正用コンデンサ
をコンデンサ・アレイで構成し、かつメタル配線の切り
替えにより微調整可能な構成とする事により、より精度
の良い変換結果を得るための修正が短期間でかつ低コス
トで実現することを実現することが可能であるという効
果を有する。
【００１８】また、本アナログ・デジタル変換器をシン
グルチップ・マイクロコンピュータの周辺回路の一つと
して組み込むことにより、前述した同じ効果がシングル
チップ・マイクロコンピュータに於いても実現すること
ができるという効果を有する。
グルチップ・マイクロコンピュータの周辺回路の一つと
して組み込むことにより、前述した同じ効果がシングル
チップ・マイクロコンピュータに於いても実現すること
ができるという効果を有する。
【図１】本発明の３ビット逐次比較方式の２進の重み付
けがされたコンデンサ・アレイを用いた電荷比較方式ア
ナログ・デジタル変換器の図である。
けがされたコンデンサ・アレイを用いた電荷比較方式ア
ナログ・デジタル変換器の図である。
【図２】本発明の６ビット逐次比較方式の上位４ビット
が２進の重み付けがされたコンデンサ・アレイ、下位２
ビットがＲ−２Ｒラダー抵抗を用いた電荷比較方式アナ
ログ・デジタル変換器の図である。
が２進の重み付けがされたコンデンサ・アレイ、下位２
ビットがＲ−２Ｒラダー抵抗を用いた電荷比較方式アナ
ログ・デジタル変換器の図である。
【図３】従来の３ビット逐次比較方式の２進の重み付け
がされたコンデンサ・アレイを用いた電荷比較方式アナ
ログ・デジタル変換器の図である。
がされたコンデンサ・アレイを用いた電荷比較方式アナ
ログ・デジタル変換器の図である。
１００、２００、３００・・・アナログ入力端子 １０１、２０１、３０１・・・高レベル基準電圧端子 １０２、２０２、３０２・・・低レベル基準電圧端子 １０３、２０３、３０３・・・電圧比較器の出力端子 １１０、１１１、１１２、１１３、２１０、２１１、２
１２、２１３、３１０、３１１、３１２、３１３・・・
コンデンサとアナログ入力端子の接続を制御するスイッ
チ １２０、１２１、１２２、１２３、２２０、２２１、２
２２、２２３、２２４、２２５、３２０、３２１、３２
２、３２３・・・コンデンサと高レベル基準電圧端子の
接続を制御するスイッチ １３２０、１３１、１３２、１３３、２３０、２３１、
２３２、２３３、２３４、２３５、３３０、３３１、３
３２、３３３・・・コンデンサと低レベル基準電圧端子
の接続を制御するスイッチ １４０、１４１、１４２、１４３、２４０、２４１、２
４２、２４３、２４４、２４５、３４０、３４１、３４
２、３４３・・・２進の重み付けがされたコンデンサ・
アレイ １４４、２４６・・・補正用コンデンサ １５０、２５０、３５０・・・電圧比較器 １５１、２５１、３５１・・・電圧比較器の帰還スイッ
チ
１２、２１３、３１０、３１１、３１２、３１３・・・
コンデンサとアナログ入力端子の接続を制御するスイッ
チ １２０、１２１、１２２、１２３、２２０、２２１、２
２２、２２３、２２４、２２５、３２０、３２１、３２
２、３２３・・・コンデンサと高レベル基準電圧端子の
接続を制御するスイッチ １３２０、１３１、１３２、１３３、２３０、２３１、
２３２、２３３、２３４、２３５、３３０、３３１、３
３２、３３３・・・コンデンサと低レベル基準電圧端子
の接続を制御するスイッチ １４０、１４１、１４２、１４３、２４０、２４１、２
４２、２４３、２４４、２４５、３４０、３４１、３４
２、３４３・・・２進の重み付けがされたコンデンサ・
アレイ １４４、２４６・・・補正用コンデンサ １５０、２５０、３５０・・・電圧比較器 １５１、２５１、３５１・・・電圧比較器の帰還スイッ
チ
Claims (3)
- 【請求項１】２進の重み付けがされたコンデンサ・アレ
イと、前記コンデンサ・アレイの一方の端子をアナログ
入力端子または高レベル基準電源端子または低レベル基
準電源端子の何れかに接続する為のスイッチと、前記コ
ンデンサ・アレイの他方の端子を入力とする電圧比較器
を使用して、サンプリング時のアナログ入力電圧に相当
する電荷を前記コンデンサアレイに充電した後に、最上
位ビット（以下ＭＳＢとする）から最下位ビット（以下
ＬＳＢとする）までのｎビットを、１ビットずつデジタ
ル・データに変換する逐次比較方式のｎビットのアナロ
グ・デジタル変換器に於いて、ＭＳＢ変換時の前記電圧
比較器の入力端子における電圧変動が前記アナログ・デ
ジタル変換器に与える電源電圧を越えないように補正す
る為の補正用コンデンサを前記電圧比較器の入力端子と
前記低レベル基準電源の間に付加する事を特徴としたア
ナログ・デジタル変換器。 - 【請求項２】請求項１記載のアナログ・デジタル変換器
に於いて、前記補正用コンデンサを前記コンデンサ・ア
レイで構成し、かつメタル配線の切り替えにより微調整
可能な構成としたことを特徴とするアナログ・デジタル
変換器。 - 【請求項３】シングルチップ・マイクロコンピュータの
周辺回路の一つとして請求項１記載または請求項２記載
のアナログ・デジタル変換器を内蔵した事を特徴とする
シングルチップ・マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7373496A JPH09266446A (ja) | 1996-03-28 | 1996-03-28 | アナログ・デジタル変換器及びそれを内蔵したシングルチップ・マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7373496A JPH09266446A (ja) | 1996-03-28 | 1996-03-28 | アナログ・デジタル変換器及びそれを内蔵したシングルチップ・マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09266446A true JPH09266446A (ja) | 1997-10-07 |
Family
ID=13526769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7373496A Withdrawn JPH09266446A (ja) | 1996-03-28 | 1996-03-28 | アナログ・デジタル変換器及びそれを内蔵したシングルチップ・マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09266446A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174788A (ja) * | 2005-12-21 | 2007-07-05 | Denso Corp | 電流検出装置および電流制御装置 |
| JP2010166298A (ja) * | 2009-01-15 | 2010-07-29 | Fujitsu Ltd | アナログデジタル回路 |
| JP2014090308A (ja) * | 2012-10-30 | 2014-05-15 | Asahi Kasei Electronics Co Ltd | 逐次比較型ａ／ｄ変換器及びそれを用いたマルチビットデルタシグマ変調器 |
| KR101585959B1 (ko) * | 2015-02-10 | 2016-01-20 | 전자부품연구원 | 무선랜 ap의 adc에 적용 가능한 mom 커패시터 |
-
1996
- 1996-03-28 JP JP7373496A patent/JPH09266446A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174788A (ja) * | 2005-12-21 | 2007-07-05 | Denso Corp | 電流検出装置および電流制御装置 |
| JP4692267B2 (ja) * | 2005-12-21 | 2011-06-01 | 株式会社デンソー | 電流検出装置および電流制御装置 |
| JP2010166298A (ja) * | 2009-01-15 | 2010-07-29 | Fujitsu Ltd | アナログデジタル回路 |
| JP2014090308A (ja) * | 2012-10-30 | 2014-05-15 | Asahi Kasei Electronics Co Ltd | 逐次比較型ａ／ｄ変換器及びそれを用いたマルチビットデルタシグマ変調器 |
| KR101585959B1 (ko) * | 2015-02-10 | 2016-01-20 | 전자부품연구원 | 무선랜 ap의 adc에 적용 가능한 mom 커패시터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528761B2 (en) | Analog/digital conversion using successive approximation and redundant weighting | |
| EP1430604B1 (en) | Low power cyclic a/d converter | |
| US5936566A (en) | Auto-reference pseudo-flash analog to digital converter | |
| US7030791B2 (en) | A/D conversion device having input level shift and output correction function | |
| JP2714999B2 (ja) | アナログ／デジタル変換器 | |
| JPH06152420A (ja) | アナログ／ディジタル変換器 | |
| JPH0566774B2 (ja) | ||
| JP3857450B2 (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
| US6563449B2 (en) | Successive comparison analog-to-digital converter | |
| US6404376B1 (en) | Capacitor array having reduced voltage coefficient induced non-linearities | |
| US5214430A (en) | Ladderless true flash analog-to-digital converter with automatic calibration | |
| US4973975A (en) | Initial potential setting circuit for a sample/hold circuit associated with an A/D converter | |
| JP2000341124A (ja) | アナログ／ディジタル変換器 | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| JP3971663B2 (ja) | Ａｄ変換器 | |
| US4843393A (en) | D/A converter | |
| JP2001024509A (ja) | 自己補正方式電荷再配分逐次比較型ａｄ変換器 | |
| JPH09266446A (ja) | アナログ・デジタル変換器及びそれを内蔵したシングルチップ・マイクロコンピュータ | |
| US6927723B2 (en) | A/D converter and A/D conversion method | |
| US6847322B2 (en) | Sequential comparison type AD converter and microcomputer | |
| CN112994699B (zh) | 失调校准装置、逐次逼近型模数转换装置及失调校准方法 | |
| JP3088343B2 (ja) | 逐次比較型ａｄコンバ−タ | |
| JP2705585B2 (ja) | 直並列型アナログ／ディジタル変換器 | |
| JP2004260263A (ja) | Ａｄ変換器 | |
| US7864092B2 (en) | Thermo-decoder circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041101 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
| A761 | Written withdrawal of application |
Effective date: 20050215 Free format text: JAPANESE INTERMEDIATE CODE: A761 |