TWI384764B - 處理系統 - Google Patents

Description

處理系統

本揭露係有關於一種處理系統，特別是有關於一種可補償直流偏移(DC Offset)及增益誤差(Gain error)的處理系統。

隨著科技的進步，許多電子元件的功能愈來愈多，並且尺寸愈來愈小。電子元件的種類包含數位元件及類比元件。藉由將多個電子元件組合在一起，便可形成一特定電路。一般而言，電子元件大多用以處理信號。若電子元件本身具有些許誤差，如偏移誤差(offset error)或是增益誤差(gain error)，將影響處理後的結果。

本揭露之實施例提供一種處理系統，包括一第一處理模組以及一第二處理模組。第一處理模組轉換並放大一接地信號以及一預設信號的位準，用以產生一第一處理信號以及一第二處理信號。第二處理模組根據一第一參考電壓組以及一第二參考電壓組，分別將第一及第二處理信號轉換成一第一數位碼以及一第二數位碼，並且根據第一及第二數位碼之至少一者，調整一第三參考電壓組。在一正常模式下，第二處理模組根據第三參考電壓組，產生一第三數位碼。

為讓本發明之特徵和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：當提到一個元件係「位於」或「耦接至」另一個元件，係意指其間接位於或耦接至其它元件，其間不存在中間元件。當提到一個元件係「連接至」另一個元件，係意指其直連接至其它元件，其間不存在中間元件。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。

第1圖為本揭露之實施例，其顯示一種處理系統之示意圖。如圖所示，處理系統100包括一處理裝置110、一感測裝置130以及一控制裝置150。處理裝置110耦接於感測裝置130與控制裝置150之間，用以處理感測裝置130所產生的偵測信號Ssen，再將處理後的結果D_N 提供予控制裝置150。

在本實施例中，感測裝置130具有一感測器(sensor)，用以產生一偵測信號Ssen。本揭露之實施例並不限定感測裝置130內的感測器的種類。在一可能實施例中，感測裝置130的感測器可偵測光線強度、溫度、壓力、磁場、重量…等。另外，本揭露之實施例亦不限定感測裝置130所提供的偵測信號的種類。在一可能實施例中，偵測信號可為電壓信號或是電流信號。

控制裝置150根據處理裝置110的處理結果而動作。本揭露之實施例並不限定控制裝置150的種類。舉例而言，控制裝置150可為一微控制器(Micro-controller)或是一數位訊號處理器(digital signal processor；DSP)，但並非用以限制本實施例。

處理裝置110可操作在一第一校正模式、一第二校正模式以及一正常模式。在第一校正模式下，處理裝置110處理一接地信號S_GND ，用以補償處理裝置110的內部元件的直流偏移(DC offset)。在第二校正模式下，處理裝置110處理一預設信號S_MAX ，用以補償內部元件的增益誤差(Gain error)。在正常模式下，由於處理裝置110內部元件的直流偏移以及增益誤差已被補償，故處理裝置110接收並處理來自感測裝置130的偵測信號Ssen，並將處理後的結果提供予控制裝置150。

在本實施例中，並不限定第一及第二校正模式的執行順序。在一可能實施例中，可先執行第一校正模式，再執行第二校正模式。在另一可能實施例中，可先執行第二校正模式，再執行第一校正模式。

另外，本實施例亦不限定接地信號S_GND 及預設信號S_MAX 的來源。在本實施例中，處理裝置110具有一信號產生器(未顯示)，用以提供接地信號S_GND 及預設信號S_MAX 。在另一實施例中，接地信號S_GND 及預設信號S_MAX 係由設置在處理裝置110外部的一信號產生器(未顯示)所提供。在此實施例中，外部的信號產生器可直接將接地信號S_GND 及預設信號S_MAX 提供予處理裝置110，或是透過感測裝置130，間接地將接地信號S_GND 及預設信號S_MAX 提供予處理裝置110。

當感測裝置130產生一微小的偵測信號Ssen予處理裝置110時，若處理裝置110內部的元件具有直流偏移以及增益誤差，則將會影響處理裝置110的處理結果。然而，在本實施例，由於處理裝置110內部元件的直流偏移及增益誤差已被補償，因此，處理裝置110可處理微小的偵測信號，並確保處理後的結果不受直流偏移以及增益誤差的影響。以下將說明處理裝置110的內部結構及動作原理。

如圖所示，處理裝置110具有處理模組111及114。處理模組111處理一輸入信號(如接地信號S_GND 、預設信號S_MAX 或偵測信號Ssen)，用以產生一處理信號。在本實施例中，處理模組111係對輸入信號進行放大及位準轉換，但並非用以限制本發明。

在本揭露之實施例中，並不限定處理模組111所進行的一放大操作及一轉換操作的順序。在一可能實施例中，處理模組111先對一輸入信號進行位準轉換，然後再放大轉換後的結果。在另一可能實施例中，處理模組111係先放大一輸入信號，然後再轉換放大後的結果。

在本實施例中，處理模組111具有位準轉換單元112及放大單元113。在不同的模式下，位準轉換單元112轉換不同的輸入信號的位準，用以產生一相對應的轉換信號。舉例而言，在第一校正模式下，位準轉換單元112轉換接地信號S_GND 的位準，用以產生轉換信號S_L1 。在第二校正模式下，位準轉換單元112轉換預設信號S_MAX 的位準，用以產生轉換信號S_L2 。在正常模式下，位準轉換單元112轉換偵測信號Ssen的位準，用以產生轉換信號S_LS 。

在一可能實施例中，預設信號S_MAX 相當於感測裝置130所能偵測到的一最大偵測信號。在另一實施例中，位準轉換單元112係為一位準轉換器(Level shifter)。

放大單元113放大位準轉換單元112的輸出信號，並產生相對應的放大信號。在本實施例中，放大單元113分別放大轉換信號S_L1 及S_L2 ，用以產生放大信號S_A1 以及S_A2 。在一可能實施例中，放大單元113具有一增益放大器(Gain amplifier)。

處理模組114根據參考電壓組V_CR1 ，將處理信號(如放大信號S_A1 )轉換成數位碼V_ADC1 ，以及根據參考電壓組V_CR2 ，將處理信號(如放大信號S_A2 )轉換成數位碼V_ADC2 。處理模組114根據數位碼V_ADC1 及V_ADC2 之至少一者，調整參考電壓組V_NR 。在一正常模式下，處理模組114根據參考電壓組V_NR ，將處理模組111所輸出的處理信號，轉換成數位碼D_N 。

在本實施例中，處理模組114包括一類比數位轉換單元115以及一校正單元117。在不同的模式下，類比數位轉換單元115根據不同的參考電壓組，將處理模組111所輸出的處理信號，由類比型態轉換成數位型態。

舉例而言，在第一校正模式下，類比數位轉換單元115根據參考電壓組V_CR1 ，將放大信號S_A1 轉換成數位碼V_ADC1 。在第二校正模式下，類比數位轉換單元115根據參考電壓組V_CR2 ，將放大信號S_A2 轉換成數位碼V_ADC2 。在正常模式下，類比數位轉換單元115根據參考電壓組V_NR ，將放大信號S_AS 轉換成數位碼D_N 。在一可能實施例中，類比數位轉換單元115係為一類比數位轉換器(Analog-to-Digital Converter；ADC)。

在本揭露之實施例中，並不限定參考電壓組V_CR1 、V_CR2 及V_NR 之間的關係。在一可能實施例中，參考電壓組V_CR1 的任一電壓值約等於參考電壓組V_NR 的一最小電壓值。舉例而言，參考電壓組V_CR1 的一中間電壓值係等於參考電壓組V_NR 的一最小電壓值。在另一可能實施例中，參考電壓組V_CR2 的任一電壓值約等於參考電壓組V_NR 的一最大電壓值。舉例而言，參考電壓組V_CR2 的一中間電壓值約等於參考電壓組V_NR 的一最大電壓值。

校正單元117根據類比數位轉換單元115所輸出的數位碼V_ADC1 及V_ADC2 ，調整參考電壓組V_NR 。在本實施例中，參考電壓組V_NR 包括預設參考電壓Vref_H 及Vref_L ，其中預設參考電壓Vref_H 係為參考電壓組V_NR 的一最大值，而預設參考電壓Vref_L 係為參考電壓組V_NR 的一最小值。

在一可能實施例中，校正單元117的校正功能可被整合在類比數位轉換單元115中。在本實施例中，校正單元117係根據數位碼V_ADC1 以及V_ADC2 ，調整參考電壓組V_NR 的預設參考電壓Vref_H 以及Vref_L 之至少一者。

第2A圖顯示預設參考電壓Vref_H 以及Vref_L 在第一校正模式執行前後的示意圖。在一可能實施例中，校正後的預設參考電壓Vref_H 與校正前的預設參考電壓Vref_H 之間具有正偏移量DC1。在此例中，校正後的預設參考電壓Vref_L 與校正前的預設參考電壓Vref_L 之間具有正偏移量DC2，其中偏移量DC2等於偏移量DC1。

在另一可能實施例中，校正後的預設參考電壓Vref_H 與校正前的預設參考電壓Vref_H 之間具有負偏移量DC3。在此例中，校正後的預設參考電壓Vref_L 與校正前的預設參考電壓Vref_L 之間具有負偏移量DC4，其中偏移量DC4等於偏移量DC3。

第2B及2C圖為預設參考電壓Vref_H 以及Vref_L 在第二校正模式執行前後的示意圖。請參考第2B圖，在第二校正模式執行的前後，預設參考電壓Vref_L 保持不變。校正單元117僅調整(增加或減小)預設參考電壓Vref_H 。在第2B圖中，校正後的預設參考電壓Vref_H 可與校正前的預設參考電壓Vref_H 之間具有正偏移量DC5或負偏移量DC6。

在另一實施例中(如第2C圖所示)，校正單元117調整預設參考電壓Vref_H 以及Vref_L ，用以增加或縮小預設參考電壓Vref_H 以及Vref_L 之間的範圍。在此例中，校正後的預設參考電壓Vref_H 可與校正前的預設參考電壓Vref_H 之間具有正偏移量DC7或負偏移量DC9。同樣地，校正後的預設參考電壓Vref_L 可與校正前的預設參考電壓Vref_L 之間具有正偏移量DC10或負偏移量DC8。

在本揭露之實施例中，並不限定偏移量DC7~DC10之間的關係。在一可能實施例中，偏移量DC7可等於或不等於偏移量DC8。同樣地，偏移量DC9可等於或不等於偏移量DC10。

在進行完第一及第二校正模式的校正工作後，處理裝置110的直流偏移及增益誤差便可得到補償，因此，處理裝置110可進入一正常模式。在正常模式下，校正單元117提供調整後的預設參考電壓Vref_H 以及Vref_L 予類比數位轉換單元115。類比數位轉換單元115根據調整後的預設參考電壓Vref_H 以及Vref_L 而動作。

舉例而言，在正常模式下，感測裝置130產生一偵測信號Ssen。位準轉換單元112轉換偵測信號Ssen，用以產生轉換信號S_LS 。放大單元115放大轉換信號S_LS ，並產生放大信號S_AS 。類比數位轉換單元115根據調整後的預設參考電壓Vref_H 以及Vref_L ，將放大信號S_AS 由類比型態轉換成數位型態的數位碼D_N 。

在本揭露之實施例中，並不限制處理裝置110的內部電路架構。以下將舉例說明處理裝置110的位準轉換單元112、放大單元113、類比數位轉換單元115及校正單元117之可能實施方式，但並非用以限制本發明。

第3A~3C圖顯示位準轉換單元112之可能實施例。在第3A圖中，位準轉換單元112包括一P型電晶體310A以及一電流源320A。P型電晶體310A的閘極接收偵測信號Ssen、接地信號S_GND 或預設信號S_MAX 。P型電晶體310A的源極耦接電流源320A及放大單元113。

第3B圖中，位準轉換單元112包括一N型電晶體310B以及一電流源320B。N型電晶體310B的閘極接收偵測信號Ssen、接地信號S_GND 或預設信號S_MAX 。N型電晶體310B的汲極接收電壓Vcc，其源極耦接電流源320B以及放大單元113。

在第3C圖中，位準轉換單元112包括，放大器310C、N型電晶體320C、330C以及電阻340C、350C。放大器310C的非反相輸入端接收偵測信號Ssen、接地信號S_GND 或預設信號S_MAX 。放大器310C的反相輸入端耦接節點N1。N型電晶體320C與電阻340C串聯於操作電壓Vcc與GND之間。N型電晶體330C與電阻350C串聯於操作電壓Vcc與GND之間。節點N2耦接放大單元113。

第4A及4B圖為放大單元113之可能實施例。在第4A圖中，放大單元113包括，放大器410A、電阻420A以及430A。放大器410A的反相輸入端透過電阻420A，耦接位準轉換單元112。放大器410A的非反相輸入端接收一中間電壓Vcm。電阻430A耦接在放大器410A的反相輸入端與輸出端之間。放大器410A的輸出端耦接類比數位轉換單元115。

在第4B圖中，放大單元113包括，放大器410B、電阻420B及430B。放大器410B的反相輸入端透過電阻420B，接收中間電壓Vcm，其非反相輸入端耦接位準轉換單元112，其輸出端耦接類比數位轉換單元115。電阻430B耦接於放大器410B的反相輸入端與輸出端之間。

第5A及5B圖為類比數位轉換單元115之可能實施例。在第5A圖中，類比數位轉換單元115係為一快閃式數位類比轉換器(flash ADC)。由於快閃式數位類比轉換器的原理係為本領域人士所深知，故不再贅述。在一可能實施例中，類比數位轉換單元115包括一電阻串510A、比較模組520A以及編碼器530A。電阻串510A耦接於參考電壓V1與V2之間，用以提供多個分壓。

在不同模式下，參考電壓V1與V2對應到不同的參考電壓組。舉例而言，在第一校正模式下，參考電壓V1與V2係為參考電壓組V_CR1 的最小電壓值及最大電壓值。在第二校正模式下，參考電壓V1與V2係為參考電壓組V_CR2 的最小電壓值及最大電壓值。在正常模式下，參考電壓V1與V2係為參考電壓組V_NR 的最小電壓值及最大電壓值(即Vref_L 及Vref_H )。

比較模組520A耦接於電阻串510A與編碼器530A之間，並接收電阻串510A所輸出的分壓。編碼器530A根據比較模組520A的輸出信號，產生數位碼V_ADC1 、V_ADC2 或D_N 。

在第5B圖中，類比數位轉換單元115係為一管線式類比數位轉換器(Pipeline ADC)，其包括一取樣維持放大器(Sample Hold Amplifier；SHA)510B、次類比數位轉換器S₁ ~S_M 、錯誤校正模組520B以及電壓轉換模組530B。由於管線式類比數位轉換器的原理係為本領域人士所深知，故不再贅述。

在本實施例中，電壓轉換模組530B在不同的模式下根據不同的參考電壓組，產生相對應的電壓位準V_H1 ~V_HM 以及V_L1 ~V_LM 。次類比數位轉換器S₁ ~S_M 根據相對應的電壓位準而動作。舉例而言，在第一校正模式下，電壓轉換模組530B根據參考電壓組V_CR1 ，產生相對應的電壓位準V_H1 ~V_HM 以及V_L1 ~V_LM 。在第二校正模式下，電壓轉換模組530B根據參考電壓組V_CR2 ，產生相對應的電壓位準V_H1 ~V_HM 以及V_L1 ~V_LM 。在正常模式下，電壓轉換模組530B根據參考電壓組V_NR ，產生相對應的電壓位準V_H1 ~V_HM 以及V_L1 ~V_LM 。

第6A圖為本揭露之校正單元117之一可能實施例。在本實施例中，暫存器621及622分別具有一預設值。解碼器631及632分別對暫存器621及622所儲存的預設值進行解碼。電流導向式數位類比轉換器(Current-Steering DAC)641A及642A分別根據解碼器631及632的解碼結果，產生參考電壓V1與V2。此時，參考電壓V1與V2分別作為參考電壓組V_CR1 的一最小電壓以及一最大電壓。

一外部類比數位轉換單元(如第1圖的115)根據參考電壓V1與V2，產生一數位碼(如V_ADC1 )。開關模組610將數位碼(如V_ADC1 )儲存在暫存器621之中。解碼器631根據暫存器621的資料(如V_ADC1 )控制電流導向式數位類比轉換器641A，用以調整參考電壓V1與V2。此時，調整後的參考電壓V1與V2分別作為參考電壓組V_CR2 的一最小電壓以及一最大電壓。

外部類比數位轉換單元(如第1圖的115)根據調整後的參考電壓V1與V2，產生一數位碼(如V_ADC2 )。開關模組610將數位碼(如V_ADC2 )儲存在暫存器622之中。解碼器632根據暫存器622的資料(如V_ADC2 )控制電流導向式數位類比轉換器642A，用以再次調整參考電壓V1與V2之至少一者。在本實施例中，只有參考電壓V2被調整，而固定參考電壓V1(如第2B圖所示)。此時調整後的參考電壓V1與V2分別作為參考電壓組V_NR 的一最小電壓以及一最大電壓。

外部類比數位轉換單元(如第1圖的115)根據最後的參考電壓V1與V2，產生一數位碼(如D_N )。在本實施例中，當開關模組610將數位碼V_ADC1 傳送至暫存器621，並且解碼器631根據暫存器621的資料(如V_ADC1 )控制電流導向式數位類比轉換器641A時，便可完成第一校正模式。當開關模組610將數位碼V_ADC2 傳送至暫存器622，並且解碼器632根據暫存器622的資料(如V_ADC2 )控制電流導向式數位類比轉換器642A時，便可完成第二校正模式。在正常模式下，暫存器621及622所儲存的資料(即數位碼V_ADC1 及V_ADC2 )固定不變。

另外，由於數位碼V_ADC1 及V_ADC2 具有許多位元，故開關模組610係為一開關陣列。為方便表示，第6A圖的開關模組610僅顯示單一開關。

第6B圖為本揭露之校正單元之另一可能實施例。第6B圖的動作原理與第6A圖相似，故不再贅述。在本實施例中，在第二模正模式下，係調整參考電壓V1及V2，並固定一中間電壓Vcm(如第2C圖所示)。另外，在第6A圖中，電流導向式數位類比轉換器641A及642A分別包括複數電流源及複數開關。在第6B圖中，電阻串式數位類比轉換器(Resistor-String DAC)641B及642B分別包括複數電組及複數開關。

第7圖為本揭露之處理系統之另一可能實施例。第7圖相似第1圖，不同之處在於，第7圖的類比數位轉換單元715具有校正功能，可補償直流偏移及增益誤差。在第7圖中，除了類比數位轉換單元715外，其餘元件均已揭露如上，故不再贅述。以下將說明類比數位轉換單元715的動作原理。

第8A圖為類比數位轉換單元715的一可能實施例。在本實施例中，類比數位轉換單元715係一逐步逼進類比數位轉換器(SAR ADC)，並具有校正直流偏移及增益誤差的功能。第8B~8D圖為不同模式下，類比數位轉換單元715的操作方式。

請參考第8B圖，在第一校正模式下，取樣維持(sample-hold)電路810對放大信號S_A1 進行取樣維持操作。比較器821將取樣維持後的結果與參考電壓V1相比較。在本實施例中，預設參考電壓V1為參考電壓組V_CR1 的最小電壓值。

邏輯電路830接收比較器821的輸出。在本實施例中，邏輯電路830係為一環形計數器。開關電路840將邏輯電路830所輸出的數位碼(即V_ADC1 )儲存在暫存器851。解碼器861根據暫存器851所儲存的資料，控制阻抗模組871內的開關，使得阻抗模組871提供一阻抗。處理電路880根據阻抗模組871及872所提供的阻抗，調整參考電壓V1及V2。調整後的結果可參考第2A圖。

在本揭露之實施例中，並不限定阻抗模組872在第一校正模式下所提供的阻抗。在一可能實施例中，阻抗模組872係提供一中間阻抗。

請參考第8C圖，在第二校正模式下，取樣維持電路810對放大信號S_A2 進行取樣維持操作。比較器821將取樣維持後的結果與參考電壓V2相比較。在本實施例中，參考電壓V2為參考電壓組V_CR2 的最大電壓值。

邏輯電路830接收比較器821的輸出。開關電路840將邏輯電路830所輸出的數位碼(即V_ADC2 )儲存在暫存器852。解碼器862根據暫存器852所儲存的資料，控制阻抗模組872內的開關，使得阻抗模組872提供一阻抗。處理電路880根據阻抗模組871及872所提供的阻抗，調整參考電壓V2。調整後的結果可參考第2B圖。

請參考第8D圖，在正常模式下，阻抗模組873接收調整後的參考電壓V1及V2(即為Vref_L 及Vref_H )。類比數位轉換單元715根據最終的參考電壓V1及V2，開始進行類比數位轉換，用以產生一數位碼(即D_N )。

另外，在本揭露之實施例中，並不限定阻抗模組873在第一及第二校正模式下所接收到參考電壓。在一可能實施例中，在第一及第二校正模式下，阻抗模組873係接收參考電壓Va及Vb。參考電壓Va及Vb係為預設電壓。

在其它實施例中。在第一及第二校正模式下，阻抗模組873為浮動(floating)狀態，並未接收到任何電壓。另外，在正常模式下，正反器890根據暫存器853所儲存的資料，輸出數位碼D_N 。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．處理系統

110．．．處理裝置

130．．．感測裝置

150．．．控制裝置

111、114．．．處理模組

112．．．位準轉換單元

113．．．放大單元

115、715．．．類比數位轉換單元

117．．．校正單元

310A．．．P型電晶體

510A．．．電阻串

510B．．．取樣維持放大器

520A．．．比較模組

520B．．．錯誤校正模組

530A．．．編碼器

530B．．．電壓轉換模組

610、840．．．開關模組

631、632、861~863．．．解碼器

810．．．取樣維持電路

821、822．．．比較器

320A、320B．．．電流源

830．．．邏輯電路

871~873．．．阻抗模組

880．．．處理電路

890．．．正反器

S₁ ~S_M ．．．次類比數位轉換器

310B、320C、330C．．．N型電晶體

340C、350C、420A、430A、420B、430B．．．電阻

310C、410A、410B．．．放大器

621、622、851~853．．．暫存器

641A、642A．．．電流導向式數位類比轉換器

641B、642B．．．電阻串式數位類比轉換器

第1圖為本揭露實施例之處理系統之示意圖。

第2A圖為預設參考電壓Vref_H 以及Vref_L 在第一校正校式執行前後的示意圖。

第2B及2C圖為預設參考電壓Vref_H 以及Vref_L 在第二校正模式執行前後的示意圖。

第3A~3C圖顯示本揭露之位準轉換單元之可能實施例。

第4A及4B圖為本揭露之放大單元之可能實施例。

第5A及5B圖為本揭露之類比數位轉換單元之可能實施例。

第6A及6B圖為本揭露之校正單元之可能實施例。

第7圖為本揭露之處理系統之另一可能實施例。

第8A圖為本揭露之類比數位轉換單元之可能實施例。

第8B~8D圖為本揭露之類比數位轉換單元之動作流程。

100．．．處理系統

110．．．處理裝置

111、114．．．處理模組

112．．．位準轉換單元

113．．．放大單元

115．．．類比數位轉換單元

117．．．校正單元

130．．．感測裝置

150．．．控制裝置

Claims (11)

1. 一種處理系統，包括：一第一處理模組，轉換並放大一接地信號以及一預設信號的位準，用以產生一第一處理信號以及一第二處理信號；以及一第二處理模組，根據一第一參考電壓組，將該第一處理信號轉換成一第一數位碼，以及根據一第二參考電壓組，將該第二處理信號轉換成一第二數位碼，其中該第二處理模組根據該第一及第二數位碼，調整一第三參考電壓組，並在一正常模式下，根據該第三參考電壓組，產生一第三數位碼。
2. 如申請專利範圍第1項所述之處理系統，其中該第二處理模組包括：一類比數位轉換單元，根據該第一及第二參考電壓組，將該第一及第二處理信號轉換成該第一及第二數位碼；以及一校正單元，提供該第一及第二參考電壓組，並根據該第一及第二數位碼，調整該第三參考電壓組；其中在該正常模式下，該類比數位轉換單元根據該第三參考電壓組，產生該第三數位碼。
3. 如申請專利範圍第2項所述之處理系統，其中該校正單元係被設置在該類比數位轉換單元中。
4. 如申請專利範圍第1項所述之處理系統，其中該第一處理模組包括：一位準轉換單元，分別轉換該接地信號以及該預設信號的位準，用以產生一第一轉換信號以及一第二轉換信號；以及一放大單元，分別放大該第一及第二轉換信號，用以產生該第一及第二處理信號。
5. 如申請專利範圍第1項所述之處理系統，更包括：一感測裝置，在該正常模式下，提供一偵測信號。
6. 如申請專利範圍第5項所述之處理系統，其中該預設信號相當於該感測裝置所能偵測到的一最大偵測信號。
7. 如申請專利範圍第1項所述之處理系統，其中在一第一校正模式下，該第一處理模組轉換並放大該接地信號，用以產生該第一處理信號，該第二處理模組根據該第一參考電壓組，轉換該第一處理信號，用以產生該第一數位碼，該第二處理模組根據該第一數位碼，調整該第三參考電壓組之一第一預設參考電壓以及一第二預設參考電壓之至少一者。
8. 如申請專利範圍第7項所述之處理系統，其中在一第二校正模式下，該第一處理模組轉換並放大該預設信號，用以產生該第二處理信號，該第二處理模組根據該第二參考電壓組，轉換該第二處理信號，用以產生該第二數位碼，該第二處理模組根據該第二數位碼，調整該第一及第二預設參考電壓之至少一者。
9. 如申請專利範圍第8項所述之處理系統，其中在該正常模式下，該第一處理模組轉換並放大該偵測信號，用以產生一第三處理信號，該第二處理模組根據調整後的該第三參考電壓組，轉換該第三處理信號，用以產生該第三數位碼。
10. 如申請專利範圍第8項所述之處理系統，其中在該第一及第二校正模式下，該第二處理模組調整該第一及第二預設參考電壓，該第一預設參考電壓小於該第二預設參考電壓。
11. 如申請專利範圍第8項所述之處理系統，其中在該第一校正模式下，該第二處理模組調整該第一及第二預設參考電壓，在該第二校正模式下，該第二處理模組僅調整該第二預設參考電壓，該第一預設參考電壓小於該第二預設參考電壓。